JP3334629B2 - Method for manufacturing thin film transistor - Google Patents

Method for manufacturing thin film transistor

Info

Publication number
JP3334629B2
JP3334629B2 JP21128598A JP21128598A JP3334629B2 JP 3334629 B2 JP3334629 B2 JP 3334629B2 JP 21128598 A JP21128598 A JP 21128598A JP 21128598 A JP21128598 A JP 21128598A JP 3334629 B2 JP3334629 B2 JP 3334629B2
Authority
JP
Japan
Prior art keywords
substrate
manufacturing
impurity
semiconductor film
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP21128598A
Other languages
Japanese (ja)
Other versions
JP2000049350A (en
Inventor
均 白石
賢二 世良
稔秋 高田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP21128598A priority Critical patent/JP3334629B2/en
Publication of JP2000049350A publication Critical patent/JP2000049350A/en
Application granted granted Critical
Publication of JP3334629B2 publication Critical patent/JP3334629B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、薄膜トランジス
タの製造方法に係り、詳しくは、しきい値制御用不純物
を簡単な手段で半導体膜に制御性良く導入する半導体装
置の製造方法に関する。
[0001] 1. Field of the Invention [0002] The present invention relates to a method of manufacturing a thin film transistor, and more particularly, to a method of manufacturing a semiconductor device in which a threshold control impurity is introduced into a semiconductor film with a simple control with a simple means.

【0002】[0002]

【従来の技術】薄膜トランジスタ(Thin Film Transist
or:以下、TFTとも称する)は、例えば液晶ディスプ
レイ装置の画素駆動用スイッチング素子として用いられ
ており、ガラス基板、石英基板などの基板上に成膜され
た半導体膜を能動膜として利用して、MOS(Metal Oxi
de Semiconductor)型構造に形成される。同TFTを形
成する代表的な技術として、水素化アモルファス(非結
晶)シリコンTFT技術及び多結晶シリコンTFT技術
が知られており、各技術により成膜された非結晶シリコ
ン膜及び多結晶シリコン膜を能動膜として利用すること
が行われている。
2. Description of the Related Art Thin film transistors
or: hereinafter, also referred to as TFT), for example, is used as a switching element for driving a pixel of a liquid crystal display device, using a semiconductor film formed on a substrate such as a glass substrate or a quartz substrate as an active film. MOS (Metal Oxi
de Semiconductor) type structure. As typical technologies for forming the TFT, a hydrogenated amorphous (amorphous) silicon TFT technology and a polycrystalline silicon TFT technology are known, and an amorphous silicon film and a polycrystalline silicon film formed by each technology are removed. It has been used as an active film.

【0003】特に、後者の多結晶シリコンTFT技術の
場合には、耐熱性に優れた例えば石英基板上にLSI製
造技術を適用して略1000℃の高温プロセスで多結晶
シリコン膜を成膜して、同多結晶シリコン膜にTFTを
形成することにより、略100cm2/Vsecの高い
キャリア移動度を得ることができる。このような高キャ
リア移動度の実現は、同TFTを上述したような液晶デ
ィスプレイ装置に適用した場合、各画素を駆動する駆動
用スイッチング素子とともに周辺駆動回路部を同一基板
上に同時に形成できるという利点があり、液晶パネルの
製造コストの低減、小型化などの高付加価値化が期待で
きる。
In particular, in the case of the latter polycrystalline silicon TFT technology, a polycrystalline silicon film is formed by a high temperature process of about 1000 ° C. by applying an LSI manufacturing technology on a heat-resistant, for example, quartz substrate. By forming a TFT on the polycrystalline silicon film, a high carrier mobility of approximately 100 cm 2 / Vsec can be obtained. The realization of such high carrier mobility is an advantage that when the TFT is applied to the above-described liquid crystal display device, a peripheral driving circuit portion can be formed simultaneously with a driving switching element for driving each pixel on the same substrate. Therefore, high added value such as reduction in manufacturing cost and miniaturization of liquid crystal panels can be expected.

【0004】ところで、上述の多結晶シリコンTFT技
術は、略1000℃の高温プロセスを利用しているので
高温によって基板に熱収縮が生ずるので、TFT製造に
おけるリソグラフィ工程でアライメント精度の劣化が顕
在化するようになる。このため、多結晶シリコンTFT
技術の性能を維持しながら、低い温度でプロセスを実施
できる技術の出現が望まれている。
In the above-described polycrystalline silicon TFT technology, a high-temperature process of about 1000 ° C. is used, so that a high temperature causes thermal shrinkage of the substrate, so that a deterioration in alignment accuracy becomes apparent in a lithography process in TFT manufacturing. Become like Therefore, polycrystalline silicon TFT
There is a need for a technology that can perform processes at low temperatures while maintaining the performance of the technology.

【0005】このような観点で、低圧CVD(Chemical
Vapor Deposition)法と低温アニール法とを組み合わせ
て、多結晶シリコン膜を成膜する技術が注目されてい
る。この技術は、低圧CVD法により非結晶シリコン膜
を成膜した後、同非結晶シリコン膜をエキシマレーザな
どのレーザにより結晶化させて多結晶シリコン膜に変え
る技術であり、略300℃以下で非結晶シリコン膜を成
膜して、室温で多結晶シリコン膜化できるので、低温プ
ロセスが可能となる。ところで、TFTを製造する場
合、低温プロセスの実現とともに、しきい値電圧(以
下、しきい値とも称する)の制御が重要な課題となって
いる。この点から考慮すると、上述の低温プロセスはそ
れなりの効果があるものの、低温プロセスで成膜された
多結晶シリコン膜を用いたTFTは、しきい値のずれ
(シフト)が避けられなかった。それゆえ、従来におい
ては、しきい値のずれを防止するために例えばボロン
(B)のようなしきい値制御用不純物を用いて、多結晶
シリコン膜中にイオン打ち込みすることが行われてい
た。
From such a viewpoint, low pressure CVD (Chemical
A technique of forming a polycrystalline silicon film by combining a vapor deposition method and a low-temperature annealing method has attracted attention. In this technique, after forming an amorphous silicon film by a low-pressure CVD method, the amorphous silicon film is crystallized by a laser such as an excimer laser into a polycrystalline silicon film. Since a crystalline silicon film can be formed into a polycrystalline silicon film at room temperature, a low-temperature process can be performed. Meanwhile, when manufacturing a TFT, control of a threshold voltage (hereinafter, also referred to as a threshold) has become an important issue along with realization of a low-temperature process. Considering this point, although the above-described low-temperature process has a certain effect, in the TFT using the polycrystalline silicon film formed by the low-temperature process, a shift (shift) of the threshold voltage cannot be avoided. Therefore, conventionally, ion implantation into a polycrystalline silicon film has been performed using a threshold controlling impurity such as boron (B) to prevent a shift in threshold.

【0006】図6(a)〜(c)及び図7(d)、
(e)は従来の薄膜トランジスタの製造方法を工程順に
説明する工程図である。以下、図6(a)〜(c)及び
図7(d)、(e)を参照して、同薄膜トランジスタの
製造方法について工程順に説明する。 まず、図6
(a)に示すように、低圧CVD法により例えばガラス
基板からなる絶縁基板51上に膜厚が略500nmの第
1酸化シリコン膜52を堆積した後、同低圧CVD法に
より同第1酸化シリコン膜52上に膜厚が略100nm
のP型の非結晶シリコン膜53を成膜する。
FIGS. 6 (a) to 6 (c) and 7 (d),
(E) is a process drawing explaining a conventional method of manufacturing a thin film transistor in the order of processes. Hereinafter, a method for manufacturing the thin film transistor will be described in the order of steps with reference to FIGS. 6A to 6C and FIGS. 7D and 7E. First, FIG.
As shown in (a), after a first silicon oxide film 52 having a thickness of about 500 nm is deposited on an insulating substrate 51 made of, for example, a glass substrate by a low-pressure CVD method, the first silicon oxide film is formed by the low-pressure CVD method. The film thickness is approximately 100 nm on 52
A P-type amorphous silicon film 53 is formed.

【0007】次に、図6(b)に示すように、イオン打
ち込み法により非結晶シリコン膜53にしきい値制御用
不純物としてボロン(B)イオンを矢印54のように、
1×1011〜1×1012イオン/cm2のドーズ量で打
ち込む。この場合、ガス源としては例えばジボラン(B
26)が用いられて、プラズマ分解されてボロン及び水
素イオンが生成された後、ボロンのみが質量分析により
分離されて打ち込まれる。次に、非結晶シリコン膜53
にエキシマレーザなどのレーザにより光照射を行って、
同非結晶シリコン膜53を再溶融結晶化させて多結晶シ
リコン膜55に変える。
Next, as shown in FIG. 6B, boron (B) ions are added to the amorphous silicon film 53 as impurities for controlling the threshold value by an ion implantation method as shown by an arrow 54 in FIG.
The implantation is performed at a dose of 1 × 10 11 to 1 × 10 12 ions / cm 2 . In this case, as a gas source, for example, diborane (B
After 2 H 6 ) is used to generate plasma and boron and hydrogen ions, only boron is separated and implanted by mass spectrometry. Next, the amorphous silicon film 53
Irradiates light with a laser such as an excimer laser,
The amorphous silicon film 53 is remelted and crystallized to be changed to a polycrystalline silicon film 55.

【0008】次に、図6(c)に示すように、低圧CV
D法により多結晶シリコン膜55上に膜厚が略50nm
の第2酸化シリコン膜56を堆積した後、フォトレジス
ト膜57をマスクとして、ドライエッチングを行って第
2酸化シリコン膜56及び多結晶シリコン膜55を島状
パターンにパターニングする。
[0008] Next, as shown in FIG.
The thickness is approximately 50 nm on the polycrystalline silicon film 55 by the D method.
After the second silicon oxide film 56 is deposited, the second silicon oxide film 56 and the polycrystalline silicon film 55 are patterned into an island pattern by performing dry etching using the photoresist film 57 as a mask.

【0009】次に、図7(d)に示すように、フォトレ
ジスト膜57を除去した後、島状パターンの第2酸化シ
リコン膜56上に、プラズマCVD法により膜厚が略1
00nmの第2非結晶シリコン膜58及びスパッタ法に
より膜厚が略100nmのタングステンシリサイド(W
Si)膜59を順次に成膜した後、上述のフォトレジス
ト膜57よりも小さい面積のフォトレジスト膜60をマ
スクとして、ドライエッチングを行ってタングステンシ
リサイド膜58及び第2非結晶シリコン膜59を上述の
島状パターンよりも小さい面積の島状パターンにパター
ニングする。次に、フォトレジスト膜60を除去するこ
とにより、島状パターンのタングステンシリサイド膜5
8及び第2非結晶シリコン膜59からなる絶縁ゲート電
極61を形成する。
Next, as shown in FIG. 7D, after the photoresist film 57 is removed, a film thickness of approximately 1 is formed on the island-shaped second silicon oxide film 56 by a plasma CVD method.
A second amorphous silicon film 58 having a thickness of 00 nm and a tungsten silicide (W
After sequentially forming the Si) films 59, the tungsten silicide film 58 and the second amorphous silicon film 59 are dry-etched by using the photoresist film 60 having an area smaller than the above-described photoresist film 57 as a mask. Is patterned into an island pattern having an area smaller than that of the island pattern. Next, by removing the photoresist film 60, the tungsten silicide film 5 having an island pattern is formed.
8 and an insulated gate electrode 61 made of the second amorphous silicon film 59 are formed.

【0010】次に、図7(e)に示すように、イオン打
ち込み法により絶縁ゲート電極61をマスクとして例え
ばリン(P)イオン及び水素イオンを、第2酸化シリコ
ン膜56を通じて多結晶シリコン膜55に打ち込んで、
N型のソース領域62及びドレイン領域63を形成する
ことにより、薄膜トランジスタが製造される。
Next, as shown in FIG. 7E, for example, phosphorus (P) ions and hydrogen ions are ion-implanted through the second silicon oxide film 56 using the insulated gate electrode 61 as a mask. Into the
By forming the N-type source region 62 and the drain region 63, a thin film transistor is manufactured.

【0011】ところで、そのような従来の薄膜トランジ
スタの製造方法では、しきい値制御用不純物としてのボ
ロンの導入は、イオン打ち込み法により行っているの
で、プロセスに多大な時間を必要とする欠点がある。す
なわち、イオン打ち込み法は質量分析型のイオン注入装
置を用いて、ボロンイオンを水素イオンなどの他の不純
物イオンと質量分析して分離することにより打ち込む方
法で行っているので、プロセスが複雑となる。このた
め、簡単にしきい値制御用不純物を導入する方法とし
て、非質量分析型のイオンドーピング装置を用いたイオ
ンドーピング法が知られている。例えば特開平8−20
4208号公報には、同イオンドーピング法を利用して
N型又はP型の不純物を半導体膜に注入してしきい値電
圧を制御する方法が開示されている。
By the way, in such a conventional method of manufacturing a thin film transistor, boron as an impurity for controlling a threshold value is introduced by an ion implantation method. . That is, the ion implantation method is performed by a method in which boron ions are mass-analyzed and separated from other impurity ions such as hydrogen ions by using a mass spectrometric ion implantation apparatus, so that the process is complicated. . For this reason, an ion doping method using a non-mass spectrometric ion doping apparatus is known as a method for easily introducing a threshold control impurity. For example, JP-A-8-20
No. 4208 discloses a method of controlling the threshold voltage by injecting N-type or P-type impurities into a semiconductor film by using the same ion doping method.

【0012】[0012]

【発明が解決しようとする課題】しかしながら、上述の
公報記載の薄膜トランジスタの製造方法は、しきい値制
御用不純物を注入するために用いるイオンドーピング装
置が複雑な構成になっているので、簡単にしきい値制御
用不純物を注入するのが困難になる、という問題があ
る。すなわち、従来の薄膜トランジスタの製造方法に用
いる上述のイオンドーピング装置は、ドーピング室の他
に第1及び第2の予備室を必要とする構成になっている
ので、しきい値制御用不純物を注入する工程が複雑にな
るのが避けられなくなる。
However, in the method of manufacturing a thin film transistor described in the above-mentioned publication, the ion doping apparatus used for injecting the impurity for controlling the threshold voltage has a complicated structure, so that the method is simple. There is a problem that it becomes difficult to implant a value controlling impurity. That is, since the above-described ion doping apparatus used in the conventional method of manufacturing a thin film transistor requires the first and second preliminary chambers in addition to the doping chamber, the threshold control impurities are implanted. The process is inevitably complicated.

【0013】この発明は、上述の事情に鑑みてなされた
もので、薄膜トランジスタのしきい値制御用不純物を導
入する場合、簡単にしかも制御性良く導入できるように
した薄膜トランジスタの製造方法を提供することを目的
としている。
SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and provides a method of manufacturing a thin film transistor in which an impurity for controlling a threshold value of a thin film transistor can be easily and efficiently introduced. It is an object.

【0014】上記課題を解決するために、請求項1記載
の発明は、絶縁基板上に成膜した半導体膜にMIS型ト
ランジスタを製造する薄膜トランジスタの製造方法に係
り、上記絶縁基板上に非結晶半導体膜を成膜する非結晶
半導体膜成膜工程と、成膜された上記非結晶半導体膜を
酸溶液中で洗浄処理する基板洗浄工程と、上記洗浄処理
がなされた上記非結晶半導体膜をスピン乾燥装置に収容
し基板ホルダに載置した後、上記MIS型トランジスタ
のしきい値制御用不純物が含有され乾燥雰囲気中で、
上記絶縁基板を常温に維持し、上記基板ホルダを高速回
して、乾燥と同時に、上記しきい値制御用不純物を上
記非結晶半導体膜中に注入する基板乾燥/不純物注入工
程と、上記しきい値制御用不純物が注入された非結晶半
導体膜を熱処理して多結晶半導体膜化する基板熱処理工
程と、上記熱処理の結果、得られた多結晶半導体膜上に
絶縁ゲート電極を形成する絶縁ゲート電極形成工程と、
上記絶縁ゲート電極が形成された上記多結晶半導体膜に
ソース及びドレイン領域からなる活性領域を形成する活
性領域形成工程とからなることを特徴としている。
In order to solve the above problem, the invention according to claim 1 relates to a method of manufacturing a thin film transistor for manufacturing an MIS transistor on a semiconductor film formed on an insulating substrate, wherein an amorphous semiconductor is formed on the insulating substrate. A non-crystalline semiconductor film forming step of forming a film, a substrate cleaning step of cleaning the formed non-crystalline semiconductor film in an acid solution, and spin drying of the non-crystalline semiconductor film subjected to the cleaning processing After being housed in the device and placed on the substrate holder, in a dry atmosphere containing the impurity for controlling the threshold of the MIS transistor,
Maintaining the insulating substrate to room temperature, the substrate holder rotates at a high speed, drying and simultaneously, the substrate drying / impurity implantation step of implanting the threshold controlling impurity into the amorphous semiconductor film, the threshold A substrate heat treatment step of heat-treating the amorphous semiconductor film into which the impurity for value control is implanted to form a polycrystalline semiconductor film, and an insulated gate electrode for forming an insulated gate electrode on the polycrystalline semiconductor film obtained as a result of the heat treatment Forming step;
Forming an active region comprising a source and a drain region in the polycrystalline semiconductor film on which the insulated gate electrode is formed.

【0015】請求項2記載の発明は、請求項1記載の薄
膜トランジスタを製造するための方法に係り、上記基板
乾燥/不純物注入工程で用いられる上記スピン乾燥装置
の内部であって、上記絶縁基板の上方に、しきい値制御
用不純物を含有したフィルタを設置したことを特徴とし
ている。
According to a second aspect of the present invention, there is provided a method for manufacturing the thin film transistor according to the first aspect, wherein the inside of the spin drying apparatus used in the substrate drying / impurity implantation step is provided. It is characterized in that a filter containing a threshold control impurity is provided above.

【0016】請求項3記載の発明は、請求項2記載の薄
膜トランジスタを製造するための方法に係り、上記スピ
ン乾燥装置において、上記フィルタの上方に吸気孔を設
ける一方、上記基板ホルダの下方に排気孔を設けたこと
を特徴としている。
According to a third aspect of the present invention, there is provided the method for manufacturing a thin film transistor according to the second aspect, wherein in the spin drying apparatus, an intake hole is provided above the filter, and exhaust air is provided below the substrate holder. It is characterized by having holes.

【0017】請求項4記載の発明は、請求項1、2又は
3記載の薄膜トランジスタを製造するための方法に係
り、上記基板乾燥/不純物注入工程において、上記絶縁
基板を1000〜2000rpmの回転数で高速回転さ
せることを特徴としている。
According to a fourth aspect of the present invention, there is provided a method for manufacturing a thin film transistor according to the first, second or third aspect, wherein the substrate is dried / impurity-implanted at a rotation speed of 1000 to 2000 rpm. It features high-speed rotation.

【0018】請求項5記載の発明は、請求項1乃至4の
いずれか1に記載の薄膜トランジスタを製造するための
方法に係り、上記しきい値制御用不純物がボロンからな
ることを特徴としている。
According to a fifth aspect of the present invention, there is provided a method for manufacturing the thin film transistor according to any one of the first to fourth aspects, wherein the impurity for controlling the threshold value comprises boron.

【0019】[0019]

【0020】[0020]

【0021】[0021]

【発明の実施の形態】以下、図面を参照して、この発明
の実施の形態について説明する。説明は、実施例を用い
て具体的に行う。図1(a)〜(c)及び図2(d)〜
(f)は、この発明の一実施例である薄膜トランジスタ
の製造方法を工程順に示す工程図、また、図3は同薄膜
トランジスタの製造方法の実施に用いるスピン乾燥装置
の構成を示す構成図である。以下、図1(a)〜(c)
及び図2(d)〜(f)を参照して、同薄膜トランジス
タの製造方法について工程順に説明する。まず、図1
(a)に示すように、低圧CVD法により例えばガラス
基板からなる絶縁基板1上に膜厚が略500nmの第1
酸化シリコン膜2を堆積した後、同低圧CVD法により
同第1酸化シリコン膜2上に膜厚が略100nmのP型
の非結晶シリコン膜3を成膜する。次に、絶縁基板1を
希フッ酸溶液中で洗浄処理を施して清掃化する。ここ
で、第1酸化シリコン膜2は絶縁基板1の汚染防止膜と
して用いられているが、同第1酸化シリコン膜2は必ず
しもなくともよい。
Embodiments of the present invention will be described below with reference to the drawings. The description will be specifically made using an embodiment. 1 (a) to 1 (c) and 2 (d) to
(F) is a process diagram showing a method of manufacturing a thin film transistor according to an embodiment of the present invention in the order of steps, and FIG. 3 is a configuration diagram showing a configuration of a spin drying apparatus used in carrying out the method of manufacturing the thin film transistor. Hereinafter, FIGS. 1 (a) to 1 (c)
2 (d) to 2 (f), a method of manufacturing the thin film transistor will be described in the order of steps. First, FIG.
As shown in (a), a first film having a thickness of about 500 nm is formed on an insulating substrate 1 made of, for example, a glass substrate by a low-pressure CVD method.
After depositing the silicon oxide film 2, a P-type amorphous silicon film 3 having a thickness of about 100 nm is formed on the first silicon oxide film 2 by the low-pressure CVD method. Next, the insulating substrate 1 is cleaned by performing a cleaning process in a diluted hydrofluoric acid solution. Here, the first silicon oxide film 2 is used as a contamination prevention film for the insulating substrate 1, but the first silicon oxide film 2 is not necessarily required.

【0022】次に、絶縁基板1を図3に示すようなスピ
ン乾燥装置15に収容して、乾燥処理を施すとともに、
しきい値制御用不純物としてのボロンを、図1(b)に
示すように、非結晶シリコン膜3上に付着してボロン層
4を形成し、さらに図1(c)に示すように、同ボロン
を非結晶シリコン膜3内に注入する。
Next, the insulating substrate 1 is housed in a spin dryer 15 as shown in FIG.
Boron as a threshold control impurity is deposited on the amorphous silicon film 3 as shown in FIG. 1 (b) to form a boron layer 4, and further as shown in FIG. 1 (c). Boron is implanted into the amorphous silicon film 3.

【0023】スピン乾燥装置15は、基板収容容器16
を備え、同容器16の上部には吸気孔17が設けられる
一方、容器16の下部には排気孔18が設けられてい
る。各孔17、18にはバルブ19が設けられている。
容器16の上部の吸気孔17の直下位置には、ボロン含
有フィルタ20が支持体21により設置されている。ま
た、容器16のボロン含有フィルタ20と対向する下部
位置には、絶縁基板1を支持する基板ホルダ22が設け
られ、同基板ホルダ22は回転機構23により回転可能
に絶縁基板1を支持している。
The spin drying device 15 includes a substrate container 16
The upper portion of the container 16 is provided with an intake hole 17, while the lower portion of the container 16 is provided with an exhaust hole 18. Each of the holes 17 and 18 is provided with a valve 19.
A boron-containing filter 20 is provided by a support 21 at a position directly below the intake hole 17 in the upper portion of the container 16. A substrate holder 22 that supports the insulating substrate 1 is provided at a lower position of the container 16 that faces the boron-containing filter 20, and the substrate holder 22 supports the insulating substrate 1 rotatably by a rotation mechanism 23. .

【0024】まず、スピン乾燥装置15に絶縁基板1を
収容した状態で、バルブ19を開放して吸気孔17から
容器16内に大気を流し込んで、同容器16内を循環さ
せた後排気孔18から流し出す。このとき、絶縁基板1
を常温に維持し、回転機構23により基板ホルダ22を
介して回転数が1000〜2000rpm(revolution
per minute)で、略10分間高速回転して絶縁基板1
の乾燥処理を施す。この乾燥処理時、吸気孔17から流
入した大気はボロン含有フィルタ20を通過してボロン
を含んだ状態で高速回転による作用で、容器16内を急
激に循環して絶縁基板1の非結晶シリコン膜3上にボロ
ンを付着させる。
First, in a state where the insulating substrate 1 is accommodated in the spin dryer 15, the valve 19 is opened, the atmosphere is flowed into the container 16 from the intake hole 17, and circulated through the container 16, and then the exhaust hole 18 is formed. Pour from At this time, the insulating substrate 1
Is maintained at a normal temperature, and the rotation speed is set to 1000 to 2000 rpm (revolution) through the substrate holder 22 by the rotation mechanism 23.
per minute), and rotate at high speed for about 10 minutes.
Is subjected to a drying treatment. At the time of this drying process, the air flowing in from the air inlet 17 passes through the boron-containing filter 20 and rapidly circulates in the container 16 by the action of the high-speed rotation while containing boron. 3 to deposit boron.

【0025】これにより、図1(b)に示すように、ボ
ロン層4が形成される。そして、その付着したボロンは
質量が小さく軽いために、上述したような大気の急激な
循環により非結晶シリコン膜3内に注入される。すなわ
ち、ボロンは大気の急激な循環により非結晶シリコン膜
3内に取り込まれる。これにより、図1(c)に示すよ
うに、ボロン注入非結晶シリコン膜5が形成される。こ
のように、スピン乾燥装置15は絶縁基板1を乾燥させ
る機能とともに、非結晶シリコン膜3上に付着したボロ
ンを同非結晶シリコン膜3の内部に制御性良く注入させ
る機能を有している。
Thus, a boron layer 4 is formed as shown in FIG. Then, since the attached boron is small and light, it is injected into the amorphous silicon film 3 by the rapid circulation of the atmosphere as described above. That is, boron is taken into the amorphous silicon film 3 by rapid circulation of the atmosphere. Thus, a boron-implanted amorphous silicon film 5 is formed as shown in FIG. As described above, the spin dryer 15 has a function of drying the insulating substrate 1 and a function of injecting the boron adhered on the amorphous silicon film 3 into the amorphous silicon film 3 with good controllability.

【0026】図4は、絶縁基板1をボロン含有フィルタ
20の直下に放置した場合の、放置時間(横軸)とボロ
ン濃度(縦軸)との関係を示す図である。同図から明ら
かなように、ボロン濃度は放置時間に比例して増加して
いる。また、図5は、付着したボロンが非結晶シリコン
膜3内に注入された場合の、シリコン膜表面からの深さ
(横軸)とボロン濃度(縦軸)との関係を示す図で、S
IMS(Secondary Ion Mass Spectroscopy:二次イオン
質量分析装置)により分析してプロットした結果を示し
ている。同図から明らかなように、ボロン濃度はシリコ
ン膜表面から略0.2μmの深さに略2×1017/cm
3のピーク濃度を有して、略8×1011/cm2のシート
濃度を有している。同図から明らかなように、シリコン
膜に付着したボロンがスピン乾燥装置15によりシリコ
ン膜の深いバルク部分までスパイクされていることが確
かめられた。この例によると、非結晶シリコン膜3中に
ドーズ量換算で5×1011〜1×1012イオン/cm2
のボロンを制御性良く注入することができた。
FIG. 4 is a graph showing the relationship between the standing time (horizontal axis) and the boron concentration (vertical axis) when the insulating substrate 1 is left directly below the boron-containing filter 20. As is clear from the figure, the boron concentration increases in proportion to the standing time. FIG. 5 is a diagram showing the relationship between the depth from the silicon film surface (horizontal axis) and the boron concentration (vertical axis) when the attached boron is injected into the amorphous silicon film 3.
It shows the results of analysis and plotting by IMS (Secondary Ion Mass Spectroscopy: secondary ion mass spectrometer). As is clear from the figure, the boron concentration is about 2 × 10 17 / cm at a depth of about 0.2 μm from the silicon film surface.
It has a peak density of 3 and a sheet density of approximately 8 × 10 11 / cm 2 . As is clear from the figure, it was confirmed that boron adhering to the silicon film was spiked by the spin dryer 15 to the deep bulk portion of the silicon film. According to this example, 5 × 10 11 to 1 × 10 12 ions / cm 2 in the amorphous silicon film 3 in terms of dose amount.
Could be injected with good controllability.

【0027】次に、ボロン注入非結晶シリコン膜5にエ
キシマレーザなどのレーザにより光照射を行って、同非
結晶シリコン膜5を再溶融結晶化させて多結晶シリコン
膜6に変える。
Next, the boron-implanted amorphous silicon film 5 is irradiated with light using a laser such as an excimer laser to remelt and crystallize the amorphous silicon film 5 to convert it into a polycrystalline silicon film 6.

【0028】次に、図2(d)に示すように、低圧CV
D法により多結晶シリコン膜6上に膜厚が略50nmの
第2酸化シリコン膜7を堆積した後、フォトレジスト膜
8をマスクとして、ドライエッチングを行って第2酸化
シリコン膜7及び多結晶シリコン膜6を島状パターンに
パターニングする。
Next, as shown in FIG.
After a second silicon oxide film 7 having a thickness of approximately 50 nm is deposited on the polycrystalline silicon film 6 by the method D, dry etching is performed using the photoresist film 8 as a mask to perform the second silicon oxide film 7 and the polycrystalline silicon. The film 6 is patterned into an island pattern.

【0029】次に、図2(e)に示すように、フォトレ
ジスト膜8を除去した後、島状パターンの第2酸化シリ
コン膜7上に、プラズマCVD法により膜厚が略100
nmの第2非結晶シリコン膜9及びスパッタ法により膜
厚が略100nmのタングステンシリサイド膜10を順
次に成膜した後、上述のフォトレジスト膜8よりも小さ
い面積のフォトレジスト膜11をマスクとして、ドライ
エッチングを行ってタングステンシリサイド膜10及び
第2非結晶シリコン膜9を上述の島状パターンよりも小
さい面積の島状パターンにパターニングする。次に、フ
ォトレジスト膜11を除去することにより、島状パター
ンのタングステンシリサイド膜10及び第2非結晶シリ
コン膜9からなる絶縁ゲート電極12を形成する。
Next, as shown in FIG. 2E, after the photoresist film 8 is removed, a film thickness of about 100 is formed on the second silicon oxide film 7 having the island pattern by the plasma CVD method.
After the second amorphous silicon film 9 having a thickness of 100 nm and a tungsten silicide film 10 having a thickness of approximately 100 nm are sequentially formed by a sputtering method, a photoresist film 11 having an area smaller than that of the photoresist film 8 is used as a mask. By performing dry etching, the tungsten silicide film 10 and the second amorphous silicon film 9 are patterned into an island pattern having an area smaller than the above-described island pattern. Next, by removing the photoresist film 11, an insulated gate electrode 12 composed of the tungsten silicide film 10 and the second amorphous silicon film 9 in an island pattern is formed.

【0030】次に、図2(f)に示すように、イオン打
ち込み法により絶縁ゲート電極12をマスクとして例え
ばリンイオン及び水素イオンを、第2酸化シリコン膜7
を通じてボロン注入多結晶シリコン膜6に打ち込んで、
N型のソース領域13及びドレイン領域14を形成する
ことにより、薄膜トランジスタが製造される。
Next, as shown in FIG. 2F, for example, phosphorus ions and hydrogen ions are ion-implanted using the insulated gate electrode 12 as a mask to form the second silicon oxide film 7.
Is implanted into the boron-implanted polycrystalline silicon film 6 through
By forming the N-type source region 13 and the drain region 14, a thin film transistor is manufactured.

【0031】このように、この例の構成によれば、非結
晶シリコン膜3を成膜した絶縁基板1をスピン乾燥装置
15に収容して、MOS型トランジスタのしきい値制御
用不純物としてのボロンが含有されたフィルタ20が設
置された乾燥雰囲気中で常温で高速回転して、乾燥処理
とともにボロンを非結晶シリコン膜3中に注入するよう
にしたので、簡単な構成のスピン乾燥装置15を用いる
ことにより、簡単にしかも制御性良くしきい値制御用不
純物を注入することができる。したがって、プロセスに
多大な時間を必要とすることなく簡単に、薄膜トランジ
スタにおけるしきい値制御を行うことができるので、ス
ループットを向上させることができる。
As described above, according to the configuration of this example, the insulating substrate 1 on which the amorphous silicon film 3 is formed is accommodated in the spin dryer 15 and boron as a threshold control impurity of the MOS transistor is formed. Is rotated at a high temperature at a normal temperature in a dry atmosphere in which a filter 20 containing Si is installed, and boron is injected into the amorphous silicon film 3 together with the drying process. Therefore, a spin dryer 15 having a simple configuration is used. This makes it possible to implant the threshold control impurity easily and with good controllability. Therefore, the threshold value of the thin film transistor can be easily controlled without requiring much time for the process, and the throughput can be improved.

【0032】以上、この発明の実施例を図面により詳述
してきたが、具体的な構成はこの実施例に限られるもの
ではなく、この発明の要旨を逸脱しない範囲の設計の変
更などがあってもこの発明に含まれる。例えば、しきい
値制御用不純物としてはボロンに限ることなく、薄膜ト
ランジスタの製造に一般に用いられている他のP型不純
物又はN型不純物を用いることができる。
Although the embodiment of the present invention has been described in detail with reference to the drawings, the specific configuration is not limited to this embodiment, and the design may be changed without departing from the scope of the present invention. Is also included in the present invention. For example, the threshold control impurity is not limited to boron, and other P-type impurities or N-type impurities generally used for manufacturing a thin film transistor can be used.

【0033】また、絶縁基板をスピン乾燥装置に収容し
て非結晶シリコン膜にしきい値制御用不純物を注入する
例に限らず、薄膜トランジスタの活性領域としてのソー
ス及びドレイン領域を形成する場合にも、略同様な不純
物注入方法を適用するようにしてもよい。また、酸化シ
リコン膜又は非結晶シリコン膜の成膜方法は、CVD法
又はスパッタ法に限ることなく、熱酸化法やエピタキシ
ャル法などの他の方法で行うようにしても良い。また、
各絶縁膜及び半導体膜の膜厚の条件は一例を示したもの
であり、用途、目的などに応じて変更することができ
る。
The present invention is not limited to the case where the insulating substrate is accommodated in a spin dryer and the impurity for controlling the threshold is implanted into the amorphous silicon film. A substantially similar impurity implantation method may be applied. Further, the method for forming the silicon oxide film or the amorphous silicon film is not limited to the CVD method or the sputtering method, and may be performed by another method such as a thermal oxidation method or an epitaxial method. Also,
The condition of the thickness of each insulating film and semiconductor film is an example, and can be changed according to the use and purpose.

【0034】また、絶縁ゲート電極を構成している金属
はタングステンシリサイドに限らず、モリブデンシリサ
イド(MoSi)、タンタルシリサイド(TaSi)、
チタンシリサイド(TiSi)などの、一般に高融点金
属として知られている他の金属を用いることができる。
The metal constituting the insulated gate electrode is not limited to tungsten silicide, but may be molybdenum silicide (MoSi), tantalum silicide (TaSi),
Other metals generally known as refractory metals, such as titanium silicide (TiSi) can be used.

【0035】また、薄膜トランジスタの絶縁ゲート膜
は、酸化膜(Oxide Film)に限らずに、窒化膜(Nitrid
e Film)でも良く、あるいは、酸化膜と窒化膜との2層
構成でも良い。つまり、MIS(Metal Insulator Semic
onductor)トランジスタである限り、MOS型トランジ
スタに限らず、MNS(Metal Nitride Semiconductor)
トランジスタでも良く、あるいは、MNOS(Metal Ni
tride-Oxide Semiconductor)トランジスタでも良い。ま
た、薄膜トランジスタを形成する多結晶シリコン膜の導
電型は、P型とN型とを逆にしても良い。
The insulated gate film of the thin film transistor is not limited to an oxide film, but may be a nitride film.
e Film) or a two-layer structure of an oxide film and a nitride film. In other words, MIS (Metal Insulator Semic
onductor) MNS (Metal Nitride Semiconductor)
A transistor may be used, or MNOS (Metal Ni
tride-Oxide Semiconductor) transistors. Further, the conductivity type of the polycrystalline silicon film forming the thin film transistor may be reversed between the P type and the N type.

【0036】[0036]

【発明の効果】以上説明したように、この発明の薄膜ト
ランジスタの製造方法によれば、非結晶半導体膜を成膜
した絶縁基板を酸溶液中で洗浄処理した後、スピン乾燥
装置に収容して、MISトランジスタのしきい値制御
用不純物が含有され乾燥雰囲気中で絶縁基板を常温に
維持し、基板ホルダを高速回転して、乾燥と同時に、し
きい値制御用不純物を非結晶半導体膜中に注入するよう
にしたので、簡単な構成のスピン乾燥装置を用いること
により、簡単にしかも制御性良くしきい値制御用不純物
を注入することができる。したがって、プロセスに多大
な時間を必要とすることなく、簡単に、薄膜トランジス
タにおけるしきい値制御を行うことができるので、スル
ープットを向上させることができる。
As described above, according to the method for manufacturing a thin film transistor of the present invention, the insulating substrate on which the amorphous semiconductor film is formed is washed in an acid solution and then housed in a spin dryer. an insulating substrate to room temperature in a dry atmosphere threshold controlling impurity of the MIS transistor is contained
By maintaining the substrate holder at a high speed and simultaneously injecting the impurity for controlling the threshold value into the amorphous semiconductor film at the same time as the drying, the spin drying device having a simple configuration is used, so that the substrate can be easily and simply dried. Threshold control impurities can be implanted with good controllability. Therefore, the threshold value of the thin film transistor can be easily controlled without requiring much time for the process, so that the throughput can be improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】この発明の一実施例である薄膜トランジスタの
製造方法を工程順に示す工程図である。
FIG. 1 is a process chart showing a method of manufacturing a thin film transistor according to an embodiment of the present invention in the order of steps.

【図2】同薄膜トランジスタの製造方法を工程順に示す
工程図である。
FIG. 2 is a process chart showing a method for manufacturing the thin film transistor in the order of steps.

【図3】同薄膜トランジスタの製造方法の実施に用いる
スピン乾燥装置の構成を示す構成図である。
FIG. 3 is a configuration diagram showing a configuration of a spin dryer used for performing the method of manufacturing the thin film transistor.

【図4】同薄膜トランジスタの製造方法において、絶縁
基板を放置した場合のボロンの放置時間(横軸)とボロ
ン濃度(縦軸)との関係を示す図である。
FIG. 4 is a view showing a relationship between a boron standing time (horizontal axis) and a boron concentration (vertical axis) when an insulating substrate is left in the method of manufacturing the thin film transistor.

【図5】同薄膜トランジスタの製造方法において、ボロ
ンが非結晶シリコン膜内に注入された場合の、シリコン
膜表面からの深さ(横軸)とボロン濃度(縦軸)との関
係を示す図である。
FIG. 5 is a diagram showing the relationship between the depth from the silicon film surface (horizontal axis) and the boron concentration (vertical axis) when boron is injected into the amorphous silicon film in the method of manufacturing the thin film transistor. is there.

【図6】従来の薄膜トランジスタの製造方法を工程順に
示す工程図である。
FIG. 6 is a process chart showing a conventional method of manufacturing a thin film transistor in the order of steps.

【図7】従来の薄膜トランジスタの製造方法を工程順に
示す工程図である。
FIG. 7 is a process chart showing a conventional method for manufacturing a thin film transistor in the order of steps.

【符号の説明】[Explanation of symbols]

1 絶縁基板 2 第1酸化シリコン膜 3 非結晶シリコン膜 4 ボロン層 5 ボロン注入多結晶シリコン膜 6 多結晶シリコン膜 7 第2酸化シリコン膜 8、11 フォトレジスト膜 9 第2非結晶シリコン膜 10 タングステンシリサイド膜 12 絶縁ゲート電極 13 ソース領域 14 ドレイン領域 15 スピン乾燥装置 16 基板収容容器 17 吸気孔 18 排気孔 19 バルブ 20 ボロン含有フィルタ 21 支持体 22 基板ホルダ 23 回転機構 Reference Signs List 1 insulating substrate 2 first silicon oxide film 3 amorphous silicon film 4 boron layer 5 boron implanted polycrystalline silicon film 6 polycrystalline silicon film 7 second silicon oxide film 8, 11 photoresist film 9 second amorphous silicon film 10 tungsten Silicide film 12 Insulated gate electrode 13 Source region 14 Drain region 15 Spin dryer 16 Substrate container 17 Intake hole 18 Exhaust hole 19 Valve 20 Boron-containing filter 21 Support 22 Substrate holder 23 Rotary mechanism

フロントページの続き (56)参考文献 特開 平1−316930(JP,A) 特開 平3−218622(JP,A) 特開 平4−179223(JP,A) 特開 平7−94424(JP,A) 特開 平7−153709(JP,A) 特開 平9−7962(JP,A) 特開 平9−92835(JP,A) 特開 昭57−27066(JP,A) 特開 平10−340955(JP,A) 特開 平11−163367(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 29/786 H01L 21/336 H01L 21/20 H01L 21/22 H01L 21/223 H01L 21/225 Continuation of the front page (56) References JP-A-1-316930 (JP, A) JP-A-3-218622 (JP, A) JP-A-4-179223 (JP, A) JP-A-7-94424 (JP) JP-A-7-153709 (JP, A) JP-A-9-7962 (JP, A) JP-A-9-92835 (JP, A) JP-A-57-27066 (JP, A) 10-340955 (JP, A) JP-A-11-16337 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) H01L 29/786 H01L 21/336 H01L 21/20 H01L 21 / 22 H01L 21/223 H01L 21/225

Claims (5)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 絶縁基板上に成膜した半導体膜にMIS
型トランジスタを製造する薄膜トランジスタの製造方法
であって、 前記絶縁基板上に非結晶半導体膜を成膜する非結晶半導
体膜成膜工程と、成膜された 前記非結晶半導体膜を酸溶液中で洗浄処理す
る基板洗浄工程と、 前記洗浄処理がなされた前記非結晶半導体膜をスピン乾
燥装置に収容し基板ホルダに載置した後、前記MIS型
トランジスタのしきい値制御用不純物が含有され乾燥
雰囲気中で、前記絶縁基板を常温に維持し、前記基板ホ
ルダを高速回転して、乾燥と同時に、前記しきい値制御
用不純物を前記非結晶半導体膜中に注入する基板乾燥/
不純物注入工程と、 前記しきい値制御用不純物が注入された非結晶半導体膜
を熱処理して多結晶半導体膜化する基板熱処理工程と、前記熱処理の結果、 得られた多結晶半導体膜上に絶縁ゲ
ート電極を形成する絶縁ゲート電極形成工程と、 前記絶縁ゲート電極が形成された前記多結晶半導体膜に
ソース及びドレイン領域からなる活性領域を形成する活
性領域形成工程とからなることを特徴とする薄膜トラン
ジスタの製造方法。
An MIS is applied to a semiconductor film formed on an insulating substrate.
A method of manufacturing a thin film transistor for manufacturing the mold transistors, washed and an amorphous semiconductor film forming step of forming an amorphous semiconductor film on the insulating substrate, the film-formed the amorphous semiconductor film in an acid solution A substrate cleaning step to be processed; and a drying atmosphere containing the impurity for controlling the threshold voltage of the MIS transistor after accommodating the amorphous semiconductor film subjected to the cleaning processing in a spin dryer and mounting the substrate on a substrate holder. During the drying, the insulating substrate is maintained at a normal temperature, the substrate holder is rotated at a high speed , and simultaneously the substrate is dried and the impurity for controlling the threshold is injected into the amorphous semiconductor film.
An impurity implantation step, a substrate heat treatment step of heat-treating the amorphous semiconductor film into which the threshold control impurity is implanted to form a polycrystalline semiconductor film, and an insulating film on the polycrystalline semiconductor film obtained as a result of the heat treatment. A thin film transistor comprising: an insulated gate electrode forming step of forming a gate electrode; and an active region forming step of forming an active region including a source and a drain region in the polycrystalline semiconductor film on which the insulated gate electrode is formed. Manufacturing method.
【請求項2】 前記基板乾燥/不純物注入工程で用いら
れる前記スピン乾燥装置の内部であって、前記絶縁基板
の上方に、しきい値制御用不純物を含有したフィルタを
設置したことを特徴とする請求項1記載の薄膜トランジ
スタの製造方法。
2. A filter containing a threshold controlling impurity is provided inside the spin dryer used in the substrate drying / impurity injecting step and above the insulating substrate. A method for manufacturing a thin film transistor according to claim 1.
【請求項3】 前記スピン乾燥装置において、前記フィ
ルタの上方に吸気孔を設ける一方、前記基板ホルダの下
方に排気孔を設けたことを特徴とする請求項2記載の薄
膜トランジスタの製造方法。
3. The method of manufacturing a thin film transistor according to claim 2, wherein in the spin drying device, an intake hole is provided above the filter, and an exhaust hole is provided below the substrate holder.
【請求項4】 前記基板乾燥/不純物注入工程におい
て、前記絶縁基板を1000〜2000rpmの回転数
で高速回転させることを特徴とする請求項1、2又は3
記載の薄膜トランジスタの製造方法。
4. The substrate drying / impurity injecting step, wherein the insulating substrate is rotated at a high speed of 1000 to 2000 rpm at a high speed.
A method for manufacturing the thin film transistor according to the above.
【請求項5】 前記しきい値制御用不純物がボロンから
なることを特徴とする請求項1乃至4のいずれか1に記
載の薄膜トランジスタの製造方法。
5. The method of manufacturing a thin film transistor according to claim 1, wherein the impurity for controlling the threshold value comprises boron.
JP21128598A 1998-07-27 1998-07-27 Method for manufacturing thin film transistor Expired - Fee Related JP3334629B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21128598A JP3334629B2 (en) 1998-07-27 1998-07-27 Method for manufacturing thin film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21128598A JP3334629B2 (en) 1998-07-27 1998-07-27 Method for manufacturing thin film transistor

Publications (2)

Publication Number Publication Date
JP2000049350A JP2000049350A (en) 2000-02-18
JP3334629B2 true JP3334629B2 (en) 2002-10-15

Family

ID=16603410

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21128598A Expired - Fee Related JP3334629B2 (en) 1998-07-27 1998-07-27 Method for manufacturing thin film transistor

Country Status (1)

Country Link
JP (1) JP3334629B2 (en)

Also Published As

Publication number Publication date
JP2000049350A (en) 2000-02-18

Similar Documents

Publication Publication Date Title
JP3713232B2 (en) Method of manufacturing thin film transistor including crystalline silicon active layer
EP0486047B1 (en) Process for fabricating a thin film semiconductor device
US20030162333A1 (en) Method of fabricating polysilicon thin film transistor
JP3609131B2 (en) Cleaning method of ion doping apparatus
JP2001332741A (en) Method for manufacturing thin film transistor
KR20030060403A (en) crystallization method of amorphous silicon
US20020137310A1 (en) Method and apparatus for fabricating a semiconductor device
KR100522436B1 (en) Fabrication method of polycrystalline silicon thin film transistor using a cap layer
JP3334629B2 (en) Method for manufacturing thin film transistor
JP3447644B2 (en) Method of manufacturing semiconductor device and method of manufacturing field effect transistor
JP3347340B2 (en) Method for manufacturing thin film transistor
KR100628225B1 (en) method for manufacturing of semiconductor device
JP2003158135A (en) Manufacturing method of thin film transistor and manufacturing method of display device equipped with the same
JP2004288864A (en) Thin film semiconductor, manufacturing method thereof, electro-optical device and electronic equipment
JPH08241984A (en) Fabrication of semiconductor device
JP3033525B2 (en) Method for manufacturing semiconductor device
JPH11135792A (en) Manufacture of semiconductor device
KR100617068B1 (en) Method for manufacturing of semiconductor device
KR100607793B1 (en) Ion implantion method of poly silicon gate electrode
KR100256246B1 (en) Method of forming gate electrode in semiconductor device
KR100724741B1 (en) Method of Fabricating Thin Film Transistor
JPH03173131A (en) Manufacture of semiconductor device
JP3467571B2 (en) Method for manufacturing thin film transistor
JP3055201B2 (en) Method for manufacturing semiconductor device
JPH1041513A (en) Method and device for manufacture of semiconductor element

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees