JP3333458B2 - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device

Info

Publication number
JP3333458B2
JP3333458B2 JP31631998A JP31631998A JP3333458B2 JP 3333458 B2 JP3333458 B2 JP 3333458B2 JP 31631998 A JP31631998 A JP 31631998A JP 31631998 A JP31631998 A JP 31631998A JP 3333458 B2 JP3333458 B2 JP 3333458B2
Authority
JP
Japan
Prior art keywords
semiconductor substrate
forming
plated
current film
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP31631998A
Other languages
Japanese (ja)
Other versions
JP2000150420A (en
Inventor
正 五十嵐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP31631998A priority Critical patent/JP3333458B2/en
Publication of JP2000150420A publication Critical patent/JP2000150420A/en
Application granted granted Critical
Publication of JP3333458B2 publication Critical patent/JP3333458B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electroplating Methods And Accessories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、半導体基板上に
メッキ法によって配線パターンを形成する工程を含む半
導体装置の製造方法に関するものである。
[0001] 1. Field of the Invention [0002] The present invention relates to a method of manufacturing a semiconductor device including a step of forming a wiring pattern on a semiconductor substrate by a plating method.

【0002】[0002]

【従来の技術】従来より、半導体基板上の集積回路に配
線パターンを形成する技術として、メッキ法を用いたも
のが知られている。
2. Description of the Related Art Conventionally, as a technique for forming a wiring pattern on an integrated circuit on a semiconductor substrate, a technique using a plating method is known.

【0003】図6は、従来の配線工程の一例を概略的に
示す断面図である。
FIG. 6 is a sectional view schematically showing an example of a conventional wiring process.

【0004】同図(A)に示したように、従来の配線工
程では、まず、半導体基板601の被メッキ面に、蒸着
等によってカレントフィルム602を形成する。
As shown in FIG. 1A, in a conventional wiring process, first, a current film 602 is formed on a surface to be plated of a semiconductor substrate 601 by vapor deposition or the like.

【0005】次に、フォトリソグラフィー工程等を用い
て、カレントフィルム602上に、マスクパターン60
3を形成する。
Next, a mask pattern 60 is formed on the current film 602 by using a photolithography process or the like.
Form 3

【0006】続いて、同図(B)に示したように、被メ
ッキ面を下向きにした状態で半導体基板601を固定
し、マスクパターン603に電極ピン604を突き立て
る。このとき、電極ピン604は、マスクパターン60
3を突き破って、カレントフィルム602に当接する。
Subsequently, as shown in FIG. 1B, the semiconductor substrate 601 is fixed with the surface to be plated facing downward, and the electrode pins 604 are protruded from the mask pattern 603. At this time, the electrode pins 604 are
3 and comes into contact with the current film 602.

【0007】そして、電極ピン604を用いてカレント
フィルム602に電流を供給しながら、半導体基板60
1の下方からメッキ液を吹き上げる。これにより、カレ
ントフィルム602の露出面に、メッキを施して、配線
パターン(図示せず)を形成することができる。
While supplying current to the current film 602 using the electrode pins 604, the semiconductor substrate 60
The plating solution is blown up from underneath. Thus, the exposed surface of the current film 602 can be plated to form a wiring pattern (not shown).

【0008】[0008]

【発明が解決しようとする課題】しかしながら、図6に
示したような従来の製造方法には、以下のような欠点が
あった。
However, the conventional manufacturing method as shown in FIG. 6 has the following disadvantages.

【0009】半導体基板601の被メッキ面に電極ピン
604を配置すると、この電極ピン601の周辺領域に
は正常なメッキ層を形成することができない。このた
め、従来の製造方法には、電極ピン604の近傍に形成
する配線パターンに不良が発生しやすいという欠点があ
った。
When the electrode pins 604 are arranged on the surface of the semiconductor substrate 601 to be plated, a normal plating layer cannot be formed around the electrode pins 601. For this reason, the conventional manufacturing method has a drawback that the wiring pattern formed in the vicinity of the electrode pin 604 is likely to have a defect.

【0010】また、カレントフィルム602と電極ピン
604との電気的接触を確保するためには、この電極ピ
ン604をカレントフィルム602に十分な押圧力で当
接することが望ましい。しかしながら、従来の製造方法
では、電極ピン604の押圧方向と同じ方向から半導体
基板601にメッキ液を吹き付けるので、電極ピン60
4の押圧力が不足しやすく、このため、この電極ピン6
04とカレントフィルム602との間で接触不良が生じ
やすいという欠点があった。
In order to ensure electrical contact between the current film 602 and the electrode pins 604, it is desirable that the electrode pins 604 be brought into contact with the current film 602 with a sufficient pressing force. However, in the conventional manufacturing method, since the plating solution is sprayed on the semiconductor substrate 601 from the same direction as the pressing direction of the electrode pins 604, the electrode pins 60
The pressing force of the electrode pin 6 is likely to be insufficient.
There is a disadvantage that poor contact easily occurs between the current film 602 and the current film 602.

【0011】逆に、半導体基板601の材質によって
は、かかる押圧力が大きすぎると割れてしまう場合があ
る。このような場合にも、押圧力が不足して、電極ピン
604とカレントフィルム602との間で接触不良が生
じやすくなる。
Conversely, depending on the material of the semiconductor substrate 601, if the pressing force is too large, the semiconductor substrate 601 may be broken. In such a case, too, the pressing force is insufficient, and poor contact is likely to occur between the electrode pin 604 and the current film 602.

【0012】さらに、カレントフィルム602と電極ピ
ン604との電気的接触を確保するためには、両者60
2,604の接触面が広い方が望ましい。しかしなが
ら、従来の製造方法では、電極ピン604にマスクパタ
ーンを突き破らせてカレントフィルムと接触させるの
で、この電極ピン604の先端を鋭利にしておく必要が
ある。このため、従来の製造方法では、カレントフィル
ム602と電極ピン604との接触面を十分に確保でき
ないために接触不良が生じやすいという欠点もあった。
Further, in order to secure electrical contact between the current film 602 and the electrode pins 604, both
It is desirable that the contact surface of 2,604 is wide. However, in the conventional manufacturing method, the mask pattern is pierced by the electrode pins 604 to make contact with the current film. Therefore, it is necessary to sharpen the tips of the electrode pins 604. For this reason, the conventional manufacturing method also has a disadvantage that a contact surface between the current film 602 and the electrode pins 604 cannot be sufficiently secured, and thus poor contact is likely to occur.

【0013】ここで、カレントフィルム602と電極ピ
ン604との接触不良を防止する方法として、電極ピン
604の本数を増やす方法が考えられる。しかしなが
ら、上述したように、電極ピン604の周辺では配線パ
ターンの形成不良が発生しやすいので、電極ピン604
の本数を増やすことは困難である。
Here, as a method of preventing a contact failure between the current film 602 and the electrode pins 604, a method of increasing the number of the electrode pins 604 can be considered. However, as described above, the formation of a wiring pattern is likely to occur in the vicinity of the electrode pin 604.
It is difficult to increase the number.

【0014】以上のような欠点は、いずれも、半導体装
置の歩留まりや信頼性を低下させる原因となる。このた
め、配線パターンの形成不良や、カレントフィルムと電
極ピンとの接触不良を低減することのできる、半導体装
置の製造方法が嘱望されていた。
All of the above-mentioned disadvantages cause the yield and reliability of the semiconductor device to be reduced. For this reason, there has been a demand for a method of manufacturing a semiconductor device which can reduce formation failure of a wiring pattern and contact failure between a current film and an electrode pin.

【0015】[0015]

【課題を解決するための手段】(1)第1の発明は、半
導体基板上にメッキ法によって配線パターンを施す工程
を含む半導体装置の製造方法に関するものである。そし
て、半導体基板の被メッキ面および端面にカレントフィ
ルムを形成するフィルム形成工程と、半導体基板の被メ
ッキ面のカレントフィルム上にマスクパターンを形成す
るマスク形成工程と、半導体基板のオリエンテーション
フラットの端面を押圧する押さえ板と、この押さえ板に
対向する位置の端面を押圧する棒状電極とによって、半
導体基板を支持する支持工程と、棒状電極を用いてカレ
ントフィルムに電流を供給している状態で、メッキ法に
よる配線パターンの形成を行うメッキ工程とを備える。
第1の発明によれば、オリエンテーションフラットの端
面を押圧する押さえ板と、この押さえ板に対向する位置
の端面を押圧する棒状電極とによって、半導体基板を支
持することができる。したがって、半導体基板の端面と
棒状電極との間に働く押圧力を安定化することができる
ので、接触不良が生じ難い。加えて、棒状電極を使用し
て半導体基板を支持しているので、この棒状電極と半導
体基板の外縁部との接触面近傍で、メッキ液の流れが疎
外されにくい。このため、高品質のメッキ処理を行うこ
とができる。 (2)第2の発明は、半導体基板上にメッキ法によって
配線パターンを施す工程を含む半導体装置の製造方法に
関するものである。そして、半導体基板の被メッキ面お
よび端面にカレントフィルムを形成するフィルム形成工
程と、半導体基板の被メッキ面のカレントフィルム上に
マスクパターンを形成するマスク形成工程と、複数の棒
状電極で半導体基板の端面を押圧することによって、半
導体基板を支持する支持工程と、棒状電極を用いてカレ
ントフィルムに電流を供給している状態で、メッキ法に
よる配線パターンの形成を行うメッキ工程とを備える。
第2の発明によれば、複数の棒状電極で半導体基板の端
面を押圧することによって、半導体基板を支持すること
ができる。したがって、複数の棒状電極で半導体基板を
支持するので、接触不良が生じ難いとともに、半導体基
板への電流の供給を均一化することができる。加えて、
棒状電極を使用して半導体基板を支持しているので、半
導体基板の外縁部でメッキ液の流れが疎外されにくい。
このため、ムラの少ない高品質のメッキ処理を行うこと
ができる。 (3)第3の発明は、半導体基板上にメッキ法によって
配線パターンを施す工程を含む半導体装置の製造方法に
関するものである。そして、半導体基板の被メッキ面お
よび端面にカレントフィルムを形成するフィルム形成工
程と、半導体基板の被メッキ面のカレントフィルム上に
マスクパターンを形成するマスク形成工程と、半導体基
板の被メッキ面側に突出しないように設けられた複数の
棒状電極で、当該半導体基板の端面を押圧することによ
って、半導体基板を支持する支持工程と、棒状電極を用
いてカレントフィルムに電流を供給している状態で、メ
ッキ法による配線パターンの形成を行うメッキ工程とを
備える。第3の発明によれば、半導体基板の被メッキ面
側に突出しないように設けられた複数の棒状電極で、当
該半導体基板の端面を押圧することによって、半導体基
板を支持することができる。したがって、複数の棒状電
極で半導体基板を支持するので、接触不良が生じ難いと
ともに、半導体基板への電流の供給を均一化することが
できる。加えて、半導体基板の被メッキ面側に突出しな
いように棒状電極を配置しているので、半導体基板の外
縁部でメッキ液の流れが疎外されない。このため、ムラ
の少ない高品質のメッキ処理を行うことができる。 (4)第4の発明は、半導体基板上にメッキ法によって
配線パターンを施す工程を含む半導体装置の製造方法に
関するものである。そして、半導体基板の被メッキ面お
よび端面にカレントフィルムを形成するフィルム形成工
程と、半導体基板の被メッキ面のカレントフィルム上に
マスクパターンを形成するマスク形成工程と、半導体基
板の被メッキ面側で遠ざかるように傾斜している複数の
棒状電極で、当該半導体基板の端面を押圧することによ
って、半導体基板を支持する支持工程と、棒状電極を用
いてカレントフィルムに電流を供給している状態で、メ
ッキ法による配線パターンの形成を行うメッキ工程とを
備える。第4の発明によれば、半導体基板の被メッキ面
側で遠ざかるように傾斜している複数の棒状電極で、当
該半導体基板の端面を押圧することによって、半導体基
板を支持することができる。したがって、複数の棒状電
極で半導体基板を支持するので、接触不良が生じ難いと
ともに、半導体基板への電流の供給を均一化することが
できる。加えて、棒状電極が、半導体基板の被メッキ面
側で遠ざかるように傾斜しているので、半導体基板の外
縁部でメッキ液の流れが疎外されない。このため、ムラ
の少ない高品質のメッキ処理を行うことができる。
(1) The first invention relates to a method of manufacturing a semiconductor device including a step of forming a wiring pattern on a semiconductor substrate by a plating method. Then, a film forming step of forming a current film on the plating surface and the end surface of the semiconductor substrate, a mask forming step of forming a mask pattern on the current film of the plating surface of the semiconductor substrate, and an end surface of the orientation flat of the semiconductor substrate are formed. A supporting step of supporting a semiconductor substrate by a pressing plate that presses and a rod-shaped electrode that presses an end surface at a position facing the pressing plate, and plating in a state in which current is supplied to the current film using the rod-shaped electrode. And a plating step of forming a wiring pattern by a method.
According to the first aspect, the semiconductor substrate can be supported by the pressing plate that presses the end surface of the orientation flat and the rod-shaped electrode that presses the end surface at a position facing the pressing plate. Therefore, the pressing force acting between the end face of the semiconductor substrate and the rod-shaped electrode can be stabilized, and poor contact hardly occurs. In addition, since the rod-shaped electrode is used to support the semiconductor substrate, the flow of the plating solution is not easily separated in the vicinity of the contact surface between the rod-shaped electrode and the outer edge of the semiconductor substrate. For this reason, high quality plating can be performed. (2) The second invention relates to a method of manufacturing a semiconductor device including a step of applying a wiring pattern on a semiconductor substrate by a plating method. Then, a film forming step of forming a current film on the surface to be plated and the end surface of the semiconductor substrate, a mask forming step of forming a mask pattern on the current film of the surface to be plated of the semiconductor substrate, The method includes a supporting step of supporting the semiconductor substrate by pressing the end face, and a plating step of forming a wiring pattern by a plating method while supplying current to the current film using the rod-shaped electrodes.
According to the second aspect, the semiconductor substrate can be supported by pressing the end surface of the semiconductor substrate with the plurality of rod-shaped electrodes. Therefore, since the semiconductor substrate is supported by the plurality of rod-shaped electrodes, contact failure is unlikely to occur, and the current supply to the semiconductor substrate can be made uniform. in addition,
Since the rod-shaped electrodes are used to support the semiconductor substrate, the flow of the plating solution is not easily separated at the outer edge of the semiconductor substrate.
For this reason, a high quality plating process with less unevenness can be performed. (3) The third invention relates to a method for manufacturing a semiconductor device including a step of applying a wiring pattern on a semiconductor substrate by a plating method. Then, a film forming step of forming a current film on the plating surface and the end surface of the semiconductor substrate, a mask forming step of forming a mask pattern on the current film of the plating surface of the semiconductor substrate, With a plurality of rod-shaped electrodes provided so as not to protrude, by pressing the end face of the semiconductor substrate, a supporting step of supporting the semiconductor substrate, and in a state where current is supplied to the current film using the rod-shaped electrodes, A plating step of forming a wiring pattern by a plating method. According to the third aspect, the semiconductor substrate can be supported by pressing the end surface of the semiconductor substrate with the plurality of rod-shaped electrodes provided so as not to protrude toward the surface to be plated of the semiconductor substrate. Therefore, since the semiconductor substrate is supported by the plurality of rod-shaped electrodes, contact failure is unlikely to occur, and the current supply to the semiconductor substrate can be made uniform. In addition, since the rod-shaped electrodes are arranged so as not to protrude toward the surface to be plated of the semiconductor substrate, the flow of the plating solution is not separated at the outer edge of the semiconductor substrate. Therefore, high-quality plating with less unevenness can be performed. (4) A fourth invention relates to a method of manufacturing a semiconductor device including a step of applying a wiring pattern on a semiconductor substrate by a plating method. Then, a film forming step of forming a current film on the plated surface and the end surface of the semiconductor substrate, a mask forming step of forming a mask pattern on the current film of the plated surface of the semiconductor substrate, With a plurality of rod-shaped electrodes that are inclined away from each other, by pressing the end face of the semiconductor substrate, a supporting step of supporting the semiconductor substrate, and in a state where current is supplied to the current film using the rod-shaped electrodes, A plating step of forming a wiring pattern by a plating method. According to the fourth aspect, the semiconductor substrate can be supported by pressing the end surface of the semiconductor substrate with the plurality of rod-shaped electrodes that are inclined so as to move away from the surface to be plated of the semiconductor substrate. Therefore, since the semiconductor substrate is supported by the plurality of rod-shaped electrodes, poor contact is unlikely to occur, and the supply of current to the semiconductor substrate can be made uniform. In addition, since the rod-shaped electrode is inclined so as to move away from the surface to be plated of the semiconductor substrate, the flow of the plating solution is not separated at the outer edge of the semiconductor substrate. Therefore, high-quality plating with less unevenness can be performed.

【0016】[0016]

【0017】[0017]

【0018】[0018]

【発明の実施の形態】以下、この発明の実施の形態につ
いて、図面を用いて説明する。なお、図中、各構成成分
の大きさ、形状および配置関係は、この発明が理解でき
る程度に概略的に示してあるにすぎず、また、以下に説
明する数値的条件は単なる例示にすぎないことを理解さ
れたい。
Embodiments of the present invention will be described below with reference to the drawings. In the drawings, the size, shape, and arrangement of each component are only schematically shown to an extent that the present invention can be understood, and numerical conditions described below are merely examples. Please understand that.

【0019】第1の実施の形態 以下、この発明の第1の実施の形態に係る半導体装置の
製造方法について、図1および図2を用いて説明する。
First Embodiment A method for manufacturing a semiconductor device according to a first embodiment of the present invention will be described below with reference to FIGS.

【0020】図1および図2は、この実施の形態の製造
方法に係る配線工程を説明するための概略図である。な
お、図2(B)では、カレントフィルム102を省略し
ている。
FIG. 1 and FIG. 2 are schematic diagrams for explaining a wiring step according to the manufacturing method of this embodiment. In FIG. 2B, the current film 102 is omitted.

【0021】最初に、以下のようにして、半導体基板
101の被メッキ面および端面に、カレントフィルム1
02を形成する(図1参照)。
First, the current film 1 is placed on the surface to be plated and the end surface of the semiconductor substrate 101 as follows.
02 (see FIG. 1).

【0022】まず、1または複数の半導体基板101
を、蒸着用の保持治具103の下面に保持させる。この
とき、半導体基板101は、被メッキ面を下向きにす
る。
First, one or more semiconductor substrates 101
Is held on the lower surface of the holding jig 103 for vapor deposition. At this time, the surface of the semiconductor substrate 101 to be plated faces downward.

【0023】次に、保持治具103の下方に、蒸着ソー
ス104を配置する。このとき、例えば、蒸着ソース1
04を、半導体基板101の真下ではなく、真下から所
定距離だけずらした位置に配置することにより、半導体
基板101の端面にカレントフィルム102を形成する
ことが容易になる。
Next, the deposition source 104 is disposed below the holding jig 103. At this time, for example, the evaporation source 1
The current film 102 can be easily formed on the end surface of the semiconductor substrate 101 by disposing the substrate 04 at a position shifted by a predetermined distance from directly below the semiconductor substrate 101 instead of directly below the semiconductor substrate 101.

【0024】そして、この蒸着ソース104を用いて、
所望の導電性材料を蒸発させることにより、半導体基板
101の被メッキ面および端面に、カレントフィルム1
02を形成する。なお、カレントフィルム104の形成
材料は、特に限定されるものではなく、従来と同じもの
を使用することができる。
Then, using this deposition source 104,
By evaporating a desired conductive material, the current film 1 is applied to the surface to be plated and the end surface of the semiconductor substrate 101.
02 is formed. Note that the material for forming the current film 104 is not particularly limited, and the same material as in the related art can be used.

【0025】次に、半導体基板101の被メッキ面に
フォトレジストを塗布する。そして、通常のフォトリソ
グラフィー工程等を用いて、カレントフィルム102上
に、マスクパターン201を形成する。
Next, a photoresist is applied to the surface of the semiconductor substrate 101 to be plated. Then, a mask pattern 201 is formed on the current film 102 by using a normal photolithography process or the like.

【0026】続いて、以下のようにして、半導体基板
101の被メッキ面に配線パターンを形成する(図2参
照)。
Subsequently, a wiring pattern is formed on the surface to be plated of the semiconductor substrate 101 as follows (see FIG. 2).

【0027】まず、押さえ板202および電極203を
用いて、半導体基板101を保持する。このときも、半
導体基板101の被メッキ面を下向きにする。図2
(B)に示したように、半導体基板101のオリエンテ
ーションフラットに押さえ板202を当接し、このオリ
エンテーションフラットと対向する位置の端面から電極
203を押接することにより、半導体基板101を容易
に保持することができる。
First, the semiconductor substrate 101 is held by using the holding plate 202 and the electrode 203. Also at this time, the surface to be plated of the semiconductor substrate 101 faces downward. FIG.
As shown in (B), the pressing plate 202 is brought into contact with the orientation flat of the semiconductor substrate 101, and the electrode 203 is pressed from the end face facing the orientation flat, thereby easily holding the semiconductor substrate 101. Can be.

【0028】そして、電極203からカレントフィルム
102へ電流を供給しつつ、半導体基板101の下方か
らメッキ液を吹き上げる。これにより、カレントフィル
ム102の露出面、すなわちマスクパターン201が形
成されていない面にメッキが施されて、配線パターンが
形成される。なお、メッキ液は、特に限定されるもので
はなく、従来と同じものを使用することができる。
Then, a plating solution is blown up from below the semiconductor substrate 101 while supplying current from the electrode 203 to the current film 102. As a result, the exposed surface of the current film 102, that is, the surface on which the mask pattern 201 is not formed, is plated to form a wiring pattern. The plating solution is not particularly limited, and the same plating solution as in the prior art can be used.

【0029】その後、マスクパターンや、不要なカレ
ントフィルム102の除去等を行うことにより、配線工
程を終了する。
Thereafter, the wiring process is completed by removing the mask pattern, unnecessary current film 102, and the like.

【0030】このように、この実施の形態では、半導体
基板101の端面に電極203を当接して、この半導体
基板101に電流を供給することとした。
As described above, in this embodiment, the current is supplied to the semiconductor substrate 101 by bringing the electrode 203 into contact with the end face of the semiconductor substrate 101.

【0031】したがって、半導体基板101の被メッキ
面に電極を突き立てる必要がないので(図6(B)参
照)、電極に起因して配線パターンの形成不良が発生す
るおそれがない。
Therefore, since it is not necessary to protrude the electrode on the surface of the semiconductor substrate 101 to be plated (see FIG. 6B), there is no possibility that a defective wiring pattern is formed due to the electrode.

【0032】また、電極203の押圧方向がメッキ液を
吹き付ける方向と直角になるので、十分な押圧力を得や
すく、したがって、電極203とカレントフィルム10
2との接触不良が生じ難い。
Since the pressing direction of the electrode 203 is perpendicular to the direction in which the plating solution is sprayed, it is easy to obtain a sufficient pressing force.
Poor contact with 2 is unlikely to occur.

【0033】加えて、半導体基板101の端面から押圧
するので、半導体基板101を割る可能性が小さく、し
たがって、押圧力を大きくしやすい。
In addition, since the pressing is performed from the end face of the semiconductor substrate 101, the possibility of breaking the semiconductor substrate 101 is small, and therefore, the pressing force is easily increased.

【0034】さらに、カレントフィルム102と電極2
03との接触面を広くすることが容易であり、この点で
も、接触不良が生じ難い。
Further, the current film 102 and the electrode 2
It is easy to widen the contact surface with No. 03, and in this regard, poor contact is unlikely to occur.

【0035】このような理由により、この実施の形態に
よれば、半導体装置の歩留まりや信頼性を向上させるこ
とができる。
For this reason, according to this embodiment, the yield and reliability of the semiconductor device can be improved.

【0036】なお、図2では電極数を1本としたが、2
本以上であってもよいことはもちろんである。複数本の
電極を用いる場合、そのうちの1本が正常に導通してい
れば、導通不良に起因する配線パターンの形成不良は発
生しないので、半導体装置の歩留まりや信頼性をさらに
向上させることができる。
In FIG. 2, the number of electrodes is one.
It goes without saying that there may be more than books. In the case where a plurality of electrodes are used, if one of the electrodes is normally conductive, the formation failure of the wiring pattern due to the conduction failure does not occur, so that the yield and reliability of the semiconductor device can be further improved. .

【0037】第2の実施の形態 以下、この発明の第2の実施の形態に係る半導体装置の
製造方法について、図1および図3を用いて説明する。
Second Embodiment A method of manufacturing a semiconductor device according to a second embodiment of the present invention will be described below with reference to FIGS.

【0038】図3は、この実施の形態の製造方法に係る
配線工程を説明するための概略図である。なお、図3
(B)では、カレントフィルム102を省略している。
FIG. 3 is a schematic diagram for explaining a wiring step according to the manufacturing method of this embodiment. Note that FIG.
In (B), the current film 102 is omitted.

【0039】最初に、上述の第1の実施の形態と同様
にして、半導体基板101の被メッキ面および端面に、
カレントフィルム102を形成する(図1参照)。
First, in the same manner as in the first embodiment, the surface to be plated and the end surface of the semiconductor substrate 101 are
A current film 102 is formed (see FIG. 1).

【0040】次に、第1の実施の形態と同様、半導体
基板101の被メッキ面にフォトレジストを塗布する。
そして、通常のフォトリソグラフィー工程等を用いて、
カレントフィルム102上に、マスクパターン201を
形成する。
Next, as in the first embodiment, a photoresist is applied to the surface of the semiconductor substrate 101 to be plated.
Then, using a normal photolithography process or the like,
A mask pattern 201 is formed on the current film 102.

【0041】続いて、以下のようにして、半導体基板
101の被メッキ面に配線パターンを形成する(図3参
照)。
Subsequently, a wiring pattern is formed on the surface of the semiconductor substrate 101 to be plated as described below (see FIG. 3).

【0042】まず、6本の電極301,301,・・・
を用いて、半導体基板101を保持する。このとき、半
導体基板101は、被メッキ面を下向きにする。図3
(B)に示したように、電極301,301,・・・を
半導体基板101の端面にほぼ等間隔に配置し、各電極
301,301,・・・の押圧力を適当に調節すること
により、半導体基板101を保持することができる。
First, the six electrodes 301, 301,...
Is used to hold the semiconductor substrate 101. At this time, the surface of the semiconductor substrate 101 to be plated faces downward. FIG.
As shown in (B), the electrodes 301, 301,... Are arranged on the end face of the semiconductor substrate 101 at substantially equal intervals, and the pressing force of each electrode 301, 301,. , The semiconductor substrate 101 can be held.

【0043】そして、電極301,301,・・・から
カレントフィルム102へ電流を供給しつつ、半導体基
板101の下方からメッキ液を吹き上げる。これによ
り、カレントフィルム102の露出面、すなわちマスク
パターン201が形成されていない面にメッキが施され
て、配線パターンが形成される。第1の実施の形態と同
様、メッキ液は、特に限定されるものではなく、従来と
同じものを使用することができる。
The plating solution is blown up from below the semiconductor substrate 101 while supplying current from the electrodes 301, 301,... To the current film 102. As a result, the exposed surface of the current film 102, that is, the surface on which the mask pattern 201 is not formed, is plated to form a wiring pattern. As in the first embodiment, the plating solution is not particularly limited, and the same plating solution as in the related art can be used.

【0044】その後、マスクパターンや、不要なカレ
ントフィルム102の除去等を行うことにより、配線工
程を終了する。
Thereafter, the wiring process is completed by removing the mask pattern, unnecessary current film 102, and the like.

【0045】このように、半導体基板101の端面に3
本以上の電極(ここでは、6本の電極301,301,
・・・)を当接する場合、押さえ板202(図2参照)
を使用しないこととしてもよい。
As described above, the end face of the semiconductor substrate 101
Or more electrodes (here, six electrodes 301, 301,
…)), The holding plate 202 (see FIG. 2)
May not be used.

【0046】この実施の形態によれば、多数本の電極を
使用することが容易となり、したがって、第1の実施の
形態の場合よりもさらに導通不良を生じ難くすることが
できる。
According to this embodiment, it is easy to use a large number of electrodes, and therefore, it is possible to further reduce the occurrence of poor conduction as compared with the case of the first embodiment.

【0047】第3の実施の形態 以下、この発明の第3の実施の形態に係る半導体装置の
製造方法について、図1および図4を用いて説明する。
Third Embodiment A method for manufacturing a semiconductor device according to a third embodiment of the present invention will be described below with reference to FIGS.

【0048】図4は、この実施の形態の製造方法に係る
配線工程を説明するための概略断面図である。
FIG. 4 is a schematic sectional view for explaining a wiring step according to the manufacturing method of this embodiment.

【0049】最初に、上述の第1の実施の形態と同様
にして、半導体基板101の被メッキ面および端面に、
カレントフィルム102を形成する(図1参照)。
First, in the same manner as in the first embodiment, the surface to be plated and the end surface of the semiconductor substrate 101 are
A current film 102 is formed (see FIG. 1).

【0050】次に、第1の実施の形態と同様、半導体
基板101の被メッキ面にフォトレジストを塗布する。
そして、通常のフォトリソグラフィー工程等を用いて、
カレントフィルム102上に、マスクパターン201を
形成する。
Next, as in the first embodiment, a photoresist is applied to the surface of the semiconductor substrate 101 to be plated.
Then, using a normal photolithography process or the like,
A mask pattern 201 is formed on the current film 102.

【0051】続いて、以下のようにして、半導体基板
101の被メッキ面に配線パターンを形成する(図4参
照)。
Subsequently, a wiring pattern is formed on the surface to be plated of the semiconductor substrate 101 as follows (see FIG. 4).

【0052】まず、保持板401に、半導体基板101
を保持する。このとき、半導体基板101は、被メッキ
面を下向きにする。そして、この半導体基板101と接
するように、1本または複数本の電極402,402,
・・・を配置する。このとき、各電極402,402,
・・・は、半導体基板101の被メッキ面側に突出しな
いように、配置される。
First, the semiconductor substrate 101 is placed on the holding plate 401.
Hold. At this time, the surface of the semiconductor substrate 101 to be plated faces downward. Then, one or more electrodes 402, 402,
... are arranged. At this time, each of the electrodes 402, 402,
Are arranged so as not to protrude toward the surface of the semiconductor substrate 101 to be plated.

【0053】そして、電極402,402,・・・から
カレントフィルム102へ電流を供給しつつ、半導体基
板101の下方からメッキ液を吹き上げる。これによ
り、カレントフィルム102の露出面、すなわちマスク
パターン201が形成されていない面にメッキが施され
て、配線パターンが形成される。第1の実施の形態と同
様、メッキ液は、特に限定されるものではなく、従来と
同じものを使用することができる。
Then, a plating solution is blown up from below the semiconductor substrate 101 while supplying current from the electrodes 402, 402,... To the current film 102. As a result, the exposed surface of the current film 102, that is, the surface on which the mask pattern 201 is not formed, is plated to form a wiring pattern. As in the first embodiment, the plating solution is not particularly limited, and the same plating solution as in the related art can be used.

【0054】その後、マスクパターンや、不要なカレ
ントフィルム102の除去等を行うことにより、配線工
程を終了する。
Thereafter, the wiring process is completed by removing the mask pattern, unnecessary current film 102, and the like.

【0055】このように、半導体基板101の端面に電
極402,402,・・・を、半導体基板の被メッキ面
側に突出しないように配置した。これにより、半導体基
板101の下方からメッキ液を吹き上げる際に、メッキ
液の流れが電極402,402,・・・で疎外されるこ
とがないので、均一なメッキ層を形成することが容易と
なる。逆に、メッキ液の吹き上げ方によっては、分布を
有するメッキ層を故意に形成することも可能である。
As described above, the electrodes 402, 402,... Are arranged on the end surface of the semiconductor substrate 101 so as not to protrude toward the surface of the semiconductor substrate to be plated. Accordingly, when the plating solution is blown up from below the semiconductor substrate 101, the flow of the plating solution is not alienated by the electrodes 402, 402,..., So that it is easy to form a uniform plating layer. . Conversely, a plating layer having a distribution can be intentionally formed depending on how the plating solution is blown up.

【0056】また、半導体基板101の端面を電極40
2,402,・・・に接触させるので接触面を広くして
接触不良を低減できる点は、上述の各実施の形態と同様
である。
Further, the end face of the semiconductor substrate 101 is
Are similar to the above-described embodiments in that the contact surfaces are widened so that poor contact can be reduced.

【0057】さらに、複数本の電極402,402,・
・・を使用した場合に、接触不良に起因する配線パター
ンの形成不良をさらに低減できる点も、上述の各実施の
形態と同様である。
Further, a plurality of electrodes 402, 402,.
In the case where... Is used, the point that the formation failure of the wiring pattern due to the contact failure can be further reduced is the same as in the above-described embodiments.

【0058】第4の実施の形態 以下、この発明の第4の実施の形態に係る半導体装置の
製造方法について、図1および図5を用いて説明する。
Fourth Embodiment A method of manufacturing a semiconductor device according to a fourth embodiment of the present invention will be described below with reference to FIGS.

【0059】図5は、この実施の形態の製造方法に係る
配線工程を説明するための概略断面図である。
FIG. 5 is a schematic sectional view for explaining a wiring step according to the manufacturing method of this embodiment.

【0060】最初に、上述の第1の実施の形態と同様
にして、半導体基板101の被メッキ面および端面に、
カレントフィルム102を形成する(図1参照)。
First, in the same manner as in the first embodiment, the surface to be plated and the end surface of the semiconductor substrate 101 are
A current film 102 is formed (see FIG. 1).

【0061】次に、第1の実施の形態と同様、半導体
基板101の被メッキ面にフォトレジストを塗布する。
そして、通常のフォトリソグラフィー工程等を用いて、
カレントフィルム102上に、マスクパターン201を
形成する。
Next, as in the first embodiment, a photoresist is applied to the surface of the semiconductor substrate 101 to be plated.
Then, using a normal photolithography process or the like,
A mask pattern 201 is formed on the current film 102.

【0062】続いて、以下のようにして、半導体基板
101の被メッキ面に配線パターンを形成する(図5参
照)。
Subsequently, a wiring pattern is formed on the surface to be plated of the semiconductor substrate 101 as described below (see FIG. 5).

【0063】まず、複数本の電極501,501,・・
・を、半導体基板101の端面のカレントフィルム10
2に当接させる。このとき、電極501,501,・・
・は、半導体基板101の被メッキ面側で遠ざかるよう
に傾斜させる。第2の実施の形態と同様、半導体基板1
01は、電極501,501,・・・の押圧力によって
保持される。また、この実施の形態でも、半導体基板1
01は、被メッキ面を下向きにする。
First, a plurality of electrodes 501, 501,.
And the current film 10 on the end face of the semiconductor substrate 101.
Contact 2 At this time, the electrodes 501, 501,.
Is inclined such that it goes away on the side of the semiconductor substrate 101 to be plated. As in the second embodiment, the semiconductor substrate 1
.. Are held by the pressing force of the electrodes 501, 501,. Also in this embodiment, the semiconductor substrate 1
01 turns the surface to be plated downward.

【0064】そして、電極501,501,・・・から
カレントフィルム102へ電流を供給しつつ、半導体基
板101の下方からメッキ液を吹き上げる。これによ
り、カレントフィルム102の露出面、すなわちマスク
パターン201が形成されていない面にメッキが施され
て、配線パターンが形成される。第1の実施の形態と同
様、メッキ液は、特に限定されるものではなく、従来と
同じものを使用することができる。
Then, while supplying current from the electrodes 501, 501,... To the current film 102, a plating solution is blown up from below the semiconductor substrate 101. As a result, the exposed surface of the current film 102, that is, the surface on which the mask pattern 201 is not formed, is plated to form a wiring pattern. As in the first embodiment, the plating solution is not particularly limited, and the same plating solution as in the related art can be used.

【0065】その後、マスクパターンや、不要なカレ
ントフィルム102の除去等を行うことにより、配線工
程を終了する。
Thereafter, the wiring process is completed by removing the mask pattern, unnecessary current film 102, and the like.

【0066】このように、この実施の形態では、電極5
01,501,・・・を、半導体基板101の被メッキ
面側で遠ざかるように傾斜させて、カレントフィルム1
02に当接することとした。これにより、半導体基板1
01の下方からメッキ液を吹き上げたときの、半導体基
板101に対する電極501,501,・・・の押圧力
を、非常に大きくすることができる。
As described above, in this embodiment, the electrode 5
, 01, 501,... Are tilted away from the surface to be plated of the semiconductor substrate 101 so that the current film 1
02. Thereby, the semiconductor substrate 1
When the plating solution is blown up from below 01, the pressing force of the electrodes 501, 501,... Against the semiconductor substrate 101 can be made extremely large.

【0067】なお、第1の実施の形態および第2の実施
の形態と同様の効果を得ることができるのは、もちろん
である。
It is needless to say that the same effects as those of the first and second embodiments can be obtained.

【0068】[0068]

【発明の効果】以上詳細に説明したように、この発明に
よれば、半導体基板の被メッキ面に電極を突き立てる必
要がなく、また、電極とカレントフィルムとの接触不良
を生じ難くすることができるので、半導体装置の歩留ま
りや信頼性を向上させることができる。
As described above in detail, according to the present invention, it is not necessary to protrude the electrode on the surface of the semiconductor substrate to be plated, and it is possible to reduce the possibility of poor contact between the electrode and the current film. Therefore, the yield and reliability of the semiconductor device can be improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】この発明の実施の形態に係る半導体装置の製造
方法を説明するための概略断面図である。
FIG. 1 is a schematic sectional view for illustrating a method for manufacturing a semiconductor device according to an embodiment of the present invention.

【図2】第1の実施の形態に係る半導体装置の製造方法
を説明するための概略図であり、(A)は断面図、
(B)は平面図である。
FIGS. 2A and 2B are schematic diagrams for explaining a method for manufacturing the semiconductor device according to the first embodiment, in which FIG.
(B) is a plan view.

【図3】第2の実施の形態に係る半導体装置の製造方法
を説明するための概略図であり、(A)は断面図、
(B)は平面図である。
FIG. 3 is a schematic view for explaining a method for manufacturing a semiconductor device according to a second embodiment, in which FIG.
(B) is a plan view.

【図4】第3の実施の形態に係る半導体装置の製造方法
を説明するための概略断面図である。
FIG. 4 is a schematic cross-sectional view for explaining a method for manufacturing a semiconductor device according to a third embodiment.

【図5】第4の実施の形態に係る半導体装置の製造方法
を説明するための概略断面図である。
FIG. 5 is a schematic cross-sectional view for explaining a method for manufacturing a semiconductor device according to a fourth embodiment.

【図6】(A)、(B)ともに、従来の半導体装置の製
造方法を説明するための概略断面図である。
6A and 6B are schematic cross-sectional views for explaining a conventional method for manufacturing a semiconductor device.

【符号の説明】[Explanation of symbols]

101 半導体基板 102 カレントフィルム 103 保持治具 104 蒸着ソース 201 マスクパターン 202 押さえ板 203 電極 Reference Signs List 101 semiconductor substrate 102 current film 103 holding jig 104 deposition source 201 mask pattern 202 holding plate 203 electrode

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 半導体基板上にメッキ法によって配線パ
ターンを施す工程を含む半導体装置の製造方法におい
て、 前記半導体基板の被メッキ面および端面にカレントフィ
ルムを形成するフィルム形成工程と、 前記半導体基板の被メッキ面の前記カレントフィルム上
にマスクパターンを形成するマスク形成工程と、 前記半導体基板のオリエンテーションフラットの端面を
押圧する押さえ板と、この押さえ板に対向する位置の前
記端面を押圧する棒状電極とによって、前記半導体基板
を支持する支持工程と、 前記棒状電極を用いて前記カレントフィルムに電流を供
給している状態で、メッキ法による前記配線パターンの
形成を行うメッキ工程と、 を備えたことを特徴とする半導体装置の製造方法。
1. A method of manufacturing a semiconductor device, comprising a step of forming a wiring pattern on a semiconductor substrate by a plating method, wherein: a film forming step of forming a current film on a surface to be plated and an end surface of the semiconductor substrate; A mask forming step of forming a mask pattern on the current film on the surface to be plated, a pressing plate for pressing an end face of the orientation flat of the semiconductor substrate, and a rod-shaped electrode for pressing the end face at a position opposed to the pressing plate. A supporting step of supporting the semiconductor substrate, and a plating step of forming the wiring pattern by a plating method while supplying current to the current film using the rod-shaped electrodes. A method for manufacturing a semiconductor device.
【請求項2】 半導体基板上にメッキ法によって配線パ
ターンを施す工程を含む半導体装置の製造方法におい
て、 前記半導体基板の被メッキ面および端面にカレントフィ
ルムを形成するフィルム形成工程と、 前記半導体基板の被メッキ面の前記カレントフィルム上
にマスクパターンを形成するマスク形成工程と、 複数の棒状電極で前記半導体基板の端面を押圧すること
によって、前記半導体基板を支持する支持工程と、 前記棒状電極を用いて前記カレントフィルムに電流を供
給している状態で、メッキ法による前記配線パターンの
形成を行うメッキ工程と、 を備えたことを特徴とする半導体装置の製造方法。
2. A method of manufacturing a semiconductor device, comprising a step of forming a wiring pattern on a semiconductor substrate by a plating method, wherein: a film forming step of forming a current film on a surface to be plated and an end surface of the semiconductor substrate; A mask forming step of forming a mask pattern on the current film on the surface to be plated; a supporting step of supporting the semiconductor substrate by pressing an end face of the semiconductor substrate with a plurality of rod-shaped electrodes; A plating step of forming the wiring pattern by a plating method while supplying a current to the current film.
【請求項3】 半導体基板上にメッキ法によって配線パ
ターンを施す工程を含む半導体装置の製造方法におい
て、 前記半導体基板の被メッキ面および端面にカレントフィ
ルムを形成するフィルム形成工程と、 前記半導体基板の被メッキ面の前記カレントフィルム上
にマスクパターンを形成するマスク形成工程と、 前記半導体基板の被メッキ面側に突出しないように設け
られた複数の棒状電極で、当該半導体基板の端面を押圧
することによって、前記半導体基板を支持する支持工程
と、 前記棒状電極を用いて前記カレントフィルムに電流を供
給している状態で、メッキ法による前記配線パターンの
形成を行うメッキ工程と、 を備えたことを特徴とする半導体装置の製造方法。
3. A method of manufacturing a semiconductor device, comprising a step of forming a wiring pattern on a semiconductor substrate by a plating method, wherein: a film forming step of forming a current film on a surface to be plated and an end surface of the semiconductor substrate; A mask forming step of forming a mask pattern on the current film on the surface to be plated; and pressing the end surface of the semiconductor substrate with a plurality of rod-shaped electrodes provided so as not to protrude toward the surface to be plated of the semiconductor substrate. A supporting step of supporting the semiconductor substrate, and a plating step of forming the wiring pattern by a plating method while supplying current to the current film using the rod-shaped electrodes. A method for manufacturing a semiconductor device.
【請求項4】 半導体基板上にメッキ法によって配線パ
ターンを施す工程を含む半導体装置の製造方法におい
て、 前記半導体基板の被メッキ面および端面にカレントフィ
ルムを形成するフィルム形成工程と、 前記半導体基板の被メッキ面の前記カレントフィルム上
にマスクパターンを形成するマスク形成工程と、 前記半導体基板の被メッキ面側で遠ざかるように傾斜し
ている複数の棒状電極で、当該半導体基板の端面を押圧
することによって、前記半導体基板を支持する支持工程
と、 前記棒状電極を用いて前記カレントフィルムに電流を供
給している状態で、メッキ法による前記配線パターンの
形成を行うメッキ工程と、 を備えたことを特徴とする半導体装置の製造方法。
4. A method for manufacturing a semiconductor device, comprising a step of forming a wiring pattern on a semiconductor substrate by a plating method, wherein: a film forming step of forming a current film on a surface to be plated and an end surface of the semiconductor substrate; A mask forming step of forming a mask pattern on the current film on the surface to be plated; and pressing the end surface of the semiconductor substrate with a plurality of rod-like electrodes inclined away from the surface to be plated of the semiconductor substrate. A supporting step of supporting the semiconductor substrate, and a plating step of forming the wiring pattern by a plating method while supplying current to the current film using the rod-shaped electrodes. A method for manufacturing a semiconductor device.
JP31631998A 1998-11-06 1998-11-06 Method for manufacturing semiconductor device Expired - Fee Related JP3333458B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31631998A JP3333458B2 (en) 1998-11-06 1998-11-06 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31631998A JP3333458B2 (en) 1998-11-06 1998-11-06 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JP2000150420A JP2000150420A (en) 2000-05-30
JP3333458B2 true JP3333458B2 (en) 2002-10-15

Family

ID=18075818

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31631998A Expired - Fee Related JP3333458B2 (en) 1998-11-06 1998-11-06 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP3333458B2 (en)

Also Published As

Publication number Publication date
JP2000150420A (en) 2000-05-30

Similar Documents

Publication Publication Date Title
JP3795922B2 (en) Spring contact patterned by photolithography
JP2810101B2 (en) Electric pin and method of manufacturing the same
KR20200040471A (en) Producing method of mask and producing method of mask integrated frame
JP2002222823A (en) Semiconductor integrated device and its manufacturing method
JPH10123174A (en) Probe card and method for manufacturing it
JP3333458B2 (en) Method for manufacturing semiconductor device
KR20200023337A (en) Producing method of mask
JP2689938B2 (en) Probe card
US6935867B1 (en) Connection unit between substrated and component and method for fabricating connection unit
JPS6156843A (en) Electrostatic attractive plate
KR102633781B1 (en) Mask integrated frame and producing method thereof
KR20200044638A (en) Producing method of mask, producing method of template for supporting mask and producing method of mask integrated frame
JP3129641B2 (en) Test contact pin manufacturing method
JPH09297154A (en) Semiconductor wafer inspecting method
KR20010041845A (en) Retaining device for photo blanks
KR20240013715A (en) Mask integrated frame and producing method thereof
KR100943434B1 (en) Electrode and manufacturing method thereof
KR200147995Y1 (en) Printing table of flat panel device
JP2671432B2 (en) Manufacturing method of thin film element
JP2737141B2 (en) Semiconductor device and manufacturing method thereof
JPH07254355A (en) Field emission cold-cathode array
JP3738935B2 (en) Method for manufacturing hybrid integrated circuit
JP2001228174A (en) Manufacturing method for probe sheet
JP2001332710A (en) Equipment and method of manufacturing the equipment
JPS61100950A (en) Manufacture of semiconductor element

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020716

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080726

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090726

Year of fee payment: 7

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090726

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090726

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100726

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100726

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110726

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees