JP3333355B2 - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JP3333355B2
JP3333355B2 JP16339395A JP16339395A JP3333355B2 JP 3333355 B2 JP3333355 B2 JP 3333355B2 JP 16339395 A JP16339395 A JP 16339395A JP 16339395 A JP16339395 A JP 16339395A JP 3333355 B2 JP3333355 B2 JP 3333355B2
Authority
JP
Japan
Prior art keywords
resin
wiring board
semiconductor chip
circuit wiring
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP16339395A
Other languages
Japanese (ja)
Other versions
JPH0917914A (en
Inventor
浩 山田
雅之 斉藤
隆 栂嵜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP16339395A priority Critical patent/JP3333355B2/en
Priority to US08/580,978 priority patent/US5864178A/en
Publication of JPH0917914A publication Critical patent/JPH0917914A/en
Priority to US09/093,728 priority patent/US5959363A/en
Application granted granted Critical
Publication of JP3333355B2 publication Critical patent/JP3333355B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/921Connecting a surface with connectors of different types
    • H01L2224/9212Sequential connecting processes
    • H01L2224/92122Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は半導体装置に係り、特に
バンプ電極部分の接続信頼性を高めるために、半導体チ
ップとこのチップを搭載する回路配線基板との隙間部分
に樹脂を封入したフリップチップ構造の半導体装置に関
する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly to a flip chip in which a resin is sealed in a gap between a semiconductor chip and a circuit wiring board on which the chip is mounted in order to improve connection reliability of a bump electrode portion. The present invention relates to a semiconductor device having a structure.

【0002】[0002]

【従来の技術】近年、半導体装置は高集積化にともなっ
て、実装技術も高度化が求められており、ワイヤボンデ
ィング技術、TAB技術などに加えて、図27(a)に
示すようなフリップチップ実装技術(米国特許第3,4
01,126号公報、および米国特許第3,429,0
40号公報等)が、コンピュータ機器などの分野で広く
用いられている。
2. Description of the Related Art In recent years, as the degree of integration of semiconductor devices has increased, so has the demand for advanced mounting technology. In addition to wire bonding technology, TAB technology, etc., a flip chip as shown in FIG. Packaging technology (US Pat.
01,126 and U.S. Pat. No. 3,429,0.
No. 40) is widely used in fields such as computer equipment.

【0003】一般的に、半導体チップと、このチップを
実装するための回路配線基板とで熱膨張係数は異なるの
で、半導体チップの動作中に発生した熱が、バンプ電極
を通して回路配線基板に伝達し、熱膨脹係数の相異に起
因する変位が半導体チップと回路配線基板とに発生す
る。発生した変位は、半導体チップと回路配線基板とを
接続するバンプ電極に応力歪みを発生させ、この応力歪
みは、バンプ電極を破壊させることになり、結果とし
て、装置の信頼性寿命を低下させてしまう。(Micr
oelectronic Packaging Han
dbook(VanNostrand Reinhol
d,1989”)。
Generally, since a semiconductor chip and a circuit wiring board for mounting the chip have different coefficients of thermal expansion, heat generated during operation of the semiconductor chip is transmitted to the circuit wiring board through bump electrodes. In addition, a displacement caused by a difference in thermal expansion coefficient occurs between the semiconductor chip and the circuit wiring board. The generated displacement causes stress strain on the bump electrode connecting the semiconductor chip and the circuit wiring board, and this stress strain causes the bump electrode to be destroyed, and as a result, reduces the reliability life of the device. I will. (Micr
electronic Packaging Han
dbook (VanNostrand Reinhol)
d, 1989 ").

【0004】なお、信頼性寿命は、 Nf=Cf1/3 (γmax-2・exp(1428/Tm
ax) (Cは定数、fは周波数、Tmax は最大温度である。)
で表されるサイクル寿命の式から、バンプ部分に発生す
る最大剪断歪みγmax を減少させることにより信頼性寿
命が向上することが知られている(IBM J.Re
s.Develop.,13;251(1969))。
The reliability life is calculated as follows: Nf = Cf 1/3max ) −2 · exp (1428 / Tm)
ax) (C is a constant, f is the frequency, and Tmax is the maximum temperature.)
It is known from the equation of the cycle life represented by that the reliability life can be improved by reducing the maximum shear strain γ max generated in the bump portion (IBM J. Re).
s. Developer. , 13; 251 (1969)).

【0005】ここで、バンプ電極に発生する最大剪断歪
みは以下の式で表される。 γmax ={1/(Dmin /2)2/ }(V/πh1+1/
・d・ΔT・Δα (Dmin;最小バンプ径,β;材料定数,V;はんだ
体積,h;はんだ高さ,Δα;熱膨張係数の差,ΔT;
温度差,d;チップ中心からバンプ中心までの距離) したがって、従来のフリップチップ実装技術において
は、以下に挙げるような手段を用いてバンプ電極に発生
する応力を低減させてきた。すなわち、(1)半導体チ
ップの中心からバンプ電極の中心までの距離を小さくす
る、(2)半導体チップの熱膨張係数と回路配線基板の
熱膨張係数との差を小さくする、(3)接続部の温度差
が大きくならないように装置の放熱性を向上させる、
(4)発生する応力歪みを充分に吸収できるように、バ
ンプ電極の構造を改良する等の手段である。
Here, the maximum shear strain generated in the bump electrode is represented by the following equation. γ max = {1 / (Dmin / 2) 2 / } (V / πh 1+ ) 1 /
D · ΔT · Δα (Dmin; minimum bump diameter, β; material constant, V; solder volume, h; solder height, Δα; difference in thermal expansion coefficient, ΔT;
(Temperature difference, d; distance from the center of the chip to the center of the bump) Therefore, in the conventional flip chip mounting technology, the stress generated in the bump electrode has been reduced by using the following means. That is, (1) reducing the distance from the center of the semiconductor chip to the center of the bump electrode; (2) reducing the difference between the coefficient of thermal expansion of the semiconductor chip and the coefficient of thermal expansion of the circuit wiring board; Improve the heat radiation of the device so that the temperature difference of
(4) Means such as improving the structure of the bump electrode so that the generated stress strain can be sufficiently absorbed.

【0006】さらに、図27(b)に示すように、半導
体チップ52と回路配線基板51との間隙およびチップ
の周囲に樹脂57を注入する方法、および、半導体チッ
プをシリコンゲルなどで封止することによって、耐湿性
の向上を図るとともに、バンプ電極部分に加わる応力を
軽減してサイクル寿命を低下させない構造を得ることが
提案されている。
Further, as shown in FIG. 27B, a method of injecting a resin 57 around a gap between the semiconductor chip 52 and the circuit wiring board 51 and around the chip, and sealing the semiconductor chip with silicon gel or the like. It has been proposed to improve the moisture resistance and reduce the stress applied to the bump electrode portion to obtain a structure that does not reduce the cycle life.

【0007】しかしながら、半導体チップと回路配線基
板の隙間を充填する実装方法(特開昭57−20814
9号公報、実開昭58−18348号公報)では、樹脂
の物性が特定されていないため、接続バンプ部分の破壊
が加速されることがあった。また、樹脂の充填をスムー
ズに行うためにガラス基板に孔を開け、この孔部分から
樹脂を充填する方法(実開昭58−18348号公報、
特開昭58−103143号公報等)では、熱サイクル
ストレスに起因して基板に設けられた孔周辺にクラック
が発生することは明らかであり、実用上問題があるとと
もに、バンプ接続部分の信頼性を保証できるものではな
かった。
However, a mounting method for filling a gap between a semiconductor chip and a circuit wiring board (Japanese Patent Laid-Open No. 57-20814)
No. 9, JP-A-58-18348), since the physical properties of the resin are not specified, the destruction of the connection bump portion may be accelerated in some cases. Further, in order to smoothly fill the resin, a hole is formed in the glass substrate, and the resin is filled through the hole (Japanese Utility Model Application Laid-Open No. 58-18348,
In Japanese Patent Application Laid-Open No. 58-103143), it is clear that cracks occur around the holes formed in the substrate due to the thermal cycle stress, which poses a practical problem and the reliability of the bump connection portion. Could not be guaranteed.

【0008】このため、図27(c)に示すように、半
導体チップ52、回路配線基板51およびバンプ電極5
3で囲まれた領域59に樹脂を充填しないことによっ
て、バンプ接続部の信頼性向上を図ることが提案された
(特開昭58−204546号、特開昭57−2081
49号、特開昭58−134449号公報等)が、この
場合には、間隙部分59に水分が堆積保持されて、バン
プ電極53の腐食が発生する。
For this reason, as shown in FIG. 27C, the semiconductor chip 52, the circuit wiring board 51 and the bump electrodes 5 are formed.
It has been proposed to improve the reliability of the bump connection portion by not filling the region 59 surrounded by 3 with resin (Japanese Patent Application Laid-Open Nos. 58-204546 and 57-2081).
49, JP-A-58-134449, etc.), but in this case, moisture is deposited and held in the gap 59, and the bump electrode 53 is corroded.

【0009】さらに、アレイバンプが形成されたはんだ
接続点の外側部分のみを封止して、中央部分のはんだ接
続部分と隣接の上下面を誘電材料で埋め込まずに残すこ
とにより凹凸形状になるアッセンブリ構造体の信頼性を
向上させる方法(特開昭61−177738号公報)が
提案されたが、熱膨張係数差が極めて大きい有機高分子
基板の場合には、応力を十分に緩和することができなか
った。
Furthermore, an assembly having an uneven shape by sealing only the outer portion of the solder connection point where the array bump is formed and leaving the upper and lower surfaces of the solder connection portion adjacent to the center portion without being filled with a dielectric material. Although a method for improving the reliability of the structure (Japanese Patent Application Laid-Open No. 61-177538) has been proposed, in the case of an organic polymer substrate having a very large difference in thermal expansion coefficient, the stress can be sufficiently reduced. Did not.

【0010】また、半導体チップと回路配線基板との間
隙にシリコーンなどの軟質樹脂を充填する方法も開示さ
れている(特開昭58−10841号公報)が、軟質樹
脂の熱膨張係数が非常に大きいため、バンプ接続部分の
熱サイクル寿命の向上は十分ではない。
A method for filling a gap between a semiconductor chip and a circuit wiring board with a soft resin such as silicone has also been disclosed (Japanese Patent Application Laid-Open No. 58-10841), but the soft resin has a very low coefficient of thermal expansion. Because of the large size, the improvement of the thermal cycle life of the bump connection portion is not sufficient.

【0011】そこで、樹脂の物性、組成等を選択してバ
ンプ接続部分の熱サイクル寿命を向上させることが提案
されている(特公平4−51057号、特開昭63−3
16447号公報、特開平4−219944号公報
等)。例えば、特公平4−51057号には、封止する
樹脂を、バンプ接続部分のはんだよりも大きな剪断弾性
係数(〜300kg/mm2 )を有する硬質の有機高分
子材料とするとともに、熱膨張係数をはんだの熱膨張係
数と等しくすること、またははんだの熱膨張係数よりも
小さくする(20×10-6〜28×10-6/℃)ことが
記載されている。また、特開昭63−316447号公
報では、低融点金属をバンプ接合金属として用いた場合
に封止に用いられる樹脂の弾性係数を10〜900kg
/mm2 とするとともに、熱膨張係数をはんだよりも小
さくすることを提案している。さらに、特開平4−21
9944号公報には、熱硬化性の結合剤と充填剤とで構
成される硬化可能な樹脂を封止材料とすることにより、
有機材料基板上にフリップチップ実装が可能になること
が開示されている。なお、結合剤の配合量は、結合剤と
充填剤との合計重量に対して25〜60重量%とするこ
とが示されている。これらに記載された方法は、5mm
×5mm程度の比較的寸法の小さい半導体チップを実装
する場合には、効果を発揮していた。
Therefore, it has been proposed to improve the thermal cycle life of the bump connection portion by selecting the physical properties, composition and the like of the resin (Japanese Patent Publication No. 4-51057;
16447, JP-A-4-219944, etc.). For example, Japanese Patent Publication No. 4-51057 discloses that a resin to be sealed is made of a hard organic polymer material having a shear modulus of elasticity (up to 300 kg / mm 2 ) larger than that of solder at a bump connection portion, and a thermal expansion coefficient. Is set equal to the thermal expansion coefficient of the solder or smaller than the thermal expansion coefficient of the solder (20 × 10 −6 to 28 × 10 −6 / ° C.). Japanese Patent Application Laid-Open No. Sho 63-31647 discloses that the elastic modulus of a resin used for sealing when a low melting point metal is used as a bump bonding metal is 10 to 900 kg.
/ Mm 2 and a coefficient of thermal expansion smaller than that of solder. Further, Japanese Patent Application Laid-Open No.
No. 9944 discloses that a curable resin composed of a thermosetting binder and a filler is used as a sealing material,
It is disclosed that flip-chip mounting on an organic material substrate becomes possible. It is shown that the amount of the binder is 25 to 60% by weight based on the total weight of the binder and the filler. The method described in these was 5 mm
The effect was exhibited when a semiconductor chip having a relatively small size of about 5 mm was mounted.

【0012】なお、半導体チップと回路配線基板との隙
間に樹脂を配置する際には、半導体チップの表面または
回路配線基板の半導体チップ搭載領域に予め樹脂を塗布
し、半導体チップを回路配線基板に接続ボンディングす
る方法(特開平4−7447号公報、特開平2−234
447号公報等)が代表的であり、また、バンプ電極を
除いた基板上の一部に適量の封止樹脂を塗布した後、半
導体チップをアッセンブリ加圧して隙間全体に樹脂を配
置して接続不良を避ける方法(特開昭62−13233
1号公報等)も提案されている。
When arranging the resin in the gap between the semiconductor chip and the circuit wiring board, the resin is applied to the surface of the semiconductor chip or the semiconductor chip mounting area of the circuit wiring board in advance, and the semiconductor chip is mounted on the circuit wiring board. Connection bonding method (JP-A-4-7447, JP-A-2-234)
No. 447) is typical, and after applying an appropriate amount of sealing resin to a part of the substrate excluding the bump electrodes, the semiconductor chip is assembled and pressurized to dispose the resin over the entire gap to make connection. Method for avoiding defects (Japanese Patent Laid-Open No. 62-13233)
No. 1 publication) has also been proposed.

【0013】さらに、半導体チップを回路配線基板上に
フリップチップ実装した後、毛細管現象を利用して半導
体チップと回路配線基板との隙間部分に樹脂を封止する
方法(特開昭60−147140号公報、特開平3−1
8435号公報等)も行われており、この場合には、樹
脂を硬化温度以下で加熱して粘度を下げることによっ
て、20μm〜50μm程度の間隙への樹脂封止を可能
にしている。
Furthermore, a method of flip-chip mounting a semiconductor chip on a circuit wiring board, and then sealing the resin in a gap between the semiconductor chip and the circuit wiring board by utilizing a capillary phenomenon (Japanese Patent Laid-Open No. 60-147140) Gazette, JP-A-3-1
No. 8435), in which case the resin can be sealed in a gap of about 20 μm to 50 μm by heating the resin below the curing temperature to lower the viscosity.

【0014】しかしながら、封止する樹脂の粘度を下げ
て、半導体チップと回路配線基板の隙間に樹脂を注入す
る場合には、樹脂の流動性に起因して、半導体チップ周
囲まで広範囲に渡って樹脂が形成されてしまう(特開平
4−219944号公報)。半導体チップ周囲に形成さ
れている樹脂の広がりが大きい場合には、図28(a)
に示すように、互いの封止樹脂が重なり合って半導体チ
ップ間の樹脂が均一に形成できなくなるので、均一な応
力が不可能になり信頼性が低下してしまう。このような
問題は、半導体チップが複数個搭載されるMCM(Mu
ltichipModule)の場合に、特に影響が大
きい。
However, when the viscosity of the resin to be sealed is lowered to inject the resin into the gap between the semiconductor chip and the circuit wiring board, the resin is spread over a wide area around the semiconductor chip due to the fluidity of the resin. Is formed (Japanese Patent Laid-Open No. 4-219944). When the spread of the resin formed around the semiconductor chip is large, FIG.
As shown in (2), since the sealing resins overlap each other and the resin between the semiconductor chips cannot be formed uniformly, uniform stress becomes impossible and reliability is reduced. Such a problem is caused by an MCM (Mu) in which a plurality of semiconductor chips are mounted.
It is particularly significant in the case of (ltiphipModule).

【0015】半導体チップ周囲に形成される樹脂の広が
りを考慮して、予め半導体チップ間隔を大きくして実装
すると、高密度に半導体チップをフリップチップ実装で
きないことになる。一方、図28(b)に示すように半
導体チップを近接配置して一括樹脂封止を試みても、封
止面積が広いのみならず半導体チップ間に微小な隙間が
存在することに起因して、毛細管現象による封止が不可
能である。結果として、一括した樹脂封止を行なうこと
ができない。
If the spacing between the semiconductor chips is increased in advance in consideration of the spread of the resin formed around the semiconductor chips, the semiconductor chips cannot be flip-chip mounted at a high density. On the other hand, as shown in FIG. 28 (b), even if the semiconductor chips are arranged close to each other and the resin sealing is attempted, not only is the sealing area large but also a minute gap exists between the semiconductor chips. In addition, sealing by capillary action is impossible. As a result, collective resin sealing cannot be performed.

【0016】また、狭いピッチでバンプ電極が形成され
た半導体チップをフリップチップ実装し、半導体チップ
と回路配線基板との隙間に樹脂を注入する際には、樹脂
は、バンプ電極の間を流動することができないため、半
導体チップ周囲まで均一な樹脂封止を行なうことが困難
となる。
Further, when a semiconductor chip having bump electrodes formed at a narrow pitch is flip-chip mounted and resin is injected into a gap between the semiconductor chip and a circuit wiring board, the resin flows between the bump electrodes. Therefore, it is difficult to perform uniform resin sealing around the semiconductor chip.

【0017】[0017]

【発明が解決しようとする課題】上述のように、半導体
チップと回路配線基板とを接続するバンプ電極に発生す
る応力を緩和するために、チップと基板との隙間に樹脂
を配置するという手段が用いられており、5mm×5m
m程度の比較的小さな寸法を有する半導体チップをフリ
ップチップ実装する場合に関しては、ある程度その効果
を発揮して有効なものでであった。
As described above, in order to alleviate the stress generated on the bump electrodes connecting the semiconductor chip and the circuit wiring board, there is a means for arranging a resin in a gap between the chip and the board. Used, 5mm x 5m
In the case where a semiconductor chip having a relatively small dimension of about m is flip-chip mounted, the effect has been exhibited to some extent and has been effective.

【0018】しかしながら、近年、半導体チップの寸法
が大きくなるにしたがって、従来の樹脂では対処しきれ
ない問題が発生し、半導体装置の信頼性を十分に確保す
ることが困難になりつつある。例えば、10mm×10
mm程度の大きな寸法の半導体チップと、回路配線基板
とで形成される隙間部分に樹脂を注入するためには、樹
脂を硬化温度以下の温度まで加熱してその粘度を低下さ
せる必要がある。しかしながら、樹脂粘度の低下ととも
に樹脂の流動性が上昇するので、半導体チップの周囲に
広範囲にわたって樹脂が配置されてしまう。
However, in recent years, as the size of a semiconductor chip has increased, a problem which cannot be dealt with by a conventional resin has occurred, and it has become difficult to ensure sufficient reliability of a semiconductor device. For example, 10mm × 10
In order to inject a resin into a gap formed between a semiconductor chip having a large dimension of about mm and a circuit wiring board, it is necessary to lower the viscosity of the resin by heating the resin to a temperature lower than a curing temperature. However, since the fluidity of the resin increases as the resin viscosity decreases, the resin is disposed over a wide area around the semiconductor chip.

【0019】このような場合には、チップの周囲に形成
された樹脂端部に応力が集中して半導体チップ端部での
樹脂の剥離が生じ、結果として、半導体装置の接続信頼
性を低下させることになる。しかも、半導体チップの周
囲に広範囲に樹脂が存在すると、複数のチップを基板上
に高密度で実装することが不可能となる。
In such a case, stress concentrates on the resin end formed around the chip, and the resin peels off at the end of the semiconductor chip. As a result, the connection reliability of the semiconductor device is reduced. Will be. In addition, if the resin exists over a wide area around the semiconductor chip, it becomes impossible to mount a plurality of chips on the substrate at high density.

【0020】そこで、本発明は、半導体素子と回路配線
基板とのバンプ接続部分に発生する応力歪みを低減して
信頼性寿命を向上させ、かつ高密度実装可能な半導体装
置を提供することを目的とする。
SUMMARY OF THE INVENTION It is an object of the present invention to provide a semiconductor device which can reduce stress distortion generated at a bump connection portion between a semiconductor element and a circuit wiring board, improve reliability life, and can be mounted at high density. And

【0021】[0021]

【課題を解決するための手段】上記課題を解決するため
に、本発明は、積層ガラスエポキシ基板を含む回路配線
基板と、この基板上にバンプ電極により実装された半導
体素子とを具備し、前記基板と半導体素子との隙間に
分解性熱硬化有機材料からなる樹脂が封止された半導体
装置であって、前記樹脂の縦横寸法は、前記半導体素子
の縦横寸法とほぼ同一寸法であることを特徴とする半導
体装置を提供する。
According to the present invention, there is provided a circuit wiring board including a laminated glass epoxy substrate, and a semiconductor device mounted on the substrate by bump electrodes. Light in the gap between the substrate and the semiconductor element
There is provided a semiconductor device in which a resin made of a decomposable thermosetting organic material is sealed, wherein the length and width of the resin are substantially the same as the length and width of the semiconductor element.

【0022】また、本発明は、回路配線基板と、この基
板上にバンプ電極により実装された半導体素子とを具備
し、前記基板と半導体素子との隙間および半導体チップ
の周囲に樹脂が封止された半導体装置であって、前記半
導体素子の端部と樹脂の端部との距離dは、下記式
(1)で表わされる関係にあることを特徴とする半導体
装置を提供する。
Further, the present invention includes a circuit wiring board and a semiconductor element mounted on the board by bump electrodes, and a resin is sealed in a gap between the substrate and the semiconductor element and around a semiconductor chip. A distance d between an end of the semiconductor element and an end of the resin has a relationship represented by the following formula (1).

【0023】 −G/tanθ≦d≦+G/tanθ (1) (上記式(1)中、Gは、半導体素子と回路配線基板と
の隙間の距離であり、θは、封止樹脂と回路配線基板と
がつくる接触角を表わす。)さらに、本発明は、回路配
線基板と、この基板上にバンプ電極により実装された半
導体素子とを具備し、前記基板と半導体素子との隙間お
よび半導体素子の周囲に樹脂が封止された半導体装置で
あって、前記半導体素子の端部と樹脂の端部との距離d
が、下記式(2)に示す関係を満たすことを特徴とする
半導体装置を提供する。
−G / tan θ ≦ d ≦ + G / tan θ (1) (In the above formula (1), G is the distance of the gap between the semiconductor element and the circuit wiring board, and θ is the sealing resin and the circuit wiring. Further, the present invention includes a circuit wiring board, and a semiconductor element mounted on the board by bump electrodes, and a gap between the substrate and the semiconductor element and a semiconductor element. A semiconductor device in which resin is sealed around, and a distance d between an end of the semiconductor element and an end of the resin.
Satisfies the relationship represented by the following equation (2).

【0024】 0≦d≦L12 G/((L1 +L2 )H) (2) (上記式(2)中、L1 およびL2 は、半導体素子の辺
の長さを表わし、Gは、半導体素子と回路配線基板との
隙間の寸法を表わし、Hは、配置された樹脂の最大高さ
を表わす。) またさらに、本発明は、回路配線基板と、この基板上に
バンプ電極により実装された半導体素子とを具備し、前
記基板と半導体素子との隙間および半導体素子の周囲に
樹脂が封止された半導体装置であって、前記樹脂の剪断
弾性率E(Pa)と、前記半導体素子中心から最大距離
を有するバンプ電極の中心点までの距離をL0 (m)と
の間に、下記式(3)に示す関係を有することを特徴と
する半導体装置を提供する。 E≧0.5×1012×L0 (3)
0 ≦ d ≦ L 1 L 2 G / ((L 1 + L 2 ) H) (2) (In the above formula (2), L 1 and L 2 represent the lengths of the sides of the semiconductor element, G represents the dimension of the gap between the semiconductor element and the circuit wiring board, and H represents the maximum height of the arranged resin.) Further, the present invention provides a circuit wiring board and a bump electrode on the board. And a resin sealed in a gap between the substrate and the semiconductor element and around the semiconductor element, wherein the resin has a shear modulus E (Pa); A semiconductor device characterized by having a relationship expressed by the following equation (3) between a distance from a center of a semiconductor element to a center point of a bump electrode having a maximum distance and L 0 (m). E ≧ 0.5 × 10 12 × L 0 (3)

【0025】[0025]

【作用】第1の発明によれば、半導体チップと回路配線
基板とがつくる隙間部分にのみ半導体チップとほぼ同一
の寸法で樹脂を配置しているので、特定の1辺のみに大
量の樹脂が配置された場合に生じるような一方向への応
力発生を防止できる。したがって、温度サイクル試験の
際には、回路配線基板からの樹脂の剥離およびチップ周
囲における樹脂の破壊は生じない。しかも、温度サイク
ルにより発生する樹脂端部での剪断歪みを最小にするこ
とができるので、半導体装置の信頼性を著しく向上させ
ることができる。
According to the first aspect of the present invention, the resin is disposed in substantially the same size as the semiconductor chip only in the gap formed between the semiconductor chip and the circuit wiring board. It is possible to prevent the generation of stress in one direction, which may occur when the devices are arranged. Therefore, during the temperature cycle test, peeling of the resin from the circuit wiring board and destruction of the resin around the chip do not occur. In addition, since the shear strain at the resin edge caused by the temperature cycle can be minimized, the reliability of the semiconductor device can be remarkably improved.

【0026】さらに、第1の発明によれば、半導体チッ
プの周囲には広範囲にわたって樹脂が形成されていない
ので、半導体チップを近接して配置することが可能とな
り、高密度にフリップチップ実装することができる。
Further, according to the first invention, since the resin is not formed over a wide area around the semiconductor chip, the semiconductor chip can be arranged close to the semiconductor chip, and high-density flip-chip mounting can be achieved. Can be.

【0027】なお、封止樹脂が半導体チップとほぼ同一
寸法である第1の発明の半導体装置の製造に当たって
は、樹脂を注入後、露光および現像によって、チップの
周囲に存在する樹脂を溶解除去するので、極めて低粘度
の樹脂が使用可能となり、封止に要する時間を極めて短
縮することができる。
In manufacturing the semiconductor device of the first invention in which the sealing resin has substantially the same dimensions as the semiconductor chip, after the resin is injected, the resin existing around the chip is dissolved and removed by exposure and development. Therefore, an extremely low-viscosity resin can be used, and the time required for sealing can be extremely reduced.

【0028】また、本発明者らは、半導体チップの寸
法、チップと基板との隙間の寸法、および配置される樹
脂の最大高さと、チップ周囲に形成される樹脂端部の寸
法との間に、特定の関係があることを見出だした。さら
に、本発明者らは、半導体チップの中心から最大距離を
有するバンプ電極の中心までの距離と、封止樹脂の剪断
弾性率との間にも特定の関係があることを見出だした。
第2および第3の発明は、このような知見のもとになさ
れたものである。
Further, the present inventors have proposed a method in which the dimension of the semiconductor chip, the dimension of the gap between the chip and the substrate, the maximum height of the resin to be arranged, and the dimension of the resin end formed around the chip are determined. Found that there was a specific relationship. Furthermore, the present inventors have found that there is also a specific relationship between the distance from the center of the semiconductor chip to the center of the bump electrode having the maximum distance and the shear modulus of the sealing resin.
The second and third inventions have been made based on such knowledge.

【0029】すなわち、第2の発明では、半導体チップ
の寸法(L1 、L2 )、チップと基板との隙間の距離
(G)、および配置される樹脂の最大高さ(H)を用い
て、チップ周囲に形成される樹脂の端部寸法の上限
(d)を次のように限定している。
That is, in the second invention, the dimensions (L 1 , L 2 ) of the semiconductor chip, the distance (G) between the chip and the substrate, and the maximum height (H) of the resin to be arranged are used. The upper limit (d) of the end dimension of the resin formed around the chip is limited as follows.

【0030】 0≦d≦L12 G/((L1 +L2 )H) また、第3の発明では、半導体素子中心から最大距離を
有するバンプ電極の中心点までの距離をL0 (m)を用
いて、使用される樹脂の剪断弾性率E(Pa)の下限
を、次のように限定している。
0 ≦ d ≦ L 1 L 2 G / ((L 1 + L 2 ) H) In the third invention, the distance from the center of the semiconductor element to the center point of the bump electrode having the maximum distance is L 0 ( By using m), the lower limit of the shear modulus E (Pa) of the resin used is limited as follows.

【0031】E≧0.5×1012×L0 このように、第2および第3の発明では、それぞれ樹脂
の端部寸法および樹脂の剪断弾性率を、半導体チップの
寸法に対して最適な値としているので、いずれの発明に
おいてもチップの寸法によらず、信頼性を向上させた半
導体装置が得られる。
E ≧ 0.5 × 10 12 × L 0 As described above, in the second and third inventions, the end dimensions of the resin and the shear modulus of the resin are optimized for the dimensions of the semiconductor chip. Therefore, a semiconductor device with improved reliability can be obtained regardless of the size of the chip in any of the inventions.

【0032】すなわち、温度サイクルにより樹脂端部で
の剪断歪みを小さくするとともに、隙間に充填される樹
脂の破壊も防止でき、バンプ電極部分での応力歪みによ
る破壊を防止することができ、また、半導体チップの一
方向への応力の集中を妨げて樹脂の剥離を防止すること
により、フリップチップ実装構造の信頼性を向上させる
ことができる。
That is, the shear strain at the resin end can be reduced by the temperature cycle, the resin filled in the gap can be prevented from being broken, and the bump electrode can be prevented from being broken due to the stress strain. By preventing the concentration of stress in one direction of the semiconductor chip to prevent the resin from peeling off, the reliability of the flip chip mounting structure can be improved.

【0033】さらに、第2の発明のみならず、樹脂の剪
断弾性率を限定した第3の発明においても、樹脂端部の
寸法を従来よりも小さくすることができるので、半導体
チップを回路配線基板上で近接して配置して、高密度に
フリップチップ実装することができる。
Further, not only in the second invention, but also in the third invention in which the shear modulus of the resin is limited, the size of the resin end can be made smaller than in the prior art. It can be placed close to the top and flip-chip mounted with high density.

【0034】[0034]

【実施例】以下、図面を参照して本発明をより詳細に説
明する。 (実施例I)図1に、第1の発明に係る半導体装置の断
面図を示し、図2にこの装置の平面図を示す。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below in detail with reference to the drawings. (Embodiment I) FIG. 1 is a sectional view of a semiconductor device according to the first invention, and FIG. 2 is a plan view of the device.

【0035】図1に示すように、本実施例の半導体装置
9においては、接続用端子4が形成された回路配線基板
2上に、バンプ電極3およびAlボンディングパッド6
を介して半導体チップ1が実装されている。半導体チッ
プ1と回路配線基板2との間隙には、樹脂5が配置され
ており、この樹脂の端面は、半導体チップ1の側面とほ
ぼ同一面内にある。すなわち、図2に示すように、樹脂
はチップの面内に存在している。
As shown in FIG. 1, in the semiconductor device 9 of this embodiment, the bump electrodes 3 and the Al bonding pads 6 are formed on the circuit wiring board 2 on which the connection terminals 4 are formed.
The semiconductor chip 1 is mounted via the. A resin 5 is disposed in a gap between the semiconductor chip 1 and the circuit wiring board 2, and an end surface of the resin is substantially in the same plane as a side surface of the semiconductor chip 1. That is, as shown in FIG. 2, the resin exists in the plane of the chip.

【0036】第1の発明の半導体装置は、例えば、以下
のような工程で製造することができる。図3および4に
製造方法の第1の例を表わす工程図を示す。
The semiconductor device of the first invention can be manufactured, for example, by the following steps. 3 and 4 are process diagrams showing a first example of the manufacturing method.

【0037】まず、図3(a)に示すような半導体チッ
プ1と、図3(b)に示すような回路配線基板2とを準
備する。図3(a)に示すように、半導体チップ1表面
には、Alボンディングパッド6およびパッシベーショ
ン膜7が形成されており、さらに、Alボンディングパ
ッド6表面には、バリアメタル8を介してバンプ電極3
が形成されている。
First, a semiconductor chip 1 as shown in FIG. 3A and a circuit wiring board 2 as shown in FIG. 3B are prepared. As shown in FIG. 3A, an Al bonding pad 6 and a passivation film 7 are formed on the surface of the semiconductor chip 1, and the bump electrode 3 is formed on the surface of the Al bonding pad 6 via a barrier metal 8.
Are formed.

【0038】半導体チップ1の表面のバンプ電極3は、
例えば、蒸着法または電気メッキ法を用いて形成するこ
とができる。このバンプ電極の材質としては、一般的に
は、はんだが用いられるが、これに限定されるものでは
なく、例えば、より剛性の大きなAu,Cu等の金属を
使用しても良い。
The bump electrodes 3 on the surface of the semiconductor chip 1
For example, it can be formed by an evaporation method or an electroplating method. As a material of the bump electrode, solder is generally used. However, the material is not limited to this. For example, a metal such as Au or Cu having higher rigidity may be used.

【0039】なお、半導体チップのサイズ、バンプ電極
数、およびバンプピッチは、任意とすることができ、レ
イアウトもエリア化されたものであってもよく、何等限
定されるものではない。
The size of the semiconductor chip, the number of bump electrodes, and the bump pitch can be set arbitrarily, and the layout may be an area, and is not limited at all.

【0040】本実施例においては、例えば、10mm×
10mmに寸法の半導体チップにCu/Tiバリアメタ
ル8を形成することができる。また、バンプ3は、例え
ば、直径100μm、高さ75μm±5μmの寸法で、
Pb/Sn=40/60合金により、半導体チップの周
囲に添って256個配置することができる。
In this embodiment, for example, 10 mm ×
The Cu / Ti barrier metal 8 can be formed on a semiconductor chip having a size of 10 mm. The bump 3 has a diameter of 100 μm and a height of 75 μm ± 5 μm, for example.
With Pb / Sn = 40/60 alloy, 256 pieces can be arranged along the periphery of the semiconductor chip.

【0041】また、回路配線基板2の材質および構造
は、特に限定されるものではなく、例えば、積層ガラス
エポキシ基板等を使用することができる。以下、基板と
して、ガラスエポキシ基板上に、絶縁層と導体層とをビ
ルドアップさせた方式のプリント基板SLC(Surf
ace Laminar Circuit)基板を用い
て説明する。
The material and structure of the circuit wiring board 2 are not particularly limited. For example, a laminated glass epoxy board or the like can be used. Hereinafter, as a substrate, a printed circuit board SLC (Surf) of a system in which an insulating layer and a conductor layer are built up on a glass epoxy substrate
ace Laminar Circuit) substrate.

【0042】すなわち、図3(b)に示すように、回路
配線基板2には、半導体チップのバンプ電極に対する接
続用端子部分4に110μmφの開孔が設けられ、端子
材料としてのCuが露出しており、基板の端子部分以外
にはソルダレジスト10が被覆されている。
That is, as shown in FIG. 3B, the circuit wiring board 2 is provided with an opening of 110 μmφ in the connection terminal portion 4 for the bump electrode of the semiconductor chip, and Cu as a terminal material is exposed. The solder resist 10 is coated on portions other than the terminal portions of the substrate.

【0043】このような構成の回路配線基板2の上に、
図3(c)に示すように、フリップチップボンダーを用
いて半導体チップ1を位置合わせし、バンプ電極3と回
路配線基板2の接続用端子4とを電気的、機械的に接触
させる。このとき、回路配線基板2は、加熱機構を有す
るステージ12上に保持され、窒素雰囲気中で、Pb/
Sn=40/60の融点よりも高い200℃に予備加熱
されている。
On the circuit wiring board 2 having such a structure,
As shown in FIG. 3C, the semiconductor chip 1 is aligned using a flip chip bonder, and the bump electrodes 3 and the connection terminals 4 of the circuit wiring board 2 are electrically and mechanically contacted. At this time, the circuit wiring board 2 is held on the stage 12 having a heating mechanism, and the Pb /
It is preheated to 200 ° C., which is higher than the melting point of Sn = 40/60.

【0044】さらに、半導体チップ1と回路配線基板2
とが接触された状態に保ち、半導体チップを保持するコ
レット13を、窒素雰囲気中で、前述のステージ12と
同じ温度200℃に加熱する。これによって、はんだを
溶融させ、半導体チップ1と回路配線基板2の電極とを
電気的および機械的に仮接続させる。最後に、窒素雰囲
気で250℃に加熱されたリフロー炉中に、半導体チッ
プ1を搭載した回路配線基板2を通過させ、半導体チッ
プと回路配線基板とを電気的、機械的に接続する。
Further, the semiconductor chip 1 and the circuit wiring board 2
Are kept in contact with each other, and the collet 13 holding the semiconductor chip is heated to the same temperature of 200 ° C. as the stage 12 in a nitrogen atmosphere. As a result, the solder is melted, and the semiconductor chip 1 and the electrodes of the circuit wiring board 2 are electrically and mechanically temporarily connected. Finally, the semiconductor chip 1 is passed through the circuit wiring board 2 in a reflow furnace heated to 250 ° C. in a nitrogen atmosphere to electrically and mechanically connect the semiconductor chip and the circuit wiring board.

【0045】このとき、はんだの表面張力によりセルフ
アライン効果が発生し、マウント時に発生した多少の位
置ずれは修正されるので、正確な位置にボンディングが
可能になる。
At this time, a self-alignment effect is generated due to the surface tension of the solder, and a slight displacement generated at the time of mounting is corrected, so that bonding can be performed at an accurate position.

【0046】以上の工程によって、図3(d)に示すよ
うに、半導体チップ1を回路配線基板2にバンプ3によ
り実装した構造が得られる。次いで、図4(a)に示す
ように、半導体チップ1と回路配線基板2とにより形成
される隙間部分に、ディスペンサー14により封止用の
樹脂を、例えば10mlの量でポッティングする。
Through the above steps, a structure in which the semiconductor chip 1 is mounted on the circuit wiring board 2 by the bumps 3 is obtained as shown in FIG. Next, as shown in FIG. 4A, a resin for sealing is potted by a dispenser 14 in an amount of, for example, 10 ml into a gap formed between the semiconductor chip 1 and the circuit wiring board 2.

【0047】本実施例において、半導体チップと回路配
線基板との隙間部分に配置し得る樹脂としては、光分解
性熱硬化型樹脂を使用することができる。この樹脂は、
光を照射することにより溶液に対する溶解度が異なる側
鎖構造を有する樹脂組成物であり、例えば、AZ490
3(ヘキストジャパン社製)等のノボラック樹脂、およ
びポジ型樹脂等を使用してもよい。
In this embodiment, as the resin that can be disposed in the gap between the semiconductor chip and the circuit wiring board, a photo-decomposable thermosetting resin can be used. This resin is
A resin composition having a side chain structure that differs in solubility in a solution when irradiated with light, for example, AZ490
Novolak resin such as No. 3 (manufactured by Hoechst Japan Co., Ltd.), and a positive resin may be used.

【0048】この樹脂の物性は、硬化前における樹脂粘
度が10cp以上30,000cp以下、熱硬化後にお
けるガラス転移点が120℃以上、曲げ弾性率が200
kg/cm2 以上、熱膨張係数が500ppm以下であ
ることが好ましい。なお、ノボラック樹脂またはポリイ
ミド樹脂を使用する場合には、機械的特性を満足させる
ために、分子量が10000程度であることが好まし
い。
The physical properties of this resin are as follows: the resin viscosity before curing is 10 cp or more and 30,000 cp or less, the glass transition point after heat curing is 120 ° C. or more, and the flexural modulus is 200
Preferably, the thermal expansion coefficient is at least 500 kg / cm 2 and at most 500 ppm. When a novolak resin or a polyimide resin is used, the molecular weight is preferably about 10,000 in order to satisfy mechanical properties.

【0049】また、封止樹脂は、基本的に無溶剤型であ
ることが好ましいが、仮硬化状態および本硬化状態で樹
脂中に残留する溶媒量が、硬化前の溶媒量より少なく、
流動性を有さなくなるものであれば任意のものを使用す
ることができる。
It is preferable that the sealing resin is basically of a solventless type. However, the amount of the solvent remaining in the resin in the pre-curing state and the main curing state is smaller than the amount of the solvent before the curing.
Any material can be used as long as it has no fluidity.

【0050】前述の封止樹脂に混合される無機質充填剤
としては、シリカ、石英、および溶融シリカから選択さ
れた少なくとも1種を使用することができ、この無機質
充填剤の粒径は、半導体チップと回路配線基板との最短
距離G以下であることが好ましい。例えば、最大粒径2
0〜60μm、平均粒径7〜50μmのフィラを、樹脂
に対して30〜75重量%の割合で混合することができ
る。
As the inorganic filler to be mixed with the sealing resin, at least one selected from silica, quartz and fused silica can be used. It is preferable that the distance be less than or equal to the shortest distance G between the circuit board and the circuit board. For example, the maximum particle size 2
A filler having a particle size of 0 to 60 μm and an average particle size of 7 to 50 μm can be mixed at a ratio of 30 to 75% by weight with respect to the resin.

【0051】次いで、80℃で1時間クリーンオーブン
中に保存して、配置された樹脂を硬化させる。さらに、
図4(c)に示すように、フリップチップ実装した半導
体チップ面に対して、例えば、波長365〜405nm
に最大強度を有する紫外線を照射する。この方法におい
ては、搭載した半導体チップ自体がマスクとして作用す
るので、一般的に使用されているクロムパターンが形成
されたガラスマスクを用いて露光する必要がなく、しか
も、封止樹脂と半導体チップとを高精度に位置合わせす
ることが可能となる。すなわち、紫外線は、露光境界1
5で囲まれた内側の領域には照射されない。
Next, the resin is stored in a clean oven at 80 ° C. for 1 hour to cure the arranged resin. further,
As shown in FIG. 4 (c), the semiconductor chip surface which is flip-chip mounted, for example, a wavelength 365~405nm
Is irradiated with ultraviolet light having the maximum intensity. In this method, since the mounted semiconductor chip itself acts as a mask, it is not necessary to perform exposure using a commonly used glass mask on which a chromium pattern is formed. Can be positioned with high accuracy. That is, the ultraviolet light is exposed at the exposure boundary 1
The inner region surrounded by 5 is not irradiated.

【0052】次いで、露光後の回路配線基板を、光が照
射された部分のみが溶解する現像液に浸漬して、半導体
チップ周辺に延在して配置された樹脂を溶解除去する。
ここで使用され得る現像液としては、例えば、キシレン
/酢酸ブチル/エチルセロソルブアセテートなどで構成
される混合有機溶媒が挙げられる。なお、ノボラック樹
脂およびポリイミド樹脂の場合は、それぞれホウ酸カリ
ウム水溶液およびN−メチルピロリドン/メタノールな
どの混合溶媒を使用することが好ましい。
Next, the exposed circuit wiring board is immersed in a developing solution in which only the light-irradiated portion is dissolved, and the resin disposed to extend around the semiconductor chip is dissolved and removed.
Examples of the developer that can be used here include a mixed organic solvent composed of xylene / butyl acetate / ethyl cellosolve acetate and the like. In the case of a novolak resin and a polyimide resin, it is preferable to use a potassium borate aqueous solution and a mixed solvent such as N-methylpyrrolidone / methanol.

【0053】現像後、さらに120℃で4時間クリーン
オーブン中に保存して封止樹脂を熱硬化させ、所望の物
性値を得る。以上の工程を行なうことにより、第1の発
明の半導体装置が得られる。
After the development, the resultant is further stored in a clean oven at 120 ° C. for 4 hours to thermally cure the sealing resin to obtain desired physical properties. By performing the above steps, the semiconductor device of the first invention is obtained.

【0054】なお、光分解性熱硬化型樹脂の配置方法
は、上述の例に限定されるものではなく、以下のように
して配置してもよい。図5に、第1の発明の半導体装置
の製造方法の第2の例を表わす工程図を示す。ここで用
いる半導体チップおよび回路配線基板は、それぞれ前述
の図3(a)および図3(b)に示したものと同様の構
造であり、第1の例で用いたものと同様の組成の樹脂
を、同量使用する。
The method of arranging the photodegradable thermosetting resin is not limited to the above example, but may be arranged as follows. FIG. 5 is a process chart showing a second example of the method for manufacturing a semiconductor device of the first invention. The semiconductor chip and the circuit wiring board used here have the same structure as those shown in FIG. 3A and FIG. 3B, respectively, and have the same composition as that used in the first example. Is used in the same amount.

【0055】まず、図5(a)に示すように、光分解型
熱硬化性樹脂5を、回路配線基板2のバンプ電極3で囲
まれる領域内に予めポッティングしておく。次に、図5
(b)に示すように、回路配線基板2の上に、フリップ
チップボンダーを用いて、半導体チップ1を位置合わせ
し、バンプ電極3と回路配線基板2の接続用端子4とを
電気的、機械的に接続する。このとき、回路配線基板2
は、加熱機構を有するステージ12上に保持され前述と
同様に加熱される。
First, as shown in FIG. 5A, a photo-decomposable thermosetting resin 5 is potted in advance in a region of the circuit wiring board 2 surrounded by the bump electrodes 3. Next, FIG.
As shown in (b), the semiconductor chip 1 is aligned on the circuit wiring board 2 using a flip chip bonder, and the bump electrodes 3 and the connection terminals 4 of the circuit wiring board 2 are electrically and mechanically connected. Connection. At this time, the circuit wiring board 2
Is held on the stage 12 having a heating mechanism and is heated in the same manner as described above.

【0056】予めポッティングされている第1の樹脂5
は、半導体チップまたは回路配線基板を加熱するコレッ
トにより加熱され、溶融粘度が低下する。これによっ
て、樹脂はバンプ電極間の隙間を通過して半導体チップ
の周囲に流動し、図5(c)に示すようにバンプ電極3
で囲まれない領域にも配置される。
First resin 5 previously potted
Is heated by a collet for heating a semiconductor chip or a circuit wiring board, and the melt viscosity decreases. As a result, the resin flows around the semiconductor chip through the gap between the bump electrodes, and as shown in FIG.
It is also arranged in the area not surrounded by.

【0057】続いて、クリーンオーブン中で仮硬化また
はこのコレットによる保持時間を長くすることにより、
樹脂を仮硬化させる。最後に、前述の図4(c)と同様
にして紫外光を照射して、半導体チップの周囲に存在す
る樹脂を溶解除去して、本実施例の半導体装置が得られ
る。
Subsequently, by temporarily hardening in a clean oven or by increasing the holding time by this collet,
Temporarily cure the resin. Finally, the semiconductor device of the present embodiment is obtained by irradiating ultraviolet light in the same manner as in FIG. 4C to dissolve and remove the resin present around the semiconductor chip.

【0058】なお、光分解性熱硬化型樹脂5は、図6
(a)に示すように、半導体チップ1上のバンプ電極3
で囲まれる領域に部分に予めポッティングしてもよい。
このように光分解性熱硬化型樹脂が配置された半導体チ
ップ1を、図6(b)に示すように、フリップチップボ
ンダーを用いて回路配線基板2の上に位置合わせし、バ
ンプ電極3と回路配線基板2の接続用端子4とを電気
的、機械的に接触させる。このとき、回路配線基板2
は、加熱機構を有するステージ12上に保持され、前述
と同様に加熱される。
The photo-decomposable thermosetting resin 5 is the same as that shown in FIG.
As shown in (a), the bump electrode 3 on the semiconductor chip 1
May be potted in advance to the area surrounded by.
As shown in FIG. 6B, the semiconductor chip 1 on which the photodegradable thermosetting resin is disposed is aligned on the circuit wiring board 2 using a flip chip bonder, and The connection terminals 4 of the circuit wiring board 2 are brought into electrical and mechanical contact. At this time, the circuit wiring board 2
Is held on a stage 12 having a heating mechanism, and is heated in the same manner as described above.

【0059】予めポッティングされている樹脂5は、半
導体チップまたは回路配線基板を加熱するコレットによ
り加熱され、溶融粘度が低下した樹脂は、バンプ電極間
の隙間を通って半導体チップの周囲に流動し、図6
(c)に示すようにバンプ電極3で囲まれない領域にも
配置される。
The resin 5 which has been potted in advance is heated by a collet for heating the semiconductor chip or the circuit wiring board, and the resin having a reduced melt viscosity flows around the semiconductor chip through the gap between the bump electrodes. FIG.
As shown in (c), they are also arranged in a region not surrounded by the bump electrodes 3.

【0060】続いて、クリーンオーブン中で仮硬化また
はこのコレットによる保持時間を長くすることにより、
樹脂を仮硬化させる。最後に、前述の図4(c)と同様
にして紫外光を照射して、半導体チップの周囲に存在す
る樹脂を溶解除去して、本実施例の半導体装置が得られ
る。
Subsequently, by temporarily hardening in a clean oven or by increasing the holding time by this collet,
Temporarily cure the resin. Finally, the semiconductor device of the present embodiment is obtained by irradiating ultraviolet light in the same manner as in FIG. 4C to dissolve and remove the resin present around the semiconductor chip.

【0061】図7に、第1の発明の半導体装置の製造方
法の第3の例を表わす工程図を示す。なお、ここで用い
る半導体チップおよび回路配線基板は、それぞれ前述の
図3(a)および図3(b)に示したものと同様の構造
であり、第1の例で用いたものと同様の組成の樹脂を同
量使用する。
FIG. 7 is a process chart showing a third example of the method of manufacturing a semiconductor device according to the first invention. The semiconductor chip and the circuit wiring board used here have the same structure as those shown in FIG. 3A and FIG. 3B, respectively, and have the same composition as that used in the first example. The same amount of resin is used.

【0062】まず、図7(a)に示すように、光分解性
熱硬化型樹脂5を、回路配線基板2上のバンプ電極3で
囲まれる領域内、および囲まれない領域にそれぞれポッ
ティングしておく。
First, as shown in FIG. 7A, a photo-degradable thermosetting resin 5 is potted in a region surrounded by the bump electrode 3 on the circuit wiring board 2 and in a region not surrounded by the bump electrode 3, respectively. deep.

【0063】次に、図7(b)に示すように、回路配線
基板2の上に、フリップチップボンダーを用いて、半導
体チップ1を位置合わせし、バンプ電極3と回路配線基
板2の接続用端子4とを電気的、機械的に接続する。
Next, as shown in FIG. 7B, the semiconductor chip 1 is aligned on the circuit wiring board 2 by using a flip chip bonder, and the bump electrodes 3 are connected to the circuit wiring board 2. The terminal 4 is electrically and mechanically connected.

【0064】予めポッティングされている樹脂5は、図
7(c)に示すように、半導体チップ1と回路配線基板
2とで作られる間隙、および半導体チップの周囲にそれ
ぞれ配置される。なお、いずれの領域に配置された樹脂
も仮硬化の状態にある。
As shown in FIG. 7C, the potted resin 5 is disposed around the gap formed between the semiconductor chip 1 and the circuit wiring board 2 and around the semiconductor chip. Note that the resin disposed in any of the regions is in a temporarily cured state.

【0065】続いて、第2の実施例と同様に、クリーン
オーブン中で仮硬化またはこのコレットによる保持時間
を長くすることにより、樹脂を仮硬化させる。最後に、
前述の図4(c)と同様にして紫外光を照射して、半導
体チップの周囲に存在する樹脂を溶解除去して、本実施
例の半導体装置が得られる。
Subsequently, as in the second embodiment, the resin is provisionally cured in a clean oven or the resin is provisionally cured by extending the holding time of the collet. Finally,
As in the case of FIG. 4C, the semiconductor device of the present embodiment is obtained by irradiating ultraviolet light to dissolve and remove the resin present around the semiconductor chip.

【0066】なお、光分解性熱硬化型樹脂5は、図8
(a)に示すように、半導体チップ1上のバンプ電極3
で囲まれている領域、および囲まれていない領域にそれ
ぞれポッティングしてもよい。
The photo-decomposable thermosetting resin 5 is the same as that shown in FIG.
As shown in (a), the bump electrode 3 on the semiconductor chip 1
Potting may be performed on each of the area surrounded by and the area not surrounded by.

【0067】このように光分解性熱硬化型樹脂5が配置
された半導体チップ1を、図8(b)に示すように、フ
リップチップボンダーを用いて回路配線基板2の上に位
置合わせし、バンプ電極3と回路配線基板2の接続用端
子4とを電気的、機械的に接触させ、前述と同様の工程
を行なうことによって、本実施例の半導体装置が得られ
る。
As shown in FIG. 8B, the semiconductor chip 1 on which the photodegradable thermosetting resin 5 is arranged is aligned on the circuit wiring board 2 by using a flip chip bonder. The semiconductor device of this embodiment is obtained by electrically and mechanically bringing the bump electrodes 3 and the connection terminals 4 of the circuit wiring board 2 into contact with each other and performing the same steps as described above.

【0068】以上説明したような種々の方法によって、
第1の発明の半導体装置を製造することができる。次
に、具体例を示して第1の発明をより詳細に説明する。
By various methods as described above,
The semiconductor device of the first invention can be manufactured. Next, the first invention will be described in more detail with reference to specific examples.

【0069】上述の第1の製造方法を用いて、256個
のPb/Sn=40/60からなるバンプ電極3(直径
100μm、高さ75μm)が形成された半導体チップ
(10mm×10mm)を、SLC基板上にフリップチ
ップ実装して、実施例(I−1)の半導体装置を得た。
この実施例(I−1)においては、ビスフェノール系エ
ポキシ55重量%、イミダゾール硬化触媒3重量%、酸
無水物硬化剤2重量%、および石英フィラ(最大粒径3
5μm、平均粒径10μm)を40重量%混合して封止
に用いた。なお、用いた樹脂の粘度は1000cpであ
った。
Using the first manufacturing method described above, a semiconductor chip (10 mm × 10 mm) on which 256 bump electrodes 3 (diameter: 100 μm, height: 75 μm) made of Pb / Sn = 40/60 were formed. The semiconductor device of Example (I-1) was obtained by flip-chip mounting on an SLC substrate.
In Example (I-1), 55% by weight of a bisphenol-based epoxy, 3% by weight of an imidazole curing catalyst, 2% by weight of an acid anhydride curing agent, and quartz filler (maximum particle size of 3%) were used.
(5 μm, average particle size: 10 μm) was mixed at 40% by weight and used for sealing. The viscosity of the resin used was 1000 cp.

【0070】実装後の半導体チップと回路配線基板との
距離Gは、実装前のバンプ電極の高さより25μm少な
い50μmであった。得られた半導体装置を、熱サイク
ル試験に供し、256ピンの1箇所でも接続がオープン
になった場合を不良として、温度サイクルと累積不良率
との関係を調べ、得られた結果を図9に曲線aで示し
た。なお、サンプル数は1000個とし、温度サイクル
は条件は(−55℃(30分)〜25℃(5分)〜12
5℃(30分)〜25℃(5分))で行った。
The distance G between the mounted semiconductor chip and the circuit wiring board was 50 μm, which was 25 μm less than the height of the bump electrodes before mounting. The obtained semiconductor device was subjected to a thermal cycle test, and the relationship between the temperature cycle and the cumulative failure rate was examined with the case where the connection was opened at even one of the 256 pins as a failure. The obtained result is shown in FIG. This is shown by curve a. The number of samples was 1,000, and the temperature cycle conditions were (−55 ° C. (30 minutes) to 25 ° C. (5 minutes) to 12 ° C.).
5 ° C. (30 minutes) to 25 ° C. (5 minutes)).

【0071】曲線aに示すように、フィラを混合した樹
脂を用い、半導体チップ端から樹脂端部までの距離を0
とすることによって、3500サイクルまで不良は発生
しないことがわかる。
As shown by the curve a, the distance from the semiconductor chip end to the resin end is set to 0 using a resin mixed with a filler.
It can be seen that no failure occurs up to 3500 cycles.

【0072】また、フィラを混合しない以外は、同様に
しての樹脂を用いて実施例(I−2)の半導体装置を製
造した。得られた半導体装置を、前述と同様の熱サイク
ル試験に供し、サイクル数と累積不良率との関係を図9
中に曲線bで示す。
A semiconductor device of Example (I-2) was manufactured using the same resin except that the filler was not mixed. The obtained semiconductor device was subjected to the same thermal cycle test as described above, and the relationship between the number of cycles and the cumulative failure rate was determined as shown in FIG.
The curve b is shown inside.

【0073】曲線bに示すように、フィラを混合しない
樹脂を用いて、チップ端から樹脂端部までの距離を0と
した場合には、多少信頼性は低下するものの、2500
サイクルまで不良は発生しない。
As shown by the curve b, when the distance from the chip end to the resin end is set to 0 using a resin in which the filler is not mixed, although the reliability is somewhat lowered, 2500
No failure occurs until the cycle.

【0074】さらに、ビスフェノール型エポキシ樹脂を
用いて、従来の方法で製造した半導体装置を比較例(I
−1)とし、樹脂を配置せず製造した半導体装置を比較
例(I−2)とした。これらの比較例(I−1)および
(I−2)の半導体装置を同様の熱サイクル試験に供
し、得られた結果を、それぞれ、曲線cおよびdで示
す。
Further, a semiconductor device manufactured by a conventional method using a bisphenol type epoxy resin was compared with a comparative example (I
-1), and a semiconductor device manufactured without disposing a resin was defined as Comparative Example (I-2). The semiconductor devices of Comparative Examples (I-1) and (I-2) were subjected to the same thermal cycle test, and the obtained results are shown by curves c and d, respectively.

【0075】なお、比較例(I−1)の半導体装置にお
いては、チップ端から樹脂端部までの距離は5mmであ
った。曲線cに示すように、樹脂のサイズがチップサイ
ズより大きい場合には、1000サイクルまで不良が発
生しないものの、3000サイクルでは、ほぼ100%
が不良となり、樹脂を配置しない場合(曲線d)では2
サイクルで不良が発生し、10サイクル以上で100%
が不良となった。
In the semiconductor device of Comparative Example (I-1), the distance from the chip end to the resin end was 5 mm. As shown by the curve c, when the size of the resin is larger than the chip size, no defect occurs up to 1000 cycles, but almost 100% in 3000 cycles.
Is defective and no resin is arranged (curve d).
Failure occurs in the cycle, 100% after 10 cycles or more
Became bad.

【0076】以上の結果から、半導体チップと回路配線
基板との隙間に配置される樹脂の寸法を、チップサイズ
とほぼ等しくすることによって、信頼性が著しく向上す
ることがわかる。
From the above results, it can be seen that the reliability is significantly improved by making the size of the resin disposed in the gap between the semiconductor chip and the circuit wiring board substantially equal to the chip size.

【0077】上述の試験の結果について、3000サイ
クルでの累積不良率Nf50を、半導体チップを搭載する
基板における樹脂寸法と半導体チップ寸法との誤差に対
してプロットしたグラフを図10の曲線eに示す。封止
する樹脂が回路配線基板上で基板と接する寸法誤差の絶
対値が増加するのに伴って、累積不良率が増加するが、
±2μmの範囲内では不良率は増加せず、一定値を示す
ことが分かった。
FIG. 10 is a curve e in which the cumulative failure rate Nf 50 at 3000 cycles is plotted with respect to the error between the resin size and the semiconductor chip size on the substrate on which the semiconductor chip is mounted. Show. As the absolute value of the dimensional error in which the sealing resin contacts the substrate on the circuit wiring board increases, the cumulative defect rate increases,
It was found that the defect rate did not increase within the range of ± 2 μm, and showed a constant value.

【0078】さらに、半導体チップと回路配線基板が作
る隙間寸法Gを変更して、同様の試験を行ない、図10
中の曲線fおよびgで示す。なお、曲線fおよびgは、
それぞれ隙間寸法が20μmおよび100μmの結果で
ある。隙間寸法Gが大きいほど、不良発生率が減少し、
高い信頼性を示すことが分かった。また、G=50μm
の場合と同様に誤差範囲が特定の範囲内であれば、不良
率は一定値を示し、この範囲から外れると不良率が増加
する。
Further, the same test was performed by changing the gap size G formed between the semiconductor chip and the circuit wiring board, and FIG.
Shown by middle curves f and g. Note that curves f and g are
The results are obtained when the gap size is 20 μm and 100 μm, respectively. The larger the gap size G, the lower the defect occurrence rate,
It has been found to show high reliability. G = 50 μm
If the error range is within a specific range as in the case of (1), the defect rate indicates a constant value, and if the error rate is out of this range, the defect rate increases.

【0079】封止樹脂の接触角θを用いて、この不良率
が一定となる範囲を一般化した結果、各曲線が有する変
曲点が(±G/tanθ)と得られた。その結果、半導
体チップの端部から樹脂端部までの距離dを、(−G/
tanθ)以上(+G/tanθ)以下の範囲内に限定
することによって、信頼性は約4倍向上することがわか
った。さらに、半導体チップの4辺において端部寸法を
0とした場合には、温度サイクルを行った際の信頼性が
約6倍向上した。
As a result of using the contact angle θ of the sealing resin to generalize the range in which the defective rate is constant, the inflection point of each curve was obtained as (± G / tan θ). As a result, the distance d from the end of the semiconductor chip to the end of the resin is set to (−G /
It has been found that the reliability is improved about 4 times by limiting the range to a range of not less than (tan θ) and not more than (+ G / tan θ). Furthermore, when the end dimensions were set to 0 on the four sides of the semiconductor chip, the reliability during the temperature cycle was improved about six times.

【0080】以上に示した信頼性結果は、半導体チップ
と回路配線基板上の樹脂寸法の誤差が大きいほど回路配
線基板上における封止樹脂の接触角が大きくなることを
考慮すると封止樹脂端部に応力が集中しているためと考
えられる。
The reliability results shown above indicate that the larger the difference between the resin dimensions on the semiconductor chip and the circuit wiring board, the larger the contact angle of the sealing resin on the circuit wiring board becomes. It is considered that stress is concentrated on

【0081】なお、従来では、毛細管現象効果を有効に
発揮させ、封止に要する工程時間を短くするために、隙
間部分の体積に比較して多量の樹脂をポッティングして
いた。したがって、従来の半導体装置では、半導体チッ
プ周囲の広範囲にわたって樹脂が延在して配置されてお
り、例えば、“Flip−chip Encapsul
ation on Ceramic Substrat
e”Proceeding of 1994 Elec
tronic Components andTech
nology Conference”(p.175〜
181)に示されている。
Conventionally, a large amount of resin has been potted compared to the volume of the gap in order to effectively exert the capillary effect and shorten the process time required for sealing. Therefore, in the conventional semiconductor device, the resin extends over a wide area around the semiconductor chip and is disposed, for example, in “Flip-chip Encapsul”.
nation on Ceramic Substrat
e "Proceeding of 1994 Elec
Tronic Components and Tech
nology Conference ”(p. 175
181).

【0082】本実施例の半導体装置の製造に当たって
は、半導体チップと回路配線基板とがつくる隙間部分に
封止する樹脂粘度を低下させて、毛細管現象による封止
を行なうことができるため、注入速度を速くすることが
できた。
In the manufacture of the semiconductor device of this embodiment, the viscosity of the resin to be sealed in the gap formed between the semiconductor chip and the circuit wiring board can be reduced to perform the sealing by the capillary phenomenon. Could be faster.

【0083】具体的には、従来の2000cpの粘度を
有する樹脂を回路配線基板にポッティングした場合の注
入速度は10.0(mm/sec)であったが、700
cpの樹脂をポッティングした場合、注入速度は2.0
(mm/sec)となり、約5倍に向上した。なお、半
導体チップ周辺に延在する樹脂端部の寸法は、従来の樹
脂を用いた場合には約1mmであったのが、本実施例に
より4mmと増大した。しかしながら、本発明の半導体
装置においては、この樹脂端部は溶解除去されるので、
樹脂端部を従来以上に減少させることが可能となった。
More specifically, the injection speed when a conventional resin having a viscosity of 2000 cp was potted onto a circuit wiring board was 10.0 (mm / sec), but it was 700 (mm / sec).
When potting cp resin, the injection speed is 2.0
(Mm / sec), which is about 5 times higher. The dimension of the resin end extending around the semiconductor chip was about 1 mm when the conventional resin was used, but increased to 4 mm according to the present embodiment. However, in the semiconductor device of the present invention, since this resin end is dissolved and removed,
It has become possible to reduce the resin end more than before.

【0084】また、本実施例においては、半導体チップ
周囲の樹脂を溶解除去した後、チップと回路配線基板と
の隙間部分に配置される封止樹脂は、仮硬化状態である
ために、次のような利点を有する。すなわち、実装後の
半導体チップの検査結果が不良の場合でも、微小な力に
より半導体チップを取り外すことができる。封止樹脂が
熱硬化していた従来の半導体装置では、チップが不良が
発見されると、このチップと封止樹脂とを機械的に除去
しなければならなかったが、本実施例の半導体装置の場
合は、不良のチップを容易に除去してリペアすることが
できる。
In this embodiment, after the resin around the semiconductor chip is dissolved and removed, the sealing resin disposed in the gap between the chip and the circuit wiring board is in a temporarily cured state. It has such advantages. That is, even when the inspection result of the semiconductor chip after mounting is defective, the semiconductor chip can be removed with a small force. In a conventional semiconductor device in which a sealing resin is thermally cured, if a chip is found to be defective, the chip and the sealing resin have to be mechanically removed. In this case, the defective chip can be easily removed and repaired.

【0085】さらに、残った樹脂は光を照射することに
よって、溶液に可溶となるので、回路配線基板上に残留
した樹脂も容易に除去することができる。この場合に
は、封止樹脂が本硬化する前に、光ファイバーを用いて
半導体チップと回路配線基板間の樹脂に光を照射し、隙
間部分の樹脂を溶解除去することもできる。
Further, since the remaining resin becomes soluble in the solution by irradiating light, the resin remaining on the circuit wiring board can be easily removed. In this case, before the sealing resin is fully cured, the resin between the semiconductor chip and the circuit wiring board can be irradiated with light using an optical fiber to dissolve and remove the resin in the gap.

【0086】なお、半導体チップと回路配線基板との隙
間部分に充填する樹脂は、回路配線基板の最上層の材質
と同一の組成とすることが好ましい。すなわち、上述の
実施例のように、ガラスエポキシ樹脂基板上にエポキシ
ソルダーレジストを被覆した回路配線基板の場合には、
エポキシ樹脂を使用し、また、アルミナセラミック基板
上にポリイミド樹脂を最上層としている多層配線基板の
場合には、樹脂も光分解性ポリイミド樹脂を使用する。
このように回路配線基板の最上層樹脂と、封止樹脂とを
同一の組成にすることによって、信頼性が3倍向上す
る。
The resin to be filled in the gap between the semiconductor chip and the circuit wiring board preferably has the same composition as the material of the uppermost layer of the circuit wiring board. That is, in the case of a circuit wiring board in which an epoxy solder resist is coated on a glass epoxy resin substrate as in the above-described embodiment,
In the case of a multilayer wiring board using an epoxy resin and a polyimide resin as an uppermost layer on an alumina ceramic substrate, a photodegradable polyimide resin is used as the resin.
By making the uppermost layer resin of the circuit wiring board and the sealing resin have the same composition, the reliability is improved three times.

【0087】またさらに、半導体チップを極めて近接し
て実装した場合でも、図11に示す工程により、従来の
問題を回避することが可能となった。具体的には、10
mm×10mmの寸法を有する回路配線基板上に、従来
は16チップ搭載可能であった半導体チップを、本実施
例により、25チップまで搭載可能になり、実装密度は
約1.5倍が向上した。 (実施例II)図12に、第2の発明に係る半導体装置の
断面図を示し、図13にこの装置の平面図を示す。
Further, even when the semiconductor chips are mounted very close to each other, the conventional problem can be avoided by the process shown in FIG. Specifically, 10
According to the present embodiment, up to 25 chips can be mounted on a circuit wiring board having a dimension of mm × 10 mm, which has conventionally been possible to mount 16 chips, and the mounting density has been improved by about 1.5 times. . (Embodiment II) FIG. 12 is a sectional view of a semiconductor device according to the second invention, and FIG. 13 is a plan view of the device.

【0088】図12に示すように、本実施例の半導体装
置17においては、接続用端子21が形成された回路配
線基板19上に、バンプ電極20およびAlボンディン
グパッド23を介して半導体チップ18が実装されてい
る。半導体チップ18と回路配線基板19との間隙およ
び半導体チップ18の周囲には、樹脂22が配置されて
おり、チップの端部から樹脂の端部までの距離はdで表
わされている。なお、図12中、Hは、回路配線基板1
9のチップ搭載面から、半導体チップ18の上面までの
距離を表わし、Gは、半導体チップと回路配線基板との
隙間の寸法を表わす。
As shown in FIG. 12, in the semiconductor device 17 of this embodiment, the semiconductor chip 18 is mounted on the circuit wiring board 19 on which the connection terminals 21 are formed via the bump electrodes 20 and the Al bonding pads 23. Has been implemented. A resin 22 is disposed in a gap between the semiconductor chip 18 and the circuit wiring board 19 and around the semiconductor chip 18, and a distance from an end of the chip to an end of the resin is represented by d. In FIG. 12, H is the circuit wiring board 1
9 represents the distance from the chip mounting surface 9 to the upper surface of the semiconductor chip 18, and G represents the size of the gap between the semiconductor chip and the circuit wiring board.

【0089】また、半導体チップ18の隣接する2辺の
寸法は、図13に示されるようにL1 およびL2 で表わ
される。なお、チップの端部から樹脂の端部までの距離
はdは、任意の辺における平均値で表わされる。
The dimensions of two adjacent sides of the semiconductor chip 18 are represented by L 1 and L 2 as shown in FIG. The distance d from the end of the chip to the end of the resin is represented by an average value on an arbitrary side.

【0090】第2の発明の半導体装置は、例えば、以下
のような工程で製造することができる。図14および1
5に、製造方法の第1の例を表わす工程図を示す。
The semiconductor device according to the second invention can be manufactured, for example, by the following steps. Figures 14 and 1
FIG. 5 is a process chart showing a first example of the manufacturing method.

【0091】まず、図14(a)に示すような半導体チ
ップ18と、図14(b)に示すような回路配線基板1
9とを準備する。図14(a)に示すように、半導体チ
ップ17表面には、Alボンディングパッド23および
パッシベーション膜24が形成されており、さらに、A
lボンディングパッド23表面には、バリアメタル25
を介してバンプ電極20が形成されている。
First, the semiconductor chip 18 as shown in FIG. 14A and the circuit wiring board 1 as shown in FIG.
9 and are prepared. As shown in FIG. 14A, an Al bonding pad 23 and a passivation film 24 are formed on the surface of the semiconductor chip 17.
l On the surface of the bonding pad 23, a barrier metal 25
The bump electrode 20 is formed through the substrate.

【0092】半導体チップ18の表面のバンプ電極10
は、例えば、蒸着法または電気メッキ法を用いて形成す
ることができる。このバンプ電極の材質としては、一般
的には、はんだが用いられるが、これに限定されるもの
ではなく、例えば、はんだと比較して剛性を有するA
u,Cu等の金属を使用しても良い。
The bump electrode 10 on the surface of the semiconductor chip 18
Can be formed using, for example, an evaporation method or an electroplating method. As a material of the bump electrode, solder is generally used, but the material is not limited to this. For example, A
Metals such as u and Cu may be used.

【0093】なお、半導体チップのサイズ、バンプ電極
数、およびバンプピッチは、任意とすることができ、レ
イアウトもエリア化されたものであってもよく、何等限
定されるものではない。
The size of the semiconductor chip, the number of bump electrodes, and the bump pitch can be set arbitrarily, and the layout may be an area, and is not limited at all.

【0094】本実施例においては、例えば、10mm×
10mmに寸法の半導体チップにCu/Tiバリアメタ
ル25を形成することができる。また、バンプ20は、
例えば、直径100μm、高さ75μm±5μmの寸法
で、Pb/Sn=40/60合金により、半導体チップ
の周囲に添って256個配置することができる。
In this embodiment, for example, 10 mm ×
The Cu / Ti barrier metal 25 can be formed on a semiconductor chip having a size of 10 mm. Also, the bump 20
For example, 256 Pb / Sn = 40/60 alloys having a diameter of 100 μm and a height of 75 μm ± 5 μm can be arranged along the periphery of the semiconductor chip.

【0095】また、回路配線基板19の材質および構造
は、特に限定されるものではなく、例えば、積層ガラス
エポキシ基板等を使用することができる。以下、基板と
して、ガラスエポキシ基板上に、絶縁層と導体層とをビ
ルドアップさせた方式のプリント基板SLC(Surf
ace Laminar Circuit)基板を用い
て説明する。
The material and structure of the circuit wiring board 19 are not particularly limited. For example, a laminated glass epoxy board or the like can be used. Hereinafter, as a substrate, a printed circuit board SLC (Surf) of a system in which an insulating layer and a conductor layer are built up on a glass epoxy substrate
ace Laminar Circuit) substrate.

【0096】すなわち、図14(b)に示すように、回
路配線基板19には、半導体チップのバンプ電極に対す
る接続用端子部分21に110μmφの開孔が設けら
れ、端子材料としてのCuが露出しており、基板の端子
部分以外にはソルダレジスト25が被覆されている。
That is, as shown in FIG. 14B, an opening of 110 μmφ is provided in the connection terminal portion 21 for the bump electrode of the semiconductor chip on the circuit wiring board 19, and Cu as a terminal material is exposed. The solder resist 25 is coated on portions other than the terminal portions of the substrate.

【0097】このような構成の回路配線基板19の上
に、図14(c)に示すように、フリップチップボンダ
ーを用いて半導体チップ18を位置合わせし、バンプ電
極20と回路配線基板19の接続用端子21とを電気
的、機械的に接触させる。このとき、回路配線基板29
は、加熱機構を有するステージ27上に保持され、窒素
雰囲気中で、Pb/Sn=40/60の融点よりも高い
200℃に予備加熱されている。
As shown in FIG. 14C, the semiconductor chip 18 is positioned on the circuit wiring board 19 having such a configuration using a flip chip bonder, and the connection between the bump electrode 20 and the circuit wiring board 19 is performed. Terminal 21 for electrical and mechanical contact. At this time, the circuit wiring board 29
Is held on a stage 27 having a heating mechanism, and is preheated to 200 ° C. higher than the melting point of Pb / Sn = 40/60 in a nitrogen atmosphere.

【0098】さらに、半導体チップ18と回路配線基板
19とが接触された状態に保ち、半導体チップを保持す
るコレット28を、窒素雰囲気中で、前述のステージ2
7と同じ温度200℃に加熱する。これによって、ハン
ダを溶融させ、半導体チップ18と回路配線基板19の
電極とを電気的および機械的に仮接続させる。最後に、
窒素雰囲気中で250℃に加熱されたリフロー炉中に、
半導体チップ18を搭載した回路配線基板19を通過さ
せ、半導体チップと回路配線基板とを電気的および機械
的に接続する。
Further, the semiconductor chip 18 and the circuit wiring board 19 are kept in contact with each other, and the collet 28 holding the semiconductor chip is placed in the nitrogen atmosphere in the aforementioned stage 2.
Heat to the same temperature of 200 ° C. as in 7. As a result, the solder is melted, and the semiconductor chip 18 and the electrode of the circuit wiring board 19 are temporarily electrically and mechanically connected. Finally,
In a reflow furnace heated to 250 ° C. in a nitrogen atmosphere,
The semiconductor chip and the circuit wiring board are electrically and mechanically connected through the circuit wiring board 19 on which the semiconductor chip 18 is mounted.

【0099】このとき、はんだの表面張力によりセルフ
アライン効果が発生し、マウント時に発生した多少の位
置ずれは修正されるので、正確な位置にボンディングが
可能になる。
At this time, a self-alignment effect is generated due to the surface tension of the solder, and a slight displacement generated at the time of mounting is corrected, so that bonding can be performed at an accurate position.

【0100】以上の工程により、図15(a)に示すよ
うに、半導体チップ18を回路配線基板19にバンプ2
0により実装した構造が得られる。次いで、図15
(b)に示すように、半導体チップ17と回路配線基板
18とにより形成される隙間部分に、ディスペンサー2
9により熱硬化性樹脂を、例えば10mlの量でポッテ
ィングする。
Through the above steps, as shown in FIG. 15A, a semiconductor chip 18 is
0 provides a mounted structure. Then, FIG.
As shown in (b), the dispenser 2 is provided in a gap formed by the semiconductor chip 17 and the circuit wiring board 18.
9. Potting the thermosetting resin in an amount of, for example, 10 ml according to 9.

【0101】本実施例において、半導体チップと回路配
線基板との隙間部分に配置し得る樹脂としては、例え
ば、ビスフェノール系エポキシ等の熱硬化性樹脂が挙げ
られ、イミダゾール硬化触媒、酸無水物硬化剤、および
無機質充填剤と混合して使用することができる。
In this embodiment, examples of the resin that can be disposed in the gap between the semiconductor chip and the circuit wiring board include thermosetting resins such as bisphenol-based epoxy, and the like; an imidazole curing catalyst, an acid anhydride curing agent, and the like. , And inorganic fillers.

【0102】無機質充填剤としては、シリカ、石英、お
よび溶融シリカから選択された少なくとも1種を使用す
ることができ、この無機質充填剤の粒径は、半導体チッ
プと回路配線基板とがつくる隙間の寸法以下であること
が好ましい。例えば、最大粒径20〜60μm、平均粒
径7〜50μmのフィラを、樹脂に対して30〜75重
量%の割合で混合することが好ましい。
As the inorganic filler, at least one selected from silica, quartz, and fused silica can be used. The particle size of the inorganic filler is determined by the size of the gap between the semiconductor chip and the circuit wiring board. It is preferable that it is not more than the dimension. For example, it is preferable to mix a filler having a maximum particle size of 20 to 60 μm and an average particle size of 7 to 50 μm at a ratio of 30 to 75% by weight based on the resin.

【0103】次いで、80℃で4時間クリーンオーブン
中に保存して、配置された樹脂を硬化させる。以上の工
程を行なうことにより、図15(c)に示す第2の発明
の半導体装置が得られる。
Next, the resin is stored in a clean oven at 80 ° C. for 4 hours to cure the arranged resin. By performing the above steps, the semiconductor device of the second invention shown in FIG. 15C is obtained.

【0104】なお、本実施例における熱硬化性樹脂の配
置方法は、上述の例に限定されるものではなく、以下の
ようにして配置することもできる。例えば、図16
(a)および(b)に示すように、回路配線基板19お
よび半導体チップ18のいずれか一方のバンプ電極20
で囲まれる領域内に、予め樹脂22をポッティングして
もよい。続いて、前述と同様に半導体チップ18と回路
配線基板19とを電気的および機械的に接続することに
より、本実施例の半導体装置を得ることができる。
Note that the method of arranging the thermosetting resin in this embodiment is not limited to the above-described example, but may be arranged as follows. For example, FIG.
As shown in (a) and (b), the bump electrode 20 of one of the circuit wiring board 19 and the semiconductor chip 18
The resin 22 may be potted in advance in a region surrounded by. Subsequently, the semiconductor device of this embodiment can be obtained by electrically and mechanically connecting the semiconductor chip 18 and the circuit wiring board 19 in the same manner as described above.

【0105】また、図17(a)および(b)に示すよ
うに、回路配線基板19および半導体チップ18のいず
れか一方の、バンプ電極20で囲まれる領域とバンプ電
極で囲まれない領域とに、予め樹脂22をポッティング
してもよい。続いて、前述と同様に半導体チップ18と
回路配線基板19とを電気的および機械的に接続するこ
とにより、本実施例の半導体装置を得ることができる。
As shown in FIGS. 17A and 17B, one of the circuit wiring board 19 and the semiconductor chip 18 has a region surrounded by the bump electrode 20 and a region not surrounded by the bump electrode. Alternatively, the resin 22 may be potted in advance. Subsequently, the semiconductor device of this embodiment can be obtained by electrically and mechanically connecting the semiconductor chip 18 and the circuit wiring board 19 in the same manner as described above.

【0106】次に、具体例を示して第2の発明をより詳
細に説明する。上述の第1の製造方法を用いて、256
個のPb/Sn=40/60からなるバンプ電極3(直
径100μm、高さ75μm)が形成された半導体チッ
プ(10mm×10mm)を、SLC基板上にフリップ
チップ実装して、例(II−1)の半導体装置を得た。な
お、例(II−1)においては、ビスフェノール系エポキ
シ55重量%、イミダゾール硬化触媒3重量%、酸無水
物硬化剤2重量%、および石英フィラ(最大粒径35μ
m、平均粒径10μm)40重量%を混合して封止に用
いた。
Next, the second invention will be described in more detail with reference to specific examples. Using the first manufacturing method described above, 256
A semiconductor chip (10 mm × 10 mm) on which a plurality of bump electrodes 3 (diameter 100 μm, height 75 μm) made of Pb / Sn = 40/60 are formed by flip-chip mounting on an SLC substrate, as shown in Example II-1 ) Was obtained. In Example (II-1), 55% by weight of a bisphenol-based epoxy, 3% by weight of an imidazole curing catalyst, 2% by weight of an acid anhydride curing agent, and quartz filler (maximum particle diameter 35 μm)
m, average particle size 10 μm) and 40% by weight were mixed and used for sealing.

【0107】実装後の半導体チップと回路配線基板との
距離Gは50μmであり、回路配線基板の搭載面と、半
導体チップの上面との距離Hは675μmであった。こ
の基板の搭載面と、半導体チップの上面との距離Hは、
封止樹脂の最大高さに相当する。また、得られた半導体
装置における半導体チップ端部から樹脂端部までの距離
dは、2.5mmであった。
The distance G between the mounted semiconductor chip and the circuit wiring board was 50 μm, and the distance H between the mounting surface of the circuit wiring board and the upper surface of the semiconductor chip was 675 μm. The distance H between the mounting surface of this substrate and the upper surface of the semiconductor chip is:
This corresponds to the maximum height of the sealing resin. The distance d from the end of the semiconductor chip to the end of the resin in the obtained semiconductor device was 2.5 mm.

【0108】この半導体装置を、熱サイクル試験に供
し、256ピンの1箇所でも接続がオープンになった場
合を不良として、温度サイクルと累積不良率との関係を
調べ、得られた結果を図18に曲線hで示した。なお、
サンプル数は1000個とし、温度サイクルは条件は
(−55℃(30分)〜25℃(5分)〜125℃(3
0分)〜25℃(5分))で行った。
This semiconductor device was subjected to a thermal cycle test, and the relationship between the temperature cycle and the cumulative failure rate was examined with the case where the connection was opened at even one of the 256 pins as a failure. Is shown by curve h. In addition,
The number of samples is 1000, and the temperature cycle conditions are (−55 ° C. (30 minutes) to 25 ° C. (5 minutes) to 125 ° C. (3 minutes).
0 min) to 25 ° C (5 min)).

【0109】また、フィラの含有量を適宜変更する以外
は前述と同様の樹脂を用いて、例(II−2)〜(II−
4)の半導体装置を得て、前述と同様の熱サイクル試験
に供し、サイクル数と累積不良率との関係を図18中に
曲線i〜kで示す。
Further, using the same resin as described above except that the content of the filler was appropriately changed, Examples (II-2) to (II-
The semiconductor device of 4) was obtained and subjected to the same thermal cycle test as described above, and the relationship between the number of cycles and the cumulative failure rate is shown by curves i to k in FIG.

【0110】なお、例(II−2)〜(II−4)における
樹脂中のフィラ含有量と、半導体チップ端から樹脂端部
までの距離dは、以下のとおりである。 フィラ含有量(重量%) d(mm) 例(II−2) 曲線i 45 0.7 例(II−3) 曲線j 50 0.4 例(II−4) 曲線k 55 0.2 さらに、フィラ含有量が25重量%の樹脂を用いて製造
した半導体装置を比較例(II−1)とし、樹脂を配置せ
ずに製造した半導体装置を比較例(II−2)とした。こ
れらの比較例(II−1)および(II−2)の半導体装置
を同様の熱サイクル試験に供し、得られた結果をそれぞ
れ曲線lおよびmで示す。
The filler content in the resin and the distance d from the edge of the semiconductor chip to the edge of the resin in Examples (II-2) to (II-4) are as follows. Filler content (% by weight) d (mm) Example (II-2) Curve i 45 0.7 Example (II-3) Curve j 50 0.4 Example (II-4) Curve k 55 0.2 A semiconductor device manufactured using a resin having a content of 25% by weight was defined as Comparative Example (II-1), and a semiconductor device manufactured without disposing the resin was defined as Comparative Example (II-2). The semiconductor devices of Comparative Examples (II-1) and (II-2) were subjected to the same thermal cycle test, and the obtained results are shown by curves 1 and m, respectively.

【0111】なお、比較例(II−1)の半導体装置にお
いては、チップ端から樹脂端部までの距離は5mmであ
った。図18から、チップ端から樹脂端部までの距離が
小さくなるにしたがって、信頼性が向上することがわか
る。特に、端部寸法が0.4mmの場合には、2500
サイクルまで不良が発生せず、0.2mmの場合には、
3500サイクルまで不良が発生しない。
In the semiconductor device of Comparative Example (II-1), the distance from the chip end to the resin end was 5 mm. From FIG. 18, it can be seen that the reliability increases as the distance from the chip end to the resin end decreases. In particular, when the end dimension is 0.4 mm, 2500
If no failure occurs until the cycle and 0.2 mm,
No failure occurs up to 3500 cycles.

【0112】これに対して、端部寸法が5mmの場合
(曲線l)では、2000サイクルまでは不良が発生し
ないものの、3000サイクルでほぼ100%が不良と
なっている。なお、樹脂を配置しない場合(曲線m)で
は2サイクルで不良が発生し、10サイクル以上で10
0%が不良となった。
On the other hand, in the case where the end dimension is 5 mm (curve 1), although no failure occurs up to 2000 cycles, almost 100% failure occurs in 3000 cycles. In the case where no resin is arranged (curve m), failure occurs in two cycles, and 10
0% failed.

【0113】上述の試験の結果について、3000サイ
クルでの累積不良率Nf50を、半導体チップ周囲の端部
寸法dに対してプロットしたグラフを図19に示す。端
部寸法dが大きくなるにしたがって、累積不良率Nf50
は増加することがわかり、d=5mmを越えると100
%となる。一方、端部寸法がd=0.4mm近傍以下の
寸法範囲内では、信頼性寿命は良好な結果を示し、Nf
50=0%であった。
FIG. 19 is a graph in which the cumulative failure rate Nf 50 at 3000 cycles is plotted against the edge size d around the semiconductor chip with respect to the results of the above test. As the edge size d increases, the cumulative failure rate Nf 50
Increases when d exceeds 5 mm.
%. On the other hand, when the end dimension is within the dimension range of d = approximately 0.4 mm or less, the reliability life shows good results, and Nf
50 = 0%.

【0114】さらに、チップの縦横寸法(L1 およびL
2 )、隙間寸法(G)および封止樹脂の最大高さ(H)
を変化させて、半導体チップを回路配線基板に実装し、
熱サイクル試験に供して信頼性を評価した。その結果、
累積不良率Nf50が端部寸法dに依存し、累積不良率N
50が0%を越える端部寸法dの値は、これらのパラメ
ータを用いて、次のように表わされることがわかった。
Further, the vertical and horizontal dimensions of the chip (L 1 and L
2 ), gap size (G) and maximum height of sealing resin (H)
And mount the semiconductor chip on the circuit wiring board,
It was subjected to a heat cycle test to evaluate its reliability. as a result,
The cumulative failure rate Nf 50 depends on the end dimension d, and the cumulative failure rate Nf
The value of the end portion dimension d of f 50 exceeds 0%, by using these parameters were found to be expressed as follows.

【0115】d>L12 G/((L1 +L2 )H) すなわち、チップ周辺に形成される樹脂端部の寸法d
を、 0≦d≦L12 G/((L1 +L2 )H) とすることにより、信頼性は極めて向上することがわか
る。
D> L 1 L 2 G / ((L 1 + L 2 ) H) That is, the dimension d of the resin edge formed around the chip
It can be seen that the reliability is significantly improved by setting 0 ≦ d ≦ L 1 L 2 G / ((L 1 + L 2 ) H).

【0116】なお、本実施例により、注入速度を増加さ
せ得る最少の樹脂量の範囲がわかった。半導体チップと
回路配線基板とがつくる隙間体積の約1.5倍量の樹脂
量を、回路配線基板にポッティングした際には、注入速
度は10.0(mm/sec)であったが、樹脂量を隙
間寸法の約2倍とした場合には、注入速度は約2.0
(mm/sec)となった。樹脂量を隙間寸法の4倍に
した場合でも、注入速度は(2.0mm/sec)であ
った。したがって、隙間体積の約2倍量の樹脂を注入す
ることにより、注入速度を速くしつつ、最も少ない樹脂
量を注入できることがわかった。この場合には、半導体
チップ周囲に形成される樹脂の表面張力により、半導体
チップの4辺に均一に樹脂を形成することも可能となっ
た。
In this example, the minimum range of the amount of resin capable of increasing the injection speed was found. When potting an amount of resin about 1.5 times the gap volume created between the semiconductor chip and the circuit wiring board to the circuit wiring board, the injection rate was 10.0 (mm / sec). If the volume is about twice the gap size, the injection rate is about 2.0
(Mm / sec). The injection speed was (2.0 mm / sec) even when the resin amount was four times the gap size. Therefore, it was found that by injecting about twice as much resin as the gap volume, it is possible to inject the least amount of resin while increasing the injection speed. In this case, the resin can be uniformly formed on the four sides of the semiconductor chip due to the surface tension of the resin formed around the semiconductor chip.

【0117】また、本実施例において、半導体チップの
4辺の端部寸法が、その平均値の±10%の範囲内であ
る場合には、応力分散がほぼ均一に行なわれ、信頼性が
約4倍向上する。樹脂端部の寸法が、半導体チップ周囲
の4辺において寸法が等しい場合には、応力分散が半導
体チップ周囲においてより均一に行なわれるので、信頼
性は約6倍向上した。
Further, in this embodiment, when the end dimensions of the four sides of the semiconductor chip are within the range of ± 10% of the average value, the stress distribution is performed substantially uniformly, and the reliability is reduced. 4 times improvement. When the dimensions of the resin end portions are equal on the four sides around the semiconductor chip, the stress is distributed more uniformly around the semiconductor chip, so that the reliability is improved about six times.

【0118】さらに、樹脂の端部形状が回路配線基板に
対して凹形状の場合には、形状安定性に優れるので、端
部寸法dがより均一となる。このように半導体チップ周
囲の樹脂が凹形状を有する半導体装置と、チップ周囲の
樹脂が凸形状を有する半導体装置とを用いて温度サイク
ルによる信頼性試験を行なったところ、凹形状の樹脂の
方が、信頼性が約2倍程度向上した。
Further, when the shape of the end portion of the resin is concave with respect to the circuit wiring board, the shape stability is excellent, so that the end size d becomes more uniform. As described above, when a reliability test by a temperature cycle was performed using a semiconductor device in which the resin around the semiconductor chip has a concave shape and a semiconductor device in which the resin around the chip has a convex shape, the resin with the concave shape was better. And the reliability was improved about twice.

【0119】またさらに、樹脂の端部寸法dを所定の値
以下に限定しているので、実装密度を向上させることが
可能となった。具体的には、10mm×10mmの寸法
を有する回路配線基板上に搭載可能なチップ数は、従来
では16チップであったところを、本実施例により25
チップまで高めることができ、実装密度は約1.5倍向
上した。 (実施例 III)図20に、第3の発明に係る半導体装置
の断面図を示し、図21にこの装置の平面図を示す。
Further, since the end dimension d of the resin is limited to a predetermined value or less, the mounting density can be improved. Specifically, the number of chips that can be mounted on a circuit wiring board having a size of 10 mm × 10 mm is 25 chips according to the present embodiment, which was 16 chips in the past.
The chip density can be increased, and the mounting density has been improved about 1.5 times. (Embodiment III) FIG. 20 is a sectional view of a semiconductor device according to the third invention, and FIG. 21 is a plan view of the device.

【0120】図20に示すように、本実施例の半導体装
置31においては、接続用端子35が形成された回路配
線基板33上に、バンプ電極34およびAlボンディン
グパッド37を介して半導体チップ32が実装されてい
る。半導体チップ32と回路配線基板33との間隙およ
び半導体チップ32の周囲には、樹脂36が配置されて
おり、チップの端部から樹脂の端部までの距離はdで表
わされている。なお、図21中、Gは、半導体チップと
回路配線基板との隙間の寸法を表わす。
As shown in FIG. 20, in the semiconductor device 31 of this embodiment, the semiconductor chip 32 is formed on the circuit wiring board 33 on which the connection terminals 35 are formed, via the bump electrodes 34 and the Al bonding pads 37. Has been implemented. A resin 36 is disposed in the gap between the semiconductor chip 32 and the circuit wiring board 33 and around the semiconductor chip 32, and the distance from the end of the chip to the end of the resin is represented by d. In FIG. 21, G represents the size of the gap between the semiconductor chip and the circuit wiring board.

【0121】また、半導体チップ32の隣接する2辺の
寸法は、図21に示されるようにL1 およびL2 で表わ
され、チップの中心から最外周のバンプ電極の中心まで
の最大距離をL0 で表わす。すなわち、L0 は、半導体
チップの角部に存在するバンプ電極の中心からチップの
中心までの最大距離に相当する。
The dimensions of two adjacent sides of the semiconductor chip 32 are represented by L 1 and L 2 as shown in FIG. 21, and the maximum distance from the center of the chip to the center of the outermost bump electrode is determined. Expressed as L 0 . That is, L 0 corresponds to the maximum distance from the center of the bump electrode existing at the corner of the semiconductor chip to the center of the chip.

【0122】本実施例においては、前述の実施例IIと同
様の樹脂を、同様の方法で配置することができる。すな
わち、樹脂としては、例えば、ビスフェノール系エポキ
シ等の熱硬化性樹脂が挙げられ、イミダゾール硬化触
媒、酸無水物硬化剤、および無機質充填剤と混合して使
用することができる。特に、熱膨張係数が4.0×10
-5〜5.0×10-6(/℃)の樹脂を使用することが好
ましい。
In this embodiment, the same resin as in the above-mentioned embodiment II can be arranged in the same manner. That is, examples of the resin include a thermosetting resin such as a bisphenol-based epoxy, which can be used in combination with an imidazole curing catalyst, an acid anhydride curing agent, and an inorganic filler. In particular, the coefficient of thermal expansion is 4.0 × 10
It is preferable to use a resin of -5 to 5.0 × 10 -6 (/ ° C.).

【0123】この無機質充填剤としては、シリカ、石
英、および溶融シリカから選択された少なくとも1種を
使用することができ、この無機質充填剤の粒径は、半導
体チップと回路配線基板との最短距離G以下であること
が好ましい。例えば、最大粒径20〜60μm、平均粒
径7〜50μmのフィラを、樹脂に対して45〜75重
量%の割合で混合することが好ましい。
As the inorganic filler, at least one selected from silica, quartz, and fused silica can be used, and the particle diameter of the inorganic filler is the shortest distance between the semiconductor chip and the circuit wiring board. It is preferably G or less. For example, a filler having a maximum particle size of 20 to 60 μm and an average particle size of 7 to 50 μm is preferably mixed at a ratio of 45 to 75% by weight based on the resin.

【0124】第3の発明の半導体装置は、前述の実施例
IIにおいて説明したような、図14および図15の工程
にしたがって製造することができる。また、樹脂のポッ
ティングに当たっては、図22(a)に示すように、半
導体チップ32の1つの辺の周囲のみに樹脂36を配置
したり、図22(b)に示すように、半導体チップの隣
接する2辺の周囲にするL字型にディスペンス配置する
こともできる。
The semiconductor device according to the third aspect of the present invention is similar to the above-described embodiment.
It can be manufactured according to the steps of FIGS. 14 and 15 as described in II. In potting the resin, the resin 36 is disposed only around one side of the semiconductor chip 32, as shown in FIG. 22A, or adjacent to the semiconductor chip, as shown in FIG. It can also be dispensed and arranged in an L-shape around two sides to be formed.

【0125】次に、具体例を示して第3の発明をより詳
細に説明する。図22(a)に示すディスペンス配置方
法を用いて、256個のPb/Sn=40/60からな
るバンプ電極34(直径100μm、高さ75μm)が
形成された半導体チップ(10mm×10mm)を、S
LC基板上にフリップチップ実装して例( III−1)の
半導体装置を得た。なお、用いた樹脂は、ビスフェノー
ル系エポキシ55重量%、イミダゾール硬化触媒3重量
%、酸無水物硬化剤2重量%、および石英フィラ(最大
粒径35μm、平均粒径10μm)45重量%を混合し
たものであり、その粘度は、50cps(25℃)であ
った。
Next, the third invention will be described in more detail with reference to specific examples. A semiconductor chip (10 mm × 10 mm) having 256 bump electrodes 34 (diameter 100 μm, height 75 μm) formed of 256 Pb / Sn = 40/60 was formed by using the dispensing arrangement method shown in FIG. S
The semiconductor device of Example (III-1) was obtained by flip-chip mounting on an LC substrate. The resin used was a mixture of 55% by weight of a bisphenol epoxy, 3% by weight of an imidazole curing catalyst, 2% by weight of an acid anhydride curing agent, and 45% by weight of quartz filler (maximum particle diameter 35 μm, average particle diameter 10 μm). And its viscosity was 50 cps (25 ° C.).

【0126】実装後の半導体チップと回路配線基板との
距離Gは50μmであり、半導体チップの中心からバン
プ電極までの最大距離L0 は、13.43mmであっ
た。なお、バンプ電極の中心が、半導体チップの端部か
ら500μm内側となるように形成されている。また、
硬化後の樹脂の剪断弾性率、および熱膨張係数は、それ
ぞれ、510kg/mm2 および23×10-6(/℃)
であった。
The distance G between the mounted semiconductor chip and the circuit wiring board was 50 μm, and the maximum distance L 0 from the center of the semiconductor chip to the bump electrode was 13.43 mm. The bump electrode is formed such that the center of the bump electrode is 500 μm inside from the end of the semiconductor chip. Also,
The shear modulus and thermal expansion coefficient of the cured resin were 510 kg / mm 2 and 23 × 10 −6 (/ ° C.), respectively.
Met.

【0127】さらに、樹脂の分子量または含有フィラ量
を変化させることによって剪断弾性率を変化させた樹脂
を用いて、前述と同様にして半導体チップ(10mm×
10mm)を回路配線基板に実装して半導体装置を得
た。得られた半導体装置を熱サイクル試験に供し、硬化
後の樹脂の剪断弾性率と、疲労寿命サイクル数とをプロ
ットして、図23のグラフ曲線nで示した。なお、サン
プル数は1000個とし、温度サイクルは条件は(−5
5℃(30分)〜25℃(5分)〜125℃(30分)
〜25℃(5分))で行った。
Further, using a resin in which the shear modulus was changed by changing the molecular weight of the resin or the amount of filler contained therein, a semiconductor chip (10 mm × 10 mm × 10 mm) was formed in the same manner as described above.
10 mm) was mounted on a circuit wiring board to obtain a semiconductor device. The obtained semiconductor device was subjected to a heat cycle test, and the shear modulus of the cured resin and the number of fatigue life cycles were plotted, and the result was shown by a graph curve n in FIG. The number of samples was 1000, and the temperature cycle condition was (−5
5 ° C (30 minutes)-25 ° C (5 minutes)-125 ° C (30 minutes)
2525 ° C. (5 minutes)).

【0128】さらに、チップの寸法を変化させる以外
は、前述と同様にして種々の樹脂を用いて半導体チップ
を回路配線基板に実装して半導体装置を得、同様の熱サ
イクル試験を行なった。硬化後の樹脂の剪断弾性率を疲
労寿命サイクル数に対してプロットし、曲線oおよびp
で示した。なお曲線oおよびpの条件は、次のとおりで
ある。
Further, a semiconductor chip was mounted on a circuit wiring board using various resins in the same manner as described above, except that the dimensions of the chip were changed, to obtain a semiconductor device, and a similar thermal cycle test was performed. The shear modulus of the cured resin was plotted against the number of fatigue life cycles and curves o and p
Indicated by The conditions of the curves o and p are as follows.

【0129】 チップサイズ L0 曲線o 5mm×5mm 6.36mm 曲線p 10mm×10mm 27.58mm 図23に示すように、半導体チップサイズが大きくなる
ほど、信頼性寿命が低下する傾向を示す。また、いずれ
のサイズの半導体チップを実装した場合でも、剪断弾性
率がある特定の値となると、疲労寿命サイクル数が飽和
する傾向にあることがわかる。この疲労寿命サイクル数
が飽和する変曲点を、半導体チップ中心から最大距離を
有するバンプ電極までの距離L0 を用いて一般化した結
果、 E=0.5×1012×L0 (Pa) と得られた。
Chip Size L 0 Curve o 5 mm × 5 mm 6.36 mm Curve p 10 mm × 10 mm 27.58 mm As shown in FIG. 23, as the semiconductor chip size increases, the reliability life tends to decrease. Further, it can be seen that the fatigue life cycle number tends to be saturated when the shear modulus reaches a certain value, regardless of the size of the semiconductor chip mounted. As a result of generalizing the inflection point at which the fatigue life cycle number saturates using the distance L 0 from the center of the semiconductor chip to the bump electrode having the maximum distance, E = 0.5 × 10 12 × L 0 (Pa) And obtained.

【0130】すなわち、半導体チップと回路配線基板と
の隙間部分に封止する樹脂の剪断弾性率E(Pa)は、 E≧0.5×1012×L0 (Pa) の関係である場合に、半導体装置の信頼性寿命を向上さ
せることができる。
That is, when the shear modulus E (Pa) of the resin sealed in the gap between the semiconductor chip and the circuit wiring board is such that E ≧ 0.5 × 10 12 × L 0 (Pa). In addition, the reliability life of the semiconductor device can be improved.

【0131】図24には、有限要素法を用いて最適な樹
脂の剪断弾性率を求めた結果を示す。なお、半導体チッ
プと回路配線基板との隙間Gを変化させる以外は、同様
にして行なった結果であり、直線q、rおよびsは、そ
れぞれG=25μm、G=50μm、およびG=100
μmである。
FIG. 24 shows the result of obtaining the optimum shear modulus of the resin using the finite element method. The results were obtained in the same manner except that the gap G between the semiconductor chip and the circuit wiring board was changed. The straight lines q, r, and s were G = 25 μm, G = 50 μm, and G = 100, respectively.
μm.

【0132】この計算では、L0 =4.2mm、熱膨張
係数39×10-6(/℃)、温度条件は155〜−65
℃で行なった。それぞれの寸法における発生変位ΔL0
を以下にまとめる。
In this calculation, L 0 = 4.2 mm, the coefficient of thermal expansion is 39 × 10 −6 (/ ° C.), and the temperature condition is 155 to −65.
C. was performed. Generated displacement ΔL 0 in each dimension
Are summarized below.

【0133】 ΔL0 =κ1 /E、ΔL0 =κ20 として、ΔL0
全て剪断歪γになると仮定すると、相当歪ε≦1.5%
の条件において、Nf50は、3000サイクルになる。
ここで、κ1 およびκ2 は、定数である。したがって、
相当歪ε≦1.5%とするために各条件で必要とされる
剪断弾性率は、以下のようにまとめられる。
[0133] If ΔL 0 = κ 1 / E and ΔL 0 = κ 2 L 0, assuming that ΔL 0 is all shear strain γ, equivalent strain ε ≦ 1.5%
Under the conditions described above, Nf 50 is 3000 cycles.
Here, kappa 1 and kappa 2 are constants. Therefore,
The shear modulus required under each condition to satisfy the equivalent strain ε ≦ 1.5% is summarized as follows.

【0134】 G(μm) 剪断弾性率 25 E≧1.6×1012×L0 50 E≧1.2×1012×L0 100 E≧1.0×1012×L0 以上の計算から、封止樹脂の最適な剪断弾性率は、半導
体チップと回路配線基板との隙間寸法Gに依存し、隙間
寸法Gが極めて小さい場合には、剪断弾性率を大きくす
る必要があることがわかった。具体的には、L0 に対し
て、25/G〜100/Gの補正が必要であり、また、
このときε≦1.5%となる熱膨張係数は、5.0×1
-5〜4.0×10-6(/℃)であった。
G (μm) Shear modulus 25 E ≧ 1.6 × 10 12 × L 0 50 E ≧ 1.2 × 10 12 × L 0 100 E ≧ 1.0 × 10 12 × L 0 It has been found that the optimum shear modulus of the sealing resin depends on the gap dimension G between the semiconductor chip and the circuit wiring board, and it is necessary to increase the shear modulus when the gap dimension G is extremely small. . Specifically, a correction of 25 / G to 100 / G is required for L 0 , and
At this time, the coefficient of thermal expansion satisfying ε ≦ 1.5% is 5.0 × 1
0 -5 to 4.0 × 10 -6 (/ ° C.).

【0135】図25には、種々のサイズの半導体チップ
について、チップと回路配線基板との隙間に封止する樹
脂の粘度と、封止に要する時間との関係をプロットした
グラフを示す。曲線t,uおよびvは、それぞれ、チッ
プサイズ5mm×5mm,10mm×10mmおよび2
0mm×20mmについての結果である。なお、封止に
要する時間は、封止樹脂を半導体チップの一辺にポッテ
ィングしてから半導体チップ周囲にまで均一に樹脂が形
成されるまでの時間とした。
FIG. 25 is a graph plotting the relationship between the viscosity of the resin to be sealed in the gap between the chip and the circuit wiring board and the time required for the sealing for semiconductor chips of various sizes. Curves t, u and v are the chip sizes 5 mm × 5 mm, 10 mm × 10 mm and 2 respectively.
This is the result for 0 mm × 20 mm. Note that the time required for the sealing was a time from when the sealing resin was potted to one side of the semiconductor chip until the resin was uniformly formed around the semiconductor chip.

【0136】図25から明らかなように、20mm×2
0mmの半導体チップ(曲線v)、10mm×10mm
の半導体チップ(曲線u)、5mm×5mmの半導体チ
ップ(曲線t)と、チップサイズが小さくなるにしたが
って、封止に要する時間が短くなる。また、いずれのサ
イズのチップについても、樹脂粘度がある特定の値以下
となると、封止に必要な時間は変化せず、ほぼ一定値を
示している。これは主に、半導体チップと回路配線基板
との隙間を樹脂が進行する速度よりも、半導体チップ周
囲に樹脂が形成される時間によって封止時間が律速さ
れ、半導体チップ周囲に均一に樹脂形成される時間によ
って封止時間が決まっているためと考えられる。
As is clear from FIG. 25, 20 mm × 2
0 mm semiconductor chip (curve v), 10 mm × 10 mm
As the semiconductor chip (curve u) and the semiconductor chip of 5 mm × 5 mm (curve t) become smaller, the time required for sealing becomes shorter. Further, for any size chip, when the resin viscosity becomes equal to or less than a specific value, the time required for sealing does not change and shows a substantially constant value. This is mainly because the sealing time is determined by the time when the resin is formed around the semiconductor chip rather than the speed at which the resin advances in the gap between the semiconductor chip and the circuit wiring board, and the resin is uniformly formed around the semiconductor chip. It is considered that the sealing time is determined by the time.

【0137】そこで、封止時間が一定となる粘度を、半
導体チップのチップサイズLmax を用いて一般化した結
果、ρ≦0.05/Lmax となることがわかった。な
お、Lmax は、チップの2辺L1 およびL2 の長辺の寸
法である。しかしながら、封止樹脂の粘度が極めて低い
場合には、チップサイズの1/2の寸法で半導体チップ
周囲に広範囲にわたって樹脂が形成されるので、樹脂の
粘度は、少なくとも(0.005/Lmax )とする必要
がある。
[0137] Therefore, the viscosity sealing time is constant, generalized results using a chip size L max of the semiconductor chip, was found to be ρ ≦ 0.05 / L max. Incidentally, L max is the dimension of two sides the long side of the L 1 and L 2 of the chip. However, when the viscosity of the sealing resin is extremely low, the resin is formed over a wide area around the semiconductor chip with a half size of the chip size, so that the viscosity of the resin is at least (0.005 / L max ). It is necessary to

【0138】さらに、半導体チップの長辺寸法と、隙間
を封止する樹脂の必要な粘度との関係を、図26のグラ
フに示す。なお、図26においては、封止速度を1.0
(mm/sec)として計算した。ここで、樹脂の粘度
ρ、樹脂の濡れ力N、隙間寸法G、および封止時間tを
用いると、注入距離lは、 l=(NG/3ρt)1/2 と表わされるため、N=0.05(N/m)、G=50
μm、注入速度l/t=1.0(mm/sec)とする
と、ρ=0.05/l(Pa・s)となり、上述の実験
結果とほぼ同様の結果を示すことがわかった。
FIG. 26 is a graph showing the relationship between the long side dimension of the semiconductor chip and the required viscosity of the resin for sealing the gap. In FIG. 26, the sealing speed is set to 1.0.
(Mm / sec). Here, when the viscosity ρ of the resin, the wetting force N of the resin, the gap size G, and the sealing time t are used, the injection distance l is expressed as l = (NG / 3ρt) 1/2 , so that N = 0 .05 (N / m), G = 50
When μm and the injection speed 1 / t = 1.0 (mm / sec), ρ = 0.05 / l (Pa · s), which is almost the same as the experimental result described above.

【0139】これらの結果から、本実施例の半導体装置
の信頼性は、従来のものと比較して十分であり、しか
も、短時間で封止することができることが確認された。
なお、従来では、毛細管現象効果を有効に発揮させ、封
止に必要とする工程時間を短くするために、隙間部分の
体積に比較して多量の樹脂をポッティングしていた。し
たがって、従来の半導体装置では、半導体チップ周囲の
広範囲にわたって樹脂が延在して配置されており、例え
ば、“Flip−chip Encapsulatio
n on Ceramic Substrate”Pr
oceeding of 1994 Electron
ic Components and Technol
ogy Conference”(p.175〜18
1)には、10〜20kcpsの高い粘度を有する樹脂
を使用することが示されている。
From these results, it was confirmed that the reliability of the semiconductor device of this example was sufficient as compared with the conventional device, and that the semiconductor device could be sealed in a short time.
Heretofore, in order to effectively exert the capillary effect and shorten the process time required for sealing, a large amount of resin has been potted compared to the volume of the gap. Therefore, in the conventional semiconductor device, the resin is disposed to extend over a wide area around the semiconductor chip. For example, “Flip-chip Encapsulatio”
non Ceramic Substrate "Pr
received of 1994 Electron
ic Components and Technology
ogy Conference "(pp. 175-18)
1) discloses that a resin having a high viscosity of 10 to 20 kcps is used.

【0140】本実施例の半導体装置の製造に当たって
は、粘度の低い樹脂を、その樹脂量を、半導体チップと
回路配線基板とがつくる隙間の体積の約2倍の量で使用
している。この量は、注入速度を増加させ得る最小の樹
脂量であるので、半導体チップの周囲に形成される樹脂
量を減少させることができた。
In manufacturing the semiconductor device of this embodiment, a low-viscosity resin is used in an amount twice as large as the volume of the gap formed between the semiconductor chip and the circuit wiring board. Since this amount is the minimum amount of resin that can increase the injection speed, the amount of resin formed around the semiconductor chip can be reduced.

【0141】具体的には、半導体チップと回路配線基板
とがつくる隙間体積の約1.5倍量の樹脂量を、回路配
線基板にポッティングした際には、注入速度は10.0
(mm/sec)であったが、樹脂量を隙間寸法の約2
倍とした場合には、注入速度は約1.0(mm/se
c)となった。樹脂量を隙間寸法の4倍にした場合で
も、注入速度は(2.0mm/sec)であった。した
がって、隙間体積の約2倍量の樹脂を注入することによ
り、注入速度を速くしつつ、最も少ない樹脂量を注入で
きることがわかった。この場合には、半導体チップ周囲
に形成される樹脂の表面張力により、半導体チップの4
辺に選択的に樹脂を形成することも可能となった。
Specifically, when a resin amount of about 1.5 times the gap volume created between the semiconductor chip and the circuit wiring board is potted on the circuit wiring board, the injection speed is 10.0.
(Mm / sec), but the amount of resin was about 2
When it is doubled, the injection speed is about 1.0 (mm / sec).
c). The injection speed was (2.0 mm / sec) even when the resin amount was four times the gap size. Therefore, it was found that by injecting about twice as much resin as the gap volume, it is possible to inject the least amount of resin while increasing the injection speed. In this case, the surface tension of the resin formed around the semiconductor chip causes the semiconductor chip 4
It has also become possible to selectively form a resin on the side.

【0142】また、本実施例においては、封止樹脂の剪
断弾性率を限定しているので、温度サイクルによる樹脂
の剪断歪みを低減することができ、さらに、樹脂の熱膨
張係数を特定の範囲に限定することによって、樹脂の機
械的特性を向上させることができる。また、チップサイ
ズを考慮して、樹脂の粘度を特定の範囲内に限定するこ
とにより、サイズの大きな半導体チップに対しても、従
来より短時間で樹脂封止を行なうことが可能となった。
In this embodiment, since the shear modulus of the sealing resin is limited, the shear strain of the resin due to temperature cycling can be reduced, and the coefficient of thermal expansion of the resin can be reduced to a specific range. By limiting to, the mechanical properties of the resin can be improved. In addition, by limiting the viscosity of the resin to a specific range in consideration of the chip size, resin sealing can be performed even on a large-sized semiconductor chip in a shorter time than before.

【0143】このように特定の範囲内の物性を有する樹
脂を用いることによって、半導体チップの周囲に形成さ
れる樹脂の寸法を均一にできるので、温度サイクルを行
なった際の信頼性が約6倍向上した。
By using a resin having physical properties in a specific range as described above, the size of the resin formed around the semiconductor chip can be made uniform, so that the reliability upon temperature cycling is about six times. Improved.

【0144】さらに、樹脂の端部形状が回路配線基板に
対して凹形状の場合には、形状安定性に優れるので、端
部寸法dがより均一となる。このように半導体チップ周
囲の樹脂が凹形状を有する半導体装置と、チップ周囲の
樹脂が凸形状を有する半導体装置とを用いて温度サイク
ルによる信頼性試験を行なったところ、凹形状の樹脂の
方が、信頼性が約2倍程度向上した。
Further, when the edge of the resin is concave with respect to the circuit wiring board, the edge dimension d becomes more uniform since the shape stability is excellent. As described above, when a reliability test by a temperature cycle was performed using a semiconductor device in which the resin around the semiconductor chip has a concave shape and a semiconductor device in which the resin around the chip has a convex shape, the resin with the concave shape was better. And the reliability was improved about twice.

【0145】なお、本実施例において用いられる樹脂中
のフィラの含有量は、45〜55重量%としても、十分
な効果が得られることがわかった。またさらに、樹脂の
端部寸法dを所定の値以下に限定しているので、実装密
度を向上させることが可能となった。具体的には、10
mm×10mmの寸法を有する回路配線基板上に搭載可
能なチップ数は、従来では16チップであったところ
を、本実施例により25チップまで高めることができ、
実装密度は約1.5倍向上した。
It was found that a sufficient effect could be obtained even if the content of filler in the resin used in this example was 45 to 55% by weight. Further, since the end dimension d of the resin is limited to a predetermined value or less, the mounting density can be improved. Specifically, 10
According to the present embodiment, the number of chips that can be mounted on a circuit wiring board having a dimension of mm × 10 mm can be increased from 25 chips to 16 chips.
The mounting density has improved about 1.5 times.

【0146】[0146]

【発明の効果】以上詳述したように、本発明によれば、
樹脂端部の寸法および樹脂の剪断弾性率等を、半導体素
子の種々の寸法を考慮して限定している。このため、半
導体素子と回路配線基板とのバンプ接続部分に発生する
応力歪みを低減し、信頼性寿命を著しく向上させた半導
体装置を得ることができる。しかも、半導体素子を回路
配線基板上に高密度で実装することが可能となった。か
かる半導体装置は、種々の機器に適用可能であり、その
工業的価値は絶大である。
As described in detail above, according to the present invention,
The dimensions of the resin end and the shear modulus of the resin are limited in consideration of various dimensions of the semiconductor element. For this reason, it is possible to obtain a semiconductor device in which the stress distortion generated at the bump connection portion between the semiconductor element and the circuit wiring board is reduced, and the reliability life is remarkably improved. Moreover, it has become possible to mount the semiconductor element on the circuit wiring board at a high density. Such a semiconductor device is applicable to various devices, and its industrial value is enormous.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施例の半導体装置を示す断面
図。
FIG. 1 is a sectional view showing a semiconductor device according to a first embodiment of the present invention.

【図2】本発明に第1の実施例の半導体装置の示す平面
図。
FIG. 2 is a plan view showing the semiconductor device according to the first embodiment of the present invention.

【図3】第1の発明の半導体装置の製造工程の一例を示
す断面図。
FIG. 3 is a sectional view showing an example of a manufacturing process of the semiconductor device of the first invention.

【図4】第1の発明の半導体装置の製造工程の一例を示
す断面図。
FIG. 4 is a sectional view showing an example of a manufacturing process of the semiconductor device of the first invention.

【図5】第1の発明の半導体装置の製造工程の他の例を
示す断面図。
FIG. 5 is a sectional view showing another example of the manufacturing process of the semiconductor device of the first invention;

【図6】第1の発明の半導体装置の製造工程の他の例を
示す断面図。
FIG. 6 is a sectional view showing another example of the manufacturing process of the semiconductor device according to the first invention;

【図7】第1の発明の半導体装置の製造工程の他の例を
示す断面図。
FIG. 7 is a sectional view showing another example of the manufacturing process of the semiconductor device of the first invention;

【図8】第1の発明の半導体装置の製造工程の他の例を
示す断面図。
FIG. 8 is a sectional view showing another example of the manufacturing process of the semiconductor device of the first invention.

【図9】サイクル数と不良発生率との関係を示すグラフ
図。
FIG. 9 is a graph showing the relationship between the number of cycles and the defect occurrence rate.

【図10】半導体チップの寸法誤差と不良発生率との関
係を示すグラフ図。
FIG. 10 is a graph showing a relationship between a dimensional error of the semiconductor chip and a defect occurrence rate.

【図11】第1の発明の半導体装置の製造工程の他の例
を示す断面図。
FIG. 11 is a sectional view showing another example of the manufacturing process of the semiconductor device according to the first invention;

【図12】第2の発明の半導体装置の一例を示す断面
図。
FIG. 12 is a cross-sectional view illustrating an example of a semiconductor device of the second invention.

【図13】第2の発明の半導体装置の一例を示す平面
図。
FIG. 13 is a plan view illustrating an example of a semiconductor device of the second invention.

【図14】第2の発明の半導体装置の製造工程の一例を
示す断面図。
FIG. 14 is a sectional view showing an example of a manufacturing process of the semiconductor device of the second invention.

【図15】第2の発明の半導体装置の製造工程の一例を
示す断面図。
FIG. 15 is a sectional view showing an example of the manufacturing process of the semiconductor device according to the second invention;

【図16】第2の発明の半導体装置の製造工程の他の例
を示す断面図。
FIG. 16 is a sectional view showing another example of the manufacturing process of the semiconductor device according to the second invention;

【図17】第2の発明の半導体装置の製造工程の他の例
を示す断面図。
FIG. 17 is a sectional view showing another example of the manufacturing process of the semiconductor device according to the second invention;

【図18】サイクル数と不良発生率との関係を示すグラ
フ図。
FIG. 18 is a graph showing the relationship between the number of cycles and the defect occurrence rate.

【図19】端部寸法と不良発生率との関係を示すグラフ
図。
FIG. 19 is a graph showing a relationship between an edge size and a defect occurrence rate.

【図20】第3の発明の半導体装置の一例を示す断面
図。
FIG. 20 is a cross-sectional view illustrating an example of the semiconductor device of the third invention.

【図21】第3の発明の半導体装置の一例を示す平面
図。
FIG. 21 is a plan view showing an example of a semiconductor device of the third invention.

【図22】第3の発明の半導体装置の製造工程の一例を
示す平面図。
FIG. 22 is a plan view showing an example of the manufacturing process of the semiconductor device according to the third invention.

【図23】硬化後の樹脂の剪断弾性率と疲労寿命サイク
ル数との関係を示すグラフ図。
FIG. 23 is a graph showing the relationship between the shear modulus of the cured resin and the number of fatigue life cycles.

【図24】半導体チップの中心から最大距離にあるバン
プ電極中心までの距離と、剪断弾性率との関係を示すグ
ラフ図。
FIG. 24 is a graph showing the relationship between the distance from the center of the semiconductor chip to the center of the bump electrode at the maximum distance and the shear modulus.

【図25】樹脂の粘度と封止時間との関係を示すグラフ
図。
FIG. 25 is a graph showing the relationship between the viscosity of the resin and the sealing time.

【図26】半導体チップの長辺寸法と樹脂の粘度との関
係を示すグラフ図。
FIG. 26 is a graph showing the relationship between the long side dimension of the semiconductor chip and the viscosity of the resin.

【図27】従来の半導体装置を示す断面図。FIG. 27 is a cross-sectional view illustrating a conventional semiconductor device.

【図28】従来の半導体装置を示す断面図。FIG. 28 is a cross-sectional view illustrating a conventional semiconductor device.

【符号の説明】[Explanation of symbols]

1…半導体チップ,2…回路配線基板,3…バンプ電
極,4…接続用端子 5…封止樹脂,6…Alボンディングパッド,7…パッ
シベーション膜 8…バリアメタル,9…ソルダーレジスト,10…半導
体装置 12…ステージ,13…コレット,14…ディスペンサ
ー,15…露光境界 17…半導体装置,18…半導体チップ,19…回路配
線基板 20…バンプ電極,21…接続用端子,22…封止樹脂 23…Alボンディングパッド,24…パッシベーショ
ン膜 25…バリアメタル,26…ソルダーレジスト,27…
ステージ 28…コレット,29…ディスペンサー,31…半導体
装置 32…半導体チップ,33…回路配線基板,34…バン
プ電極 35…接続用端子,36…封止樹脂,37…Alボンデ
ィングパッド 38…パッシベーション膜,39…バリアメタル,40
…ソルダーレジスト。 50…半導体装置,51…回路配線基板,52…半導体
チップ 53…バンプ電極,54…接続用端子,55…Alボン
ディングパッド 56…半導体装置,57…封止樹脂,58…半導体装
置,59…間隙部分 60…半導体装置,61…半導体装置,62…ソルダー
レジスト。
DESCRIPTION OF SYMBOLS 1 ... Semiconductor chip, 2 ... Circuit wiring board, 3 ... Bump electrode, 4 ... Connection terminal 5 ... Sealing resin, 6 ... Al bonding pad, 7 ... Passivation film 8 ... Barrier metal, 9 ... Solder resist, 10 ... Semiconductor Apparatus 12 ... Stage, 13 ... Collet, 14 ... Dispenser, 15 ... Exposure boundary 17 ... Semiconductor device, 18 ... Semiconductor chip, 19 ... Circuit wiring board 20 ... Bump electrode, 21 ... Connection terminal, 22 ... Sealing resin 23 ... Al bonding pad, 24 ... passivation film 25 ... barrier metal, 26 ... solder resist, 27 ...
Stage 28: Collet, 29: Dispenser, 31: Semiconductor device 32: Semiconductor chip, 33: Circuit wiring board, 34: Bump electrode 35: Connection terminal, 36: Sealing resin, 37: Al bonding pad 38: Passivation film, 39 ... Barrier metal, 40
... Solder resist. 50 semiconductor device, 51 circuit wiring board, 52 semiconductor chip 53 bump electrode, 54 connection terminal, 55 Al bonding pad 56 semiconductor device, 57 sealing resin, 58 semiconductor device, 59 gap Part 60: semiconductor device, 61: semiconductor device, 62: solder resist.

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平7−66326(JP,A) 特開 平5−206326(JP,A) 実開 平4−88037(JP,U) (58)調査した分野(Int.Cl.7,DB名) H01L 23/28 - 23/31 H01L 21/60 311 ────────────────────────────────────────────────── ─── Continuation of the front page (56) References JP-A-7-66326 (JP, A) JP-A-5-206326 (JP, A) JP-A-4-88037 (JP, U) (58) Survey Field (Int.Cl. 7 , DB name) H01L 23/28-23/31 H01L 21/60 311

Claims (6)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 積層ガラスエポキシ基板を含む回路配線
基板と、この基板上にバンプ電極により実装された半導
体素子とを具備し、前記基板と半導体素子との隙間に
分解性熱硬化有機材料からなる樹脂が封止された半導体
装置であって、 前記樹脂の縦横寸法は、前記半導体素子の縦横寸法とほ
ぼ同一寸法であることを特徴とする半導体装置。
1. A circuit wiring board including a laminated glass epoxy board, and a semiconductor element mounted on the board by bump electrodes, and a light is supplied to a gap between the board and the semiconductor element.
A semiconductor device in which a resin made of a decomposable thermosetting organic material is sealed, wherein a length and a width of the resin are substantially the same as a length and a width of the semiconductor element.
【請求項2】 回路配線基板と、この基板上にバンプ電
極により実装された半導体素子とを具備し、前記基板と
半導体素子との隙間および半導体素子の周囲に樹脂が封
止された半導体装置であって、 前記半導体素子の端部と樹脂の端部との距離dは、下記
式(1)で表わされる関係にあることを特徴とする 半導
体装置。−G/tanθ≦d≦+G/tanθ (1) (上記式(1)中、Gは、半導体素子と回路配線基板と
の隙間の距離であり、θは、封止樹脂と回路配線基板と
がつくる接触角を表わす。)
2. A circuit wiring board and a bump electrode on the board.
A semiconductor element mounted by poles, wherein the substrate and
Resin is sealed between the semiconductor element and the periphery of the semiconductor element.
In the stopped semiconductor device, the distance d between the end of the semiconductor element and the end of the resin is as follows:
A semiconductor device characterized by having a relationship represented by Formula (1) . −G / tan θ ≦ d ≦ + G / tan θ (1) (In the above formula (1), G represents a difference between the semiconductor element and the circuit wiring board.
Θ is the distance between the sealing resin and the circuit wiring board.
Represents the contact angle created by )
【請求項3】 回路配線基板と、この基板上にバンプ電
極により実装された半導体素子とを具備し、前記基板と
半導体素子との隙間および半導体素子の周囲に樹脂が封
止された半導体装置であって、 前記半導体素子の端部と樹脂の端部との距離dが、下記
式(2)に示す関係を満たすこと を特徴とする半導体装
置。0≦d≦L 1 2 G/((L 1 +L 2 )H) (2) (上記式(2)中、L 1 およびL 2 は、半導体素子の辺の
長さを表わし、Gは、半導体素子と回路配線基板との隙
間の距離を表わし、Hは、配置された樹脂の最大高さを
表わす。)
3. A circuit wiring board and a bump electrode on the board.
A semiconductor element mounted by poles, wherein the substrate and
Resin is sealed between the semiconductor element and the periphery of the semiconductor element.
In the stopped semiconductor device, the distance d between the end of the semiconductor element and the end of the resin is as follows:
A semiconductor device that satisfies the relationship shown in Expression (2) . 0 ≦ d ≦ L 1 L 2 G / ((L 1 + L 2 ) H) (2) (In the above formula (2), L 1 and L 2 are the sides of the semiconductor element.
G represents the gap between the semiconductor element and the circuit wiring board.
H represents the maximum height of the placed resin.
Express. )
【請求項4】 前記半導体素子の各辺の端部から樹脂端
部までの距離dは、半導体素子の全ての辺における端部
寸法dの平均値に対して±10%以内の値を有する請求
項3に記載の半導体装置。
4. The semiconductor device according to claim 1, further comprising :
The distance d to the part is the end of all sides of the semiconductor element.
Claims having a value within ± 10% of the average value of the dimension d
Item 4. The semiconductor device according to item 3 .
【請求項5】 前記半導体素子の端部から樹脂端部まで
の距離dは、半導体素子の全ての辺において同一である
請求項に記載の半導体装置。
5. From the end of the semiconductor element to the resin end
The semiconductor device according to claim 4 , wherein the distance d is the same on all sides of the semiconductor element .
【請求項6】 回路配線基板と、この基板上にバンプ電
極により実装された半導体素子とを具備し、前記基板と
半導体素子との隙間および半導体素子の周囲に樹脂が封
止された半導体装置であって、 前記樹脂の剪断弾性率E(Pa)と、前記半導体素子中
心から最大距離を有するバンプ電極の中心点までの距離
0 (mm)との間に、下記式(3)に示す関係が満た
されることを特徴とする 半導体装置。E≧0.5×10 9 ×L 0 (3)
6. A circuit wiring board and a bump electrode on the board.
A semiconductor element mounted by poles, wherein the substrate and
Resin is sealed between the semiconductor element and the periphery of the semiconductor element.
A stopped semiconductor device, wherein a shear modulus E (Pa) of the resin and
Distance from center to center point of bump electrode with maximum distance
L 0 (mm), the relationship shown in the following equation (3) is satisfied.
A semiconductor device characterized by being performed . E ≧ 0.5 × 10 9 × L 0 (3)
JP16339395A 1995-01-12 1995-06-29 Semiconductor device Expired - Fee Related JP3333355B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP16339395A JP3333355B2 (en) 1995-06-29 1995-06-29 Semiconductor device
US08/580,978 US5864178A (en) 1995-01-12 1996-01-03 Semiconductor device with improved encapsulating resin
US09/093,728 US5959363A (en) 1995-01-12 1998-06-09 Semiconductor device with improved encapsulating resin

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16339395A JP3333355B2 (en) 1995-06-29 1995-06-29 Semiconductor device

Publications (2)

Publication Number Publication Date
JPH0917914A JPH0917914A (en) 1997-01-17
JP3333355B2 true JP3333355B2 (en) 2002-10-15

Family

ID=15773042

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16339395A Expired - Fee Related JP3333355B2 (en) 1995-01-12 1995-06-29 Semiconductor device

Country Status (1)

Country Link
JP (1) JP3333355B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001052317A1 (en) * 2000-01-14 2001-07-19 Toray Engineering Co., Ltd. Method and device for chip mounting
JP4728201B2 (en) * 2006-10-03 2011-07-20 パナソニック株式会社 Component mounting machine and component mounting method
JP6205955B2 (en) * 2013-07-31 2017-10-04 日立化成株式会社 Manufacturing method of semiconductor device and semiconductor device obtained by the manufacturing method

Also Published As

Publication number Publication date
JPH0917914A (en) 1997-01-17

Similar Documents

Publication Publication Date Title
US5864178A (en) Semiconductor device with improved encapsulating resin
JP3648277B2 (en) Semiconductor device
KR100417367B1 (en) Semiconductor device and manufacturing method the same and mounting structure of semiconductor device
US6696644B1 (en) Polymer-embedded solder bumps for reliable plastic package attachment
KR100239198B1 (en) Semiconductor device
US8710651B2 (en) Semiconductor device and method for manufacturing the same
US20050006789A1 (en) Packaging assembly and method of assembling the same
US20110147927A1 (en) Semiconductor device and method for fabricating the same
US7470568B2 (en) Method of manufacturing a semiconductor device
JP2006054360A (en) Semiconductor device and its manufacturing method
US20050266668A1 (en) Semiconductor device and method of manufacturing the same
US20070269930A1 (en) Methodology to control underfill fillet size, flow-out and bleed in flip chips (FC), chip scale packages (CSP) and ball grid arrays (BGA)
JP3501360B2 (en) Polymer reinforced column grid array
JP3454977B2 (en) Semiconductor device and manufacturing method thereof
KR20020044577A (en) Advanced flip-chip join package
JP2000349199A (en) Semiconductor device and its manufacture
JP3333355B2 (en) Semiconductor device
JP2004128286A (en) Chip-like electronic component and manufacturing method thereof, pseudo wafer used for the manufacturing and manufacturing method thereof, and mounting structure
KR100662095B1 (en) Flip chip mounting method
JP3708478B2 (en) Electronic component mounting method
JP3846890B2 (en) Semiconductor device
JP3951903B2 (en) Semiconductor device and method for manufacturing semiconductor device package
JP2914569B1 (en) Semiconductor device mounting method and its mounting body
JPH09172110A (en) Semiconductor device
JP2000332167A (en) Mounting method of electronic part

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080726

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090726

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090726

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100726

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees