JP3326668B2 - ベクトル変調波信号発生装置 - Google Patents
ベクトル変調波信号発生装置Info
- Publication number
- JP3326668B2 JP3326668B2 JP17015095A JP17015095A JP3326668B2 JP 3326668 B2 JP3326668 B2 JP 3326668B2 JP 17015095 A JP17015095 A JP 17015095A JP 17015095 A JP17015095 A JP 17015095A JP 3326668 B2 JP3326668 B2 JP 3326668B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- converter
- voltage
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ベクトル変調された搬
送波信号（以下、ベクトル変調波信号と言う）を校正さ
れたレベルで出力するベクトル変調波信号発生器に関す
る。特に、本発明は、ベクトル変調の１つである１／４
πシフト差動ＱＰＳＫ変調のように振幅変調を伴う信号
のレベルを校正して出力するのに適する。
送波信号（以下、ベクトル変調波信号と言う）を校正さ
れたレベルで出力するベクトル変調波信号発生器に関す
る。特に、本発明は、ベクトル変調の１つである１／４
πシフト差動ＱＰＳＫ変調のように振幅変調を伴う信号
のレベルを校正して出力するのに適する。
【０００２】
【従来の技術】本願出願人は、特開平４−３７２２４６
号において、振幅変調を伴うベクトル変調波信号のレベ
ルを校正する技術を提案している。
号において、振幅変調を伴うベクトル変調波信号のレベ
ルを校正する技術を提案している。
【０００３】この技術は、図４に示すように、レベル校
正時には、変調部１から無変調の搬送波信号をレベル可
変回路２に出力し、レベル可変回路２から出力される信
号のレベルを検波器３によって検出し、その検出電圧Ｖ
ｄと予め設定された参照電圧Ｖｒとの差を比較器（差動
増幅器）４で求め、この差分を増幅した電圧Ｖａをスイ
ッチ５を介してレベル可変回路２の制御端子へ制御信号
として入力し、検波器３の出力電圧Ｖｄが参照電圧Ｖｒ
に等しくなる方向にレベル可変回路２の減衰量あるいは
増幅度を変化させる。
正時には、変調部１から無変調の搬送波信号をレベル可
変回路２に出力し、レベル可変回路２から出力される信
号のレベルを検波器３によって検出し、その検出電圧Ｖ
ｄと予め設定された参照電圧Ｖｒとの差を比較器（差動
増幅器）４で求め、この差分を増幅した電圧Ｖａをスイ
ッチ５を介してレベル可変回路２の制御端子へ制御信号
として入力し、検波器３の出力電圧Ｖｄが参照電圧Ｖｒ
に等しくなる方向にレベル可変回路２の減衰量あるいは
増幅度を変化させる。
【０００４】そして、このループ制御が安定した段階の
比較器４の出力電圧ＶａをＡ／Ｄ変換器６によってディ
ジタルの電圧データＤａに変換してメモリ７に記憶す
る。なお、参照電圧Ｖｒは、試験時に出力しようとする
ベクトル変調波信号のピーク値や実効値に対応した電圧
である。
比較器４の出力電圧ＶａをＡ／Ｄ変換器６によってディ
ジタルの電圧データＤａに変換してメモリ７に記憶す
る。なお、参照電圧Ｖｒは、試験時に出力しようとする
ベクトル変調波信号のピーク値や実効値に対応した電圧
である。
【０００５】そして、試験時には、スイッチ５をＤ／Ａ
変換器８側に切り換えて、メモリ７に記憶された電圧デ
ータＤａをアナログの電圧Ｖｂに変換して、レベル可変
回路２の制御端子へ入力するとともに、変調部１からレ
ベル可変回路２へベクトル変調波信号を出力させる。こ
れによって、レベル可変回路２からは、そのピーク値や
実効値が参照電圧Ｖｒに校正されたベクトル変調波信号
が出力される。
変換器８側に切り換えて、メモリ７に記憶された電圧デ
ータＤａをアナログの電圧Ｖｂに変換して、レベル可変
回路２の制御端子へ入力するとともに、変調部１からレ
ベル可変回路２へベクトル変調波信号を出力させる。こ
れによって、レベル可変回路２からは、そのピーク値や
実効値が参照電圧Ｖｒに校正されたベクトル変調波信号
が出力される。
【０００６】
【発明が解決しようとする課題】ところが、前記した構
成のベクトル変調波信号発生装置で、Ａ／Ｄ変換器６と
Ｄ／Ａ変換器８との間に特性差があると、レベルの校正
が高い精度で行なえない。
成のベクトル変調波信号発生装置で、Ａ／Ｄ変換器６と
Ｄ／Ａ変換器８との間に特性差があると、レベルの校正
が高い精度で行なえない。
【０００７】即ち、Ａ／Ｄ変換器６が、例えば図５に示
すような入出力特性Ａを有しているのに対し、Ｄ／Ａ変
換器８が特性Ａと一致しない入出力特性Ｂを有している
とすると、ループを閉じた状態で比較器４から出力され
る電圧ＶａからＡ／Ｄ変換器６によって得た電圧データ
ＤａをＤ／Ａ変換器８へ設定しても、Ｄ／Ａ変換器８か
ら出力される電圧ＶｂはＶａに等しくならない。この差
は、Ａ／Ｄ変換器６とＤ／Ａ変換器８の内部の基準電圧
の差や内部増幅器の利得差等によって生じるものであ
り、このような差が生じると、レベル可変回路２の利得
（または減衰量）がループを開放したときに変化してし
まい、レベル可変回路２から出力されるベクトル変調波
信号のレベルを高い精度で校正することはできない。
すような入出力特性Ａを有しているのに対し、Ｄ／Ａ変
換器８が特性Ａと一致しない入出力特性Ｂを有している
とすると、ループを閉じた状態で比較器４から出力され
る電圧ＶａからＡ／Ｄ変換器６によって得た電圧データ
ＤａをＤ／Ａ変換器８へ設定しても、Ｄ／Ａ変換器８か
ら出力される電圧ＶｂはＶａに等しくならない。この差
は、Ａ／Ｄ変換器６とＤ／Ａ変換器８の内部の基準電圧
の差や内部増幅器の利得差等によって生じるものであ
り、このような差が生じると、レベル可変回路２の利得
（または減衰量）がループを開放したときに変化してし
まい、レベル可変回路２から出力されるベクトル変調波
信号のレベルを高い精度で校正することはできない。
【０００８】これを解決するためには、互いに特性が合
ったＡ／Ｄ変換器とＤ／Ａ変換器を選別して用いるか、
互いに特性が合うように回路定数を調整するという煩雑
な作業が必要になる。
ったＡ／Ｄ変換器とＤ／Ａ変換器を選別して用いるか、
互いに特性が合うように回路定数を調整するという煩雑
な作業が必要になる。
【０００９】本発明はこの課題を解決し、Ａ／Ｄ変換器
とＤ／Ａ変換器の特性差に影響されずに、高い精度でレ
ベルの校正が行なえるベクトル変調波信号発生装置を提
供することを目的としている。
とＤ／Ａ変換器の特性差に影響されずに、高い精度でレ
ベルの校正が行なえるベクトル変調波信号発生装置を提
供することを目的としている。
【００１０】
【課題を解決するための手段】前記目的を達成するため
に、本発明のベクトル変調波信号発生装置は、校正状態
と試験状態とを切り替える切替手段（４２）と、前記校
正状態のとき無変調の搬送波信号を出力し、試験状態の
とき変調信号によってベクトル変調されたベクトル変調
波信号を出力する変調部（１０）と、前記変調部が出力
する信号を受け、該信号を制御信号により増減して出力
するレベル可変回路（２０）と、前記レベル可変回路の
出力信号のレベルを検出する検波器（３１）と、前記検
波器の出力と予め設定された参照値との差に比例した信
号を出力する比較器（３３）と、２つの入力信号を加算
した信号を前記制御信号として前記レベル可変回路へ出
力する加算器（３６）と、前記比較器の出力をディジタ
ル値に変換するＡ／Ｄ変換器（３７）と、メモリ（３
９）と、前記メモリに記憶されているディジタル値をア
ナログ信号に変換し、該アナログ信号を前記２つの入力
信号のうちの一方の入力信号として前記加算器へ出力す
るＤ／Ａ変換器（４０）と、前記校正状態のとき閉成し
て前記比較器の出力を前記２つの入力信号のうちの他方
の入力信号として前記加算器へ入力して、前記検波器の
出力が前記参照値に等しくなるように制御するフィード
バックループを形成し、前記試験状態のとき開成して前
記フィードバックループを開放するスイッチ（３５）
と、前記校正状態のとき、前記メモリに記憶されている
ディジタル値と前記Ａ／Ｄ変換器の出力値とに基づく所
定のディジタル演算によって求めた値で前記メモリの記
憶値を順次更新して前記Ａ／Ｄ変換器の出力値をほぼ零
に追い込む追込み制御手段（４１）とを備えている。
に、本発明のベクトル変調波信号発生装置は、校正状態
と試験状態とを切り替える切替手段（４２）と、前記校
正状態のとき無変調の搬送波信号を出力し、試験状態の
とき変調信号によってベクトル変調されたベクトル変調
波信号を出力する変調部（１０）と、前記変調部が出力
する信号を受け、該信号を制御信号により増減して出力
するレベル可変回路（２０）と、前記レベル可変回路の
出力信号のレベルを検出する検波器（３１）と、前記検
波器の出力と予め設定された参照値との差に比例した信
号を出力する比較器（３３）と、２つの入力信号を加算
した信号を前記制御信号として前記レベル可変回路へ出
力する加算器（３６）と、前記比較器の出力をディジタ
ル値に変換するＡ／Ｄ変換器（３７）と、メモリ（３
９）と、前記メモリに記憶されているディジタル値をア
ナログ信号に変換し、該アナログ信号を前記２つの入力
信号のうちの一方の入力信号として前記加算器へ出力す
るＤ／Ａ変換器（４０）と、前記校正状態のとき閉成し
て前記比較器の出力を前記２つの入力信号のうちの他方
の入力信号として前記加算器へ入力して、前記検波器の
出力が前記参照値に等しくなるように制御するフィード
バックループを形成し、前記試験状態のとき開成して前
記フィードバックループを開放するスイッチ（３５）
と、前記校正状態のとき、前記メモリに記憶されている
ディジタル値と前記Ａ／Ｄ変換器の出力値とに基づく所
定のディジタル演算によって求めた値で前記メモリの記
憶値を順次更新して前記Ａ／Ｄ変換器の出力値をほぼ零
に追い込む追込み制御手段（４１）とを備えている。
【００１１】
【作用】このように構成したため、本発明のベクトル変
調波信号発生装置では、校正状態のときに、レベル可変
回路から出力される搬送波信号のレベルは、レベル可変
回路、検波器、比較器、スイッチおよび加算器で構成さ
れるフィードバックループによってその検波出力が参照
値に等しくなるように制御される。このとき、メモリに
記憶されているディジタル値とＡ／Ｄ変換器の出力値と
に基づく所定のディジタル演算によって求めた値でメモ
リの記憶値が順次更新され、Ａ／Ｄ変換器の出力値がほ
ぼ零に追い込まれる。試験状態のときには、スイッチが
開成してフィードバックループが開放され、メモリに記
憶されているディジタル値をＤ／Ａ変換器でアナログ変
換した信号のみが制御信号としてレベル可変回路に入力
される。
調波信号発生装置では、校正状態のときに、レベル可変
回路から出力される搬送波信号のレベルは、レベル可変
回路、検波器、比較器、スイッチおよび加算器で構成さ
れるフィードバックループによってその検波出力が参照
値に等しくなるように制御される。このとき、メモリに
記憶されているディジタル値とＡ／Ｄ変換器の出力値と
に基づく所定のディジタル演算によって求めた値でメモ
リの記憶値が順次更新され、Ａ／Ｄ変換器の出力値がほ
ぼ零に追い込まれる。試験状態のときには、スイッチが
開成してフィードバックループが開放され、メモリに記
憶されているディジタル値をＤ／Ａ変換器でアナログ変
換した信号のみが制御信号としてレベル可変回路に入力
される。
【００１２】
【実施例】以下、図面に基づいて本発明の一実施例を説
明する。図１は、一実施例のベクトル変調波信号発生装
置の構成を示している。
明する。図１は、一実施例のベクトル変調波信号発生装
置の構成を示している。
【００１３】このベクトル変調波信号発生装置の変調部
１０の搬送波信号源１１は、無変調の搬送波信号をベク
トル変調器１２へ出力する。
１０の搬送波信号源１１は、無変調の搬送波信号をベク
トル変調器１２へ出力する。
【００１４】ベクトル変調器１２は、例えば図２に示す
ように構成されている。即ち、パワーデバイダ１２１
は、搬送波信号源１１から出力される搬送波信号を位相
がほぼ９０度異なる２つの信号、つまりＩチャンネル信
号（同位相成分）とＱチャンネル信号（直交成分）とに
分岐して移相器１２２及び移相器１２３に出力する。
ように構成されている。即ち、パワーデバイダ１２１
は、搬送波信号源１１から出力される搬送波信号を位相
がほぼ９０度異なる２つの信号、つまりＩチャンネル信
号（同位相成分）とＱチャンネル信号（直交成分）とに
分岐して移相器１２２及び移相器１２３に出力する。
【００１５】各移相器１２２、１２３は、互いのチャン
ネルの信号間の位相が正確に直交するように位相を調整
して、第１周波数ミキサ１２４と第２周波数ミキサ１２
５へそれぞれ出力する。
ネルの信号間の位相が正確に直交するように位相を調整
して、第１周波数ミキサ１２４と第２周波数ミキサ１２
５へそれぞれ出力する。
【００１６】第１周波数ミキサ１２４及び第２周波数ミ
キサ１２５は、各移相器１２３、１２４からそれぞれ入
力されるＩチャンネル信号及びＱチャンネル信号を、後
述するスイッチ１３から出力される信号によりミキシン
グし、そのミキシング出力をパワーコンバイン１２６に
出力する。パワーコンバイン１２６は第１、第２周波数
ミキサ１２４、１２５のミキシング出力を１つの信号と
して合成出力する。
キサ１２５は、各移相器１２３、１２４からそれぞれ入
力されるＩチャンネル信号及びＱチャンネル信号を、後
述するスイッチ１３から出力される信号によりミキシン
グし、そのミキシング出力をパワーコンバイン１２６に
出力する。パワーコンバイン１２６は第１、第２周波数
ミキサ１２４、１２５のミキシング出力を１つの信号と
して合成出力する。
【００１７】スイッチ１３は、図１に示しているよう
に、試験状態のとき、端子ａ側に接続されて変調信号発
生部１４からの変調信号Ｉ及び変調信号Ｑをベクトル変
調器１２へ出力し、校正状態のときには、端子ｂ側に接
続されて校正電圧発生器１５から出力される直流電圧
Ｉ′、Ｑ′をベクトル変調器１２へ出力する。
に、試験状態のとき、端子ａ側に接続されて変調信号発
生部１４からの変調信号Ｉ及び変調信号Ｑをベクトル変
調器１２へ出力し、校正状態のときには、端子ｂ側に接
続されて校正電圧発生器１５から出力される直流電圧
Ｉ′、Ｑ′をベクトル変調器１２へ出力する。
【００１８】なお、直流電圧Ｉ′、Ｑ′を変調信号とし
て受けたベクトル変調器１２は、電圧Ｉ′、Ｑ′に対応
したレベルの無変調の搬送波信号（以下、単に搬送波信
号と言う）を出力する。
て受けたベクトル変調器１２は、電圧Ｉ′、Ｑ′に対応
したレベルの無変調の搬送波信号（以下、単に搬送波信
号と言う）を出力する。
【００１９】変調信号発生部１４は低周波の信号を発生
し、その周波数及びレベルを制御可能にされている。
し、その周波数及びレベルを制御可能にされている。
【００２０】校正電圧発生部１５は、メモリ１５ａから
それぞれ読み出された校正電圧データをＤ／Ａ変換器１
５ｂ、１５ｃによって直流電圧Ｉ′、Ｑ′にそれぞれ変
換してスイッチ１３へ出力する。
それぞれ読み出された校正電圧データをＤ／Ａ変換器１
５ｂ、１５ｃによって直流電圧Ｉ′、Ｑ′にそれぞれ変
換してスイッチ１３へ出力する。
【００２１】ベクトル変調器１２から出力される信号
は、レベル可変回路２０に入力される。レベル可変回路
２０は、制御電圧Ｖｃの大きさによってその利得、つま
り入力信号レベル対出力信号レベルの比を可変できるも
のである。この例では、高周波用ダイオードを組み合わ
せてそのバイアス電圧を制御することによって、入力さ
れる上記変調波信号又は搬送波信号を減衰して出力す
る。他に、高周波トランジスタからなる増幅器のバイア
ス電圧を制御することによって利得を可変する構成にも
できる。
は、レベル可変回路２０に入力される。レベル可変回路
２０は、制御電圧Ｖｃの大きさによってその利得、つま
り入力信号レベル対出力信号レベルの比を可変できるも
のである。この例では、高周波用ダイオードを組み合わ
せてそのバイアス電圧を制御することによって、入力さ
れる上記変調波信号又は搬送波信号を減衰して出力す
る。他に、高周波トランジスタからなる増幅器のバイア
ス電圧を制御することによって利得を可変する構成にも
できる。
【００２２】レベル可変回路２０の出力信号は増幅器２
１によって増幅され、このベクトル変調波信号発生装置
の出力信号として外部へ出力されるとともに、ループ形
成手段３０に入力される。なお、レベル可変回路２０と
して利得のある回路を用いた場合には、この増幅器２１
を省くこともできる。
１によって増幅され、このベクトル変調波信号発生装置
の出力信号として外部へ出力されるとともに、ループ形
成手段３０に入力される。なお、レベル可変回路２０と
して利得のある回路を用いた場合には、この増幅器２１
を省くこともできる。
【００２３】ループ形成手段３０は、検波器３１、参照
電圧発生部３２、比較器３３及びループ開閉部３４から
なる。検波器３１は、例えば、高周波検波用のダイオー
ドと検波後の高周波成分を減衰させるフィルタで構成さ
れ、増幅器２１から出力される信号のレベル（ピーク値
あるいは実効値）に比例した電圧Ｖｄを比較器３３へ出
力する。
電圧発生部３２、比較器３３及びループ開閉部３４から
なる。検波器３１は、例えば、高周波検波用のダイオー
ドと検波後の高周波成分を減衰させるフィルタで構成さ
れ、増幅器２１から出力される信号のレベル（ピーク値
あるいは実効値）に比例した電圧Ｖｄを比較器３３へ出
力する。
【００２４】比較器３３は差動増幅器などで構成され、
検波器３１からの出力電圧Ｖｄと参照電圧発生部３２か
らの参照電圧Ｖｒとの差分を増幅して出力する。
検波器３１からの出力電圧Ｖｄと参照電圧発生部３２か
らの参照電圧Ｖｒとの差分を増幅して出力する。
【００２５】ループ開閉部３４は、スイッチ３５、加算
器３６、Ａ／Ｄ変換器３７、ラッチ３８、メモリ３９、
Ｄ／Ａ変換器４０および追込み制御手段４１によって構
成される。
器３６、Ａ／Ｄ変換器３７、ラッチ３８、メモリ３９、
Ｄ／Ａ変換器４０および追込み制御手段４１によって構
成される。
【００２６】スイッチ３５は、試験状態のとき開状態に
保持され、校正状態のときには閉じて、レベル可変回路
２０、増幅器２１、検波器３１、比較器３３および加算
器３６からなる自動レベル制御ループ（以下、ＡＬＣル
ープと記す）を形成して、検波器３１の出力電圧Ｖｄが
参照電圧Ｖｒに等しくなるようにする。なお、この実施
例では、追込み制御手段４１によってスイッチ３５を開
閉制御しているが、後述する主制御部４２によって開閉
制御することもできる。
保持され、校正状態のときには閉じて、レベル可変回路
２０、増幅器２１、検波器３１、比較器３３および加算
器３６からなる自動レベル制御ループ（以下、ＡＬＣル
ープと記す）を形成して、検波器３１の出力電圧Ｖｄが
参照電圧Ｖｒに等しくなるようにする。なお、この実施
例では、追込み制御手段４１によってスイッチ３５を開
閉制御しているが、後述する主制御部４２によって開閉
制御することもできる。
【００２７】加算器３６は、比較器３３からスイッチ３
５を介して入力される電圧ＶａとＤ／Ａ変換器４０の出
力電圧Ｖｂとを加算した電圧を制御電圧Ｖｃとしてレベ
ル可変回路２０へ出力する。
５を介して入力される電圧ＶａとＤ／Ａ変換器４０の出
力電圧Ｖｂとを加算した電圧を制御電圧Ｖｃとしてレベ
ル可変回路２０へ出力する。
【００２８】Ａ／Ｄ変換器３７は、比較器３３の出力電
圧Ｖａをディジタルの電圧データＤａに変換してラッチ
３８に出力する。なお、このＡ／Ｄ変換器３７は、図３
の入出力特性Ｆを有しているものとする。ラッチ回路３
８は、Ａ／Ｄ変換器３７から出力される電圧データＤａ
を、追込み制御手段４１からのラッチ信号を受けるごと
に記憶する。
圧Ｖａをディジタルの電圧データＤａに変換してラッチ
３８に出力する。なお、このＡ／Ｄ変換器３７は、図３
の入出力特性Ｆを有しているものとする。ラッチ回路３
８は、Ａ／Ｄ変換器３７から出力される電圧データＤａ
を、追込み制御手段４１からのラッチ信号を受けるごと
に記憶する。
【００２９】メモリ３９は、追込み制御手段４１から出
力される電圧データＤｂを記憶し、そのデータＤｂをＤ
／Ａ変換器４０へ出力する。
力される電圧データＤｂを記憶し、そのデータＤｂをＤ
／Ａ変換器４０へ出力する。
【００３０】Ｄ／Ａ変換器４０は、メモリ３９に記憶さ
れた電圧データＤｂをアナログの電圧Ｖｂに変換して加
算器３６へ出力する。なお、Ｄ／Ａ変換器４０の入出力
特性Ｇは、例えば図３に示すようにＡ／Ｄ変換器３７の
入出力特性Ｆに一致していないものとする。
れた電圧データＤｂをアナログの電圧Ｖｂに変換して加
算器３６へ出力する。なお、Ｄ／Ａ変換器４０の入出力
特性Ｇは、例えば図３に示すようにＡ／Ｄ変換器３７の
入出力特性Ｆに一致していないものとする。
【００３１】追込み制御手段４１は、校正状態におい
て、以下の手順Ｓ１〜Ｓ５の追込み制御を行なう。 （Ｓ１）メモリ３９に電圧データＤｂを初期設定する。 （Ｓ２）スイッチ３５を閉じる。 （Ｓ３）ループ制御が安定するのを待つ。 （Ｓ４）Ａ／Ｄ変換器３７の出力データＤａをラッチす
る。 （Ｓ５）ラッチした電圧データＤａが０±α（αは例え
ば１）の範囲にあるかを判定し、範囲外のときにはメモ
リ３９のデータＤｂとラッチしたデータＤａを加算し
て、その加算結果を新たな電圧データＤｂとしてメモリ
３９に記憶して処理Ｓ３へ戻り、範囲内のときには、メ
モリ３９に記憶されている電圧データＤｂを最終データ
として、スイッチ３５を開いて追込み制御を終了する。
て、以下の手順Ｓ１〜Ｓ５の追込み制御を行なう。 （Ｓ１）メモリ３９に電圧データＤｂを初期設定する。 （Ｓ２）スイッチ３５を閉じる。 （Ｓ３）ループ制御が安定するのを待つ。 （Ｓ４）Ａ／Ｄ変換器３７の出力データＤａをラッチす
る。 （Ｓ５）ラッチした電圧データＤａが０±α（αは例え
ば１）の範囲にあるかを判定し、範囲外のときにはメモ
リ３９のデータＤｂとラッチしたデータＤａを加算し
て、その加算結果を新たな電圧データＤｂとしてメモリ
３９に記憶して処理Ｓ３へ戻り、範囲内のときには、メ
モリ３９に記憶されている電圧データＤｂを最終データ
として、スイッチ３５を開いて追込み制御を終了する。
【００３２】主制御部４２は、追込み制御手段４１とと
もにこのベクトル変調波信号発生装置を制御する。即
ち、変調部１０及びループ形成手段３０を校正状態又は
試験状態に切り替えるとともに、そのほか、メモリ１５
ａへの電圧データの読み書き、変調信号発生部１４への
出力周波数及びレベルの設定等の制御をスケジュウリン
グして行う。校正は、表面パネルからのＣＡＬ設定情報
を基にスタートできる。そのほか、電源ＯＮのタイミン
グや又はパネルにおいて変調機能を選択設定するときの
情報を基にスタートできるようにしてもよい。
もにこのベクトル変調波信号発生装置を制御する。即
ち、変調部１０及びループ形成手段３０を校正状態又は
試験状態に切り替えるとともに、そのほか、メモリ１５
ａへの電圧データの読み書き、変調信号発生部１４への
出力周波数及びレベルの設定等の制御をスケジュウリン
グして行う。校正は、表面パネルからのＣＡＬ設定情報
を基にスタートできる。そのほか、電源ＯＮのタイミン
グや又はパネルにおいて変調機能を選択設定するときの
情報を基にスタートできるようにしてもよい。
【００３３】以下、一連の動作を説明する。 校正スタート 主制御部４２は、表面パネルからＣＡＬ設定情報を受け
た後、スイッチ１３を端子ｂ側に設定し、メモリ１５ａ
に所定の値を指定することによって校正電圧発生部１５
にその所定の値の直流電圧Ｉ′、Ｑ′を出力せしめる。
ベクトル変調器１２は、直流電圧Ｉ′、Ｑ′にしたがっ
たレベルの搬送波信号を出力する。
た後、スイッチ１３を端子ｂ側に設定し、メモリ１５ａ
に所定の値を指定することによって校正電圧発生部１５
にその所定の値の直流電圧Ｉ′、Ｑ′を出力せしめる。
ベクトル変調器１２は、直流電圧Ｉ′、Ｑ′にしたがっ
たレベルの搬送波信号を出力する。
【００３４】また、主制御部４２は、追込み制御手段４
１に対して校正の開始を指示する。これで、変調部１０
及びループ形成手段３０は校正状態となる。
１に対して校正の開始を指示する。これで、変調部１０
及びループ形成手段３０は校正状態となる。
【００３５】レベル可変回路２０への制御電圧データ
の取得（図３参照） 校正の開始が指示されると、追込み制御手段４１は、前
記したＳ１〜Ｓ５の手順によって制御電圧データの追込
み制御を行なう。即ち、初めにメモリ３９に初期データ
Ｄｂ0 を設定する。初期データＤｂ0 の値は任意であ
り、ここでは「０」とする。
の取得（図３参照） 校正の開始が指示されると、追込み制御手段４１は、前
記したＳ１〜Ｓ５の手順によって制御電圧データの追込
み制御を行なう。即ち、初めにメモリ３９に初期データ
Ｄｂ0 を設定する。初期データＤｂ0 の値は任意であ
り、ここでは「０」とする。
【００３６】次に、スイッチ３５が閉じられてＡＬＣル
ープが形成される。このＡＬＣループは、検波器３１の
出力電圧Ｖｄが参照電圧Ｖｒに等しくなる方向にレベル
可変回路２０への制御電圧Ｖｃを可変制御する。
ープが形成される。このＡＬＣループは、検波器３１の
出力電圧Ｖｄが参照電圧Ｖｒに等しくなる方向にレベル
可変回路２０への制御電圧Ｖｃを可変制御する。
【００３７】そしてこのループ制御が安定したタイミン
グに、比較器３３の出力電圧Ｖａ0をＡ／Ｄ変換器３７
によってディジタル変換した電圧データＤａ0 がラッチ
３８にラッチされる。この場合、Ｄ／Ａ変換器４０から
の出力電圧は「０」であるから、比較器３３の出力電圧
Ｖａ0 は加算器３６から出力される制御電圧Ｖｃに等し
い。
グに、比較器３３の出力電圧Ｖａ0をＡ／Ｄ変換器３７
によってディジタル変換した電圧データＤａ0 がラッチ
３８にラッチされる。この場合、Ｄ／Ａ変換器４０から
の出力電圧は「０」であるから、比較器３３の出力電圧
Ｖａ0 は加算器３６から出力される制御電圧Ｖｃに等し
い。
【００３８】なお、ＡＬＣループの動作が安定したとき
のタイミングは、このＡＬＣループの応答時間が固定的
であるから設計上既知である。そこで、追込み制御部４
１は、スイッチ３５を閉じた時およびメモリ３９のデー
タを書き換えた時から、そのループ応答時間までの時間
を見計らって、その時間経過後にＡ／Ｄ変換器３７の出
力をラッチする。ＡＬＣループにそのループ制御が安定
したタイミングを検出する回路を付加して、その回路か
らの検出信号によって上記動作を行わせるようにしても
よい。
のタイミングは、このＡＬＣループの応答時間が固定的
であるから設計上既知である。そこで、追込み制御部４
１は、スイッチ３５を閉じた時およびメモリ３９のデー
タを書き換えた時から、そのループ応答時間までの時間
を見計らって、その時間経過後にＡ／Ｄ変換器３７の出
力をラッチする。ＡＬＣループにそのループ制御が安定
したタイミングを検出する回路を付加して、その回路か
らの検出信号によって上記動作を行わせるようにしても
よい。
【００３９】次に、ラッチした電圧データＤａ0 が０±
α（αは例えば１）の範囲にあるかが判定されるが、こ
の初期状態では、Ｄ／Ａ変換器４０の出力電圧Ｖｂ0 は
「０」なので、比較器３３から出力された電圧Ｖａ0 は
非常大きく、その電圧データＤａ0 は０±αの範囲外に
ある。
α（αは例えば１）の範囲にあるかが判定されるが、こ
の初期状態では、Ｄ／Ａ変換器４０の出力電圧Ｖｂ0 は
「０」なので、比較器３３から出力された電圧Ｖａ0 は
非常大きく、その電圧データＤａ0 は０±αの範囲外に
ある。
【００４０】このため、初期データＤｂ0 （＝０）とラ
ッチした電圧データＤａ0 とがディジタル加算されて、
その加算結果（Ｄａ0 ＋０）が、新たな電圧データＤｂ
1 としてメモリ３９に書き込まれる。
ッチした電圧データＤａ0 とがディジタル加算されて、
その加算結果（Ｄａ0 ＋０）が、新たな電圧データＤｂ
1 としてメモリ３９に書き込まれる。
【００４１】このため、Ｄ／Ａ変換器４０は、電圧デー
タＤｂ1 （＝Ｄａ0 ＋０）に対応するアナログの電圧Ｖ
ｂ1 を加算器３６へ出力する。
タＤｂ1 （＝Ｄａ0 ＋０）に対応するアナログの電圧Ｖ
ｂ1 を加算器３６へ出力する。
【００４２】ここで、前記したようにＤ／Ａ変換器４０
の入出力特性Ｇは、Ａ／Ｄ変換器３７の入出力特性Ｆと
一致していないので、このＤ／Ａ変換器４０から出力さ
れる電圧Ｖｂ1 は、電圧Ｖａ0 に対してΔＶ1 の誤差を
有している。
の入出力特性Ｇは、Ａ／Ｄ変換器３７の入出力特性Ｆと
一致していないので、このＤ／Ａ変換器４０から出力さ
れる電圧Ｖｂ1 は、電圧Ｖａ0 に対してΔＶ1 の誤差を
有している。
【００４３】一方、ＡＬＣループは形成されたままで制
御電圧が初期の電圧Ｖｃから変化しないように制御する
ので、このループ制御が安定したタイミングには、比較
器３３から出力される電圧Ｖａ1 はこの誤差電圧ΔＶ1
に等しくなる。
御電圧が初期の電圧Ｖｃから変化しないように制御する
ので、このループ制御が安定したタイミングには、比較
器３３から出力される電圧Ｖａ1 はこの誤差電圧ΔＶ1
に等しくなる。
【００４４】そして、比較器３３の出力電圧Ｖａ1 （＝
ΔＶ1 ）をＡ／Ｄ変換器３７によってディジタル変換し
た電圧データＤａ1 （＝ΔＤ1 ）がラッチ３８にラッチ
され、その電圧データΔＤ1 が０±αの範囲にあるかが
判定される。
ΔＶ1 ）をＡ／Ｄ変換器３７によってディジタル変換し
た電圧データＤａ1 （＝ΔＤ1 ）がラッチ３８にラッチ
され、その電圧データΔＤ1 が０±αの範囲にあるかが
判定される。
【００４５】電圧データΔＤ1 が０±αの範囲外のとき
には、その電圧データΔＤ1 とそれまでメモリ３９に記
憶されていた電圧データＤａ0 との加算値（Ｄａ0 ＋Δ
Ｄ1）が新たな電圧データＤｂ2 としてメモリ３９に書
き込まれた後、ループ制御が安定したタイミングに再び
Ａ／Ｄ変換器３７の出力データのラッチおよびその判定
が行なわれる。このような制御が繰り返されていくうち
に、Ｄ／Ａ変換器４０から出力される電圧Ｖｂは電圧Ｖ
ａ0 （＝Ｖｃ）に近づいて、その差電圧ΔＶ2、Δ
Ｖ3 、……に対応した電圧データΔＤ2 、ΔＤ3 、……
が、０±αの範囲内、即ち、ほぼ零まで追い込まれる。
には、その電圧データΔＤ1 とそれまでメモリ３９に記
憶されていた電圧データＤａ0 との加算値（Ｄａ0 ＋Δ
Ｄ1）が新たな電圧データＤｂ2 としてメモリ３９に書
き込まれた後、ループ制御が安定したタイミングに再び
Ａ／Ｄ変換器３７の出力データのラッチおよびその判定
が行なわれる。このような制御が繰り返されていくうち
に、Ｄ／Ａ変換器４０から出力される電圧Ｖｂは電圧Ｖ
ａ0 （＝Ｖｃ）に近づいて、その差電圧ΔＶ2、Δ
Ｖ3 、……に対応した電圧データΔＤ2 、ΔＤ3 、……
が、０±αの範囲内、即ち、ほぼ零まで追い込まれる。
【００４６】この追込み制御によってメモリ３９に最終
的に記憶された電圧データＤｂn （＝Ｄａ0 ＋ΔＤ1 ＋
ΔＤ2 …＋ΔＤn ）は、検波器３１の出力が参照電圧に
等しくなるのに必要な制御電圧ＶｃをＤ／Ａ変換器４０
から出力させることができるデータとなる。
的に記憶された電圧データＤｂn （＝Ｄａ0 ＋ΔＤ1 ＋
ΔＤ2 …＋ΔＤn ）は、検波器３１の出力が参照電圧に
等しくなるのに必要な制御電圧ＶｃをＤ／Ａ変換器４０
から出力させることができるデータとなる。
【００４７】この追込み制御が終了すると、スイッチ３
５は開かれ、主制御部４２に対してこの追込み制御の終
了が知らされる。
５は開かれ、主制御部４２に対してこの追込み制御の終
了が知らされる。
【００４８】試験状態の設定 主制御部４２は、追込み制御の終了を知った後、スイッ
チ１３を端子ａ側に設定するとともに、変調信号発生部
１４に対して所定レベルの所望の周波数の変調信号Ｉ及
び変調信号Ｑを出力せしめる。ベクトル変調器１２は、
変調信号Ｉ及び変調信号Ｑで変調を受けた変調波信号を
出力する。
チ１３を端子ａ側に設定するとともに、変調信号発生部
１４に対して所定レベルの所望の周波数の変調信号Ｉ及
び変調信号Ｑを出力せしめる。ベクトル変調器１２は、
変調信号Ｉ及び変調信号Ｑで変調を受けた変調波信号を
出力する。
【００４９】このとき、変調信号発生部１４に対して出
力せしめる所定レベルとは、ベクトル変調器１２が校正
時に出力する搬送波信号のレベルと、試験時の変調波信
号レベルが同一になるような変調信号発生部１４の出力
レベルである。このようなレベルは、予めベクトル変調
器１２の特性は完成している時点で分かっているので、
その特性に基づいて設定できる。
力せしめる所定レベルとは、ベクトル変調器１２が校正
時に出力する搬送波信号のレベルと、試験時の変調波信
号レベルが同一になるような変調信号発生部１４の出力
レベルである。このようなレベルは、予めベクトル変調
器１２の特性は完成している時点で分かっているので、
その特性に基づいて設定できる。
【００５０】試験状態の変調波信号の出力レベル 試験状態においても校正状態においても、レベル可変回
路２０の入力レベル及びレベル可変回路２０の制御電圧
が同一であるから、試験状態における変調波信号の出力
レベルは、校正状態の搬送波信号の出力レベルと同一に
なる。
路２０の入力レベル及びレベル可変回路２０の制御電圧
が同一であるから、試験状態における変調波信号の出力
レベルは、校正状態の搬送波信号の出力レベルと同一に
なる。
【００５１】本発明によれば、外部温度の変化等により
変調波信号のレベルが変化したとき、上記からまで
の動作を行わせることにより、高精度に校正されたレベ
ルの変調波信号が得られる。
変調波信号のレベルが変化したとき、上記からまで
の動作を行わせることにより、高精度に校正されたレベ
ルの変調波信号が得られる。
【００５２】なお、前記実施例の追込み制御は、メモリ
の記憶値とＡ／Ｄ変換器の出力値との加算演算によって
求めた値でメモリの記憶値を順次更新して、Ａ／Ｄ変換
器の出力値をほぼ零に追い込んでいたが、この演算は本
発明を限定するものでなく、例えば、Ａ／Ｄ変換器３７
から出力される電圧データＤａが０±αの範囲外にある
間は、その電圧データＤａの正負に応じてメモリ３９の
記憶値の最下位桁に所定値例えば「１」ずつ加算更新ま
たは減算更新して、Ａ／Ｄ変換器の出力値をほぼ零に追
い込むようにしてもよい。
の記憶値とＡ／Ｄ変換器の出力値との加算演算によって
求めた値でメモリの記憶値を順次更新して、Ａ／Ｄ変換
器の出力値をほぼ零に追い込んでいたが、この演算は本
発明を限定するものでなく、例えば、Ａ／Ｄ変換器３７
から出力される電圧データＤａが０±αの範囲外にある
間は、その電圧データＤａの正負に応じてメモリ３９の
記憶値の最下位桁に所定値例えば「１」ずつ加算更新ま
たは減算更新して、Ａ／Ｄ変換器の出力値をほぼ零に追
い込むようにしてもよい。
【００５３】また、Ａ／Ｄ変換器とＤ／Ａ変換器の分解
能が異なる場合、例えば、Ａ／Ｄ変換器３７の分解能が
Ｄ／Ａ変換器４０の分解能に比べて１／２の場合には、
Ａ／Ｄ変換器３７から出力される電圧データＤａの１／
２にメモリ３９の記憶値を加算した値でメモリ３９の記
憶値を順次更新すればよい。
能が異なる場合、例えば、Ａ／Ｄ変換器３７の分解能が
Ｄ／Ａ変換器４０の分解能に比べて１／２の場合には、
Ａ／Ｄ変換器３７から出力される電圧データＤａの１／
２にメモリ３９の記憶値を加算した値でメモリ３９の記
憶値を順次更新すればよい。
【００５４】
【発明の効果】以上説明したように、本発明のベクトル
変調波信号発生装置は、校正状態のとき、メモリに記憶
されたディジタル値をＤ／Ａ変換器によってアナログ変
換した信号と比較器の出力とをアナログ加算して、その
加算出力をレベル可変回路に制御信号として与えて、検
波出力が参照値に等しくなるようにフィードバック制御
するとともに、メモリに記憶されているディジタル値と
Ａ／Ｄ変換器の出力値とに基づく所定ディジタル演算に
よって求めた値でメモリの記憶値を順次更新して、Ａ／
Ｄ変換器の出力値をほぼ零となるまで追込み、試験状態
のときには、スイッチが開成してフィードバックループ
を開放するとともに、メモリに記憶されているディジタ
ル値をＤ／Ａ変換器でアナログ変換した信号を制御信号
としてレベル可変回路に入力するように構成されてい
る。
変調波信号発生装置は、校正状態のとき、メモリに記憶
されたディジタル値をＤ／Ａ変換器によってアナログ変
換した信号と比較器の出力とをアナログ加算して、その
加算出力をレベル可変回路に制御信号として与えて、検
波出力が参照値に等しくなるようにフィードバック制御
するとともに、メモリに記憶されているディジタル値と
Ａ／Ｄ変換器の出力値とに基づく所定ディジタル演算に
よって求めた値でメモリの記憶値を順次更新して、Ａ／
Ｄ変換器の出力値をほぼ零となるまで追込み、試験状態
のときには、スイッチが開成してフィードバックループ
を開放するとともに、メモリに記憶されているディジタ
ル値をＤ／Ａ変換器でアナログ変換した信号を制御信号
としてレベル可変回路に入力するように構成されてい
る。
【００５５】このため、Ａ／Ｄ変換器とＤ／Ａ変換器の
特性差があっても、校正状態でメモリに最終的に記憶さ
れたディジタル値を、試験状態のときにＤ／Ａ変換器に
出力すれば、レベル可変回路からは、参照値に対応した
レベルの信号を出力することができる。
特性差があっても、校正状態でメモリに最終的に記憶さ
れたディジタル値を、試験状態のときにＤ／Ａ変換器に
出力すれば、レベル可変回路からは、参照値に対応した
レベルの信号を出力することができる。
【図１】本発明の一実施例のベクトル変調波信号発生装
置の構成を示すブロック図
置の構成を示すブロック図
【図２】一実施例の要部の内部構成を示すブロック図
【図３】一実施例の要部の入出力特性と追込み制御の動
作を説明するための図
作を説明するための図
【図４】従来装置の構成を示すブロック図
【図５】Ａ／Ｄ変換器とＤ／Ａ変換器の入出力特性を示
す図
す図
１０ 変調部 ２０ レベル可変回路 ３１ 検波器 ３３ 比較器 ３５ スイッチ ３６ 加算器 ３７ Ａ／Ｄ変換器 ３９ メモリ ４０ Ｄ／Ａ変換器 ４１ 追込み制御手段 ４２ 主制御部
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H04L 27/00 - 27/38
Claims (1)
- 【請求項１】校正状態と試験状態とを切り替える切替手
段（４２）と、 前記校正状態のとき無変調の搬送波信号を出力し、試験
状態のとき変調信号によってベクトル変調されたベクト
ル変調波信号を出力する変調部（１０）と、 前記変調部が出力する信号を受け、該信号を制御信号に
より増減して出力するレベル可変回路（２０）と、 前記レベル可変回路の出力信号のレベルを検出する検波
器（３１）と、 前記検波器の出力と予め設定された参照値との差に比例
した信号を出力する比較器（３３）と、 ２つの入力信号を加算した信号を前記制御信号として前
記レベル可変回路へ出力する加算器（３６）と、 前記比較器の出力をディジタル値に変換するＡ／Ｄ変換
器（３７）と、 メモリ（３９）と、 前記メモリに記憶されているディジタル値をアナログ信
号に変換し、該アナログ信号を前記２つの入力信号のう
ちの一方の入力信号として前記加算器へ出力するＤ／Ａ
変換器（４０）と、 前記校正状態のとき閉成して前記比較器の出力を前記２
つの入力信号のうちの他方の入力信号として前記加算器
へ入力して、前記検波器の出力が前記参照値に等しくな
るように制御するフィードバックループを形成し、前記
試験状態のとき開成して前記フィードバックループを開
放するスイッチ（３５）と、 前記校正状態のとき、前記メモリに記憶されているディ
ジタル値と前記Ａ／Ｄ変換器の出力値とに基づく所定の
ディジタル演算によって求めた値で前記メモリの記憶値
を順次更新して前記Ａ／Ｄ変換器の出力値をほぼ零に追
い込む追込み制御手段（４１）とを備えたベクトル変調
波信号発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17015095A JP3326668B2 (ja) | 1995-06-13 | 1995-06-13 | ベクトル変調波信号発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17015095A JP3326668B2 (ja) | 1995-06-13 | 1995-06-13 | ベクトル変調波信号発生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08340357A JPH08340357A (ja) | 1996-12-24 |
| JP3326668B2 true JP3326668B2 (ja) | 2002-09-24 |
Family
ID=15899612
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17015095A Expired - Fee Related JP3326668B2 (ja) | 1995-06-13 | 1995-06-13 | ベクトル変調波信号発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3326668B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4290303B2 (ja) * | 2000-01-31 | 2009-07-01 | セイコーエプソン株式会社 | 画像特徴量取得装置、画像特徴量取得方法、画像特徴量取得プログラムを記録したコンピュータ読み取り可能な記録媒体、画像修整装置、画像修整方法、画像修整プログラムを記録したコンピュータ読み取り可能な記録媒体、画像印刷装置、画像印刷方法、画像印刷プログラムを記録したコンピュータ読み取り可能な記録媒体 |
-
1995
- 1995-06-13 JP JP17015095A patent/JP3326668B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08340357A (ja) | 1996-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2069513C (en) | Linear transmitter training method and apparatus | |
| US5054116A (en) | Feed-forward automatic level control circuit for a high-frequency source | |
| EP1138115B1 (en) | Amplitude modulation to phase modulation cancellation method in an rf amplifier | |
| KR100668206B1 (ko) | 전력 증폭기에서 진폭 변조를 선형화하기 위한 회로 및방법 | |
| US6765443B2 (en) | Dynamic bias controller for power amplifier circuits | |
| US6232837B1 (en) | Optimal control method for adaptive feedforward linear amplifier | |
| US11206030B2 (en) | Transmitter with reduced VCO pulling | |
| US20030073419A1 (en) | Power control in polar loop transmitters | |
| US5659893A (en) | Transmission circuit with improved gain control loop | |
| US5172071A (en) | Linearized output control of a nonlinear amplifier | |
| US5661442A (en) | Amplitude control system having parallel integrating signal paths | |
| EP0537690B1 (en) | Burst control circuit for use in TDMA communications system | |
| JP3326668B2 (ja) | ベクトル変調波信号発生装置 | |
| US20030169090A1 (en) | Mixer with exponentially variable gain | |
| JP2980021B2 (ja) | リニアライザの利得制御方法 | |
| US6930563B2 (en) | Self-adjusting I-Q modulator system | |
| JPH0818612A (ja) | 直交変調装置 | |
| JPH04372246A (ja) | ベクトル変調波信号発生装置 | |
| US6081150A (en) | Voltage control type control apparatus capable of achieving correct control characteristic without increasing interface line number | |
| US20230069759A1 (en) | Hybrid digital-analog automatic level control (alc) using vector signal generators (vsg) | |
| JPH0314318A (ja) | リニアライザ回路 | |
| JP2000183736A (ja) | 周波数シンセサイザ | |
| JPH05501040A (ja) | フィードバックｒｆ増幅器のための安定化回路 | |
| KR0157117B1 (ko) | 반송파의 주파수 자동 조정 장치 | |
| JPH05315875A (ja) | 自動送信電力制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080712 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080712 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090712 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |