JP3326294B2 - 乗算器 - Google Patents
乗算器Info
- Publication number
- JP3326294B2 JP3326294B2 JP03875495A JP3875495A JP3326294B2 JP 3326294 B2 JP3326294 B2 JP 3326294B2 JP 03875495 A JP03875495 A JP 03875495A JP 3875495 A JP3875495 A JP 3875495A JP 3326294 B2 JP3326294 B2 JP 3326294B2
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- transistor
- negative
- positive
- input signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
- Amplitude Modulation (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、入力信号と出力信号と
の直線性及び利得のバラツキを改善した乗算器に関す
る。
の直線性及び利得のバラツキを改善した乗算器に関す
る。
【０００２】
【従来の技術】一般に、図２の如きダブル差動型の乗算
器が知られている。図２において、入力信号は、トラン
ジスタ（１）に印加され、トランジスタ（１）及び
（２）のベース電圧の差に応じてトランジスタ（１）及
び（２）のコレクタから出力電流が発生する。また、ト
ランジスタ（３）及び（６）のベースと、トランジスタ
（４）及び（６）のベースとに、それぞれ互いに逆相の
スイッチング信号が印加され、トランジスタ（３）及び
（４）と、トランジスタ（５）及び（６）とが、それぞ
れ交互にオン、または、オフする。そして、トランジス
タ（１）及び（２）のコレクタ電流は、トランジスタ
（３）及び（４）の共通エミッタ、及び、トランジスタ
（５）及び（６）の共通エミッタに供給され、トランジ
スタ（３）乃至（６）のオン動作またはオフ動作に応じ
て、トランジスタ（３）及び（５）のコレクタに接続さ
れた抵抗（７）の一端に、または、トランジスタ（４）
及び（６）のコレクタに接続された抵抗（８）の一端に
出力電圧が発生する。抵抗（７）及び（８）の一端に発
生する電圧は、トランジスタ（９）と電流ミラー回路を
成すトランジスタ（１０）及び（１１）のエミッタに印
加され、それぞれのエミッタ電圧に応じてトランジスタ
（１０）及び（１１）からコレクタ電流が発生する。ト
ランジスタ（１０）のコレクタ電流は、電流ミラー回路
（１２）で反転された後、トランジスタ（１１）のコレ
クタ電流と混合される。その後、バッファ増幅器（１
３）に供給され、電流−電圧変換される。以上の動作に
より、出力端子（１４）に、入力信号とスイッチング信
号とを乗算した信号を得ることができる。
器が知られている。図２において、入力信号は、トラン
ジスタ（１）に印加され、トランジスタ（１）及び
（２）のベース電圧の差に応じてトランジスタ（１）及
び（２）のコレクタから出力電流が発生する。また、ト
ランジスタ（３）及び（６）のベースと、トランジスタ
（４）及び（６）のベースとに、それぞれ互いに逆相の
スイッチング信号が印加され、トランジスタ（３）及び
（４）と、トランジスタ（５）及び（６）とが、それぞ
れ交互にオン、または、オフする。そして、トランジス
タ（１）及び（２）のコレクタ電流は、トランジスタ
（３）及び（４）の共通エミッタ、及び、トランジスタ
（５）及び（６）の共通エミッタに供給され、トランジ
スタ（３）乃至（６）のオン動作またはオフ動作に応じ
て、トランジスタ（３）及び（５）のコレクタに接続さ
れた抵抗（７）の一端に、または、トランジスタ（４）
及び（６）のコレクタに接続された抵抗（８）の一端に
出力電圧が発生する。抵抗（７）及び（８）の一端に発
生する電圧は、トランジスタ（９）と電流ミラー回路を
成すトランジスタ（１０）及び（１１）のエミッタに印
加され、それぞれのエミッタ電圧に応じてトランジスタ
（１０）及び（１１）からコレクタ電流が発生する。ト
ランジスタ（１０）のコレクタ電流は、電流ミラー回路
（１２）で反転された後、トランジスタ（１１）のコレ
クタ電流と混合される。その後、バッファ増幅器（１
３）に供給され、電流−電圧変換される。以上の動作に
より、出力端子（１４）に、入力信号とスイッチング信
号とを乗算した信号を得ることができる。
【０００３】
【発明が解決しようとする課題】ところで、差動増幅器
の利得Ｇは、負荷抵抗の抵抗値をＲL、差動増幅器を構
成するエミッタ抵抗の抵抗値をｒｅとすると、
の利得Ｇは、負荷抵抗の抵抗値をＲL、差動増幅器を構
成するエミッタ抵抗の抵抗値をｒｅとすると、
【０００４】
【数１】
【０００５】となる。また、差動増幅器のエミッタ抵抗
ｒｅは、差動接続されたトランジスタのエミッタ電流を
Ｉｅとすると、ｒｅ≒２６／Ｉｅで定まるので、式
（１）より差動増幅器の利得Ｇは前記エミッタ電流に応
じて変化する。そして、前記エミッタ電流は、差動接続
されたトランジスタのベースに印加される入力信号に応
じて変化するので、差動増幅器の利得Ｇは入力信号に応
じて変化する。その為、入力信号に対する出力信号の歪
率が悪化するという問題があった。
ｒｅは、差動接続されたトランジスタのエミッタ電流を
Ｉｅとすると、ｒｅ≒２６／Ｉｅで定まるので、式
（１）より差動増幅器の利得Ｇは前記エミッタ電流に応
じて変化する。そして、前記エミッタ電流は、差動接続
されたトランジスタのベースに印加される入力信号に応
じて変化するので、差動増幅器の利得Ｇは入力信号に応
じて変化する。その為、入力信号に対する出力信号の歪
率が悪化するという問題があった。
【０００６】
【課題を解決するための手段】本発明は、上述の点に鑑
み成されたものであり、第１入力信号を増幅する正相増
幅器と、第１入力信号を増幅する逆相増幅器と、第２入
力信号に応じて、前記正相及び逆相増幅器の動作を交互
に制御する制御回路と、から成り、前記正相及び逆相増
幅器の出力端子を共通とすることを特徴とする。
み成されたものであり、第１入力信号を増幅する正相増
幅器と、第１入力信号を増幅する逆相増幅器と、第２入
力信号に応じて、前記正相及び逆相増幅器の動作を交互
に制御する制御回路と、から成り、前記正相及び逆相増
幅器の出力端子を共通とすることを特徴とする。
【０００７】また、前記正相増幅器は、前記第１入力信
号が印加される正及び負入力端子と、負帰還路とを有す
る第１増幅器から成り、前記逆相増幅器は、前記第１入
力信号が印加される負入力端子と、直流バイアスのみが
印加される正入力端子と、負帰還路とを有する第２増幅
器から成ることを特徴とする。さらに、前記第１及び第
２増幅器の負帰還路を共通とすることを特徴とする。
号が印加される正及び負入力端子と、負帰還路とを有す
る第１増幅器から成り、前記逆相増幅器は、前記第１入
力信号が印加される負入力端子と、直流バイアスのみが
印加される正入力端子と、負帰還路とを有する第２増幅
器から成ることを特徴とする。さらに、前記第１及び第
２増幅器の負帰還路を共通とすることを特徴とする。
【０００８】またさらに、前記第１増幅器において、正
入力端子から見た利得を、負入力端子から見た利得の２
倍にすることを特徴とする。
入力端子から見た利得を、負入力端子から見た利得の２
倍にすることを特徴とする。
【０００９】
【作用】本発明によれば、第１入力信号が印加される正
及び負入力端子と、負帰還路とを有する第１増幅器、及
び、直流バイアスのみ印加される正入力端子と、第１入
力信号が印加される負入力端子と、負帰還路とを有する
第２増幅器において、第２増幅器を第１増幅器の出力信
号と反転した出力信号を得るように構成しているので、
第２入力信号に応じて第１及び第２増幅器を交互に動作
させることにより、第１及び第２増幅器の共通出力端子
に第１及び第２入力信号を乗算した出力信号を得ること
ができる。この時、第１及び第２増幅器の利得は、負帰
還路に応じて定まるので、歪率は入力信号により変化す
ることなく、歪率を改善することができる。
及び負入力端子と、負帰還路とを有する第１増幅器、及
び、直流バイアスのみ印加される正入力端子と、第１入
力信号が印加される負入力端子と、負帰還路とを有する
第２増幅器において、第２増幅器を第１増幅器の出力信
号と反転した出力信号を得るように構成しているので、
第２入力信号に応じて第１及び第２増幅器を交互に動作
させることにより、第１及び第２増幅器の共通出力端子
に第１及び第２入力信号を乗算した出力信号を得ること
ができる。この時、第１及び第２増幅器の利得は、負帰
還路に応じて定まるので、歪率は入力信号により変化す
ることなく、歪率を改善することができる。
【００１０】
【実施例】図１は本発明の一実施例を示す図であり、
（１５）及び（１６）は正及び負入力端子と、出力端子
とを有する第１及び第２増幅器、（１７）は第１及び第
２増幅器（１５）及び（１６）の共通の帰還抵抗、（１
８）は第１増幅器（１５）の負入力端子に接続されると
ともに、入力ラインに設けられた抵抗、（１９）はバイ
アス源と第１増幅器（１５）の負入力端子に接続された
抵抗、（２０）及び（２１）は第１及び第２増幅器（１
５）及び（１６）の動作電流を発生する定電流源、（２
２）及び（２３）は前記動作電流を制御するトランジス
タである。
（１５）及び（１６）は正及び負入力端子と、出力端子
とを有する第１及び第２増幅器、（１７）は第１及び第
２増幅器（１５）及び（１６）の共通の帰還抵抗、（１
８）は第１増幅器（１５）の負入力端子に接続されると
ともに、入力ラインに設けられた抵抗、（１９）はバイ
アス源と第１増幅器（１５）の負入力端子に接続された
抵抗、（２０）及び（２１）は第１及び第２増幅器（１
５）及び（１６）の動作電流を発生する定電流源、（２
２）及び（２３）は前記動作電流を制御するトランジス
タである。
【００１１】図１において、第１入力信号は、コンデン
サーでその直流成分がカットされた後、第１増幅器（１
５）の正及び負入力端子と、第２増幅器（１６）の負入
力端子とに印加され、増幅される。また、第２入力信号
となる互いに逆相のスイッチング信号が、入力端子（２
４）及び（２５）を介して、トランジスタ（２２）及び
（２３）のベースに印加される。前記スイッチイング信
号に応じて、トランジスタ（２２）及び（２３）は交互
にオンまたはオフするので、定電流源（２０）及び（２
１）のいずれか一方の定電流が第１及び第２増幅器（１
５）及び（１６）に供給され、第１及び第２増幅器（１
５）及び（１６）は交互に動作する。そして、増幅動作
を行っている第１または第２増幅器の出力信号が、出力
端子を介して後段の回路に伝送される。
サーでその直流成分がカットされた後、第１増幅器（１
５）の正及び負入力端子と、第２増幅器（１６）の負入
力端子とに印加され、増幅される。また、第２入力信号
となる互いに逆相のスイッチング信号が、入力端子（２
４）及び（２５）を介して、トランジスタ（２２）及び
（２３）のベースに印加される。前記スイッチイング信
号に応じて、トランジスタ（２２）及び（２３）は交互
にオンまたはオフするので、定電流源（２０）及び（２
１）のいずれか一方の定電流が第１及び第２増幅器（１
５）及び（１６）に供給され、第１及び第２増幅器（１
５）及び（１６）は交互に動作する。そして、増幅動作
を行っている第１または第２増幅器の出力信号が、出力
端子を介して後段の回路に伝送される。
【００１２】ところで、トランジスタ（２２）がオン
し、定電流源（２０）の定電流が第１増幅器（１５）に
供給され、第１増幅器（１５）が動作している場合、第
１入力信号は第１増幅器（１５）の正及び負入力端子に
印加され、増幅される。この時、第１増幅器（１５）の
出力信号がその負入力端子に負帰還されているので、第
１増幅器（１５）の正入力端子から見た利得Ｇ１は、帰
還抵抗（１７）の抵抗値をＲ１、抵抗（１８）及び（１
９）の抵抗値をＲ２及びＲ３とすれば、
し、定電流源（２０）の定電流が第１増幅器（１５）に
供給され、第１増幅器（１５）が動作している場合、第
１入力信号は第１増幅器（１５）の正及び負入力端子に
印加され、増幅される。この時、第１増幅器（１５）の
出力信号がその負入力端子に負帰還されているので、第
１増幅器（１５）の正入力端子から見た利得Ｇ１は、帰
還抵抗（１７）の抵抗値をＲ１、抵抗（１８）及び（１
９）の抵抗値をＲ２及びＲ３とすれば、
【００１３】
【数２】
【００１４】となる。但し、Ｒ１≧Ｒ２である。また、
第１増幅器（１５）の負入力端子から見た利得Ｇ２は、
第１増幅器（１５）の負入力端子から見た利得Ｇ２は、
【００１５】
【数３】
【００１６】となる。よって、第１増幅器（１５）の総
合利得Ｇ３は、正及び負入力端子から見た利得を加算す
ることにより得られ、
合利得Ｇ３は、正及び負入力端子から見た利得を加算す
ることにより得られ、
【００１７】
【数４】
【００１８】となる。よって、式（４）より、第１増幅
器（１５）は正相増幅器となる。 また、トランジスタ
（２３）がオンし、定電流源（２１）の定電流が第２増
幅器（１６）に供給され、第２増幅器（１６）が動作す
る場合、第１入力信号が第２増幅器（１６）において増
幅される。この時、第２増幅器（１６）において、自己
の出力信号が負帰還抵抗（１７）を介して負入力端子に
帰還され、入力信号が負入力端子に印加されるので、第
２増幅器（１６）の利得は、
器（１５）は正相増幅器となる。 また、トランジスタ
（２３）がオンし、定電流源（２１）の定電流が第２増
幅器（１６）に供給され、第２増幅器（１６）が動作す
る場合、第１入力信号が第２増幅器（１６）において増
幅される。この時、第２増幅器（１６）において、自己
の出力信号が負帰還抵抗（１７）を介して負入力端子に
帰還され、入力信号が負入力端子に印加されるので、第
２増幅器（１６）の利得は、
【００１９】
【数５】
【００２０】となる。よって、第２増幅器（１６）は逆
相増幅器となり、第１入力信号は反転される。尚、第１
及び第２増幅器（１５）及び（１６）の負入力端子は共
通接続されているので、第１及び第２増幅器（１５）及
び（１６）の共通の負入力端子は常に仮想接地される。
その為、第１増幅器（１５）及び第２増幅器（１６）は
誤動作することはない。
相増幅器となり、第１入力信号は反転される。尚、第１
及び第２増幅器（１５）及び（１６）の負入力端子は共
通接続されているので、第１及び第２増幅器（１５）及
び（１６）の共通の負入力端子は常に仮想接地される。
その為、第１増幅器（１５）及び第２増幅器（１６）は
誤動作することはない。
【００２１】さらに、第１入力信号と、第１及び第２増
幅器の共通の出力端子から発生するする出力信号とのリ
ニアリティーが良好となるには、第１及び第２増幅器
（１５）及び（１６）の利得が等しければよいので、｜
Ｇ３｜＝｜Ｇ４｜より、
幅器の共通の出力端子から発生するする出力信号とのリ
ニアリティーが良好となるには、第１及び第２増幅器
（１５）及び（１６）の利得が等しければよいので、｜
Ｇ３｜＝｜Ｇ４｜より、
【００２２】
【数６】
【００２３】となる。但し、負帰還抵抗（１７）及び抵
抗（１８）の抵抗値が等しい場合、式（６）より抵抗
（１９）の抵抗値は無限大となり、抵抗（１９）を接続
せずに、負帰還抵抗（１７）及び抵抗（１８）の接続中
点をオープンにしてもよい。また、第１及び第２増幅器
（１５）及び第２増幅器（１６）の負帰還路が共通化さ
れている場合、負帰還入力端子から見た第１及び第２増
幅器（１５）及び（１６）の利得は同一となる。第１増
幅器（１５）及び第２増幅器（１６）の総合利得を同一
とするためには、第１増幅器（１５）の正入力端子から
見た利得を負入力端子から見た利得の２倍にするとよ
い。
抗（１８）の抵抗値が等しい場合、式（６）より抵抗
（１９）の抵抗値は無限大となり、抵抗（１９）を接続
せずに、負帰還抵抗（１７）及び抵抗（１８）の接続中
点をオープンにしてもよい。また、第１及び第２増幅器
（１５）及び第２増幅器（１６）の負帰還路が共通化さ
れている場合、負帰還入力端子から見た第１及び第２増
幅器（１５）及び（１６）の利得は同一となる。第１増
幅器（１５）及び第２増幅器（１６）の総合利得を同一
とするためには、第１増幅器（１５）の正入力端子から
見た利得を負入力端子から見た利得の２倍にするとよ
い。
【００２４】よって、第１増幅器（１５）は非反転型の
増幅器であり、第２増幅器（１６）は反転型の増幅器で
あり、第２入力信号に応じて第１及び第２増幅器（１
５）及び（１６）を交互にオンさせることにより、第１
入力信号と第２入力信号とを乗算した出力信号を第１増
幅器（１５）と第２増幅器（１６）の共通の出力端子に
得ることができる。図３は、図１の別の具体回路例を示
す図であり、（２７）及び（２８）は差動接続され、第
１増幅器（１５）を構成するトランジスタ、（２９）及
び（３０）は差動接続され、第２増幅器（１６）を構成
するトランジスタ、（３１）は差動接続されたトランジ
スタ（２７）及び（２８）と、差動接続されたトランジ
スタ（２９）及び（３０）のトランジスタとの共通負荷
となる電流ミラー回路、（３２）はトランジスタ（２
７）及び（２９）のコレクタ端に発生する出力信号が供
給される出力段トランジスタ、（３３）は入力信号とス
イッチング信号とを乗算した信号が得られる出力端子で
ある。但し、図１と同一の素子については、図１と同一
の符号を付し、説明を省略する。
増幅器であり、第２増幅器（１６）は反転型の増幅器で
あり、第２入力信号に応じて第１及び第２増幅器（１
５）及び（１６）を交互にオンさせることにより、第１
入力信号と第２入力信号とを乗算した出力信号を第１増
幅器（１５）と第２増幅器（１６）の共通の出力端子に
得ることができる。図３は、図１の別の具体回路例を示
す図であり、（２７）及び（２８）は差動接続され、第
１増幅器（１５）を構成するトランジスタ、（２９）及
び（３０）は差動接続され、第２増幅器（１６）を構成
するトランジスタ、（３１）は差動接続されたトランジ
スタ（２７）及び（２８）と、差動接続されたトランジ
スタ（２９）及び（３０）のトランジスタとの共通負荷
となる電流ミラー回路、（３２）はトランジスタ（２
７）及び（２９）のコレクタ端に発生する出力信号が供
給される出力段トランジスタ、（３３）は入力信号とス
イッチング信号とを乗算した信号が得られる出力端子で
ある。但し、図１と同一の素子については、図１と同一
の符号を付し、説明を省略する。
【００２５】図３において、入力信号は、トランジスタ
（２７）及び（２９）に印加され、トランジスタ（２
７）及び（２８）と、トランジスタ（２９）及び（３
０）とのそれぞれのベース電圧の差に応じてトランジス
タ（２７）乃至（３０）のコレクタから出力電流が発生
する。また、トランジスタ（２２）及び（２３）のベー
スに、それぞれ互いに逆相のスイッチング信号が印加さ
れ、トランジスタ（２２）及び（２３）がそれぞれ交互
にオンまたはオフするので、トランジスタ（２７）及び
（２８）から成る差動段と、トランジスタ（２９）及び
（３０）から成る差動段が交互にオン、オフする。そし
て、トランジスタ（２２）がオンすると、トランジスタ
（２７）のコレクタ電流は、トランジスタ（２８）のコ
レクタ電流を反転した電流ミラー回路（３１）の出力電
流が混合された後、トランジスタ（３２）のベースに供
給され、また、トランジスタ（２３）がオンすると、ト
ランジスタ（２９）のコレクタ電流は、トランジスタ
（３０）のコレクタ電流を反転した電流ミラー回路（３
１）の出力電流が混合された後、トランジスタ（３２）
のベースに供給される。よって、トランジスタ（３２）
のコレクタに、入力信号とスイッチング信号との乗算さ
れた信号が、出力端子（３３）を介して後段の回路に伝
送される。一方、トランジスタ（３２）からの出力信号
は、帰還抵抗（１７）及び抵抗（１８）を介してトラン
ジスタ（２７）のベースに帰還されるとともに、帰還抵
抗（１７）及び抵抗（１９）を介してトランジスタ（２
９）のベースに帰還される。よって、トランジスタ（２
７）及び（２８）から成る差動段の利得は帰還抵抗（１
７）及び抵抗（１８）によって設定され、トランジスタ
（２９）及び（３０）から成る差動段の利得は帰還抵抗
（１８）及び抵抗（１９）によって設定される。
（２７）及び（２９）に印加され、トランジスタ（２
７）及び（２８）と、トランジスタ（２９）及び（３
０）とのそれぞれのベース電圧の差に応じてトランジス
タ（２７）乃至（３０）のコレクタから出力電流が発生
する。また、トランジスタ（２２）及び（２３）のベー
スに、それぞれ互いに逆相のスイッチング信号が印加さ
れ、トランジスタ（２２）及び（２３）がそれぞれ交互
にオンまたはオフするので、トランジスタ（２７）及び
（２８）から成る差動段と、トランジスタ（２９）及び
（３０）から成る差動段が交互にオン、オフする。そし
て、トランジスタ（２２）がオンすると、トランジスタ
（２７）のコレクタ電流は、トランジスタ（２８）のコ
レクタ電流を反転した電流ミラー回路（３１）の出力電
流が混合された後、トランジスタ（３２）のベースに供
給され、また、トランジスタ（２３）がオンすると、ト
ランジスタ（２９）のコレクタ電流は、トランジスタ
（３０）のコレクタ電流を反転した電流ミラー回路（３
１）の出力電流が混合された後、トランジスタ（３２）
のベースに供給される。よって、トランジスタ（３２）
のコレクタに、入力信号とスイッチング信号との乗算さ
れた信号が、出力端子（３３）を介して後段の回路に伝
送される。一方、トランジスタ（３２）からの出力信号
は、帰還抵抗（１７）及び抵抗（１８）を介してトラン
ジスタ（２７）のベースに帰還されるとともに、帰還抵
抗（１７）及び抵抗（１９）を介してトランジスタ（２
９）のベースに帰還される。よって、トランジスタ（２
７）及び（２８）から成る差動段の利得は帰還抵抗（１
７）及び抵抗（１８）によって設定され、トランジスタ
（２９）及び（３０）から成る差動段の利得は帰還抵抗
（１８）及び抵抗（１９）によって設定される。
【００２６】
【発明の効果】以上述べた如く、本発明によれば、負帰
還型の増幅器を用いて乗算器を構成しており、利得が負
帰還路の固定抵抗によって決定されるので、入力信号に
応じて増幅器の利得が変わらず、入力信号と出力信号と
のリニアリティーを良好とし、歪率を改善することがで
きる。また、負帰還型の増幅器を用いたので、増幅器の
入力差動段のトランジスタのエミッタ抵抗を考慮する必
要がなく、歪率の悪化を防止できるとともに、レベルの
高い入力信号を用いるシステムに用いることができる。
さらに、前記エミッタ抵抗を小さくし、電圧利得を増大
するためにトランジスタのエミッタ電流を大きくする必
要がないので、トランジスタのスルーレートを改善する
ことができる。
還型の増幅器を用いて乗算器を構成しており、利得が負
帰還路の固定抵抗によって決定されるので、入力信号に
応じて増幅器の利得が変わらず、入力信号と出力信号と
のリニアリティーを良好とし、歪率を改善することがで
きる。また、負帰還型の増幅器を用いたので、増幅器の
入力差動段のトランジスタのエミッタ抵抗を考慮する必
要がなく、歪率の悪化を防止できるとともに、レベルの
高い入力信号を用いるシステムに用いることができる。
さらに、前記エミッタ抵抗を小さくし、電圧利得を増大
するためにトランジスタのエミッタ電流を大きくする必
要がないので、トランジスタのスルーレートを改善する
ことができる。
【図１】本発明の一実施例を示す回路図である。
【図２】従来例を示す回路図である。
【図３】図１の具体回路例を示す回路図である。
１５ 第１増幅器 １６ 第２増幅器 １７ 帰還抵抗 １８、１９ バイアス抵抗 ２０、２１ 定電流源 ２２、２３ トランジスタ
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H03G 1/00 - 3/18 H03C 1/00 - 1/62 H03F 1/42 - 3/52
Claims (4)
- 【請求項１】 第1入力信号を増幅する正相増幅器と、 第１入力信号を増幅する逆相増幅器と、 第２入力信号に応じて、前記正相及び逆相増幅器の動作
を交互に制御する制御回路と、 から成り、前記正相及び逆相増幅器の出力端子を共通と
すると共に、前記正相及び逆相増幅器の負帰還路を共通
とすることを特徴とする乗算器。 - 【請求項２】 前記正相増幅器は、前記第１入力信号が
印加される正及び負入力端子と、負帰還路とを有する第
１増幅器から成り、 前記逆相増幅器は、前記第１入力信号が印加される負入
力端子と、直流バイアスのみが印加される正入力端子
と、負帰還路とを有する第２増幅器から成ることを特徴
とする請求項１記載の乗算器。 - 【請求項３】 前記第１及び第２増幅器の総合利得を同
一とするために、前記第１増幅器において、正入力端子
から見た利得を、負入力端子から見た利得の２倍にする
ことを特徴とする請求項３記載の乗算器。 - 【請求項４】 第１入力信号が印加される第１及び第２
トランジスタと、 前記第１トランジスタと差動接続される第３トランジス
タと、 前記第２トランジスタと差動接続される第４トランジス
タと、 前記第１及び第２トランジスタの共通コレクタの出力信
号を前記第３及び前記第４トランジスタのベースに負帰
還する負帰還抵抗と、 前記第１及び前記第３トランジスタのベース間に接続さ
れた抵抗と、 前記第１トランジスタと差動接続される第３トランジス
タの共通エミッタに接続される第１定電流回路と、 該第１定電流回路の定電流を導通または遮断する第１制
御トランジスタと、 前記第２トランジスタと差動接続される第４トランジス
タの共通エミッタに接続される第２定電流回路と、 該第２定電流回路の定電流を導通または遮断する第２制
御トランジスタと、 前記第１及び第２制御トランジスタは第２入力信号に応
じてトランジスタを交互に制御する制御回路とから成る
ことを特徴とする乗算器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03875495A JP3326294B2 (ja) | 1995-02-27 | 1995-02-27 | 乗算器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03875495A JP3326294B2 (ja) | 1995-02-27 | 1995-02-27 | 乗算器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08237055A JPH08237055A (ja) | 1996-09-13 |
| JP3326294B2 true JP3326294B2 (ja) | 2002-09-17 |
Family
ID=12534087
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03875495A Expired - Fee Related JP3326294B2 (ja) | 1995-02-27 | 1995-02-27 | 乗算器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3326294B2 (ja) |
-
1995
- 1995-02-27 JP JP03875495A patent/JP3326294B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08237055A (ja) | 1996-09-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5497123A (en) | Amplifier circuit having high linearity for cancelling third order harmonic distortion | |
| JP3383042B2 (ja) | 差動入力回路 | |
| JP3272380B2 (ja) | 高性能演算増幅器と増幅方法 | |
| JP2990147B2 (ja) | 利得可変増幅回路 | |
| JPH0354387B2 (ja) | ||
| EP0730345B1 (en) | Variable gain circuit | |
| EP0453680B1 (en) | Three-terminal operational amplifier and applications thereof | |
| US5162751A (en) | Amplifier arrangement | |
| JP2733962B2 (ja) | 利得制御増幅器 | |
| JPH05110341A (ja) | 低歪差動増幅器回路 | |
| JP3404209B2 (ja) | トランスインピーダンス増幅器回路 | |
| JPS6313571B2 (ja) | ||
| JP3326294B2 (ja) | 乗算器 | |
| EP0603938B1 (en) | Universal signal converter | |
| US5166983A (en) | Mute circuit for audio amplifiers | |
| JP3058087B2 (ja) | 利得可変増幅器 | |
| JPH0870223A (ja) | オフセットキャンセル回路 | |
| JPS6132842B2 (ja) | ||
| US4831337A (en) | Wideband amplifier | |
| JPH06276037A (ja) | オーディオ用パワーアンプ | |
| JPH0697725B2 (ja) | 増幅器回路 | |
| JPS6223133Y2 (ja) | ||
| JP2876701B2 (ja) | 演算増幅回路 | |
| JP2759156B2 (ja) | 増幅回路 | |
| JP2773776B2 (ja) | パワーアンプ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080705 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080705 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090705 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |