JP3324498B2 - 昇圧回路 - Google Patents
昇圧回路Info
- Publication number
- JP3324498B2 JP3324498B2 JP09232598A JP9232598A JP3324498B2 JP 3324498 B2 JP3324498 B2 JP 3324498B2 JP 09232598 A JP09232598 A JP 09232598A JP 9232598 A JP9232598 A JP 9232598A JP 3324498 B2 JP3324498 B2 JP 3324498B2
- Authority
- JP
- Japan
- Prior art keywords
- stage
- transistor
- mos transistor
- switch
- charge transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【発明の属する技術分野】本発明は、昇圧回路に関し、
特にキャパシタとＭＯＳトランジスタを用いた昇圧回路
に関する。
特にキャパシタとＭＯＳトランジスタを用いた昇圧回路
に関する。
【０００２】
【従来の技術】この種の従来の電荷転送型の昇圧回路の
一例を図４に示す。図４を参照すると、この昇圧回路
は、ダイオード接続された転送（トランスファ）トラン
ジスタＭ４１１と、プリチャージトランジスタＭ４２１
と、キャパシタＣ５１とを一段の構成要素として、これ
を複数段（図４に示す例では４段）直列形態（縦続形
態）に接続して構成されている。すなわち一段目につい
てみると、ドレインとゲートが接続されて電源ＶＣＣに
接続されたプリチャージ用ＮＭＯＳトランジスタＭ４２
１のソースがノードＮ４１に接続され、ノードＮ４１と
次段のノードＮ４２との間に、ダイオード接続された転
送ＮＭＯＳトランジスタＭ４１１が接続され、ノードＮ
４１はキャパシタＣ５１を介して第１のクロック端子Ｃ
ＬＫ１に接続されており、また次段のノードＮ４２はキ
ャパシタＣ５２を介して第２のクロック端子ＣＬＫ２に
接続されている。
一例を図４に示す。図４を参照すると、この昇圧回路
は、ダイオード接続された転送（トランスファ）トラン
ジスタＭ４１１と、プリチャージトランジスタＭ４２１
と、キャパシタＣ５１とを一段の構成要素として、これ
を複数段（図４に示す例では４段）直列形態（縦続形
態）に接続して構成されている。すなわち一段目につい
てみると、ドレインとゲートが接続されて電源ＶＣＣに
接続されたプリチャージ用ＮＭＯＳトランジスタＭ４２
１のソースがノードＮ４１に接続され、ノードＮ４１と
次段のノードＮ４２との間に、ダイオード接続された転
送ＮＭＯＳトランジスタＭ４１１が接続され、ノードＮ
４１はキャパシタＣ５１を介して第１のクロック端子Ｃ
ＬＫ１に接続されており、また次段のノードＮ４２はキ
ャパシタＣ５２を介して第２のクロック端子ＣＬＫ２に
接続されている。
【０００３】各段の転送トランジスタＭ４１１、Ｍ４１
２、Ｍ４１３、Ｍ４１４は、いずれもダイオード接続さ
れており、電荷は一方向にしか転送されない。
２、Ｍ４１３、Ｍ４１４は、いずれもダイオード接続さ
れており、電荷は一方向にしか転送されない。
【０００４】そして第１、第２のクロック端子ＣＬＫ１
とＣＬＫ２には、相補のクロック信号が入力され、これ
により、最終段の出力ノードＣＰＯＵＴには、高電圧が
出力される。
とＣＬＫ２には、相補のクロック信号が入力され、これ
により、最終段の出力ノードＣＰＯＵＴには、高電圧が
出力される。
【０００５】
【発明が解決しようとする課題】しかしながら、上記し
た、ダイオード接続されたトランジスタとキャパシタの
組み合わせにより多段構成とされる従来の昇圧回路にお
いては、常に最終段の出力ノードに接続されるキャパシ
タに最も高い電位差が印可されるため、このキャパシタ
の膜の劣化が早く、これにより、昇圧回路の寿命が制限
されてしまう、という問題点を有している。
た、ダイオード接続されたトランジスタとキャパシタの
組み合わせにより多段構成とされる従来の昇圧回路にお
いては、常に最終段の出力ノードに接続されるキャパシ
タに最も高い電位差が印可されるため、このキャパシタ
の膜の劣化が早く、これにより、昇圧回路の寿命が制限
されてしまう、という問題点を有している。
【０００６】したがって、本発明は、上記問題点に鑑み
てなされたものであって、その目的は、ダイオード接続
されたトランジスタとキャパシタの組み合わせにより多
段構成とされる昇圧回路において、各キャパシタへの負
荷を平均化させ、回路の寿命を延ばすようにした昇圧回
路を提供することにある。
てなされたものであって、その目的は、ダイオード接続
されたトランジスタとキャパシタの組み合わせにより多
段構成とされる昇圧回路において、各キャパシタへの負
荷を平均化させ、回路の寿命を延ばすようにした昇圧回
路を提供することにある。
【０００７】
【課題を解決するための手段】前記目的を達成するた
め、本発明は、キャパシタとＭＯＳトランジスタの組み
合わせを一段とし、これを複数段接続してなる多段構成
の昇圧回路において、高電圧出力が取り出される段を入
替自在としたものである。
め、本発明は、キャパシタとＭＯＳトランジスタの組み
合わせを一段とし、これを複数段接続してなる多段構成
の昇圧回路において、高電圧出力が取り出される段を入
替自在としたものである。
【０００８】
【発明の実施の形態】本発明の実施の形態について以下
に説明する。本発明の昇圧回路は、その好ましい実施の
形態において、キャパシタとダイオード接続された転送
トランジスタの組み合わせを一段とし、これを複数段接
続してなる多段構成の昇圧回路において、前記各段の間
の接続を制御するスイッチを備え、最終段の転送トラン
ジスタは初段に前記スイッチを介して接続し、前記スイ
ッチをオン・オフすることで、キャパシタに印加される
電圧が最も高くなる段、すなわち出力段を入替自在とし
たものである。
に説明する。本発明の昇圧回路は、その好ましい実施の
形態において、キャパシタとダイオード接続された転送
トランジスタの組み合わせを一段とし、これを複数段接
続してなる多段構成の昇圧回路において、前記各段の間
の接続を制御するスイッチを備え、最終段の転送トラン
ジスタは初段に前記スイッチを介して接続し、前記スイ
ッチをオン・オフすることで、キャパシタに印加される
電圧が最も高くなる段、すなわち出力段を入替自在とし
たものである。
【０００９】すなわち、本発明の実施の形態において
は、多段構成の昇圧回路の最終段と初段を接続するルー
プ構成とし、各段間にスイッチを接続する構成とする。
昇圧回路を複数回繰り返し使用した後に、各段間のスイ
ッチのいずれかをオフとすることにより、昇圧回路の最
終段を切り換えることができ、各キャパシタにかかる負
荷を平均化させることができ、このため、昇圧回路の寿
命を延ばすことができる。このため、例えば不揮発性半
導体メモリ等の半導体装置で必要とされる高電圧発生に
用いて好適とされる。
は、多段構成の昇圧回路の最終段と初段を接続するルー
プ構成とし、各段間にスイッチを接続する構成とする。
昇圧回路を複数回繰り返し使用した後に、各段間のスイ
ッチのいずれかをオフとすることにより、昇圧回路の最
終段を切り換えることができ、各キャパシタにかかる負
荷を平均化させることができ、このため、昇圧回路の寿
命を延ばすことができる。このため、例えば不揮発性半
導体メモリ等の半導体装置で必要とされる高電圧発生に
用いて好適とされる。
【００１０】また、本発明の昇圧回路は、その好ましい
実施の形態において、各段に向きの異なる２つのダイオ
ードをトランジスタにより構成し、このトランジスタの
オン・オフを切り換えることにより、電荷の転送方向、
および昇圧回路の出力部を切り換えるようにしたもので
ある。昇圧回路を複数回繰り返し使用した後に、ダイオ
ード接続した転送トランジスタの方向を入れ替えて、最
終段のキャパシタにかかる負荷を平均化させることによ
り昇圧回路の寿命を延ばすことができる。
実施の形態において、各段に向きの異なる２つのダイオ
ードをトランジスタにより構成し、このトランジスタの
オン・オフを切り換えることにより、電荷の転送方向、
および昇圧回路の出力部を切り換えるようにしたもので
ある。昇圧回路を複数回繰り返し使用した後に、ダイオ
ード接続した転送トランジスタの方向を入れ替えて、最
終段のキャパシタにかかる負荷を平均化させることによ
り昇圧回路の寿命を延ばすことができる。
【００１１】また、本発明の昇圧回路は、その好ましい
実施の形態において、正の高電圧と負の高電圧を必要と
するシステムにおいて、直列接続された昇圧回路の両端
をスイッチにより切り換えて出力することにより正の高
電圧と負の高電圧両方を出力できるような昇圧回路を２
つ備える構成とする。
実施の形態において、正の高電圧と負の高電圧を必要と
するシステムにおいて、直列接続された昇圧回路の両端
をスイッチにより切り換えて出力することにより正の高
電圧と負の高電圧両方を出力できるような昇圧回路を２
つ備える構成とする。
【００１２】はじめに、第１の昇圧回路から正の高電圧
を出力し、第２の昇圧回路から負の高電圧を出力するよ
うにスイッチを設定し、昇圧回路を複数回繰り返し使用
した後に、スイッチの切換により、第２の昇圧回路から
正の高電圧を出力し、第１の昇圧回路から負の高電圧を
出力するようにする。これによりそれぞれの昇圧回路の
最終段のキャパシタにかかる負荷を平均化することがで
きるので昇圧回路の寿命を延ばすことができる。
を出力し、第２の昇圧回路から負の高電圧を出力するよ
うにスイッチを設定し、昇圧回路を複数回繰り返し使用
した後に、スイッチの切換により、第２の昇圧回路から
正の高電圧を出力し、第１の昇圧回路から負の高電圧を
出力するようにする。これによりそれぞれの昇圧回路の
最終段のキャパシタにかかる負荷を平均化することがで
きるので昇圧回路の寿命を延ばすことができる。
【００１３】
【実施例】上記した実施の形態についてさらに詳細に説
明すべく、本発明の実施例について図面を参照して以下
に説明する。
明すべく、本発明の実施例について図面を参照して以下
に説明する。
【００１４】［実施例１］図１は、本発明の第１の実施
例の構成を示す図である。図１を参照すると、本発明の
第１の実施例の昇圧回路１１は、昇圧用のダイオード接
続された転送（トランスファ）トランジスタＭ１２１、
出力用トランジスタＭ１１１、プリチャージ用トランジ
スタＭ１３１、スイッチトランジスタＭ１４１、キャパ
シタＣ１１を一段とし、これを複数個直列（縦続形態）
に接続し、さらに最終段の出力を初段の入力に接続して
構成されている。
例の構成を示す図である。図１を参照すると、本発明の
第１の実施例の昇圧回路１１は、昇圧用のダイオード接
続された転送（トランスファ）トランジスタＭ１２１、
出力用トランジスタＭ１１１、プリチャージ用トランジ
スタＭ１３１、スイッチトランジスタＭ１４１、キャパ
シタＣ１１を一段とし、これを複数個直列（縦続形態）
に接続し、さらに最終段の出力を初段の入力に接続して
構成されている。
【００１５】初段について説明すると、ドレインとゲー
トが接続されて電源ＶＣＣに接続されているプリチャー
ジ用ＮＭＯＳトランジスタＭ１３１のソースは、転送用
ＮＭＯＳトランジスタＭ１２１のゲート及びドレインに
接続され、転送用ＮＭＯＳトランジスタＭ１２１のソー
スは次段のノードＭ１１２に接続され、出力用トランジ
スタＭ１１１のソースはＣＰＯＵＴに接続し、出力用ト
ランジスタＭ１１１のゲートとドレインは共通接続して
ノードＮ１１１に接続し、転送トランジスタとプリチャ
ージ用トランジスタＭ１３１の接続点と、ノードＮ１１
１との間に、ゲートに端子ＨＳＷ１１１に接続したスイ
ッチ用ＰＭＯＳトランジスタＭ１４１が接続され、ノー
ドＮ１１１はキャパシタＣ１１を介して端子ＣＬＫ１に
接続され、次段のノードＮ１１２はキャパシタＣ＝１２
を介して端子ＣＬＫ２に接続されている。昇圧回路１１
の端子ＨＳＷｎ（ｎ＝１〜４）は、スイッチ信号ＳＷ１
ｎ（ｎ＝１〜４）を入力とし、スイッチ信号ＳＷ１ｎが
Ｈｉｇｈレベルの時に、高電圧ＶＰＰレベルを、出力端
子ＨＳＷｎ（ｎ＝１〜４）から出力するレベルシフト回
路１２の端子ＨＳＷ１ｎに接続される。
トが接続されて電源ＶＣＣに接続されているプリチャー
ジ用ＮＭＯＳトランジスタＭ１３１のソースは、転送用
ＮＭＯＳトランジスタＭ１２１のゲート及びドレインに
接続され、転送用ＮＭＯＳトランジスタＭ１２１のソー
スは次段のノードＭ１１２に接続され、出力用トランジ
スタＭ１１１のソースはＣＰＯＵＴに接続し、出力用ト
ランジスタＭ１１１のゲートとドレインは共通接続して
ノードＮ１１１に接続し、転送トランジスタとプリチャ
ージ用トランジスタＭ１３１の接続点と、ノードＮ１１
１との間に、ゲートに端子ＨＳＷ１１１に接続したスイ
ッチ用ＰＭＯＳトランジスタＭ１４１が接続され、ノー
ドＮ１１１はキャパシタＣ１１を介して端子ＣＬＫ１に
接続され、次段のノードＮ１１２はキャパシタＣ＝１２
を介して端子ＣＬＫ２に接続されている。昇圧回路１１
の端子ＨＳＷｎ（ｎ＝１〜４）は、スイッチ信号ＳＷ１
ｎ（ｎ＝１〜４）を入力とし、スイッチ信号ＳＷ１ｎが
Ｈｉｇｈレベルの時に、高電圧ＶＰＰレベルを、出力端
子ＨＳＷｎ（ｎ＝１〜４）から出力するレベルシフト回
路１２の端子ＨＳＷ１ｎに接続される。
【００１６】図１（ｂ）を参照すると、レベルシフト回
路１２は、高電圧ＶＰＰにソースが接続され、ゲートと
ドレイン同士が襷掛け（交差）接続されたＰＭＯＳトラ
ンジスタＰＭ１、ＰＭ２と、ＰＭＯＳトランジスタＰＭ
１、ＰＭ２のドレインにドレインを接続しソースをＧＮ
Ｄ間に接続したＮＭＯＳトランジスタＮＭ１、ＮＭ２
と、インバータＩＮＶ１とを備え、信号ＳＷ１ｎはＮＭ
ＯＳトランジスタＮＭ１のゲートに接続され、信号ＳＷ
１ｎをインバータで反転した信号がＮＭＯＳトランジス
タＮＭ２のゲートに入力され、信号ＳＷ１ｎが論理Ｈig
hの時、ＮＭＯＳトランジスタＮＭ１が導通し、ＰＭＯ
ＳトランジスタＰＭ２はそのゲートがＬｏｗレベルとな
って導通し、ＨＳＷ１ｎの電位は高電圧ＶＰＰとなり、
信号ＳＷ１ｎが論理Ｌｏｗの時、ＮＭＯＳトランジスタ
ＮＭ２が導通し、ＨＳＷ１ｎの電位はＬｏｗレベルとな
る。
路１２は、高電圧ＶＰＰにソースが接続され、ゲートと
ドレイン同士が襷掛け（交差）接続されたＰＭＯＳトラ
ンジスタＰＭ１、ＰＭ２と、ＰＭＯＳトランジスタＰＭ
１、ＰＭ２のドレインにドレインを接続しソースをＧＮ
Ｄ間に接続したＮＭＯＳトランジスタＮＭ１、ＮＭ２
と、インバータＩＮＶ１とを備え、信号ＳＷ１ｎはＮＭ
ＯＳトランジスタＮＭ１のゲートに接続され、信号ＳＷ
１ｎをインバータで反転した信号がＮＭＯＳトランジス
タＮＭ２のゲートに入力され、信号ＳＷ１ｎが論理Ｈig
hの時、ＮＭＯＳトランジスタＮＭ１が導通し、ＰＭＯ
ＳトランジスタＰＭ２はそのゲートがＬｏｗレベルとな
って導通し、ＨＳＷ１ｎの電位は高電圧ＶＰＰとなり、
信号ＳＷ１ｎが論理Ｌｏｗの時、ＮＭＯＳトランジスタ
ＮＭ２が導通し、ＨＳＷ１ｎの電位はＬｏｗレベルとな
る。
【００１７】本発明の一実施例の動作について説明す
る。信号ＳＷ１１〜ＳＷ１４は、いずれか一つのみを電
源電圧ＶＣＣ、他はＧＮＤレベルとする。またＳＷ１１
〜ＳＷ１４は、レベルシフタ１２で、高電圧ＶＰＰ（＞
＝ＣＰＯＵＴ）レベルの論理信号ＨＳＷ１１〜ＨＳＷ１
４に変換される。
る。信号ＳＷ１１〜ＳＷ１４は、いずれか一つのみを電
源電圧ＶＣＣ、他はＧＮＤレベルとする。またＳＷ１１
〜ＳＷ１４は、レベルシフタ１２で、高電圧ＶＰＰ（＞
＝ＣＰＯＵＴ）レベルの論理信号ＨＳＷ１１〜ＨＳＷ１
４に変換される。
【００１８】仮に、レベルシフト回路１２に入力される
スイッチ信号ＳＷ１１〜ＳＷ１４のうちＳＷ１４のみが
電源電位ＶＣＣの場合、端子ＨＳＷ１４にのみにＶＰＰ
レベルが出力され、この結果、昇圧回路１１において端
子ＨＳＷ１４に接続されたスイッチトランジスタＭ１４
４がオフとされ、昇圧回路１１において、ノード節点Ｎ
１１４の電位が最も高くなり、ここからＣＰＯＵＴへ高
電圧が出力される。
スイッチ信号ＳＷ１１〜ＳＷ１４のうちＳＷ１４のみが
電源電位ＶＣＣの場合、端子ＨＳＷ１４にのみにＶＰＰ
レベルが出力され、この結果、昇圧回路１１において端
子ＨＳＷ１４に接続されたスイッチトランジスタＭ１４
４がオフとされ、昇圧回路１１において、ノード節点Ｎ
１１４の電位が最も高くなり、ここからＣＰＯＵＴへ高
電圧が出力される。
【００１９】昇圧回路１１が適当な回数動作した後に、
レベルシフト回路１２に入力されるスイッチ信号ＳＷ１
１〜ＳＷ１４の信号を切り換える。例えばＳＷ１３をＶ
ＣＣ、他をＧＮＤレベルに切り替えた時、昇圧回路１１
において端子ＨＳＷ１３に接続されたスイッチトランジ
スタＭ１４３がオフとされ、他のスイッチトランジスタ
Ｍ１４１、Ｍ１４２、Ｍ１４４はオンとされ（この場
合、転送トランジスタＭ１２４を含む段が初段とな
る）、ノード節点Ｎ１１３の電位が最も高くなり、ここ
からＣＰＯＵＴへ高電圧が出力される。
レベルシフト回路１２に入力されるスイッチ信号ＳＷ１
１〜ＳＷ１４の信号を切り換える。例えばＳＷ１３をＶ
ＣＣ、他をＧＮＤレベルに切り替えた時、昇圧回路１１
において端子ＨＳＷ１３に接続されたスイッチトランジ
スタＭ１４３がオフとされ、他のスイッチトランジスタ
Ｍ１４１、Ｍ１４２、Ｍ１４４はオンとされ（この場
合、転送トランジスタＭ１２４を含む段が初段とな
る）、ノード節点Ｎ１１３の電位が最も高くなり、ここ
からＣＰＯＵＴへ高電圧が出力される。
【００２０】これにより、電位の最も高くなる節点も切
り替わり、キャパシタＣ１１〜Ｃ１４にかかる高電圧の
負荷は平均化される。
り替わり、キャパシタＣ１１〜Ｃ１４にかかる高電圧の
負荷は平均化される。
【００２１】［実施例２］図２は、本発明の第２の実施
例の構成を示す図である。図２を参照すると、本発明の
第２の実施例は、昇圧用転送トランジスタＭ２１１、プ
リチャージ用トランジスタＭ２２１、スイッチトランジ
スタＭ２３１、Ｍ２４１、キャパシタＣ２１を一段と
し、これを複数個直列に接続し、さらに直列接続した初
段の入力と最終段の出力の両方に出力トランジスタＭ２
５０、Ｍ２５１を接続することで構成されている。スイ
ッチトランジスタＭ２３１、Ｍ２４１は、プリチャージ
用トランジスタＭ２２１のソースと、転送トランジスタ
Ｍ２１１のソース、ドレイン間に挿入されており、レベ
ルシフト回路１２からの出力信号ＨＳＷ２１、ＨＳＷ２
２をそれぞれゲートに接続されている。
例の構成を示す図である。図２を参照すると、本発明の
第２の実施例は、昇圧用転送トランジスタＭ２１１、プ
リチャージ用トランジスタＭ２２１、スイッチトランジ
スタＭ２３１、Ｍ２４１、キャパシタＣ２１を一段と
し、これを複数個直列に接続し、さらに直列接続した初
段の入力と最終段の出力の両方に出力トランジスタＭ２
５０、Ｍ２５１を接続することで構成されている。スイ
ッチトランジスタＭ２３１、Ｍ２４１は、プリチャージ
用トランジスタＭ２２１のソースと、転送トランジスタ
Ｍ２１１のソース、ドレイン間に挿入されており、レベ
ルシフト回路１２からの出力信号ＨＳＷ２１、ＨＳＷ２
２をそれぞれゲートに接続されている。
【００２２】ＳＷ２１＝ＶＣＣ、ＳＷ２２＝ＧＮＤの場
合、昇圧回路２１は、図２の左側から右側に電荷を転送
するように動作し、出力トランジスタＭ２５０を介して
高電圧が出力される。
合、昇圧回路２１は、図２の左側から右側に電荷を転送
するように動作し、出力トランジスタＭ２５０を介して
高電圧が出力される。
【００２３】昇圧回路が適当な回数動作した後に、ＳＷ
２１＝ＧＮＤ、ＳＷ２２＝ＶＣＣとすることにより、電
荷は図２の右側から左側に転送されるようになり、高電
圧は出力トランジスタＭ２５１を介して出力される。
２１＝ＧＮＤ、ＳＷ２２＝ＶＣＣとすることにより、電
荷は図２の右側から左側に転送されるようになり、高電
圧は出力トランジスタＭ２５１を介して出力される。
【００２４】これにより、電位の最も高くなる節点を切
り替えることができるので、キャパシタＣ２１〜Ｃ２４
にかかる高電圧の負荷を平均化することができる。
り替えることができるので、キャパシタＣ２１〜Ｃ２４
にかかる高電圧の負荷を平均化することができる。
【００２５】［実施例３］図３は、本発明の第３の実施
例の構成を示す図である。本発明の第３の実施例は、フ
ラッシュメモリなど正の高電圧と負の高電圧両方が必要
とされるシステムを対象としている。昇圧用転送トラン
ジスタＭ３１１、キャパシタＣ３１を一段とし、これを
複数個直列に接続し、さらに直列接続した一方の出力部
ＮＯＵＴ１にスイッチトランジスタＭ３２０、他方の出
力部ＰＯＵＴ１にスイッチトランジスタＭ３２１を備
え、昇圧回路の両端に、正と負の高電圧を切り換えて出
力できる昇圧回路を二組備えて構成されている。
例の構成を示す図である。本発明の第３の実施例は、フ
ラッシュメモリなど正の高電圧と負の高電圧両方が必要
とされるシステムを対象としている。昇圧用転送トラン
ジスタＭ３１１、キャパシタＣ３１を一段とし、これを
複数個直列に接続し、さらに直列接続した一方の出力部
ＮＯＵＴ１にスイッチトランジスタＭ３２０、他方の出
力部ＰＯＵＴ１にスイッチトランジスタＭ３２１を備
え、昇圧回路の両端に、正と負の高電圧を切り換えて出
力できる昇圧回路を二組備えて構成されている。
【００２６】一つの回路で正と負の高電圧両方を切り換
えて出力できる昇圧回路は、例えば特開平９−１９８８
８７号公報などに提案されている。
えて出力できる昇圧回路は、例えば特開平９−１９８８
８７号公報などに提案されている。
【００２７】信号ＳＷがＶＣＣの場合、トランジスタＭ
３２１とＭ３４０がオン状態、トランジスタＭ３２０と
Ｍ３４１がオフ状態になるので、ＮＯＵＴ１に負の高電
圧、ＰＯＵＴ２に正の高電圧が出力される。この時、キ
ャパシタＣ３１およびＣ４４に最も高い電位差が発生す
る。
３２１とＭ３４０がオン状態、トランジスタＭ３２０と
Ｍ３４１がオフ状態になるので、ＮＯＵＴ１に負の高電
圧、ＰＯＵＴ２に正の高電圧が出力される。この時、キ
ャパシタＣ３１およびＣ４４に最も高い電位差が発生す
る。
【００２８】この状態で複数回繰り返し使用した後に、
信号ＳＷをＧＮＤに切替えると、ＰＯＵＴ１に、正の高
電圧ＮＯＵＴ２に、負の高電圧が出力される。この時、
キャパシタＣ３４およびＣ４１に最も高い電位差が発生
する。これによりキャパシタＣ３１〜Ｃ４４にかかる高
電圧の負荷を平均化することができる。
信号ＳＷをＧＮＤに切替えると、ＰＯＵＴ１に、正の高
電圧ＮＯＵＴ２に、負の高電圧が出力される。この時、
キャパシタＣ３４およびＣ４１に最も高い電位差が発生
する。これによりキャパシタＣ３１〜Ｃ４４にかかる高
電圧の負荷を平均化することができる。
【００２９】
【発明の効果】以上説明したように、本発明によれば、
スイッチトランジスタのオン・オフを切り換えることに
より、昇圧回路中の最も電位の高くなる節点を切り換え
ることができ、キャパシタにかかる高電圧の負荷が平均
化することができるので、キャパシタの劣化を遅らせる
ことができ、昇圧回路の寿命を延ばすことができる、と
いう効果を奏する。
スイッチトランジスタのオン・オフを切り換えることに
より、昇圧回路中の最も電位の高くなる節点を切り換え
ることができ、キャパシタにかかる高電圧の負荷が平均
化することができるので、キャパシタの劣化を遅らせる
ことができ、昇圧回路の寿命を延ばすことができる、と
いう効果を奏する。
【図１】本発明の第１の実施例の構成を示す図である。
【図２】本発明の第１の実施例の構成を示す図である。
【図３】本発明の第１の実施例の構成を示す図である。
【図４】従来の昇圧回路の構成を示す図である。
１０ 昇圧回路の一段 １１ 昇圧回路 １２ レベルシフト回路
Claims (3)
- 【請求項１】ダイオード接続された電荷転送用ＭＯＳト
ランジスタと、前記電荷転送用ＭＯＳトランジスタの入
力端と制御端子との接続点と電源間に接続されたダイオ
ード接続のプリチャージ用ＭＯＳトランジスタと、前記
電荷転送用ＭＯＳトランジスタの入力端と、キャパシタ
の一端との間に接続されたスイッチと、前記キャパシタ
の一端と出力端子との間に接続された出力用トランジス
タよりなる回路要素を一段として、該回路要素を複数段
（Ｎ段）直列形態に接続し、前記隣り合う段の前記キャ
パシタの他端にはそれぞれ相補のクロックが入力され、
各段の前記電荷転送用ＭＯＳトランジスタを通じて電荷
を後段に転送し前記出力端子より高電圧を出力する昇圧
回路であって、 Ｎ段目の前記電荷転送用ＭＯＳトランジスタの出力端が
１段目のスイッチを介して前記１段目の前記電荷転送用
ＭＯＳトランジスタの入力端に接続されて ループ構成と
し、 前記スイッチをオン、オフすることで、前記キャパシタ
の前記一端の電位が最も高くなる段を入替自在としたこ
とを特徴とする昇圧回路。 - 【請求項２】ダイオード接続された電荷転送用ＭＯＳト
ランジスタと、前記電荷転送用ＭＯＳトランジスタの入
力端と制御端子との接続点と電源間に接続されたダイオ
ード接続のプリチャージ用ＭＯＳトランジスタと、前記
電荷転送用ＭＯＳトランジスタの入力端と、キャパシタ
の一端との間に接続されたスイッチと、前記キャパシタ
の一端と出力端子との間に接続された出力用トランジス
タよりなる回路要素を一段として、該回路要素を複数段
（Ｎ段）直列形態に接続し、前記隣り合う段の前記キャ
パシタの他端にはそれぞれ相補のクロックが入力され、
各段の前記電荷転送用ＭＯＳトランジスタを通じて電荷
を後段に転送し前記出力端子より高電圧を出力する昇圧
回路であって、 Ｎ段目の前記電荷転送用ＭＯＳトランジスタの出力端が
１段目のスイッチトランジスタを介して前記１段目の前
記電荷転送用ＭＯＳトランジスタの入力端に接続されて
ループ構成とし、 前記複数のスイッチトランジスタのうちの一つをオフ
し、他をオンとすることにより、前記複数段のうち最後
段を任意の段に設定し、所定時間、昇圧回路を動作させ
た後に、前記複数のスイッチトランジスタのオン・オフ
を切り換え、最後段の入れ替えを行うことを特徴とする
昇圧回路。 - 【請求項３】電源に接続されたダイオード接続のプリチ
ャージ用トランジスタと、前記プリチャージ用トランジ
スタの一端に制御端子が接続されるとともに、前記プリ
チャージ用トランジスタの一端に第１のスイッチトラン
ジスタを介して一端が接続され、前記プリチャージ用ト
ランジスタの一端に第２のスイッチトランジスタを介し
て他端が接続された電荷転送用ＭＯＳトランジスタより
なる回路要素を一段とし、該回路要素を複数段（Ｎ段）
直列形態に接続し、２段目からＮ段目の各回路要素に
は、一端にクロックが接続され、他端が該段の前記電荷
転送用ＭＯＳトランジスタの一端に接続されたキャパシ
タが接続されており、前記隣り合う段の前記キャパシタ
の他端にはそれぞれ相補のクロックが入力され、各段の
前記電荷転送用ＭＯＳトランジスタを通じて電荷を後段
に転送し出力端子より高電圧を出力する昇圧回路であっ
て、 前記昇圧回路の出力端子が１段目の電荷転送用ＭＯＳト
ランジスタに接続されループを構成し、前記第１、第２
のスイッチトランジスタのオン・オフを切り換えること
により、電荷の転送方向および昇圧回路の出力部となる
段を切り換える、ことを特徴とする昇圧回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09232598A JP3324498B2 (ja) | 1998-03-20 | 1998-03-20 | 昇圧回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09232598A JP3324498B2 (ja) | 1998-03-20 | 1998-03-20 | 昇圧回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11275855A JPH11275855A (ja) | 1999-10-08 |
| JP3324498B2 true JP3324498B2 (ja) | 2002-09-17 |
Family
ID=14051244
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09232598A Expired - Fee Related JP3324498B2 (ja) | 1998-03-20 | 1998-03-20 | 昇圧回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3324498B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100536603B1 (ko) * | 2003-07-10 | 2005-12-14 | 삼성전자주식회사 | 선택 모드를 갖는 전하 펌프 회로 |
| JP5157555B2 (ja) * | 2008-03-19 | 2013-03-06 | 凸版印刷株式会社 | チャージポンプ回路 |
| JP6756590B2 (ja) | 2016-11-22 | 2020-09-16 | エイブリック株式会社 | 昇圧回路及びそれを備えた不揮発性メモリ |
-
1998
- 1998-03-20 JP JP09232598A patent/JP3324498B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11275855A (ja) | 1999-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3488587B2 (ja) | 昇圧回路及びこれを備えたｉｃカード | |
| JP2011120407A (ja) | チャージポンプ回路 | |
| US7586361B2 (en) | Semiconductor device comprising a charge pump operated by clock signals | |
| JP2845206B2 (ja) | 高電圧発生回路 | |
| JP4299857B2 (ja) | 昇圧型チャージポンプ回路 | |
| JP3621249B2 (ja) | 電圧選択回路、ｌｃｄ駆動回路及びｄ／ａ変換器 | |
| KR20060070421A (ko) | 오실레이터 및 이것을 이용한 차지 펌프 회로 | |
| JP3324498B2 (ja) | 昇圧回路 | |
| US6404272B2 (en) | Charge pump booster device with transfer and recovery of the charge | |
| JP2001346377A (ja) | 昇圧装置および昇圧方法 | |
| JP3601901B2 (ja) | 昇圧回路 | |
| US10157645B2 (en) | Booster circuit and non-volatile memory including the same | |
| JP2001309642A (ja) | 可変昇圧回路 | |
| JP3911188B2 (ja) | チャージポンプ回路 | |
| JPH09204798A (ja) | 信号発生回路 | |
| JP4718389B2 (ja) | 半導体装置 | |
| CN114860023B (zh) | 电荷泵架构 | |
| JP2001309641A (ja) | 可変昇圧回路 | |
| KR100218333B1 (ko) | 부트-스트랩프 회로 | |
| JP2005117830A (ja) | チャージポンプ回路 | |
| KR100418719B1 (ko) | 플래쉬 메모리 장치의 펌핑 회로 | |
| JPH11145413A (ja) | 半導体集積回路装置 | |
| KR100295677B1 (ko) | 전압 승압 회로 | |
| JPH04304161A (ja) | 昇圧回路 | |
| JP2734009B2 (ja) | 電圧変換回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010403 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020604 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070705 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080705 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090705 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100705 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100705 Year of fee payment: 8 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100705 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110705 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120705 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120705 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130705 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |