JP3324148B2 - バックアップメモリの検査装置 - Google Patents
バックアップメモリの検査装置Info
- Publication number
- JP3324148B2 JP3324148B2 JP21613992A JP21613992A JP3324148B2 JP 3324148 B2 JP3324148 B2 JP 3324148B2 JP 21613992 A JP21613992 A JP 21613992A JP 21613992 A JP21613992 A JP 21613992A JP 3324148 B2 JP3324148 B2 JP 3324148B2
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- cpus
- data
- inspection
- backup memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、例えば複数個のＣＰ
Ｕを含み構成される自動車の電子制御用ユニットにおい
て、その各ＣＰＵに対して設定されるバックアップＲＡ
Ｍ等を検査するバックアッブメモリの検査装置に関す
る。
Ｕを含み構成される自動車の電子制御用ユニットにおい
て、その各ＣＰＵに対して設定されるバックアップＲＡ
Ｍ等を検査するバックアッブメモリの検査装置に関す
る。
【０００２】
【従来の技術】自動車に搭載される電子制御ユニット
は、この自動車に搭載される複数の機器にそれぞれ対応
したＣＰＵを備えるもので、例えばエンジの空燃比制
御、電子制御トランスミッションの制御、故障診断制御
等が各ＣＰＵにおいて分担されるようにしている。
は、この自動車に搭載される複数の機器にそれぞれ対応
したＣＰＵを備えるもので、例えばエンジの空燃比制
御、電子制御トランスミッションの制御、故障診断制御
等が各ＣＰＵにおいて分担されるようにしている。
【０００３】この様な電子制御ユニットを構成するＣＰ
Ｕにおいては、それぞれ各種データ等を記憶するバック
アップメモリ（バックアップＲＡＭ）を備えるもので、
このバックアップＲＡＭにおいてメイン電源が遮断され
た状態においても、制御用データが確実に記憶保持され
るようにしている。したがって、この各ＣＰＵに対応さ
れるバックアッブＲＡＭにおいて、メイン電源が遮断さ
れた状態においても、パワーセーブ動作によって記憶デ
ータが確実に保持されていることが重要な要件であり、
電子制御ユニットの正常動作を確認するためには、これ
らバックアップＲＡＭのパワーセーブ動作をチェックす
る必要がある。
Ｕにおいては、それぞれ各種データ等を記憶するバック
アップメモリ（バックアップＲＡＭ）を備えるもので、
このバックアップＲＡＭにおいてメイン電源が遮断され
た状態においても、制御用データが確実に記憶保持され
るようにしている。したがって、この各ＣＰＵに対応さ
れるバックアッブＲＡＭにおいて、メイン電源が遮断さ
れた状態においても、パワーセーブ動作によって記憶デ
ータが確実に保持されていることが重要な要件であり、
電子制御ユニットの正常動作を確認するためには、これ
らバックアップＲＡＭのパワーセーブ動作をチェックす
る必要がある。
【０００４】この様なバックアツプＲＡＭのパワーセー
ブ動作を検査するには、例えば診断コード等の情報をバ
ックアップＲＡＭにそれぞれ記憶させ、この状態でメイ
ン電源を一旦遮断してスタンバイ電源によってパワーセ
ーブ状態とする。この様な状態に設定された後再びメイ
ン電源を投入し、パワーセーブ状態に設定されたバック
アップＲＡＭから情報を出力させ、この出力情報をチェ
ックすることにより、バックアップＲＡＭのパワーセー
ブ動作が検査される。
ブ動作を検査するには、例えば診断コード等の情報をバ
ックアップＲＡＭにそれぞれ記憶させ、この状態でメイ
ン電源を一旦遮断してスタンバイ電源によってパワーセ
ーブ状態とする。この様な状態に設定された後再びメイ
ン電源を投入し、パワーセーブ状態に設定されたバック
アップＲＡＭから情報を出力させ、この出力情報をチェ
ックすることにより、バックアップＲＡＭのパワーセー
ブ動作が検査される。
【０００５】このバックアップＲＡＭの検査は、ＣＰＵ
それぞれにおいて独立して実行されるものであり、した
がってＣＰＵの数が増加してバックアップＲＡＭの数が
増加するにしたがって、その検査手順が繁雑化すると共
に検査に要する時間が増大する。
それぞれにおいて独立して実行されるものであり、した
がってＣＰＵの数が増加してバックアップＲＡＭの数が
増加するにしたがって、その検査手順が繁雑化すると共
に検査に要する時間が増大する。
【０００６】
【発明が解決しようとする課題】この発明は上記のよう
な点に鑑みなされたもので、複数のＣＰＵを含み構成さ
れる電子制御ユニットにおいて、前記ＣＰＵそれぞれに
設定されるバックアップメモリのパワーセーブ動作等が
一括して簡単に実行することができ、検査手順の単純化
と共に検査時間が確実に短縮できるようにしたバックア
ップメモリの検査装置を提供しようとするものである。
な点に鑑みなされたもので、複数のＣＰＵを含み構成さ
れる電子制御ユニットにおいて、前記ＣＰＵそれぞれに
設定されるバックアップメモリのパワーセーブ動作等が
一括して簡単に実行することができ、検査手順の単純化
と共に検査時間が確実に短縮できるようにしたバックア
ップメモリの検査装置を提供しようとするものである。
【０００７】
【課題を解決するための手段】この発明に係るバックア
ップメモリの検査装置は、それぞれバックアップメモリ
を有する複数のＣＰＵを備え、この各ＣＰＵに対してそ
れぞれデータが転送されるようにした電子制御ユニット
において、入力された診断用データを前記複数のＣＰＵ
にそれぞれ転送し、その各ＣＰＵに設定された前記バッ
クアップメモリにこの診断用データを記憶設定するデー
タ記憶手段を備え、このデータ記憶された状態でメイン
電源をオフして前記各ＣＰＵのバックアップメモリをパ
ワーセーブ状態に設定した後、再び前記メイン電源をオ
ンする。その後、検査モード設定手段で前記複数のＣＰ
Ｕそれぞれに特定信号を入力して検査モードを設定し、
良否判定手段で前記複数のＣＰＵそれぞれからの出力を
チェックする。
ップメモリの検査装置は、それぞれバックアップメモリ
を有する複数のＣＰＵを備え、この各ＣＰＵに対してそ
れぞれデータが転送されるようにした電子制御ユニット
において、入力された診断用データを前記複数のＣＰＵ
にそれぞれ転送し、その各ＣＰＵに設定された前記バッ
クアップメモリにこの診断用データを記憶設定するデー
タ記憶手段を備え、このデータ記憶された状態でメイン
電源をオフして前記各ＣＰＵのバックアップメモリをパ
ワーセーブ状態に設定した後、再び前記メイン電源をオ
ンする。その後、検査モード設定手段で前記複数のＣＰ
Ｕそれぞれに特定信号を入力して検査モードを設定し、
良否判定手段で前記複数のＣＰＵそれぞれからの出力を
チェックする。
【０００８】
【作用】この様に構成されるバックアップメモリの検査
装置においては、複数のＣＰＵそれぞれ設定されるバッ
クアップメモリに対して、データ転送路を介して診断情
報が一括して書き込まれる。そして、この状態でメイン
電源がオフしてパワーセーブ動作が行われるようになる
ものであり、再びメイン電源がオンされた後に、各バッ
クアップメモリに記憶された診断情報が検査されるもの
であり、このバックアップメモリに記憶された診断情報
を検査することによって、データ転送が誤ご動作なく行
なわれたか、またパワーセーブ動作が失敗していないか
のチェックが確実に行なわれるようになる。
装置においては、複数のＣＰＵそれぞれ設定されるバッ
クアップメモリに対して、データ転送路を介して診断情
報が一括して書き込まれる。そして、この状態でメイン
電源がオフしてパワーセーブ動作が行われるようになる
ものであり、再びメイン電源がオンされた後に、各バッ
クアップメモリに記憶された診断情報が検査されるもの
であり、このバックアップメモリに記憶された診断情報
を検査することによって、データ転送が誤ご動作なく行
なわれたか、またパワーセーブ動作が失敗していないか
のチェックが確実に行なわれるようになる。
【０００９】
【実施例】以下、図面を参照してこの発明の一実施例を
説明する。図１は全体的な構成を示したもので、電子制
御ユニット（ＥＣＵ）11は、この電子制御ユニット11を
構成するＣＰＵに対応されるバックアップＲＡＭのパワ
ーセーブ動作のチェック用の作動手段を備えている。
説明する。図１は全体的な構成を示したもので、電子制
御ユニット（ＥＣＵ）11は、この電子制御ユニット11を
構成するＣＰＵに対応されるバックアップＲＡＭのパワ
ーセーブ動作のチェック用の作動手段を備えている。
【００１０】この電子制御ユニット11は、例えば自動車
に搭載されてエンジン制御、トランスミッション制御、
さらに故障診断（ダイアグ）制御等を実行するものであ
り、この様な電子制御ユニット11に対して動作チェック
用の検査機12が設けられる。この検査機12は、電子制御
ユニット11内のＣＰＵ等に動作チェックのための診断用
データを発生する入力データ付与手段13、および出力デ
ータ読取り手段14を備え、この入力データ付与手段13と
出力データ読取り手段14との間には、入力データと出力
データとを対比する比較判定手段15が設定される。
に搭載されてエンジン制御、トランスミッション制御、
さらに故障診断（ダイアグ）制御等を実行するものであ
り、この様な電子制御ユニット11に対して動作チェック
用の検査機12が設けられる。この検査機12は、電子制御
ユニット11内のＣＰＵ等に動作チェックのための診断用
データを発生する入力データ付与手段13、および出力デ
ータ読取り手段14を備え、この入力データ付与手段13と
出力データ読取り手段14との間には、入力データと出力
データとを対比する比較判定手段15が設定される。
【００１１】図２は自動車に搭載される例えばエンジン
の電子的な制御等を実行する電子制御ユニット11の構成
を示すもので、例えば第１ないし第３のＣＰＵ21〜22を
備える。ここで、第１のＣＰＵ21は燃料噴射量制御（Ｅ
ＦＩ）等のエンジン制御を担当すると共に、第２のＣＰ
Ｕ22は故障診断（ダイアグ）を担当し、さらに第３のＣ
ＰＵ23は電子式トランスミッション制御（ＥＴＣ）を担
当するもので、第１ないし第３のＣＰＵ21〜23はそれぞ
れ独立した電子制御機器を個別に担当して制御するよう
になる。
の電子的な制御等を実行する電子制御ユニット11の構成
を示すもので、例えば第１ないし第３のＣＰＵ21〜22を
備える。ここで、第１のＣＰＵ21は燃料噴射量制御（Ｅ
ＦＩ）等のエンジン制御を担当すると共に、第２のＣＰ
Ｕ22は故障診断（ダイアグ）を担当し、さらに第３のＣ
ＰＵ23は電子式トランスミッション制御（ＥＴＣ）を担
当するもので、第１ないし第３のＣＰＵ21〜23はそれぞ
れ独立した電子制御機器を個別に担当して制御するよう
になる。
【００１２】なお、図では３個ＣＰＵ21〜23を示してい
るが、実際に自動車に搭載される電子制御ユニットにあ
っては、さらに多くの制御対象機器が存在し、この制御
対象機器それぞれに対応してＣＰＵが設定されるように
なるもので、これらのＣＰＵ21〜23はそれぞれ入出力イ
ンターフェース24に接続される。
るが、実際に自動車に搭載される電子制御ユニットにあ
っては、さらに多くの制御対象機器が存在し、この制御
対象機器それぞれに対応してＣＰＵが設定されるように
なるもので、これらのＣＰＵ21〜23はそれぞれ入出力イ
ンターフェース24に接続される。
【００１３】この様な電子制御ユニット11が車載された
状態では、入出力インターフェース24の入力側にはエン
ジンのクランク角センサからの信号に対応するエンジン
回転数データＮe 、エアフローメータ出力（吸入空気
量）Ｑ、冷却水温センサ出力ＴＨＷ、車速センサ出力Ｓ
ＰＤ、イグナイタおよび各種スイッチ等が接続される。
また、このインターフェース24の出力側からは、燃料噴
射弁、イグナイタ、チェックエンジンランプ、トランス
ミッションのソレノイドバルブ等に対する制御信号が取
り出される。
状態では、入出力インターフェース24の入力側にはエン
ジンのクランク角センサからの信号に対応するエンジン
回転数データＮe 、エアフローメータ出力（吸入空気
量）Ｑ、冷却水温センサ出力ＴＨＷ、車速センサ出力Ｓ
ＰＤ、イグナイタおよび各種スイッチ等が接続される。
また、このインターフェース24の出力側からは、燃料噴
射弁、イグナイタ、チェックエンジンランプ、トランス
ミッションのソレノイドバルブ等に対する制御信号が取
り出される。
【００１４】そして、制御プログラムにしたがって第１
ないし第３のＣＰＵ21〜23が選択的に制御されるもの
で、例えばエンジン回転数Ｎe 等の入力データに基づい
て演算等を行い、入出力インターフェース24からの制御
出力によって、出力側機器の作動を制御する。
ないし第３のＣＰＵ21〜23が選択的に制御されるもの
で、例えばエンジン回転数Ｎe 等の入力データに基づい
て演算等を行い、入出力インターフェース24からの制御
出力によって、出力側機器の作動を制御する。
【００１５】それぞれ役割分担されたＣＰＵ21〜23は、
順次ＤＭＡ（ダイレクト・メモリ・アクセス）通信線25
および26によって結ばれているもので、この通信線25お
よび26によってデータ類の交換が可能とされるようにな
っている。
順次ＤＭＡ（ダイレクト・メモリ・アクセス）通信線25
および26によって結ばれているもので、この通信線25お
よび26によってデータ類の交換が可能とされるようにな
っている。
【００１６】例えばＥＦＩ制御を行う第１のＣＰＵ21に
対しては、入出力インターフェース24を介してエンジン
回転数Ｎe 、吸入空気量Ｑ、冷却水温ＴＨＷ、点火異常
信号ＩＧＦ等を入力し、点火信号ＩＧＴ、燃料噴射量＃
１０、＃２０等を出力する。この様なエンジン制御のた
めの出力に際して、ＤＭＡ通信線25、26を用いてダイア
グ制御の第２のＣＰＵ22、およびＥＣＴ制御の第３のＣ
ＰＵ23等に対しても、点火異常信号ＩＧＦ等の情報を伝
達することができる。
対しては、入出力インターフェース24を介してエンジン
回転数Ｎe 、吸入空気量Ｑ、冷却水温ＴＨＷ、点火異常
信号ＩＧＦ等を入力し、点火信号ＩＧＴ、燃料噴射量＃
１０、＃２０等を出力する。この様なエンジン制御のた
めの出力に際して、ＤＭＡ通信線25、26を用いてダイア
グ制御の第２のＣＰＵ22、およびＥＣＴ制御の第３のＣ
ＰＵ23等に対しても、点火異常信号ＩＧＦ等の情報を伝
達することができる。
【００１７】図３は１つの電子制御ユニット11を構成す
る１つのＣＰＵ30（21〜23）部の構成を示すもので、Ｉ
／Ｏインターフェース31および通信インターフェース32
の間に設定されるデータバス33に対してＣＰＵ30と共
に、ノーマルＲＡＭ34およびバックアップ（Ｂ／Ｕ＝ス
タンバイ）ＲＡＭ35が設定され、さらに制御プログラム
やバックアップＲＡＭ34のパワーセーブ動作チェックを
含む検査プログラムを記憶したＲＯＭ36を備える。通信
インターフェース32にはＤＭＡコントローラが内蔵さ
れ、ＤＭＡ通信線25、26に接続される。Ｉ／Ｏインター
フェース31は図２の入出力インターフェース24との間の
通信線27、28に接続される。
る１つのＣＰＵ30（21〜23）部の構成を示すもので、Ｉ
／Ｏインターフェース31および通信インターフェース32
の間に設定されるデータバス33に対してＣＰＵ30と共
に、ノーマルＲＡＭ34およびバックアップ（Ｂ／Ｕ＝ス
タンバイ）ＲＡＭ35が設定され、さらに制御プログラム
やバックアップＲＡＭ34のパワーセーブ動作チェックを
含む検査プログラムを記憶したＲＯＭ36を備える。通信
インターフェース32にはＤＭＡコントローラが内蔵さ
れ、ＤＭＡ通信線25、26に接続される。Ｉ／Ｏインター
フェース31は図２の入出力インターフェース24との間の
通信線27、28に接続される。
【００１８】ここで、ＤＭＡ（ダイレクト・メモリ・ア
クセス）は、ＣＰＵ30を介さずに、直接ノーマルＲＡＭ
34のアクセスが可能な機能であって、このＤＭＡを通信
インターフェース32に含ませることによって、ＣＰＵ30
における演算時間に影響されることなく、定時的なデー
タ通信が行えるようになる。
クセス）は、ＣＰＵ30を介さずに、直接ノーマルＲＡＭ
34のアクセスが可能な機能であって、このＤＭＡを通信
インターフェース32に含ませることによって、ＣＰＵ30
における演算時間に影響されることなく、定時的なデー
タ通信が行えるようになる。
【００１９】この様に構成される装置におけるバックア
ップメモリ（ＲＡＭ）の検査手順について説明する。図
４は検査機12による検査手順の基本的な流れを示すもの
であり、図５および図６はそれぞれ定常モード状態およ
び検査モード状態における検査制御の流れを示してい
る。以下、この検査手順をステップ単位に説明する。
ップメモリ（ＲＡＭ）の検査手順について説明する。図
４は検査機12による検査手順の基本的な流れを示すもの
であり、図５および図６はそれぞれ定常モード状態およ
び検査モード状態における検査制御の流れを示してい
る。以下、この検査手順をステップ単位に説明する。
【００２０】［検査ステップ１］まず、図４におけるス
テップ401 における定常モードにおいて、検査機12から
与えられる点火異常信号ＩＧＦを停止し、第１のＣＰＵ
21に点火異常信号のエラーを模擬的に判定させる。
テップ401 における定常モードにおいて、検査機12から
与えられる点火異常信号ＩＧＦを停止し、第１のＣＰＵ
21に点火異常信号のエラーを模擬的に判定させる。
【００２１】この定常モードにおいては、この状態では
スイッチＳによりメイン電源＋Ｂが投入され、バッテリ
からのスタンバイ電源が常時供給される。図５の（Ａ）
に示すように、第１のＣＰＵ21は通常の自己診断（ダイ
アグ）ロジックによって点火異常信号のエラー情報（診
断用データ）を第１のＣＰＵ21のバックアップＲＡＭ35
に記憶（図７の（Ａ）に示される）する。
スイッチＳによりメイン電源＋Ｂが投入され、バッテリ
からのスタンバイ電源が常時供給される。図５の（Ａ）
に示すように、第１のＣＰＵ21は通常の自己診断（ダイ
アグ）ロジックによって点火異常信号のエラー情報（診
断用データ）を第１のＣＰＵ21のバックアップＲＡＭ35
に記憶（図７の（Ａ）に示される）する。
【００２２】図５（Ａ）は、第１のＣＰＵ21において実
行される自己診断処理の流れを示すものである。ＣＰＵ
21はステップ501 においてＩＧＦ信号の有無を判定し、
ＩＧＦ信号無しと判定されたときに、ステップ502 でＩ
ＧＦエラーを記憶する。そして、ステップ503 で第１の
ＣＰＵ21はこのＩＧＦエラーを第２のＣＰＵ22に対して
転送する。
行される自己診断処理の流れを示すものである。ＣＰＵ
21はステップ501 においてＩＧＦ信号の有無を判定し、
ＩＧＦ信号無しと判定されたときに、ステップ502 でＩ
ＧＦエラーを記憶する。そして、ステップ503 で第１の
ＣＰＵ21はこのＩＧＦエラーを第２のＣＰＵ22に対して
転送する。
【００２３】この様に第２のＣＰＵ22に対してＩＧＦエ
ラー情報が転送されたならば、このＩＧＦエラー情報は
第２のＣＰＵ22の所定のバックアップＲＡＭに記憶され
る。図５（Ｂ）は、ＣＰＵ22において実行されるエラー
情報の受信送信処理の流れを示す図である。ＣＰＵ22
は、まずステップ511 においてＣＰＵ21から転送されて
きたＩＧＦエラー情報をバックアップＲＡＭに記憶す
る。そして、ステップ512で第２のＣＰＵ22は次のＣＰ
Ｕ23にＩＧＦエラー情報を転送する。そして、このエラ
ー情報の転送は複数のＣＰＵに対して順次行われる。
ラー情報が転送されたならば、このＩＧＦエラー情報は
第２のＣＰＵ22の所定のバックアップＲＡＭに記憶され
る。図５（Ｂ）は、ＣＰＵ22において実行されるエラー
情報の受信送信処理の流れを示す図である。ＣＰＵ22
は、まずステップ511 においてＣＰＵ21から転送されて
きたＩＧＦエラー情報をバックアップＲＡＭに記憶す
る。そして、ステップ512で第２のＣＰＵ22は次のＣＰ
Ｕ23にＩＧＦエラー情報を転送する。そして、このエラ
ー情報の転送は複数のＣＰＵに対して順次行われる。
【００２４】第３のＣＰＵ23は転送されたＩＧＦエラー
情報を、このＣＰＵ23の所定のバックアップＲＡＭに記
憶する処理を行う。
情報を、このＣＰＵ23の所定のバックアップＲＡＭに記
憶する処理を行う。
【００２５】この様にして１段目のＣＰＵ21で判定され
たエラー情報が中段のＣＰＵ22を経由して最終段の第３
のＣＰＵ23に転送された状態で、図４のステップ401 と
して示される検査ステップ１が終了する。
たエラー情報が中段のＣＰＵ22を経由して最終段の第３
のＣＰＵ23に転送された状態で、図４のステップ401 と
して示される検査ステップ１が終了する。
【００２６】［検査ステップ２］図４のステップ402 に
おいて図７の（Ｂ）で示すようにスイッチＳを開いてメ
イン電源＋Ｂをオフする。この場合バッテリからのスタ
ンバイ電源はそのまま供給され、バックアップＲＡＭに
おいてパワーセーブ動作が実行できるようにしている。
このステップ402 においては、スイッチＳを開いてＣＰ
Ｕに対するメイン電源をオフした後再びスイッチＳをオ
ンするもので、スイッチＳのオフ時にバックアップＲＡ
Ｍにおいてパワーセーブ動作が正常に行われていれば、
このメイン電源が再びオンされたときに、各ＣＰＵ21〜
23それぞれのバックアップＲＡＭにＩＧＦエラー情報が
正常に記憶されているはずである。
おいて図７の（Ｂ）で示すようにスイッチＳを開いてメ
イン電源＋Ｂをオフする。この場合バッテリからのスタ
ンバイ電源はそのまま供給され、バックアップＲＡＭに
おいてパワーセーブ動作が実行できるようにしている。
このステップ402 においては、スイッチＳを開いてＣＰ
Ｕに対するメイン電源をオフした後再びスイッチＳをオ
ンするもので、スイッチＳのオフ時にバックアップＲＡ
Ｍにおいてパワーセーブ動作が正常に行われていれば、
このメイン電源が再びオンされたときに、各ＣＰＵ21〜
23それぞれのバックアップＲＡＭにＩＧＦエラー情報が
正常に記憶されているはずである。
【００２７】［検査ステップ３］ステップ403 におい
て、検査機12は第１のＣＰＵ21に対して特定入力信号を
付加するもので、この特定入力信号の付加に伴って第１
のＣＰＵ21を図６の（Ａ）に示す検査モードに突入させ
る。この様に検査モードに突入されたならば、ＣＰＵ21
はステップ601 でＩＧＦエラー情報の有無を判定し、Ｉ
ＧＦエラー情報有りの判定でステップ602 に進んで所定
の出力端子をオンに設定する。また、ステップ601 でＩ
ＧＦエラー情報無しと判定されたときは、ステップ503
で所定の出力をオフ設定する（図８の（Ａ）の状態）。
また、同様に図６の（Ｂ）のステップ611 〜613 のよう
に各ＣＰＵ22および23が処理を行い、この検査ステップ
３を終了する。
て、検査機12は第１のＣＰＵ21に対して特定入力信号を
付加するもので、この特定入力信号の付加に伴って第１
のＣＰＵ21を図６の（Ａ）に示す検査モードに突入させ
る。この様に検査モードに突入されたならば、ＣＰＵ21
はステップ601 でＩＧＦエラー情報の有無を判定し、Ｉ
ＧＦエラー情報有りの判定でステップ602 に進んで所定
の出力端子をオンに設定する。また、ステップ601 でＩ
ＧＦエラー情報無しと判定されたときは、ステップ503
で所定の出力をオフ設定する（図８の（Ａ）の状態）。
また、同様に図６の（Ｂ）のステップ611 〜613 のよう
に各ＣＰＵ22および23が処理を行い、この検査ステップ
３を終了する。
【００２８】［検査ステップ４］ステップ404 におい
て、検査機12は出力データ読取り手段14により各ＣＰＵ
21〜23それぞれの所定の出力端子のデータを読取る。続
くステップ405 では、比較判定手段15において、ＣＰＵ
21〜23それぞれより出力されたデータと理論値データと
を比較する。そして、このステップ405 の判断結果に対
応して、出力データと理論値データとが全てのＣＰＵ21
〜23について一致すると、ステップ406 でＯＫ表示を行
い、またいずれかのＣＰＵについて不一致の場合、その
不一致となったＣＰＵについて、ステップ407 でＮＧ表
示を行うようにする（図８の（Ｂ）の状態）。そして、
このＯＫもしくはＮＧの表示によって、ＣＰＵ21〜23そ
れぞれのバックアップＲＡＭのパワーセーブチェックが
終了される。
て、検査機12は出力データ読取り手段14により各ＣＰＵ
21〜23それぞれの所定の出力端子のデータを読取る。続
くステップ405 では、比較判定手段15において、ＣＰＵ
21〜23それぞれより出力されたデータと理論値データと
を比較する。そして、このステップ405 の判断結果に対
応して、出力データと理論値データとが全てのＣＰＵ21
〜23について一致すると、ステップ406 でＯＫ表示を行
い、またいずれかのＣＰＵについて不一致の場合、その
不一致となったＣＰＵについて、ステップ407 でＮＧ表
示を行うようにする（図８の（Ｂ）の状態）。そして、
このＯＫもしくはＮＧの表示によって、ＣＰＵ21〜23そ
れぞれのバックアップＲＡＭのパワーセーブチェックが
終了される。
【００２９】なお、実施例ではＣＰＵが３個使用されて
いる例を示したが、この発明においてはＣＰＵの数に限
定されるものではなく、それ以上のＣＰＵであっても同
様にバックアップメモリ（ＲＡＭ）のチェックが可能で
ある。また、ＲＯＭ、ＲＡＭが外部に設定される電子制
御ユニットにあっても同様のチェックが可能である。そ
して、データの転送手段も特にＤＭＡ通信に限定される
ものではなく、デュアルポートＲＡＭ等を使用して、各
ＣＰＵ間の情報伝達を行うシステム構成においてもチェ
ック可能である。さらに、複数のＣＰＵそれぞれの検査
モードの突入を一致させるようにすれば、検査時間がよ
り短縮されるようになる。
いる例を示したが、この発明においてはＣＰＵの数に限
定されるものではなく、それ以上のＣＰＵであっても同
様にバックアップメモリ（ＲＡＭ）のチェックが可能で
ある。また、ＲＯＭ、ＲＡＭが外部に設定される電子制
御ユニットにあっても同様のチェックが可能である。そ
して、データの転送手段も特にＤＭＡ通信に限定される
ものではなく、デュアルポートＲＡＭ等を使用して、各
ＣＰＵ間の情報伝達を行うシステム構成においてもチェ
ック可能である。さらに、複数のＣＰＵそれぞれの検査
モードの突入を一致させるようにすれば、検査時間がよ
り短縮されるようになる。
【００３０】
【発明の効果】以上のようにこの発明に係るバックアッ
プメモリの検査装置によれば、特に多数個のＣＰＵを用
いて構成される電子制御ユニットにおいて、簡易化した
構成によって多数のバックアップメモリのパワーセーブ
動作のチェックが可能とされるものであり、充分にチェ
ック時間が短縮される。特に、通常の制御プログラムに
おいてはバツクアップメモリに対するデータ記憶が困難
な場合、その効果が著しい。
プメモリの検査装置によれば、特に多数個のＣＰＵを用
いて構成される電子制御ユニットにおいて、簡易化した
構成によって多数のバックアップメモリのパワーセーブ
動作のチェックが可能とされるものであり、充分にチェ
ック時間が短縮される。特に、通常の制御プログラムに
おいてはバツクアップメモリに対するデータ記憶が困難
な場合、その効果が著しい。
【図１】この発明の一実施例に係る検査装置を説明する
ための構成図。
ための構成図。
【図２】電子制御ユニット部を説明する構成図。
【図３】１つのＣＰＵに対応する部分の構成を説明する
図。
図。
【図４】検査手順を説明するフローチャート。
【図５】（Ａ）および（Ｂ）は通常モードにおけるＩＧ
Ｆエラー情報の入力を説明するフローチャート。
Ｆエラー情報の入力を説明するフローチャート。
【図６】（Ａ）および（Ｂ）は検査モードにおける手順
を説明するフローチャート。
を説明するフローチャート。
【図７】（Ａ）および（Ｂ）は通常モードにおける各Ｃ
ＰＵの状態を説明する図。
ＰＵの状態を説明する図。
【図８】（Ａ）は検査モードにおける各ＣＰＵの状態を
説明する図、（Ｂ）はチェック出力の状態を説明する
図。
説明する図、（Ｂ）はチェック出力の状態を説明する
図。
11…電子制御ユニット、12…検査機、13…入力データ付
与手段、14…出力データ読取り手段、15…比較判定手
段、21〜23…ＣＰＵ、24…入出力インターフェース、30
…ＣＰＵ、34…ノーマルＲＡＭ、35…パックアップＲＡ
Ｍ、36…ＲＯＭ。
与手段、14…出力データ読取り手段、15…比較判定手
段、21〜23…ＣＰＵ、24…入出力インターフェース、30
…ＣＰＵ、34…ノーマルＲＡＭ、35…パックアップＲＡ
Ｍ、36…ＲＯＭ。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平３−22063（ＪＰ，Ａ) 特開 平３−142655（ＪＰ，Ａ) 特開 平４−150701（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 12/16 340 G06F 11/22 350 G06F 15/177 678
Claims (1)
- 【請求項１】 それぞれバックアップメモリを有する複
数のＣＰＵを備え、この各ＣＰＵがそれぞれデータ転送
路によって結合されるようにした電子制御ユニットにお
いて、 診断用のデータを入力するデータ入力手段と、 この入力された診断用データを前記複数のＣＰＵにそれ
ぞれ転送し、その各ＣＰＵに対応して設定された前記バ
ックアップメモリにこの診断用データを記憶設定するデ
ータ記憶手段と、 メイン電源をオフして前記各ＣＰＵのバックアップメモ
リをパワーセーブ状態に設定すると共に、再び前記メイ
ン電源をオンする電源制御手段と、 この電源制御手段で再びメイン電源がオンされた状態で
前記複数のＣＰＵそれぞれに特定信号を入力し、検査モ
ードに突入させる検査モード設定手段と、 この検査モード状態で前記複数のＣＰＵそれぞれからの
出力をチェックする良否判定手段とを具備し、 前記各ＣＰＵのバックアップメモリそれぞれの良否判定
が行われるようにしたことを特徴とするバックアッブメ
モリの検査装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21613992A JP3324148B2 (ja) | 1992-08-13 | 1992-08-13 | バックアップメモリの検査装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21613992A JP3324148B2 (ja) | 1992-08-13 | 1992-08-13 | バックアップメモリの検査装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0667992A JPH0667992A (ja) | 1994-03-11 |
| JP3324148B2 true JP3324148B2 (ja) | 2002-09-17 |
Family
ID=16683886
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21613992A Expired - Fee Related JP3324148B2 (ja) | 1992-08-13 | 1992-08-13 | バックアップメモリの検査装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3324148B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5382084B2 (ja) * | 2011-10-07 | 2014-01-08 | 株式会社デンソー | 車両用装置 |
-
1992
- 1992-08-13 JP JP21613992A patent/JP3324148B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0667992A (ja) | 1994-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2880165B2 (ja) | ２つのプロセッサからなる自動車のコンピュータシステムを監視する装置 | |
| JP3330971B2 (ja) | 自動車の制御装置 | |
| US4276593A (en) | Transfer system for multi-variable control units | |
| JP3255693B2 (ja) | 自動車のマルチコンピュータシステム | |
| JPH01210842A (ja) | 車輌診断装置 | |
| JPH1083321A (ja) | データ処理装置及び電子制御装置 | |
| JPS60144851A (ja) | チヤネル制御装置 | |
| CN106647701A (zh) | 一种航空发动机控制器bit测试方法 | |
| JPH07107564A (ja) | 車両用通信システムの異常検出装置 | |
| US5586034A (en) | Data communication equipment for transferring data | |
| JP3324148B2 (ja) | バックアップメモリの検査装置 | |
| JP2767857B2 (ja) | 複数のプロセッサユニットを有する制御システム | |
| JPH0869421A (ja) | 実時間データ処理システムのデータ伝送方法 | |
| JP2001147714A (ja) | 車載電子制御装置の故障診断装置 | |
| JP3370387B2 (ja) | マルチｃｐｕ構成の車両制御用コンピュータシステムにおける異常対策方式 | |
| JP2816312B2 (ja) | 故障診断装置 | |
| JP3203884B2 (ja) | 車両用診断システム | |
| JP4748871B2 (ja) | ワンチップマイクロコントローラシステム | |
| JPH05273086A (ja) | 少なくとも１つのマイクロコンピュータを有する装置をテストする装置並びに方法 | |
| JPH08153397A (ja) | Ｅｅｐｒｏｍのデータ再書込制御装置 | |
| JP3231817B2 (ja) | マイクロコンピュータの検査方法 | |
| JPH01209502A (ja) | プログラマブルコントローラの増設バスチェック装置 | |
| JPH1196082A (ja) | 車両用メモリ書換え装置 | |
| JP2710777B2 (ja) | 中間制御装置のテスト回路 | |
| JP2002047998A (ja) | 車両用制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |