JP3322299B2 - 超伝導パルス信号発生回路 - Google Patents
超伝導パルス信号発生回路Info
- Publication number
- JP3322299B2 JP3322299B2 JP32452297A JP32452297A JP3322299B2 JP 3322299 B2 JP3322299 B2 JP 3322299B2 JP 32452297 A JP32452297 A JP 32452297A JP 32452297 A JP32452297 A JP 32452297A JP 3322299 B2 JP3322299 B2 JP 3322299B2
- Authority
- JP
- Japan
- Prior art keywords
- connection point
- pulse signal
- inductance
- superconducting
- grounded
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
- Logic Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】本発明はパルス信号を発生す
るパルス信号発生回路に関し、特に超伝導集積回路等で
用いられるパルス信号を発生する超伝導パルス信号発生
回路に関するものである。
るパルス信号発生回路に関し、特に超伝導集積回路等で
用いられるパルス信号を発生する超伝導パルス信号発生
回路に関するものである。
【０００２】
【従来の技術】従来、交流のバイアス電源に同期してパ
ルス信号を発生する超伝導パルス信号発生回路として、
１個のジョセフソン接合素子と抵抗とを有する図８に示
すような回路が知られている。
ルス信号を発生する超伝導パルス信号発生回路として、
１個のジョセフソン接合素子と抵抗とを有する図８に示
すような回路が知られている。
【０００３】図８は従来の超伝導パルス信号発生回路の
構成を示す等価回路図である。
構成を示す等価回路図である。
【０００４】図８において、従来の超伝導パルス信号発
生回路は、バイアスフィード抵抗Ｒｂ２１と、一端がバ
イアスフィード抵抗Ｒｂ２１に接続され他端が接地され
たジョセフソン接合素子Ｊ２１と、ジョセフソン接合Ｊ
２１と並列に接続された負荷抵抗ＲＬ２１とによって構
成されている。
生回路は、バイアスフィード抵抗Ｒｂ２１と、一端がバ
イアスフィード抵抗Ｒｂ２１に接続され他端が接地され
たジョセフソン接合素子Ｊ２１と、ジョセフソン接合Ｊ
２１と並列に接続された負荷抵抗ＲＬ２１とによって構
成されている。
【０００５】このような構成において、ジョセフソン接
合素子Ｊ２１にはバイアスフィード抵抗Ｒｂ２１を介し
て交流電流であるバイアス電流（以下、交流バイアス電
流と称す）が供給される。なお、ジョセフソン接合素子
Ｊ２１に流す交流バイアス電流は、ピーク値がその超伝
導臨界電流値以上になるように設定される。
合素子Ｊ２１にはバイアスフィード抵抗Ｒｂ２１を介し
て交流電流であるバイアス電流（以下、交流バイアス電
流と称す）が供給される。なお、ジョセフソン接合素子
Ｊ２１に流す交流バイアス電流は、ピーク値がその超伝
導臨界電流値以上になるように設定される。
【０００６】ジョセフソン接合素子Ｊ２１はその超伝導
臨界電流値を越える電流が流れると、超伝導状態から電
圧状態にスイッチして電流を遮断する。したがって、こ
のとき、ジョセフソン接合素子Ｊ２１に流れていた電流
は出力端である負荷抵抗ＲＬ２１に流れ、負荷抵抗ＲＬ
２１の両端には交流バイアス電流の各周期に同期してパ
ルス信号が出力される。
臨界電流値を越える電流が流れると、超伝導状態から電
圧状態にスイッチして電流を遮断する。したがって、こ
のとき、ジョセフソン接合素子Ｊ２１に流れていた電流
は出力端である負荷抵抗ＲＬ２１に流れ、負荷抵抗ＲＬ
２１の両端には交流バイアス電流の各周期に同期してパ
ルス信号が出力される。
【０００７】
【発明が解決しようとする課題】しかしながら上記した
ような従来の超伝導パルス信号発生回路では、交流バイ
アス電流の各周期毎にパルス信号を発生するため、パル
ス信号を交流バイアス電流の入力に同期して一度だけ発
生させことができなかった。
ような従来の超伝導パルス信号発生回路では、交流バイ
アス電流の各周期毎にパルス信号を発生するため、パル
ス信号を交流バイアス電流の入力に同期して一度だけ発
生させことができなかった。
【０００８】このような単一のパルス信号を発生する超
伝導パルス信号発生回路は、例えば、装置の電源投入時
における回路の初期化や特定の論理回路に加えるパルス
信号を発生する回路として種々の用途に用いることがで
きる。
伝導パルス信号発生回路は、例えば、装置の電源投入時
における回路の初期化や特定の論理回路に加えるパルス
信号を発生する回路として種々の用途に用いることがで
きる。
【０００９】また、パルス信号を周期的に発生させる場
合でも、交流バイアス電流の各周期毎だけでなく、予め
設定した所定の周期毎にパルス信号を発生させることが
できるようにすることが望ましい。
合でも、交流バイアス電流の各周期毎だけでなく、予め
設定した所定の周期毎にパルス信号を発生させることが
できるようにすることが望ましい。
【００１０】本発明は上記したような従来の技術が有す
る問題点を解決するためになされたものであり、単一の
パルス信号、及び所定の周期毎にパルス信号を発生する
ことができる超伝導パルス信号発生回路を提供すること
目的とする。
る問題点を解決するためになされたものであり、単一の
パルス信号、及び所定の周期毎にパルス信号を発生する
ことができる超伝導パルス信号発生回路を提供すること
目的とする。
【００１１】
【課題を解決するための手段】上記目的を達成するため
本発明の超伝導パルス信号発生回路は、交流電流である
交流バイアス電流の入力に同期して一度だけパルス信号
を出力する超伝導パルス信号発生回路であって、一端が
第１の接続点に接続され他端が第２の接続点に接続され
た第１のインダクタンス、一端が前記第１の接続点に接
続され他端が第３の接続点に接続された第２のインダク
タンス、一端が前記第２の接続点に接続され他端が前記
第３の接続点に接続された第１のダンピング抵抗、一端
が前記第２の接続点に接続され他端が接地された第１の
ジョセフソン接合素子、及び一端が前記第３の接続点に
接続され他端が接地された第２のジョセフソン接合素子
を備えた第１のＳＱＵＩＤと、一端が第４の接続点に接
続され他端が第５の接続点に接続された第３のインダク
タンス、一端が前記第４の接続点に接続され他端が第６
の接続点に接続された第４のインダクタンス、一端が前
記第５の接続点に接続され他端が前記第６の接続点に接
続された第２のダンピング抵抗、一端が前記第５の接続
点に接続され他端が第７の接続点に接続された第３のジ
ョセフソン接合素子、及び一端が前記第６の接続点に接
続され他端が前記第７の接続点に接続された第４のジョ
セフソン素子を備えた第２のＳＱＵＩＤと、一端が第８
の接続点に接続され他端が接地され、前記第１のインダ
クタンスと磁気的に結合するように配置された第１の制
御配線と、 一端が前記第８の接続点に接続され他端が前
記第７の接続点に接続され、前記第２のインダクタンス
と磁気的に結合するように配置された第２の制御配線
と、 一端が第９の接続点に接続され他端が前記第１の接
続点に接続され、前記第３のインダクタンスと磁気的に
結合するように配置された第３の制御配線と、 一端が前
記第９の接続点に接続され他端が第１０の接続点に接続
され、前記第４のインダクタンスと磁気的に結合するよ
うに配置された第４の制御配線と、 一端が前記第４の接
続点に接続され他端が接地された第１の負荷抵抗と、 一
端が前記第１０の接続点に接続され他端が接地された、
該一端から前記パル ス信号が出力される第２の負荷抵抗
と、を有し、 前記第１の接続点に前記交流バイアス電流
が供給され、前記第４の接続点に直流電流が供給される
構成である。
本発明の超伝導パルス信号発生回路は、交流電流である
交流バイアス電流の入力に同期して一度だけパルス信号
を出力する超伝導パルス信号発生回路であって、一端が
第１の接続点に接続され他端が第２の接続点に接続され
た第１のインダクタンス、一端が前記第１の接続点に接
続され他端が第３の接続点に接続された第２のインダク
タンス、一端が前記第２の接続点に接続され他端が前記
第３の接続点に接続された第１のダンピング抵抗、一端
が前記第２の接続点に接続され他端が接地された第１の
ジョセフソン接合素子、及び一端が前記第３の接続点に
接続され他端が接地された第２のジョセフソン接合素子
を備えた第１のＳＱＵＩＤと、一端が第４の接続点に接
続され他端が第５の接続点に接続された第３のインダク
タンス、一端が前記第４の接続点に接続され他端が第６
の接続点に接続された第４のインダクタンス、一端が前
記第５の接続点に接続され他端が前記第６の接続点に接
続された第２のダンピング抵抗、一端が前記第５の接続
点に接続され他端が第７の接続点に接続された第３のジ
ョセフソン接合素子、及び一端が前記第６の接続点に接
続され他端が前記第７の接続点に接続された第４のジョ
セフソン素子を備えた第２のＳＱＵＩＤと、一端が第８
の接続点に接続され他端が接地され、前記第１のインダ
クタンスと磁気的に結合するように配置された第１の制
御配線と、 一端が前記第８の接続点に接続され他端が前
記第７の接続点に接続され、前記第２のインダクタンス
と磁気的に結合するように配置された第２の制御配線
と、 一端が第９の接続点に接続され他端が前記第１の接
続点に接続され、前記第３のインダクタンスと磁気的に
結合するように配置された第３の制御配線と、 一端が前
記第９の接続点に接続され他端が第１０の接続点に接続
され、前記第４のインダクタンスと磁気的に結合するよ
うに配置された第４の制御配線と、 一端が前記第４の接
続点に接続され他端が接地された第１の負荷抵抗と、 一
端が前記第１０の接続点に接続され他端が接地された、
該一端から前記パル ス信号が出力される第２の負荷抵抗
と、を有し、 前記第１の接続点に前記交流バイアス電流
が供給され、前記第４の接続点に直流電流が供給される
構成である。
【００１２】
【００１３】または、交流電流である交流バイアス電流
の入力に同期して一度だけパルス信号を出力する超伝導
パルス信号発生回路であって、一端が第１の接続点に接
続され他端が第２の接続点に接続された第１のインダク
タンス、一端が前記第１の接続点に接続され他端が前記
第２の接続点に接続された第１のダンピング抵抗、一端
が前記第１の接続点に接続され他端が接地された第１の
ジョセフソン接合素子、及び一端が前記第２の接続点に
接続され他端が接地された第２のジョセフソン接合素子
を備えた第１のＳＱＵＩＤと、一端が第３の接続点に接
続され他端が第４の接続点に接続された第２のインダク
タンス、一端が前記第３の接続点に接続され他端が第５
の接続点に接続された第３のインダクタンス、一端が前
記第４の接続点に接続され他端が前記第５の接続点に接
続された第２のダンピング抵抗、一端が前記第４の接続
点に接続され他端が第６の接続点に接続された第３のジ
ョセフソン接合素子、及び一端が前記第５の接続点に接
続され他端が前記第６の接続点に接続された第４のジョ
セフソン素子を備えた第２のＳＱＵＩＤと、一端が第６
の接続点に接続され他端が接地され、前記第１のインダ
クタンスと磁気的に結合するように配置された第１の制
御配線と、 一端が第７の接続点に接続され他端が前記第
１の接続点に接続され、前記第２のインダクタンスと磁
気的に結合するように配置された第２の制御配線と、 一
端が前記第７の接続点に接続され他端が第８の接続点に
接続され、前記第３のインダクタンスと磁気的に結合す
るように配置された第３の制御配線と、 一端が前記第３
の接続点に接続され他端が接地された第１の負荷抵抗
と、 一端が前記第８の接続点に接続され他端が接地され
た、該一端から前記パルス信号が出力される第２の負荷
抵抗と、を有し、 前記第１の接続点に前記交流バイアス
電流が供給され、前記第３の接続点に直流電流が供給さ
れる構成である。
の入力に同期して一度だけパルス信号を出力する超伝導
パルス信号発生回路であって、一端が第１の接続点に接
続され他端が第２の接続点に接続された第１のインダク
タンス、一端が前記第１の接続点に接続され他端が前記
第２の接続点に接続された第１のダンピング抵抗、一端
が前記第１の接続点に接続され他端が接地された第１の
ジョセフソン接合素子、及び一端が前記第２の接続点に
接続され他端が接地された第２のジョセフソン接合素子
を備えた第１のＳＱＵＩＤと、一端が第３の接続点に接
続され他端が第４の接続点に接続された第２のインダク
タンス、一端が前記第３の接続点に接続され他端が第５
の接続点に接続された第３のインダクタンス、一端が前
記第４の接続点に接続され他端が前記第５の接続点に接
続された第２のダンピング抵抗、一端が前記第４の接続
点に接続され他端が第６の接続点に接続された第３のジ
ョセフソン接合素子、及び一端が前記第５の接続点に接
続され他端が前記第６の接続点に接続された第４のジョ
セフソン素子を備えた第２のＳＱＵＩＤと、一端が第６
の接続点に接続され他端が接地され、前記第１のインダ
クタンスと磁気的に結合するように配置された第１の制
御配線と、 一端が第７の接続点に接続され他端が前記第
１の接続点に接続され、前記第２のインダクタンスと磁
気的に結合するように配置された第２の制御配線と、 一
端が前記第７の接続点に接続され他端が第８の接続点に
接続され、前記第３のインダクタンスと磁気的に結合す
るように配置された第３の制御配線と、 一端が前記第３
の接続点に接続され他端が接地された第１の負荷抵抗
と、 一端が前記第８の接続点に接続され他端が接地され
た、該一端から前記パルス信号が出力される第２の負荷
抵抗と、を有し、 前記第１の接続点に前記交流バイアス
電流が供給され、前記第３の接続点に直流電流が供給さ
れる構成である。
【００１４】または、上記いずれかの超伝導パルス信号
発生回路と、前記交流バイアス電流を動作クロックとす
る複数のラッチ回路とを有し、前記複数のラッチ回路
は、それぞれ前段のラッチ回路の出力が後段のラッチ回
路の入力に接続されることで直列に接続され、該超伝導
パルス信号発生回路の出力信号が直列に接続された初段
のラッチ回路に入力され、最終段のラッチ回路の出力信
号が前記初段のラッチ回路の入力に帰還された構成であ
る。
発生回路と、前記交流バイアス電流を動作クロックとす
る複数のラッチ回路とを有し、前記複数のラッチ回路
は、それぞれ前段のラッチ回路の出力が後段のラッチ回
路の入力に接続されることで直列に接続され、該超伝導
パルス信号発生回路の出力信号が直列に接続された初段
のラッチ回路に入力され、最終段のラッチ回路の出力信
号が前記初段のラッチ回路の入力に帰還された構成であ
る。
【００１５】上記のように構成された超伝導パルス信号
発生回路では、第１のＳＱＵＩＤが有するインダクタン
スと磁気的に結合する制御配線に直流電流を供給するこ
とで第１のＳＱＵＩＤの超伝導臨界電流値が減少する。
この状態で第１のＳＱＵＩＤに交流バイアス電流が供給
されると、第１のＳＱＵＩＤは電圧状態に転移する。こ
のとき、第１のＳＱＵＩＤに流れていた電流は超伝導パ
ルス信号発生回路の出力側に流れ、第２のＳＱＵＩＤは
その出力信号によって電圧状態に転移し、制御配線に流
れていた直流電流を遮断する。したがって、交流バイア
ス電流の次の周期で電流が増加しても、第１のＳＱＵＩ
Ｄは超伝導臨界電流値が減少していないため、超伝導状
態を維持する。よって、超伝導パルス信号発生回路から
は交流バイアス電流の入力に同期して一度だけパルス信
号が出力される。
発生回路では、第１のＳＱＵＩＤが有するインダクタン
スと磁気的に結合する制御配線に直流電流を供給するこ
とで第１のＳＱＵＩＤの超伝導臨界電流値が減少する。
この状態で第１のＳＱＵＩＤに交流バイアス電流が供給
されると、第１のＳＱＵＩＤは電圧状態に転移する。こ
のとき、第１のＳＱＵＩＤに流れていた電流は超伝導パ
ルス信号発生回路の出力側に流れ、第２のＳＱＵＩＤは
その出力信号によって電圧状態に転移し、制御配線に流
れていた直流電流を遮断する。したがって、交流バイア
ス電流の次の周期で電流が増加しても、第１のＳＱＵＩ
Ｄは超伝導臨界電流値が減少していないため、超伝導状
態を維持する。よって、超伝導パルス信号発生回路から
は交流バイアス電流の入力に同期して一度だけパルス信
号が出力される。
【００１６】
【発明の実施の形態】次に本発明について図面を参照し
て説明する。
て説明する。
【００１７】（第１実施例）図１は本発明の超伝導パル
ス信号発生回路の第１実施例の構成を示す等価回路図で
ある。
ス信号発生回路の第１実施例の構成を示す等価回路図で
ある。
【００１８】図１において、本実施例の超伝導パルス信
号発生回路は、直列に接続されたインダクタンスＬ１、
Ｌ２、インダクタンスＬ１、Ｌ２と並列に接続されたダ
ンピング抵抗Ｒｄ１、及びダンピング抵抗Ｒｄ１の両端
にそれぞれ接続され一端が接地されたジョセフソン接合
素子Ｊ１、Ｊ２からなる第１のＳＱＵＩＤ（Supercondu
cting Quantum Interference Device）１と、第１のＳ
ＱＵＩＤ１のインダクタンスＬ１、Ｌ２に磁気的に結合
される制御配線Ｌ３、Ｌ４と、直列に接続されたインダ
クタンスＬ５、Ｌ６、インダクタンスＬ５、Ｌ６に並列
に接続されたダンピング抵抗Ｒｄ２、及びダンピング抵
抗Ｒｄ２の両端にそれぞれ接続され一端が制御配線Ｌ４
と接続されたジョセフソン接合素子Ｊ３、Ｊ４からなる
第２のＳＱＵＩＤ２と、第２のＳＱＵＩＤ２のインダク
タンスＬ５、Ｌ６と磁気的に結合される制御配線Ｌ７、
Ｌ８と、バイアスフィード抵抗Ｒｂ１、Ｒｂ２と、負荷
抵抗ＲＬ１、ＲＬ２とによって構成されている。
号発生回路は、直列に接続されたインダクタンスＬ１、
Ｌ２、インダクタンスＬ１、Ｌ２と並列に接続されたダ
ンピング抵抗Ｒｄ１、及びダンピング抵抗Ｒｄ１の両端
にそれぞれ接続され一端が接地されたジョセフソン接合
素子Ｊ１、Ｊ２からなる第１のＳＱＵＩＤ（Supercondu
cting Quantum Interference Device）１と、第１のＳ
ＱＵＩＤ１のインダクタンスＬ１、Ｌ２に磁気的に結合
される制御配線Ｌ３、Ｌ４と、直列に接続されたインダ
クタンスＬ５、Ｌ６、インダクタンスＬ５、Ｌ６に並列
に接続されたダンピング抵抗Ｒｄ２、及びダンピング抵
抗Ｒｄ２の両端にそれぞれ接続され一端が制御配線Ｌ４
と接続されたジョセフソン接合素子Ｊ３、Ｊ４からなる
第２のＳＱＵＩＤ２と、第２のＳＱＵＩＤ２のインダク
タンスＬ５、Ｌ６と磁気的に結合される制御配線Ｌ７、
Ｌ８と、バイアスフィード抵抗Ｒｂ１、Ｒｂ２と、負荷
抵抗ＲＬ１、ＲＬ２とによって構成されている。
【００１９】なお、バイアスフィード抵抗Ｒｂ１の一端
は、直列に接続されたインダクタンスＬ１及びＬ２の接
続点に接続され、他端から交流バイアス電流ＡＣが供給
される。また、バイアスフィード抵抗Ｒｂ２の一端は、
直列に接続されたインダクタンスＬ５及びＬ６の接続点
に接続され、他端から直流電流ＤＣが供給される。
は、直列に接続されたインダクタンスＬ１及びＬ２の接
続点に接続され、他端から交流バイアス電流ＡＣが供給
される。また、バイアスフィード抵抗Ｒｂ２の一端は、
直列に接続されたインダクタンスＬ５及びＬ６の接続点
に接続され、他端から直流電流ＤＣが供給される。
【００２０】このような構成において、制御配線Ｌ３、
Ｌ４には、バイアスフィード抵抗Ｒｂ２及び第２のＳＱ
ＵＩＤ２を介して直流電流ＤＣが供給される。この直流
電流ＤＣの値は、例えば、第２のＳＱＵＩＤ２の零磁場
臨界電流値の約７５％に設定される。なお、このとき第
２のＳＱＵＩＤ２は超伝導状態にある。零磁場臨界電流
値とはＳＱＵＩＤの制御配線に電流が流れていないとき
の超伝導臨界電流値であり、この値を１００％の値とす
る。
Ｌ４には、バイアスフィード抵抗Ｒｂ２及び第２のＳＱ
ＵＩＤ２を介して直流電流ＤＣが供給される。この直流
電流ＤＣの値は、例えば、第２のＳＱＵＩＤ２の零磁場
臨界電流値の約７５％に設定される。なお、このとき第
２のＳＱＵＩＤ２は超伝導状態にある。零磁場臨界電流
値とはＳＱＵＩＤの制御配線に電流が流れていないとき
の超伝導臨界電流値であり、この値を１００％の値とす
る。
【００２１】このような状態で、第１のＳＱＵＩＤ１の
超伝導臨界電流値がその零磁場臨界電流値の５０％以下
になるように、第１のＳＱＵＩＤ１の各回路定数を設定
しておく。
超伝導臨界電流値がその零磁場臨界電流値の５０％以下
になるように、第１のＳＱＵＩＤ１の各回路定数を設定
しておく。
【００２２】ここで、第１のＳＱＵＩＤ１に、その零磁
場臨界電流値の約７５％のピーク値を持つ交流バイアス
電流ＡＣがバイアスフィード抵抗Ｒｂ１を介して供給さ
れると、第１のＳＱＵＩＤ１に流れる電流がその超伝導
臨界電流値を越えるため、第１のＳＱＵＩＤ１は交流バ
イアス電流ＡＣの立ち上がりに同期して超伝導状態から
電圧状態にスイッチする。その結果、交流バイアス電流
ＡＣは制御配線Ｌ７、Ｌ８を介して出力端である負荷抵
抗ＲＬ２に注入される。
場臨界電流値の約７５％のピーク値を持つ交流バイアス
電流ＡＣがバイアスフィード抵抗Ｒｂ１を介して供給さ
れると、第１のＳＱＵＩＤ１に流れる電流がその超伝導
臨界電流値を越えるため、第１のＳＱＵＩＤ１は交流バ
イアス電流ＡＣの立ち上がりに同期して超伝導状態から
電圧状態にスイッチする。その結果、交流バイアス電流
ＡＣは制御配線Ｌ７、Ｌ８を介して出力端である負荷抵
抗ＲＬ２に注入される。
【００２３】制御配線Ｌ７、Ｌ８は第２のＳＱＵＩＤ２
のインダクタンスＬ５、Ｌ６と磁気的に結合しているた
め、第２のＳＱＵＩＤ２の超伝導臨界電流値は零磁場臨
界電流値の約５０％に減少する。第２のＳＱＵＩＤ２に
はバイアスフィード抵抗Ｒｂ２を介して零磁場臨界電流
値の約７５％の直流電流が流れているため、第２のＳＱ
ＵＩＤ２は電圧状態にスイッチして制御配線Ｌ３、Ｌ４
に流れていた電流を遮断する。その結果、直流電流ＤＣ
は負荷抵抗ＲＬ１を介して接地電位に流れ込む。また、
制御配線Ｌ３、Ｌ４に流れていた電流が遮断されたた
め、第１のＳＱＵＩＤ１は超伝導状態に転移する。
のインダクタンスＬ５、Ｌ６と磁気的に結合しているた
め、第２のＳＱＵＩＤ２の超伝導臨界電流値は零磁場臨
界電流値の約５０％に減少する。第２のＳＱＵＩＤ２に
はバイアスフィード抵抗Ｒｂ２を介して零磁場臨界電流
値の約７５％の直流電流が流れているため、第２のＳＱ
ＵＩＤ２は電圧状態にスイッチして制御配線Ｌ３、Ｌ４
に流れていた電流を遮断する。その結果、直流電流ＤＣ
は負荷抵抗ＲＬ１を介して接地電位に流れ込む。また、
制御配線Ｌ３、Ｌ４に流れていた電流が遮断されたた
め、第１のＳＱＵＩＤ１は超伝導状態に転移する。
【００２４】したがって、第１のＳＱＵＩＤ１に交流バ
イアス電流ＡＣの次の周期で電流が流れても制御配線Ｌ
３、Ｌ４には電流が流れていないため、第１のＳＱＵＩ
Ｄ１は電圧状態にスイッチせず超伝導状態を維持する。
イアス電流ＡＣの次の周期で電流が流れても制御配線Ｌ
３、Ｌ４には電流が流れていないため、第１のＳＱＵＩ
Ｄ１は電圧状態にスイッチせず超伝導状態を維持する。
【００２５】よって、出力端からは交流バイアス電流Ａ
Ｃの入力に同期してパルス信号が一度だけ出力される。
Ｃの入力に同期してパルス信号が一度だけ出力される。
【００２６】図２は図１に示した第１のＳＱＵＩＤ及び
第２のＳＱＵＩＤのしきい値特性を示す波形図である。
また、図３は図１に示した超伝導パルス信号発生回路の
出力波形の様子を示す図であり、同図（ａ）は交流バイ
アス電流ＡＣが最初に正の極性から始まる場合の出力波
形図、同図（ｂ）は交流バイアス電流ＡＣが最初に負の
極性から始まる場合の出力波形図である。なお、図２の
縦軸は交流バイアス電流値、横軸は制御配線に流れる電
流値である。また、図２に示したしきい値特性の内側で
はＳＱＵＩＤは超伝導状態であり、外側は電圧状態であ
る。また、点ＡはＳＱＵＩＤの零磁場臨界電流値、点Ｂ
は零磁場臨界電流値の７５％の値、点Ｃは零磁場臨界電
流値の５０％の値であり、点ＤはＳＱＵＩＤの超伝導臨
界電流値を零磁場臨界電流値の５０％以下にするために
制御配線に流す電流値である。
第２のＳＱＵＩＤのしきい値特性を示す波形図である。
また、図３は図１に示した超伝導パルス信号発生回路の
出力波形の様子を示す図であり、同図（ａ）は交流バイ
アス電流ＡＣが最初に正の極性から始まる場合の出力波
形図、同図（ｂ）は交流バイアス電流ＡＣが最初に負の
極性から始まる場合の出力波形図である。なお、図２の
縦軸は交流バイアス電流値、横軸は制御配線に流れる電
流値である。また、図２に示したしきい値特性の内側で
はＳＱＵＩＤは超伝導状態であり、外側は電圧状態であ
る。また、点ＡはＳＱＵＩＤの零磁場臨界電流値、点Ｂ
は零磁場臨界電流値の７５％の値、点Ｃは零磁場臨界電
流値の５０％の値であり、点ＤはＳＱＵＩＤの超伝導臨
界電流値を零磁場臨界電流値の５０％以下にするために
制御配線に流す電流値である。
【００２７】図２に示すように、本実施例の第１のＳＱ
ＵＩＤ１のしきい値特性は交流バイアス電流ＡＣの正負
の極性に対して対称であるため、負のバイアス電流に対
しても同様に動作する。したがって、図３（ａ）に示す
ように、交流バイアス電流ＡＣが正の極性から始まれ
ば、正の極性の単一パルス信号を発生し、図３（ｂ）に
示すように、交流バイアス電流ＡＣが負の極性から始ま
れば、負の極性の単一パルス信号を発生する。
ＵＩＤ１のしきい値特性は交流バイアス電流ＡＣの正負
の極性に対して対称であるため、負のバイアス電流に対
しても同様に動作する。したがって、図３（ａ）に示す
ように、交流バイアス電流ＡＣが正の極性から始まれ
ば、正の極性の単一パルス信号を発生し、図３（ｂ）に
示すように、交流バイアス電流ＡＣが負の極性から始ま
れば、負の極性の単一パルス信号を発生する。
【００２８】このように本実施例によれば、交流バイア
ス電流の入力に同期してパルス信号を一度だけ発生する
超伝導回路が実現できる。
ス電流の入力に同期してパルス信号を一度だけ発生する
超伝導回路が実現できる。
【００２９】なお、本実施例ではＳＱＵＩＤとして２接
合ＳＱＵＩＤを用いた例を示しているが、その他の磁気
結合型ゲート、例えば３接合ＳＱＵＩＤを用いても同様
の効果を得ることができる。
合ＳＱＵＩＤを用いた例を示しているが、その他の磁気
結合型ゲート、例えば３接合ＳＱＵＩＤを用いても同様
の効果を得ることができる。
【００３０】（第２実施例）図４は本発明の超伝導パル
ス信号発生回路の第２実施例の構成を示す等価回路図で
ある。
ス信号発生回路の第２実施例の構成を示す等価回路図で
ある。
【００３１】本実施例の超伝導パルス信号発生回路は第
１のＳＱＵＩＤの構成が第１実施例と異なっている。そ
の他の構成は第１実施例と同様であるため、その説明は
省略する。
１のＳＱＵＩＤの構成が第１実施例と異なっている。そ
の他の構成は第１実施例と同様であるため、その説明は
省略する。
【００３２】図４において、本実施例の第１のＳＱＵＩ
Ｄ１１は、インダクタンスＬ１１、インダクタンスＬ１
１と並列に接続されたダンピング抵抗Ｒｄ１１、ダンピ
ング抵抗Ｒｄ１１の両端にそれぞれ接続され一端が接地
されたジョセフソン接合素子Ｊ１１、Ｊ１２とによって
構成され、インダクタンスＬ１１と磁気的に結合された
制御配線Ｌ１２を有している。
Ｄ１１は、インダクタンスＬ１１、インダクタンスＬ１
１と並列に接続されたダンピング抵抗Ｒｄ１１、ダンピ
ング抵抗Ｒｄ１１の両端にそれぞれ接続され一端が接地
されたジョセフソン接合素子Ｊ１１、Ｊ１２とによって
構成され、インダクタンスＬ１１と磁気的に結合された
制御配線Ｌ１２を有している。
【００３３】このような構成において、本実施例の第１
のＳＱＵＩＤ１１は、図５に示すように交流バイアス電
流に対して正負非対称なしきい値特性を有している。し
たがって、本実施例の超伝導パルス信号発生回路は、第
１実施例と同様に動作するが、第１のＳＱＵＩＤ１１の
しきい値特性が非対称であるため、交流バイアス電流が
供給されても正極性の単一のパルス信号のみが出力され
る。
のＳＱＵＩＤ１１は、図５に示すように交流バイアス電
流に対して正負非対称なしきい値特性を有している。し
たがって、本実施例の超伝導パルス信号発生回路は、第
１実施例と同様に動作するが、第１のＳＱＵＩＤ１１の
しきい値特性が非対称であるため、交流バイアス電流が
供給されても正極性の単一のパルス信号のみが出力され
る。
【００３４】図５に示したしきい値特性によると、第１
のＳＱＵＩＤ１１は、交流バイアス電流の正極性の立ち
上がりに同期して電圧状態（動作点Ａ）になり、正極性
の単一のパルスを一度だけ出力する（交流バイアス電流
の負極性の立ち上がりに対しては第１のＳＱＵＩＤ１１
の動作点がＢ点になり、超伝導状態を維持する）。
のＳＱＵＩＤ１１は、交流バイアス電流の正極性の立ち
上がりに同期して電圧状態（動作点Ａ）になり、正極性
の単一のパルスを一度だけ出力する（交流バイアス電流
の負極性の立ち上がりに対しては第１のＳＱＵＩＤ１１
の動作点がＢ点になり、超伝導状態を維持する）。
【００３５】なお、本実施例では正極性の単一のパルス
信号を一度だけ出力する回路の構成を示したが、第１の
ＳＱＵＩＤ１１のＡＣバイアス点と接地電位とを逆に接
続することで逆極性（負極性）のしきい値特性を容易に
得ることが可能であり、この場合、負極性の単一のパル
ス信号を一度だけ出力することができる。
信号を一度だけ出力する回路の構成を示したが、第１の
ＳＱＵＩＤ１１のＡＣバイアス点と接地電位とを逆に接
続することで逆極性（負極性）のしきい値特性を容易に
得ることが可能であり、この場合、負極性の単一のパル
ス信号を一度だけ出力することができる。
【００３６】したがって、本実施例の構成によれば、あ
らかじめ設定された極性（正または負）の単一のパルス
信号を交流バイアス電流の入力に同期して一度だけ発生
させることができる。
らかじめ設定された極性（正または負）の単一のパルス
信号を交流バイアス電流の入力に同期して一度だけ発生
させることができる。
【００３７】なお、本実施例もＳＱＵＩＤとして２接合
ＳＱＵＩＤを用いた例を示しているが、その他の磁気結
合型ゲート、例えば３接合ＳＱＵＩＤを用いても同様の
効果を得ることができる。
ＳＱＵＩＤを用いた例を示しているが、その他の磁気結
合型ゲート、例えば３接合ＳＱＵＩＤを用いても同様の
効果を得ることができる。
【００３８】（第３実施例）図６は本発明の超伝導パル
ス信号発生回路の第３実施例の構成を示すブロック図で
ある。本実施例の超伝導パルス信号発生回路は、第２実
施例で示した超伝導パルス信号発生回路と、３つのラッ
チ回路（第１のラッチ回路１３、第２のラッチ回路１
４、及び第３のラッチ回路１５）とによって構成され
る。
ス信号発生回路の第３実施例の構成を示すブロック図で
ある。本実施例の超伝導パルス信号発生回路は、第２実
施例で示した超伝導パルス信号発生回路と、３つのラッ
チ回路（第１のラッチ回路１３、第２のラッチ回路１
４、及び第３のラッチ回路１５）とによって構成され
る。
【００３９】第１のラッチ回路１３〜第３のラッチ回路
１５は、例えば、それぞれＤフリップフロップからな
り、第１のラッチ回路１３の真信号出力が第２のラッチ
回路１４に入力され、第２のラッチ回路１４の真信号出
力が第３のラッチ回路１５に入力されることで直列に接
続されている。また、第３のラッチ回路１５の真信号出
力が第１のラッチ回路１３に帰還されることでループを
構成している。なお、超伝導パルス信号発生回路の出力
は第１のラッチ回路１３に入力される。
１５は、例えば、それぞれＤフリップフロップからな
り、第１のラッチ回路１３の真信号出力が第２のラッチ
回路１４に入力され、第２のラッチ回路１４の真信号出
力が第３のラッチ回路１５に入力されることで直列に接
続されている。また、第３のラッチ回路１５の真信号出
力が第１のラッチ回路１３に帰還されることでループを
構成している。なお、超伝導パルス信号発生回路の出力
は第１のラッチ回路１３に入力される。
【００４０】このような構成において、交流バイアス電
流ＡＣの最初の周期で、第２実施例で示した超伝導パル
ス信号発生回路から正極性のパルス信号が出力される
と、このパルス信号は第１のラッチ回路１３に送出さ
れ、第１のラッチ回路１３で“１”の信号が保持され
る。
流ＡＣの最初の周期で、第２実施例で示した超伝導パル
ス信号発生回路から正極性のパルス信号が出力される
と、このパルス信号は第１のラッチ回路１３に送出さ
れ、第１のラッチ回路１３で“１”の信号が保持され
る。
【００４１】次の周期では、第１のラッチ回路１３に保
持された信号が第２のラッチ回路１４に送出され、第２
のラッチ回路１４で“１”が保持される。このとき、超
伝導パルス信号発生回路は一度しかパルス信号を発生し
ないため、第１のラッチ回路では“０”が保持される。
持された信号が第２のラッチ回路１４に送出され、第２
のラッチ回路１４で“１”が保持される。このとき、超
伝導パルス信号発生回路は一度しかパルス信号を発生し
ないため、第１のラッチ回路では“０”が保持される。
【００４２】さらに、次の周期では、第２のラッチ回路
１４に保持された信号が第３のラッチ回路１５に送出さ
れ、第３のラッチ回路１５で“１”が保持される。この
とき、第１のラッチ回路１３及び第２のラッチ回路１４
には信号が入力されないため、それぞれで“０”が保持
される。
１４に保持された信号が第３のラッチ回路１５に送出さ
れ、第３のラッチ回路１５で“１”が保持される。この
とき、第１のラッチ回路１３及び第２のラッチ回路１４
には信号が入力されないため、それぞれで“０”が保持
される。
【００４３】さらに、次の周期では、第３のラッチ回路
１５に保持された信号が第１のラッチ回路１３に送出さ
れ、第１のラッチ回路１３で“１”が保持される。
１５に保持された信号が第１のラッチ回路１３に送出さ
れ、第１のラッチ回路１３で“１”が保持される。
【００４４】以降、交流バイアス電流ＡＣが供給されて
いる間、同様の動作が繰り返される。
いる間、同様の動作が繰り返される。
【００４５】したがって、本実施例の超伝導パルス信号
発生回路によれば、交流バイアス電流の３周期毎にパル
ス信号を発生する超伝導パルス信号発生回路を実現する
ことができる。
発生回路によれば、交流バイアス電流の３周期毎にパル
ス信号を発生する超伝導パルス信号発生回路を実現する
ことができる。
【００４６】図７は図６に示した超伝導パルス信号発生
回路の出力波形の様子を示す波形図である。
回路の出力波形の様子を示す波形図である。
【００４７】なお、本実施例では第１のラッチ回路１３
〜第３のラッチ回路１５が、それぞれ正極性でかつ単極
性で動作すると仮定し、交流バイアス電流ＡＣのある正
極性から次の正極性までを１クロックとして動作させて
いる。
〜第３のラッチ回路１５が、それぞれ正極性でかつ単極
性で動作すると仮定し、交流バイアス電流ＡＣのある正
極性から次の正極性までを１クロックとして動作させて
いる。
【００４８】また、本実施例では３個のラッチ回路を用
いた場合で説明したが、同様な構成でｎ個のラッチ回路
を接続することで、ｎクロック毎にパルス信号を発生す
る回路を構成することができる。
いた場合で説明したが、同様な構成でｎ個のラッチ回路
を接続することで、ｎクロック毎にパルス信号を発生す
る回路を構成することができる。
【００４９】さらに、本実施例では第２実施例で示した
超伝導パルス信号発生回路を用いた場合で説明したが、
第１実施例で示した超伝導パルス信号発生回路を用いて
も同様に動作する回路を構成することができる。
超伝導パルス信号発生回路を用いた場合で説明したが、
第１実施例で示した超伝導パルス信号発生回路を用いて
も同様に動作する回路を構成することができる。
【００５０】
【発明の効果】本発明は以上説明したように構成されて
いるので、以下に記載する効果を奏する。
いるので、以下に記載する効果を奏する。
【００５１】交流バイアス電流の入力に同期してパルス
信号を一度だけ発生する超伝導回路が実現できる。
信号を一度だけ発生する超伝導回路が実現できる。
【００５２】また、交流バイアス電流を動作クロックと
する複数のラッチ回路を付加することで、所定の周期毎
にパルス信号を発生する超伝導回路が実現できる。
する複数のラッチ回路を付加することで、所定の周期毎
にパルス信号を発生する超伝導回路が実現できる。
【図１】本発明の超伝導パルス信号発生回路の第１実施
例の構成を示す等価回路図である。
例の構成を示す等価回路図である。
【図２】図１に示した第１のＳＱＵＩＤ及び第２のＳＱ
ＵＩＤのしきい値特性を示す波形図である。
ＵＩＤのしきい値特性を示す波形図である。
【図３】図１に示した超伝導パルス信号発生回路の出力
波形の様子を示す図であり、同図（ａ）は交流バイアス
電流ＡＣが最初に正の極性から始まる場合の出力波形
図、同図（ｂ）は交流バイアス電流ＡＣが最初に負の極
性から始まる場合の出力波形図である。
波形の様子を示す図であり、同図（ａ）は交流バイアス
電流ＡＣが最初に正の極性から始まる場合の出力波形
図、同図（ｂ）は交流バイアス電流ＡＣが最初に負の極
性から始まる場合の出力波形図である。
【図４】本発明の超伝導パルス信号発生回路の第２実施
例の構成を示す等価回路図である。
例の構成を示す等価回路図である。
【図５】図４に示した第１のＳＱＵＩＤのしきい値特性
を示す波形図である。
を示す波形図である。
【図６】本発明の超伝導パルス信号発生回路の第３実施
例の構成を示すブロック図である。
例の構成を示すブロック図である。
【図７】図６に示した超伝導パルス信号発生回路の出力
波形の様子を示す波形図である。
波形の様子を示す波形図である。
【図８】従来の超伝導パルス信号発生回路の構成を示す
等価回路図である。
等価回路図である。
１、１１ 第１のＳＱＵＩＤ ２ 第２のＳＱＵＩＤ １３ 第１のラッチ回路 １４ 第２のラッチ回路 １５ 第３のラッチ回路 Ｌ１、Ｌ２、Ｌ５、Ｌ６、Ｌ１１ インダクタンス Ｌ３、Ｌ４、Ｌ７、Ｌ８、Ｌ１２ 制御配線 Ｊ１〜Ｊ４、Ｊ１１、Ｊ１２ ジョセフソン接合素子 Ｒｂ１、Ｒｂ２ バイアスフィード抵抗 ＲＬ１、ＲＬ２ 負荷抵抗
Claims (3)
- 【請求項１】 交流電流である交流バイアス電流の入力
に同期して一度だけパルス信号を出力する超伝導パルス
信号発生回路であって、一端が第１の接続点に接続され他端が第２の接続点に接
続された第１のインダクタンス、一端が前記第１の接続
点に接続され他端が第３の接続点に接続された第２のイ
ンダクタンス、一端が前記第２の接続点に接続され他端
が前記第３の接続点に接続された第１のダンピング抵
抗、一端が前記第２の接続点に接続され他端が接地され
た第１のジョセフソン接合素子、及び一端が前記第３の
接続点に接続され他端が接地された第２のジョセフソン
接合素子を備えた 第１のＳＱＵＩＤと、一端が第４の接続点に接続され他端が第５の接続点に接
続された第３のインダクタンス、一端が前記第４の接続
点に接続され他端が第６の接続点に接続された第４のイ
ンダクタンス、一端が前記第５の接続点に接続され他端
が前記第６の接続点に接続された第２のダンピング抵
抗、一端が前記第５の接続点に接続され他端が第７の接
続点に接続された第３のジョセフソン接合素子、及び一
端が前記第６の接続点に接続され他端が前記第７の接続
点に接続された第４のジョセフソン素子を備えた 第２の
ＳＱＵＩＤと、一端が第８の接続点に接続され他端が接地され、前記第
１のインダクタンスと磁気的に結合するように配置され
た第１の制御配線と、 一端が前記第８の接続点に接続され他端が前記第７の接
続点に接続され、前記第２のインダクタンスと磁気的に
結合するように配置された第２の制御配線と、 一端が第９の接続点に接続され他端が前記第１の接続点
に接続され、前記第３のインダクタンスと磁気的に結合
するように配置された第３の制御配線と、 一端が前記第９の接続点に接続され他端が第１０の接続
点に接続され、前記第４のインダクタンスと磁気的に結
合するように配置された第４の制御配線と、 一端が前記第４の接続点に接続され他端が接地された第
１の負荷抵抗と、 一端が前記第１０の接続点に接続され他端が接地され
た、該一端から前記パルス信号が出力される第２の負荷
抵抗と、 を有し、 前記第１の接続点に前記交流バイアス電流が供給され、
前記第４の接続点に直流電流が供給される 超伝導パルス
信号発生回路。 - 【請求項２】 交流電流である交流バイアス電流の入力
に同期して一度だけパルス信号を出力する超伝導パルス
信号発生回路であって、一端が第１の接続点に接続され他端が第２の接続点に接
続された第１のインダクタンス、一端が前記第１の接続
点に接続され他端が前記第２の接続点に接続された第１
のダンピング抵抗、一端が前記第１の接続点に接続され
他端が接地された第１のジョセフソン接合素子、及び一
端が前記第２の接続点に接続され他端が接地された第２
のジョセフソン接合素子を備えた 第１のＳＱＵＩＤと、一端が第３の接続点に接続され他端が第４の接続点に接
続された第２のインダクタンス、一端が前記第３の接続
点に接続され他端が第５の接続点に接続された第３のイ
ンダクタンス、一端が前記第４の接続点に接続され他端
が前記第５の接続点に接続された第２のダンピング抵
抗、一端が前記第４の接続点に接続され他端が第６の接
続点に接続された第３のジョセフソン接合素子、及び一
端が前記第５の接続点に接続され他端が前記第６の接続
点に接続された第４のジョセフソン素子を備えた 第２の
ＳＱＵＩＤと、一端が第６の接続点に接続され他端が接地され、前記第
１のインダクタンスと磁気的に結合するように配置され
た第１の制御配線と、 一端が第７の接続点に接続され他端が前記第１の接続点
に接続され、前記第２のインダクタンスと磁気的に結合
するように配置された第２の制御配線と、 一端が前記第７の接続点に接続され他端が第８の接続点
に接続され、前記第３のインダクタンスと磁気的に結合
するように配置された第３の制御配線と、 一端が前記第３の接続点に接続され他端が接地された第
１の負荷抵抗と、 一端が前記第８の接続点に接続され他端が接地された、
該一端から前記パルス信号が出力される第２の負荷抵抗
と、 を有し、 前記第１の接続点に前記交流バイアス電流が供給され、
前記第３の接続点に直流電流が供給される 超伝導パルス
信号発生回路。 - 【請求項３】 請求項１または２記載の超伝導パルス信
号発生回路と、 前記交流バイアス電流を動作クロックとする複数のラッ
チ回路とを有し、 前記複数のラッチ回路は、それぞれ前段のラッチ回路の
出力が後段のラッチ回路の入力に接続されることで直列
に接続され、 該超伝導パルス信号発生回路の出力信号が直列に接続さ
れた初段のラッチ回路に入力され、最終段のラッチ回路
の出力信号が前記初段のラッチ回路の入力に帰還された
超伝導パルス信号発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32452297A JP3322299B2 (ja) | 1997-11-26 | 1997-11-26 | 超伝導パルス信号発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32452297A JP3322299B2 (ja) | 1997-11-26 | 1997-11-26 | 超伝導パルス信号発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11163688A JPH11163688A (ja) | 1999-06-18 |
| JP3322299B2 true JP3322299B2 (ja) | 2002-09-09 |
Family
ID=18166746
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32452297A Expired - Fee Related JP3322299B2 (ja) | 1997-11-26 | 1997-11-26 | 超伝導パルス信号発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3322299B2 (ja) |
-
1997
- 1997-11-26 JP JP32452297A patent/JP3322299B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11163688A (ja) | 1999-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6734699B1 (en) | Self-clocked complementary logic | |
| EP3577693B1 (en) | Josephson transmission line for superconducting devices and method for operating said josephson transmission line | |
| US10411713B2 (en) | Superconducting circuits based devices and methods | |
| JPS5847092B2 (ja) | 論理回路 | |
| JP3322299B2 (ja) | 超伝導パルス信号発生回路 | |
| US5164618A (en) | Superconducting gate array cells | |
| JPH0216811A (ja) | 高速論理回路 | |
| JP2000261307A (ja) | 超伝導ｎｏｒ回路 | |
| JPH08111634A (ja) | 定電流パルス供給回路 | |
| JP3107034B2 (ja) | 超伝導磁束量子回路 | |
| JP2799708B2 (ja) | サンプルドデータ回路 | |
| CN1022449C (zh) | 低功耗数控型可控硅电压、电流过零触发器 | |
| SU1471282A1 (ru) | Мультивибратор | |
| SU1112531A1 (ru) | Триггер | |
| WO2022211937A1 (en) | Superconducting output amplifier including compound dc-squids having both inputs driven by an input signal having the same phase | |
| JPH0310199B2 (ja) | ||
| JPH0517726B2 (ja) | ||
| JP2000261308A (ja) | 超伝導信号変換回路 | |
| JPS6027231A (ja) | 超電導分周器 | |
| JPH01125104A (ja) | 超電導発振回路 | |
| JP2542555B2 (ja) | パルス発生器 | |
| JPH0527286B2 (ja) | ||
| JPS59123310A (ja) | タイミング・パルス発生回路 | |
| JPS58147891A (ja) | ジヨセフソンラツチ回路 | |
| JPS643408B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080628 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090628 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |