JPS58147891A - ジヨセフソンラツチ回路 - Google Patents
ジヨセフソンラツチ回路Info
- Publication number
- JPS58147891A JPS58147891A JP57030010A JP3001082A JPS58147891A JP S58147891 A JPS58147891 A JP S58147891A JP 57030010 A JP57030010 A JP 57030010A JP 3001082 A JP3001082 A JP 3001082A JP S58147891 A JPS58147891 A JP S58147891A
- Authority
- JP
- Japan
- Prior art keywords
- josephson element
- magnetically coupled
- current
- josephson
- input signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/44—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using super-conductive elements, e.g. cryotron
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１）発明の技術分野
本発明はジせセフソン論理回路に係り、特に磁界結合ジ
ョセフソン素子とデータを保持するラッチ回路とを有す
るジョセフソンラッチ回路に関する。
ョセフソン素子とデータを保持するラッチ回路とを有す
るジョセフソンラッチ回路に関する。
（２）技術の背景
ジョセフソン素子は超電導におけるトンネル効果を応用
した素子である。ジョセフソン素子の電圧電流特性はヒ
ステリシスを有しており、そのヒステリシスは外部の磁
界によって変化する。この変化を応用したのが磁界結合
ジョセフソン素子である。ジョセフソン素子の近傍に磁
界発生用の入力信号線を配置し、そこに流れる電流によ
って磁界を発生させ、ヒステリシス特性を変化させてい
る。この素子は外部信号によってスイッチ動作し、ラッ
チング機能を有している。すなわら、ジョセフソン素子
の近傍に配置した入力信号線に電流を流すとその磁界に
よってジョセフソン素子は導通状態から抵抗を有する導
通状態に変化する。しがしながら、この状態はジョセフ
ソン素子の電源をオフにしないかぎり前の状態に戻るこ
とはない。
した素子である。ジョセフソン素子の電圧電流特性はヒ
ステリシスを有しており、そのヒステリシスは外部の磁
界によって変化する。この変化を応用したのが磁界結合
ジョセフソン素子である。ジョセフソン素子の近傍に磁
界発生用の入力信号線を配置し、そこに流れる電流によ
って磁界を発生させ、ヒステリシス特性を変化させてい
る。この素子は外部信号によってスイッチ動作し、ラッ
チング機能を有している。すなわら、ジョセフソン素子
の近傍に配置した入力信号線に電流を流すとその磁界に
よってジョセフソン素子は導通状態から抵抗を有する導
通状態に変化する。しがしながら、この状態はジョセフ
ソン素子の電源をオフにしないかぎり前の状態に戻るこ
とはない。
前述のジョセフソン素子は一般的にラッチングモードで
使用されている。これは素子の特徴からすると一番有効
である。しかしラッチングモードであるため、インバー
タ回路の構成が困難なこと。
使用されている。これは素子の特徴からすると一番有効
である。しかしラッチングモードであるため、インバー
タ回路の構成が困難なこと。
また素子をリセットするために電源をＯＦＦにする必要
があるといった問題点を有している。後者に対してはジ
ョセフソン素子の電流−電圧特性の対称性を利用するこ
とすなわち電源をＡＣクロックで与えることで解決でき
、前者はタイミング信号を用いてインバータ回路を構成
することで解決できる。しかし、この方式のインバータ
回路では論理構成上任意の場所にインバータ機能を置く
ことは論理回路の性能上問題、すなわち各インバータに
タイミングクロックを与えなければならない問題が生じ
る。例えばインバータを多段接続した場合にはその段数
骨のタイミングクロックを必要とする。そこで論理演算
を常に真と補について行うデュアル・レイル・ロジック
′″ Ｄｕａｌ ｒａｉｌ Ｌｏｇｉｃ″が用いられる
が、論理が複雑になった場合には回路が非常に複雑にな
る。以上のような点を考慮して、ジロセフソン論理回路
では小規模な論理機能を１ブロツクとし初段にインバー
タ回路を入れ、この論理機能を果すように“ Ｄｕａｌ
ｒａｉｌ Ｌｏｇｉｃ”を組み、これらのブロックを
組合せで大規模な論理回路を構成する。このとき、ＡＣ
クロックを単相とするには電源がＯＦＦとなったときに
情報を保持するランチ回路を各ブロック間に挿入する必
要がある。
があるといった問題点を有している。後者に対してはジ
ョセフソン素子の電流−電圧特性の対称性を利用するこ
とすなわち電源をＡＣクロックで与えることで解決でき
、前者はタイミング信号を用いてインバータ回路を構成
することで解決できる。しかし、この方式のインバータ
回路では論理構成上任意の場所にインバータ機能を置く
ことは論理回路の性能上問題、すなわち各インバータに
タイミングクロックを与えなければならない問題が生じ
る。例えばインバータを多段接続した場合にはその段数
骨のタイミングクロックを必要とする。そこで論理演算
を常に真と補について行うデュアル・レイル・ロジック
′″ Ｄｕａｌ ｒａｉｌ Ｌｏｇｉｃ″が用いられる
が、論理が複雑になった場合には回路が非常に複雑にな
る。以上のような点を考慮して、ジロセフソン論理回路
では小規模な論理機能を１ブロツクとし初段にインバー
タ回路を入れ、この論理機能を果すように“ Ｄｕａｌ
ｒａｉｌ Ｌｏｇｉｃ”を組み、これらのブロックを
組合せで大規模な論理回路を構成する。このとき、ＡＣ
クロックを単相とするには電源がＯＦＦとなったときに
情報を保持するランチ回路を各ブロック間に挿入する必
要がある。
（３）従来技術と問題点
従来、磁界結合ジョセフソン素子を用いたラッチ回路と
して電流フリップフロップとＳＧＡ回路を用いた方式と
、ＲＦ−３ＱＵＩ Ｄ方式の永久電流ループとＳＧＡ回
路とを用いた方式とがある。
して電流フリップフロップとＳＧＡ回路を用いた方式と
、ＲＦ−３ＱＵＩ Ｄ方式の永久電流ループとＳＧＡ回
路とを用いた方式とがある。
前者は入力として真と補の二つが必要であり、後者は入
力は真だけで良い。しかしながら、前述の回路は共にＳ
ＧＡ回路を用いたいるため回路が複雑であるという問題
を有していた。
力は真だけで良い。しかしながら、前述の回路は共にＳ
ＧＡ回路を用いたいるため回路が複雑であるという問題
を有していた。
（４）発明の目的
本発明は前記問題点を解決するものであり、その目的は
簡単な回路構成で磁界結合ジョセフソン素子を用いたラ
ッチ機能を有するジョセフソンラッチ回路を提供するこ
とにある。
簡単な回路構成で磁界結合ジョセフソン素子を用いたラ
ッチ機能を有するジョセフソンラッチ回路を提供するこ
とにある。
（５）発明の構成
本発明の特徴とするところは、第１．第２．第３の磁界
結合ジョセフソン素子と超電導インダクタよりなり、第
１の磁界結合ジョセフソン素子は少なくとも１本の入力
信号線を、第２の磁界結合ジョセフソン素子は少なくと
も２本の入力信号線をそれぞれ有し、第１．第２の磁界
結合ジョセフソン素子は直列に接続され、第１の磁界結
合ジョセフソン素子の人力信号線と第２の磁界結合ジョ
セフソン素子の第１の入力信号綿は逆方向に直列に接続
され、該直列接続された第１の磁界結合ジョセフソン素
子の入力信号線の他端は前記インダクタに接続され、該
インダクタの他端は第３の磁界結合ジョセフソン素子の
一端に接続されたこと。
結合ジョセフソン素子と超電導インダクタよりなり、第
１の磁界結合ジョセフソン素子は少なくとも１本の入力
信号線を、第２の磁界結合ジョセフソン素子は少なくと
も２本の入力信号線をそれぞれ有し、第１．第２の磁界
結合ジョセフソン素子は直列に接続され、第１の磁界結
合ジョセフソン素子の人力信号線と第２の磁界結合ジョ
セフソン素子の第１の入力信号綿は逆方向に直列に接続
され、該直列接続された第１の磁界結合ジョセフソン素
子の入力信号線の他端は前記インダクタに接続され、該
インダクタの他端は第３の磁界結合ジョセフソン素子の
一端に接続されたこと。
を特徴としたジョセフソンラッチ回路にある。
（６）発明の実施例
第１図は本発明の第１の実施例のジョセフソンラッチ回
路を示す。Ｊｌ、Ｊ２．Ｊ３はそれぞれ磁界結合ジョセ
フソン素子であり、Ｊｌ、Ｊ２は非対称の閾値特性を有
する。磁界結合ジョセフソン素子Ｊｌ、Ｊ２における端
子の記号「ム」。
路を示す。Ｊｌ、Ｊ２．Ｊ３はそれぞれ磁界結合ジョセ
フソン素子であり、Ｊｌ、Ｊ２は非対称の閾値特性を有
する。磁界結合ジョセフソン素子Ｊｌ、Ｊ２における端
子の記号「ム」。
「△」はバイアス電流と人力信号電流が共に前記部方向
に流れたときジョセフソン素子がスイッチし、それぞれ
逆方向のときはスイッチしないことを示す。バイアス電
流が「ム」方向に流れているとき、入力信号電流が「ム
」方向に流れていれば素子はスイッチし、入力゛信号電
流が「△」方向に流れていればスイッチしない。また、
２本の入力信号電流が逆方向に流れているときには素子
はスイッチしない。例えば磁界結合ジョセフソン素子Ｊ
１では、−組の入力信号端子を使用しており、入力信号
電流が入力端子１１から入力端子１＋’に流れ、バイア
ス電流がバイアス端子Ｂ１からバイアス端子Ｂ＋”に流
れた場合にはこの素子Ｊ１はスイッチすなわち抵抗を有
する導体に変化し、バイアス端子に流れる電流が前述と
逆の場合にはスイッチしない。磁界結合ジョセフソン素
子Ｊ２は二組の入力端子を用いており、入力信号電流が
入力信号端子１３．１４から入力信号端子Ｉ３′。
に流れたときジョセフソン素子がスイッチし、それぞれ
逆方向のときはスイッチしないことを示す。バイアス電
流が「ム」方向に流れているとき、入力信号電流が「ム
」方向に流れていれば素子はスイッチし、入力゛信号電
流が「△」方向に流れていればスイッチしない。また、
２本の入力信号電流が逆方向に流れているときには素子
はスイッチしない。例えば磁界結合ジョセフソン素子Ｊ
１では、−組の入力信号端子を使用しており、入力信号
電流が入力端子１１から入力端子１＋’に流れ、バイア
ス電流がバイアス端子Ｂ１からバイアス端子Ｂ＋”に流
れた場合にはこの素子Ｊ１はスイッチすなわち抵抗を有
する導体に変化し、バイアス端子に流れる電流が前述と
逆の場合にはスイッチしない。磁界結合ジョセフソン素
子Ｊ２は二組の入力端子を用いており、入力信号電流が
入力信号端子１３．１４から入力信号端子Ｉ３′。
Ｉａ′座標にそれぞれ流れた場合または一方の組の端子
にのみ流れ、バイアス電流がバイアス端子Ｂ２からバイ
アス端子Ｂ２’に流れた場合にはスイッチする。
にのみ流れ、バイアス電流がバイアス端子Ｂ２からバイ
アス端子Ｂ２’に流れた場合にはスイッチする。
抵抗ＲＬＪの一端は入力端子１に接続される。その抵抗
Ｒ１ｉの他端には磁界結合ジョセフソン素子Ｊ３の一端
のバイアス端子Ｂ３とインダクタＬの一端が接続されて
いる。磁界結合ジョセフソン素子Ｊ３の他端のバイアス
端子８３′と入力信号端子＋５’は接地され、入力信号
端子Ｉ５はセント端子ｓｅｔに接続されている。インダ
クタＬの他端は磁界結合ジョセフソン素子Ｊ１の入力信
号端子Ｉ＋ ′に入る。磁界結合ジョセフソン素子Ｊ１
の入力信号端子１１は磁界結合ジョセフソン素子Ｊ２の
入力信号端子Ｉ３に接続されている。磁界結合ジョセフ
ソン素子Ｊ２の入力信号端子■４１３’とバイアス端子
Ｂ２’は接地され、入力信号端子１４は抵抗Ｒｓｓを介
して電源すなわちＡＣクロックに接続されている。磁界
結合ジョセフソン素子Ｊ１のバイアス端子８１′は磁界
結合ジョセフソン素子Ｊ２のバイアス端子Ｂ２に接続さ
れ、バイアス端子Ｂ１は抵抗Ｒ５Ｉを介して電源すなわ
ちＡＣクロックに接続されている。抵抗ＲＬＩ。
Ｒ１ｉの他端には磁界結合ジョセフソン素子Ｊ３の一端
のバイアス端子Ｂ３とインダクタＬの一端が接続されて
いる。磁界結合ジョセフソン素子Ｊ３の他端のバイアス
端子８３′と入力信号端子＋５’は接地され、入力信号
端子Ｉ５はセント端子ｓｅｔに接続されている。インダ
クタＬの他端は磁界結合ジョセフソン素子Ｊ１の入力信
号端子Ｉ＋ ′に入る。磁界結合ジョセフソン素子Ｊ１
の入力信号端子１１は磁界結合ジョセフソン素子Ｊ２の
入力信号端子Ｉ３に接続されている。磁界結合ジョセフ
ソン素子Ｊ２の入力信号端子■４１３’とバイアス端子
Ｂ２’は接地され、入力信号端子１４は抵抗Ｒｓｓを介
して電源すなわちＡＣクロックに接続されている。磁界
結合ジョセフソン素子Ｊ１のバイアス端子８１′は磁界
結合ジョセフソン素子Ｊ２のバイアス端子Ｂ２に接続さ
れ、バイアス端子Ｂ１は抵抗Ｒ５Ｉを介して電源すなわ
ちＡＣクロックに接続されている。抵抗ＲＬＩ。
ＲＬＩは磁界結合ジョセフソン素子Ｊ１．Ｊ２のそれぞ
れのバイアス端子Ｂ１．Ｂ２にそれぞれ接続されている
。
れのバイアス端子Ｂ１．Ｂ２にそれぞれ接続されている
。
第２図は磁界結合ジョセフソン素子Ｊ１．Ｊ２の入力信
号電流に対するバイアス電流値の閾値特性を示し、各点
Ｐ１〜Ｐ７＆は動作点をそれぞれ示す。
号電流に対するバイアス電流値の閾値特性を示し、各点
Ｐ１〜Ｐ７＆は動作点をそれぞれ示す。
第３図は電源すなわちＡＣクロックの波形を示す。磁界
結合ジョセフソン素子Ｊ３とインダクタしは超伝導ルー
プを構成し、このループ中に永久電流として情報を蓄え
る。この情報のループ内への書込みはセント端子ｓｅｔ
に入る信号によってなされる。
結合ジョセフソン素子Ｊ３とインダクタしは超伝導ルー
プを構成し、このループ中に永久電流として情報を蓄え
る。この情報のループ内への書込みはセント端子ｓｅｔ
に入る信号によってなされる。
第３図の領域口の電圧が零のとき超伝導ループに永久電
流がない、つまり前段の出力が“０″であったとする。
流がない、つまり前段の出力が“０″であったとする。
このとき、領域口の電圧零の点で磁界結合ジジセフソン
素子Ｊ１．Ｊ２はリセットされている。この後、領域ハ
になると磁界結合ジョセフソン素子Ｊ１は第２図に示す
動作点Ｐ＋に、Ｊ２が動作点Ｐ２に移るため磁界路々ジ
ジセフソン楽子Ｊ２のみがスイッチし、抵抗ＲｔＢＲＬ
ｚがＲｕ ＝ ＲＬＬなら電流すなわち出力Ｑ、 Ｑ
にそれぞれ等しい電流％Ｉが流れる。このとき動作点は
ｐｌａ、ｐｌａに移動する。この状態をＱでは“θ″。
素子Ｊ１．Ｊ２はリセットされている。この後、領域ハ
になると磁界結合ジョセフソン素子Ｊ１は第２図に示す
動作点Ｐ＋に、Ｊ２が動作点Ｐ２に移るため磁界路々ジ
ジセフソン楽子Ｊ２のみがスイッチし、抵抗ＲｔＢＲＬ
ｚがＲｕ ＝ ＲＬＬなら電流すなわち出力Ｑ、 Ｑ
にそれぞれ等しい電流％Ｉが流れる。このとき動作点は
ｐｌａ、ｐｌａに移動する。この状態をＱでは“θ″。
Ｑでは”１”とする。領域ハでは前段の論理出力が変化
し、セント信号を加えることにより超伝導ループに新し
い情報が蓄えられる。新しい情報が“０″であるならイ
ンダクタしに流れる電流の変化がなく、従って出力Ｑ、
Ｑも変化しない。新しい情報が“１″であるなら、イ
ンダクタＬに電流が右向きに流れる。このときＪｌの動
作点はｐｌａ。
し、セント信号を加えることにより超伝導ループに新し
い情報が蓄えられる。新しい情報が“０″であるならイ
ンダクタしに流れる電流の変化がなく、従って出力Ｑ、
Ｑも変化しない。新しい情報が“１″であるなら、イ
ンダクタＬに電流が右向きに流れる。このときＪｌの動
作点はｐｌａ。
からＰＪのに移るが動作点が閾値内になるのでＪｌはス
イッチしない。磁界結合ジョセフソン素子Ｊ２の動作は
ＰｚＬからＰ２α′に移り、スイッチしたままとなり、
出力Ｑ、 Ｑは変化しない。
イッチしない。磁界結合ジョセフソン素子Ｊ２の動作は
ＰｚＬからＰ２α′に移り、スイッチしたままとなり、
出力Ｑ、 Ｑは変化しない。
次に領域口の電圧零のときに超伝導ループ内に情報“１
”が蓄えられていたとする。このとき領域イでは電籾電
圧は負であったため超伝導ループ内には左回りの電流つ
まりインダクタしに右から左へ電流が流れる。その後領
域へになると磁界結合ジョセフソン素子ＪＩの動作点は
Ｂ２に移り磁界結合ジジセフソン素子Ｊ＋はスイッチし
磁界結合ジョセフソン素子ＪＩに流れていた電流が抵抗
Ｒム１に転送され、抵抗ＲＬＩには電流ｌが流れる。
”が蓄えられていたとする。このとき領域イでは電籾電
圧は負であったため超伝導ループ内には左回りの電流つ
まりインダクタしに右から左へ電流が流れる。その後領
域へになると磁界結合ジョセフソン素子ＪＩの動作点は
Ｂ２に移り磁界結合ジジセフソン素子Ｊ＋はスイッチし
磁界結合ジョセフソン素子ＪＩに流れていた電流が抵抗
Ｒム１に転送され、抵抗ＲＬＩには電流ｌが流れる。
この状態をＱ＝”１″とする。このとき動作点はＰルに
移っている。磁界結合ジョセフソン素子Ｊ２の動作点は
Ｐ＋にあり磁界結合ジョセフソン素子Ｊ２がスイッチし
た後は、動作点Ｐ＋６に移るため磁界結合ジョセフソン
素子Ｊ２はスイッチせず煮には電流が流れない。この状
態をｄ−“０”とする。
移っている。磁界結合ジョセフソン素子Ｊ２の動作点は
Ｐ＋にあり磁界結合ジョセフソン素子Ｊ２がスイッチし
た後は、動作点Ｐ＋６に移るため磁界結合ジョセフソン
素子Ｊ２はスイッチせず煮には電流が流れない。この状
態をｄ−“０”とする。
次に前段の出力が“０”となり、情報が書き変えられ、
インダクタしに電流が流れなくなったとすると、磁界結
合ジョセフソン素子Ｊ１の動作点４；ｔ Ｐ ＋ｂとな
り磁界結合ジョセフソン素子Ｊ２でＰｑｂとなるがジョ
セフソン素子はラッチングモードで動作しているため磁
界結合ジョセフソン素子Ｊ＋はスイッチしたままであり
、また磁界結合ジジセフソン素子Ｊ２はバイアス電流が
小さいためスイッチしない。従って出力Ｑ、Ｑは変化し
ない。
インダクタしに電流が流れなくなったとすると、磁界結
合ジョセフソン素子Ｊ１の動作点４；ｔ Ｐ ＋ｂとな
り磁界結合ジョセフソン素子Ｊ２でＰｑｂとなるがジョ
セフソン素子はラッチングモードで動作しているため磁
界結合ジョセフソン素子Ｊ＋はスイッチしたままであり
、また磁界結合ジジセフソン素子Ｊ２はバイアス電流が
小さいためスイッチしない。従って出力Ｑ、Ｑは変化し
ない。
書き変えられた情報が“１″の場合にはインダクタしに
左から右へ電流が流れる。この場合磁界結合ジョセフソ
ン素子Ｊ１の動作点はＰｊｂ、磁界結合ジョセフソン素
子Ｊ２はＰｚｂとなり前述の場合と同様に出力Ｑ、 Ｑ
は変化しない。
左から右へ電流が流れる。この場合磁界結合ジョセフソ
ン素子Ｊ１の動作点はＰｊｂ、磁界結合ジョセフソン素
子Ｊ２はＰｚｂとなり前述の場合と同様に出力Ｑ、 Ｑ
は変化しない。
第４図の領域二、ホの動作は磁界結合ジョセフソン素子
のＩ−Ｖ特性及び閾値特性の対称性から、以上に述べた
動作と同じ（電流方向がすべて逆）であることは明白で
ある。
のＩ−Ｖ特性及び閾値特性の対称性から、以上に述べた
動作と同じ（電流方向がすべて逆）であることは明白で
ある。
以上の説明より、本発明の実施例の回路は超伝導ループ
に蓄えた入力情報より「真」と「補」を作り後段に伝え
ている。その後前段より入力された情報を書き変えても
出力は変化しない。その結果、“レーシングを起さず安
定した論理回路を構成している。さらに、本発明のジョ
セフソンランチ回路は「補」の出力も有しているので論
理構成が簡易化される。
に蓄えた入力情報より「真」と「補」を作り後段に伝え
ている。その後前段より入力された情報を書き変えても
出力は変化しない。その結果、“レーシングを起さず安
定した論理回路を構成している。さらに、本発明のジョ
セフソンランチ回路は「補」の出力も有しているので論
理構成が簡易化される。
前述の本発明の第１の実施例において、その出力すなわ
ちＱ、 Ｑはレベルが異なっている。Ｑは１０″でＶ２
１．”１″でＩであり、Ｑはθ″で０、′ｌ”でＡＩで
ある。これは第４図（ａｌ、 （Ｃ）に示す磁界結合ジ
ョセフソン素子を用いたレベル変換回路によって同一レ
ベルにすることができる。
ちＱ、 Ｑはレベルが異なっている。Ｑは１０″でＶ２
１．”１″でＩであり、Ｑはθ″で０、′ｌ”でＡＩで
ある。これは第４図（ａｌ、 （Ｃ）に示す磁界結合ジ
ョセフソン素子を用いたレベル変換回路によって同一レ
ベルにすることができる。
バイアス電流閾値特性とその動作点を示す。第５図（ｋ
＋１は磁界結合ジョセフソン素子Ｊ４の動作点を示し、
Ｑの電流レベルがＡＩ （“０”）のときにはスイッチ
せずｌ （１１″）のときにはスイッチする。第５図ｆ
ｄ）は磁界結合ジョセフソン素子Ｊ５の動作点を示し、
オフセット電流により、Ｑの電流レベルが’Ａ Ｉのと
き゛にはスイッチし、０のときにはスイッチしない。従
ってＱとＱの出力レベルを一致させることができる。
＋１は磁界結合ジョセフソン素子Ｊ４の動作点を示し、
Ｑの電流レベルがＡＩ （“０”）のときにはスイッチ
せずｌ （１１″）のときにはスイッチする。第５図ｆ
ｄ）は磁界結合ジョセフソン素子Ｊ５の動作点を示し、
オフセット電流により、Ｑの電流レベルが’Ａ Ｉのと
き゛にはスイッチし、０のときにはスイッチしない。従
ってＱとＱの出力レベルを一致させることができる。
磁界結合ジョセフソン素子Ｊｌ、Ｊ２．ＪＩ。
Ｊ５のジョセフソン素子としては非対称型量子干渉針、
長い接合を用いた素子等が使用できる。
長い接合を用いた素子等が使用できる。
前述の本発明の第１の実施例では非対称閾値特性を有す
る磁界結合ジョセフソン素子を用いたが、これは対称閾
値特性を有する場合も可能である。
る磁界結合ジョセフソン素子を用いたが、これは対称閾
値特性を有する場合も可能である。
第５図は対称閾値特性を有する磁界結合ジョセフソンジ
ャンクシロンの入力信号電流に対するバイアス電流の閾
値特性とその動作点を示す。それぞれの動作点は第２図
に示した動作点にそれぞれ対応し、この動作点にするこ
とにより可能となる。
ャンクシロンの入力信号電流に対するバイアス電流の閾
値特性とその動作点を示す。それぞれの動作点は第２図
に示した動作点にそれぞれ対応し、この動作点にするこ
とにより可能となる。
さらに対称閾値特性を持つ素子において、第６図に示す
ようなサブモードを有する閾値をもつモードが重なった
電圧部分で電圧遷移が起る領域が小さいものなら第５図
に示した特性の磁界結合ジョセフソン素子より、より安
定に動作する。なお、動作点Ｐ１〜ＰＪｂは第２図に示
した動作点に対応する。
ようなサブモードを有する閾値をもつモードが重なった
電圧部分で電圧遷移が起る領域が小さいものなら第５図
に示した特性の磁界結合ジョセフソン素子より、より安
定に動作する。なお、動作点Ｐ１〜ＰＪｂは第２図に示
した動作点に対応する。
第７図は本発明の第２の実施例の回路図を示す。
第１図に示した本発明の第１の実施例に非対称閾値特性
を有する磁界結合ジョセフソン素子Ｊ７をさらに付加し
た場合である。この場合は出力Ｑ。
を有する磁界結合ジョセフソン素子Ｊ７をさらに付加し
た場合である。この場合は出力Ｑ。
δの電流レベルは一致しており、レベル変換回路は必要
としない。
としない。
（７）発明の効果
本発明は電源クロックより論理回路にリセットされる前
の情報をリセット後に読み出して「真」と「補」の情報
を作り出力している。さらに前段回路から新しい情報を
入力しても回路内にはその情報を蓄えているが出力がた
だちに変化することはなくＡＣクロックによって変化す
る。この結果、従来複雑化されていたジョセフソン素子
を用いたランチ機能を有する論理回路が本発明を用いる
ことにより簡単な回路で実現できる。
の情報をリセット後に読み出して「真」と「補」の情報
を作り出力している。さらに前段回路から新しい情報を
入力しても回路内にはその情報を蓄えているが出力がた
だちに変化することはなくＡＣクロックによって変化す
る。この結果、従来複雑化されていたジョセフソン素子
を用いたランチ機能を有する論理回路が本発明を用いる
ことにより簡単な回路で実現できる。
第１図は本発明の第１の実施例を示す磁界結合ジョセフ
ソン素子を用いた回路図、第２図は磁界結合ジョセフソ
ン素子の非対称閾値特性グラフ、第３図は電源の電圧波
形、第４図１８）、 （Ｃ）は磁界結合ジョセフソン素
子を用・いたレベル変換回路、第４図（ｂ）、 ＋ｄ）
、第５図、第６図は磁界結合ジョセフソン素子の閾値特
性グラフ、第７図は本発明の第２の実施例を示す磁界結
合ジョセフソン素子を用いた回路図をそれぞれ示す。 Ｊｌ、ＪＩ Ｊ３．Ｊ７・・・磁界結合ジョセフソン
素子、ＲＬＩ、 Ｒｕ、 ＲＬＪ、 Ｒ５／、 Ｒ５
Ｘ。 ＲＬフ、Ｒ５７・・・抵抗、Ｌ・・・インダクタ猶 １
図
ソン素子を用いた回路図、第２図は磁界結合ジョセフソ
ン素子の非対称閾値特性グラフ、第３図は電源の電圧波
形、第４図１８）、 （Ｃ）は磁界結合ジョセフソン素
子を用・いたレベル変換回路、第４図（ｂ）、 ＋ｄ）
、第５図、第６図は磁界結合ジョセフソン素子の閾値特
性グラフ、第７図は本発明の第２の実施例を示す磁界結
合ジョセフソン素子を用いた回路図をそれぞれ示す。 Ｊｌ、ＪＩ Ｊ３．Ｊ７・・・磁界結合ジョセフソン
素子、ＲＬＩ、 Ｒｕ、 ＲＬＪ、 Ｒ５／、 Ｒ５
Ｘ。 ＲＬフ、Ｒ５７・・・抵抗、Ｌ・・・インダクタ猶 １
図
Claims (2)
- （１）第１．第２．第３の磁界結合ジョセフソン素子と
超電導インダクタよりなり、第１の磁界結合ジョセフソ
ン素子は少なくとも１本の入力信号線を、第２の磁界結
合ジョセフソン素子は少なくとも２本の人力信号線をそ
れぞれ有し、第１．第２の磁界結合ジョセフソン素子は
直列に接続され、第１の磁界結合ジョセフソン素子の入
力信号線と第２の磁界結合ジョセフソン素子の第１の入
力信号線は逆方向に直列に接続され、該直列接続された
第１の磁界結合ジョセフソン素子の入力信号線の他端は
前記インダクタに接続され、該インダクタの他端は第３
の磁界結合ジョセフソン素子の一端に接続されたことを
特徴としたンヨセフソンラ゛ノチ回路。 - （２）前記第１．第２の磁界結合ジョセフソン素子は非
対称閾値特性を有するジョセフソン素子からなることを
特徴とする特許請求の範囲第１項記載のジョセフソンラ
ッチ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57030010A JPS58147891A (ja) | 1982-02-26 | 1982-02-26 | ジヨセフソンラツチ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57030010A JPS58147891A (ja) | 1982-02-26 | 1982-02-26 | ジヨセフソンラツチ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58147891A true JPS58147891A (ja) | 1983-09-02 |
Family
ID=12291894
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57030010A Pending JPS58147891A (ja) | 1982-02-26 | 1982-02-26 | ジヨセフソンラツチ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58147891A (ja) |
-
1982
- 1982-02-26 JP JP57030010A patent/JPS58147891A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10811587B2 (en) | Josephson transmission line for superconducting devices | |
| US10331163B1 (en) | Superconducting integrated circuits with clock signals distributed via inductive coupling | |
| EP3577761B1 (en) | Superconducting circuits based devices and methods | |
| US10651808B2 (en) | Compound superconducting quantum interference device output amplifier and methods | |
| US20180226975A1 (en) | Superconducting devices with enforced directionality | |
| Krylov et al. | Asynchronous dynamic single-flux quantum majority gates | |
| Salameh et al. | Superconductive logic using 2ϕ—Josephson junctions with half flux quantum pulses | |
| US4176290A (en) | Superconductive Josephson circuit device | |
| JPS58147891A (ja) | ジヨセフソンラツチ回路 | |
| Hatano et al. | A 4-bit Josephson data processor chip | |
| US20240039541A1 (en) | SFQ-based Pulse-conserving Logic Gates | |
| Fleischman et al. | Evaluation of flux-based logic schemes for high-T/sub c/applications | |
| Nagaishi et al. | Design and operation of josephson circuits using ruffle gates with a stacked structure | |
| US3370177A (en) | Cryoelectric shift register | |
| JP2689878B2 (ja) | ジョセフソンラッチ回路 | |
| JPH0215898B2 (ja) | ||
| JPS59165525A (ja) | ジヨセフソン素子を用いた分周器 | |
| JPH0374051B2 (ja) | ||
| JPH028491B2 (ja) | ||
| JPS6027231A (ja) | 超電導分周器 | |
| Hanyu et al. | A Josephson latch-decoder | |
| JPH0220015B2 (ja) | ||
| JPH06169253A (ja) | 直流電源駆動ジョセフソン基本論理回路 | |
| JPH02244495A (ja) | ジョセフソンラッチ回路 | |
| JPH0368478B2 (ja) |