JP3314994B2 - 端子台装置及びこれを使用した信号ループ中の一部の系のアイソレーション方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、端子台装置の構造及
び、この端子台装置を用いて信号ループ中に挿入された
処理系と、信号ループ系とのアイソレーションを実現す
る方法に関する。

【０００２】

【従来の技術】例えば発電所においては、出力電力や制
御系の監視などを行うなどのために、種々の信号ループ
系が設けられる。図４は、その信号ループ系の一例のブ
ロック図を示している。

【０００３】図４の系において、１はセンサで、このセ
ンサ１の出力はモニター回路２に供給されて、センサ１
の検知出力に応じた値（例えば４〜２０ｍＡ）の直流電
流が、このモニター回路２から得られる。

【０００４】このモニター回路２からの直流電流出力
は、制御回路３を介してレコーダ４に供給されて、セン
サ出力の記録が行われる。制御回路３は、モニター回路
２からの直流電流値から所定の制御信号を形成して、フ
ィードバック制御あるいはフィードフォワード制御を行
うようにする。この場合、図４に示すように、モニター
回路２の出力電流は、直流電流ループＬＰを構成する。

【０００５】このモニター回路２の出力直流電流ループ
ＬＰに対して、例えばこのループＬＰの診断などを行う
ための処理系５を、後から接続する場合には、一般に端
子台１０が使用される。すなわち、ループＬＰの一部が
切断され、その切断部の一端が端子台１０の入力側の第
１の端子１１に接続され、他端が端子台１０の入力側の
第２の端子１２に接続される。

【０００６】端子台１０の出力側の第３の端子１３は、
入力側の第１の端子１１と導電接続され、また、出力側
の第４の端子１４は、入力側の第２の端子１２と導電接
続されている。そして、図の例の場合、出力側の第３の
端子１３は、処理系５の入力端子５ｉに接続され、出力
側の第４の端子１４は、処理系５の出力端子５ｏに接続
される。

【０００７】端子台１０の各端子１１〜１４は、一般
に、図５に示すように、端子台ベース１５の上に圧着端
子１１ｔ〜１４ｔが設けられて構成されており、捩子１
１ａ〜１４ａによりリード線が圧着端子１１ｔ〜１４ｔ
に固定されるものである。

【０００８】処理系５は、例えばパーソナルコンピュー
タ５Ｐを用いて構成され、出力電力の値やその他必要な
情報をディスプレイ５Ｄに表示したり、システムの異常
診断などを行う。

【０００９】ところで、ループＬＰを働かせた状態にお
いて、処理系５の保守点検を行う必要がある場合（実際
的には、ループＬＰをダウンさせることは、発電所のダ
ウンに繋がるので、ループＬＰの系は常に動作状態とし
なければならない）、この処理系５がループＬＰに対し
て分離独立するように、いわゆるアイソレーションをと
る必要がある。なぜなら、処理系５がループＬＰと分離
されていない場合に、処理系５の保守点検中に、端子５
ｉ、５ｏ間がオープンになってしまうとループＬＰの系
がダウンしてしまうからである。また、端子５ｉ、５ｏ
間がオープンにならないときであっても、点検作業中に
ループＬＰのバランスを崩し、異常状態を引き起こすお
それがあるからである。

【００１０】上記のアイソレーションを実現するために
は、保守点検を行う際に、端子台１０の入力側の第１及
び第２の端子間に、ダイオードＤを接続すればよい。従
来は、このアイソレーション用ダイオードＤは、図５に
示すように、端子台１０の入力側の２つの圧着端子１１
ｔ、１２ｔ間に接続していた。

【００１１】

【発明が解決しようとする課題】ところで、従来のよう
に、アイソレーション用ダイオードＤを、端子１１、１
２に直接に取り付ける場合には、一旦、圧着端子１１
ｔ、１２ｔの捩子１１ａ、１２を弛めて、ダイオードＤ
を接続するようにしなければならない。しかし、このよ
うに圧着端子１１ｔ、１２ｔを弛めると、これら端子と
ループＬＰとの接続部が不完全になるおそれがあった。
このため、作業を慎重に行うなど、ループＬＰ側に影響
を与えないようにする配慮が必要であり、非常に厄介で
あった。

【００１２】この発明の第１の目的は、上記のようなア
イソレーションを実現する場合に使用して非常に好適な
新規な端子台装置を提供することである。この発明の第
２の目的は、この新規な端子台装置を用いて、上述した
従来の欠点を回避して、ループＬＰの系に対する処理系
のアイソレーションを容易に実現することができる方法
を提供することである。

【００１３】

【課題を解決するための手段】上記課題を解決するた
め、この発明による端子台装置は、後述の実施例の参照
符号を対応させると、端子台２０と、アイソレーション
用の電子素子収納部３０とからなり、前記電子素子収納
部３０は、内部にアイソレーション用の電子素子３３を
収納し、前記電子素子３３の一端が接続される導電性の
第１のコネクタ部３１と、前記電子素子３３の他端が接
続される導電性の第２のコネクタ部３２とを備え、前記
第１のコネクタ部３１と前記第２のコネクタ部３２とは
差し込み式に構成され、前記端子台２０は、ベース２０
Ｂに、入力用の第１及び第２の端子２１及び２２と、出
力用の第３及び第４の端子２３及び２４とが設けられ、
前記第１の端子２１と前記第３の端子２３とが互いに接
続され、前記第２の端子２２と前記第４の端子２４とが
互いに接続されていると共に、前記ベース２０Ｂに、前
記電子素子収納部３０の前記第１のコネクタ部３１が差
し込まれる導電性の第１の差し込み部２７と、前記第２
のコネクタ部３２が差し込まれる導電性の第２の差し込
み部２８が設けられ、前記第１及び第２の差し込み部２
７及び２８は電気的に分離されていると共に、前記第１
の差し込み部２７は、前記第１の端子２１と前記第３の
端子２３との導電接続部に接続され、前記第２の差し込
み部２８は、前記第２の端子２２と前記第４の端子２４
との導電接続部に接続されており、前記電子素子収納部
の前記第１及び第２のコネクタ部を、前記端子台の第１
及び第２の差し込み部に差し込んだときには、前記端子
台の前記第１の端子と前記第３の端子との導電接続部
と、前記第２の端子と前記第４の端子との導電接続部と
の間を、前記電子素子を通じてバイパスすることを特徴
とする。

【００１４】そして、この発明によるアイソレーション
方法は、端子台２０の第１及び第２の端子２１及び２２
を信号ループＬＰ中に直列に接続すると共に、第３及び
第４の端子２３及び２４を所定の処理系の入力端及び出
力端に接続して、処理系５を信号ループＬＰ中に挿入す
るようにしたシステムにおいて、上記差し込み部に、ア
イソレーション用の電子素子３３を収納した電子素子収
納部３０を差し込んで、第３及び第４の端子２３及び２
４に対して接続された処理系５の状態に関係なく、電子
素子３３を介して信号ループＬＰの系の状態を保持する
ようにしたことを特徴とする。

【００１５】

【作用】上記の構成のこの発明による端子台において
は、差し込み部に、電子素子収納部を差し込むことによ
り、第１及び第２の端子間あるいは第３及び第４の端子
間に、電子素子を接続させることができる。

【００１６】したがって、電子素子としてアイソレーシ
ョンダイオードを収納した電子素子収納部を差し込み部
に差し込むことにより、端子台の端子を弛める操作をす
ることなく、入力側に接続された信号ループに対する、
出力側に接続される処理系のアイソレーションが実現さ
れる。

【００１７】

【実施例】図１は、この発明による端子台の一実施例の
上面図、図２は、図１のＸ−Ｘ断面図である。

【００１８】図１において、２０は端子台を全体として
示し、２０Ｂは端子台ベースを示している。このベース
２０Ｂ上には、入力側の第１及び第２の端子２１及び２
２と、出力側の第３及び第４の端子２３及び２４が設け
られる。この例では、端子２１〜２４は、前述した従来
例と同様に、圧着端子の構成であって、それぞれ捩子２
１ａ、２２ａ、２３ａ、２４ａにより端子２１〜２４に
対するリード線の圧着固定を行う。

【００１９】そして、この例においては、端子２１と端
子２３とが、導体板２５により導電接続されていると共
に、端子２２と端子２４とが導体板２６により導電接続
されている。導体板２５及び２６は、その長手方向の互
いに対向する辺側の中間部２５ｍ及び２６ｍが、互いに
他方の導体板側に突出して上面図ではＴ字型の形状とな
っている。そして、その突出部分は、図２に示すよう
に、Ｕ字型に折り曲げられて、差し込み凹部２７、２８
が形成されている。

【００２０】この差し込み凹部２７、２８には、電子素
子収納部３０に設けられている差し込みピン３１、３２
が圧入される。そして、電子素子収納部３０を摘んで引
き抜けば、収納部３０は、差し込み凹部２７、２８から
容易に離脱差せることができる。

【００２１】電子素子収納部３０は、例えば箱型に構成
され、この収納部３０内には、電子素子３３が収納さ
れ、この電子素子３３の一端が差し込みピン３１と導電
接続され、電子素子３３の他端が差し込みピン３２と導
電接続される。図２の例においては、電子素子３３とし
てはダイオードが収納されている。

【００２２】この端子台２０を用いて、前述の図４の例
のように、信号ループＬＰ中に挿入された処理系５を、
信号ループＬＰに対してアイソレーションをとるように
する例を以下に示す。

【００２３】すなわち、図３は、前述した信号ループ系
に端子台２０を接続した状態のブロック図である。端子
台２０の入力側の第１及び第２の端子２１及び２２は、
ループＬＰに直列に接続される。また、端子台２０の出
力側の第３及び第４の端子２３及び２４は、処理系５の
入力端子５ｉ及び出力端子５ｏに接続される。

【００２４】そして、処理系５の保守点検を行うときに
は、差し込み凹部２７、２８に、伝素子３３としてダイ
オードが接続されている電子素子収納部３０の差し込み
ピン３１、３２が差し込まれる。これにより、処理系５
側は、ループＬＰから分離され、アイソレーションが実
現される。したがって、処理系５についての保守点検
を、ループＬＰに対する影響を考慮せずに行うことがで
きる。

【００２５】この場合に、従来と異なり、ループＬＰ側
との接続端子２１、２２の部分には、全く触れることな
く、単に、収納部３０を差し込むという操作のみでアイ
ソレーションを実現することができる。

【００２６】なお、この発明による端子台２０と電子素
子収納部３０との組み合わせは、以上のようなアイソレ
ーション用としてのみ動作するのではない。

【００２７】例えば、レコーダ４に信号を記録する際に
は、４〜２０ｍＡの直流電流を電圧に変換するが、ルー
プＬＰ中のレコーダ４の前に端子台の入力側の第１及び
第２の端子を直列に接続し、電子素子３３として抵抗器
を収納した電子素子収納部３０のピンを、差し込み凹部
に差し込むことにより、この電圧変換を行うことができ
る。

【００２８】また、電子素子としてサージキラー用素子
を収納した電子素子収納部３０を用意して、ループ中に
挿入することもできる。その他、端子台としての用途が
広がる。

【００２９】なお、端子台２０の差し込み部と、電子素
子収納部との導電接触の態様は、前述のようなピンと凹
部との結合に限らず、種々の構成が可能である。例え
ば、端子台２０の導体部２５及び２６の間に、電子素子
収納部を押し込むことができる程度の凹穴を設け、その
凹穴の側面に導体部２５、２６の長手方向の中間部から
導出される弾性接触片を設けておく。一方、電子素子収
納部３０の側面に、収納されている電子素子の一端及び
他端とそれぞれ接続されている弾性接触片を設ける。こ
のような構成によれば、端子台２０の前記凹穴内に、こ
の電子素子収納部を押し込むと、互いの弾性接触片が導
電接触し、上述と同様の作用効果が得られる。この場合
も、電子素子収納部は、差し込み部に対して脱着ができ
る。

【００３０】なお、以上の例では、入力側の第１、第２
の端子と、出力側の第３、第４の端子とは、導電板で直
接的に導電接続するようにしたが、入力側の端子と出力
側の端子との間に、電子素子が予め接続されている場合
にも適用可能である。

【００３１】

【発明の効果】以上説明したように、この発明によれ
ば、入力側の第１の端子と出力の第３の端子が互いに導
電接続されていると共に、入力側の第２の端子と出力側
の第４の端子が互いに導電接続されている端子台におい
て、電子素子収納部の差し込み部を設け、電子素子収納
部をその差し込み部に差し込むことにより、第１及び第
２の端子の間、あるいは第３及び第４の端子の間に電子
素子を接続することができるようにしたので、電子素子
を上記端子間に接続するために、端子部を弛めたりする
必要がなく、容易に必要な電子素子の装着を行える。

【００３２】そして、電子素子としてアイソレーション
用の素子を収納した電子素子収納部を使用して、これを
差し込み部に差し込むことにより、端子台を介して信号
ループの一部として挿入されている処理系を、信号ルー
プに対して容易に分離することができる。このとき、従
来のように、圧着端子を弛める操作などをする必要がな
いので、アイソレーション用素子を接続する際にも、信
号ループに影響を与えることはなく、安全かつ確実にア
イソレーションを実現することができる。

【図面の簡単な説明】

【図１】この発明による端子台の一実施例の上面図であ
る。

【図２】図１のＸ−Ｘ断面図及び電子素子収納部を示す
図である。

【図３】この発明によるアイソレーション方法の一実施
例の説明のためのブロック図である。

【図４】従来の信号ループ及びアイソレーション方法を
説明するためのブロック図である。

【図５】従来の端子台を用いたアイソレーション方法を
説明するための図である。

【符号の説明】

２０ 端子台 ２１ 入力側の第１の端子 ２２ 入力側の第２の端子 ２３ 出力側の第３の端子 ２４ 出力側の第４の端子 ２５、２６ 導電板 ２７、２８ 差し込み凹部 ３０ 電子素子収納部 ３１、３２ 差し込みピン

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平３−276587（ＪＰ，Ａ) 特開 平３−177146（ＪＰ，Ａ) 特開 平５−47478（ＪＰ，Ａ) 特開 昭58−126684（ＪＰ，Ａ) 実開 平１−143248（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01R 9/24

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】端子台と、アイソレーション用の電子素子
   収納部とからなり、 前記電子素子収納部は、 内部にアイソレーション用の電子素子を収納し、前記電
   子素子の一端が接続される導電性の第１のコネクタ部
   と、前記電子素子の他端が接続される導電性の第２のコ
   ネクタ部とを備え、前記第１のコネクタ部と前記第２の
   コネクタ部とは差し込み式に構成され、 前記端子台は、 ベースに、入力用の第１及び第２の端子と、出力用の第
   ３及び第４の端子とが設けられ、前記第１の端子と前記
   第３の端子とが互いに接続され、前記第２の端子と前記
   第４の端子とが互いに接続されていると共に、 前記ベースに、前記電子素子収納部の前記第１のコネク
   タ部が差し込まれる導電性の第１の差し込み部と、前記
   第２のコネクタ部が差し込まれる導電性の第２の差し込
   み部が設けられ、前記第１及び第２の差し込み部は電気
   的に分離されていると共に、前記第１の差し込み部は、
   前記第１の端子と前記第３の端子との導電接続部に接続
   され、前記第２の差し込み部は、前記第２の端子と前記
   第４の端子との導電接続部に接続されており、 前記電子素子収納部の前記第１及び第２のコネクタ部
   を、前記端子台の第１及び第２の差し込み部に差し込ん
   だときには、前記端子台の前記第１の端子と前記第３の
   端子との導電接続部と、前記第２の端子と前記第４の端
   子との導電接続部との間を、前記電子素子を通じてバイ
   パスする ことを特徴とする端子台装置。
2. 【請求項２】請求項１に記載の端子台装置の前記端子台
   の前記第１及び第２の端子を信号ループ中に直列に接続
   すると共に、前記第３及び第４の端子を所定の処理系の
   入力端及び出力端に接続して、前記所定の処理系を前記
   信号ループ中に挿入するようにしたシステムにおいて、 前記端子台の前記第１及び第２の差し込み部に、前記ア
   イソレーション用の電子素子を収納した前記電子素子収
   納部の前記第１及び第２のコネクタ部を差し込んで、前
   記第３及び第４の端子に対して接続された前記処理系の
   状態に関係なく、前記電子素子を介して前記信号ループ
   系の状態を保持するようにしたアイソレーション方法。