JP3304257B2 - ファジイ規則の前件部の帰属度を計算するための装置 - Google Patents

ファジイ規則の前件部の帰属度を計算するための装置

Info

Publication number
JP3304257B2
JP3304257B2 JP07221496A JP7221496A JP3304257B2 JP 3304257 B2 JP3304257 B2 JP 3304257B2 JP 07221496 A JP07221496 A JP 07221496A JP 7221496 A JP7221496 A JP 7221496A JP 3304257 B2 JP3304257 B2 JP 3304257B2
Authority
JP
Japan
Prior art keywords
value
register
output
multiplexer
triangle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP07221496A
Other languages
English (en)
Other versions
JPH08305575A (ja
Inventor
フランチェスコ・パッパラルド
ビンチェンツォ・マトランガ
ダビデ・テシ
ダリオ・ディ・ベッラ
Original Assignee
コンソルツィオ・ペール・ラ・リケルカ・スラ・ミクロエレットローニカ・ネル・メッツォジオルノ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by コンソルツィオ・ペール・ラ・リケルカ・スラ・ミクロエレットローニカ・ネル・メッツォジオルノ filed Critical コンソルツィオ・ペール・ラ・リケルカ・スラ・ミクロエレットローニカ・ネル・メッツォジオルノ
Publication of JPH08305575A publication Critical patent/JPH08305575A/ja
Application granted granted Critical
Publication of JP3304257B2 publication Critical patent/JP3304257B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/499—Denomination or exception handling, e.g. rounding or overflow
    • G06F7/49942—Significance control
    • G06F7/49947—Rounding
    • G06F7/49963—Rounding to nearest
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N7/00—Computing arrangements based on specific mathematical models
    • G06N7/02—Computing arrangements based on specific mathematical models using fuzzy logic
    • G06N7/04—Physical realisation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S706/00—Data processing: artificial intelligence
    • Y10S706/90—Fuzzy logic

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Computing Systems (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Automation & Control Theory (AREA)
  • Algebra (AREA)
  • Biomedical Technology (AREA)
  • Fuzzy Systems (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Artificial Intelligence (AREA)
  • Data Mining & Analysis (AREA)
  • Evolutionary Computation (AREA)
  • Mathematical Physics (AREA)
  • Feedback Control In General (AREA)
  • Logic Circuits (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の分野】本発明は、ファジイ規則の前件の帰属度
を計算するための、関連の回路に関する。
【０００２】
【関連技術の説明】ファジイ規則は前件部分と後件部分
または結論とから構成される。前件部分は入力の値をも
とにして決定されるそれ自身の帰属度を有し、かつその
規則そのもののセマンティクスに従う。
【０００３】前件部分は複数の項で構成することができ
る。ファジイ論理における意味に従い個々の項の重みを
決定するためには、メンバシップ関数と包括的な入力と
の交わりの最高値を決定することが必要である。
【０００４】一般に帰属度αは以下のように定義づけら
れる。 α＝ｍａｘx ｛ｍｉｎ［Ａ，Ａ′］｝ 図１に示すようにＡおよびＡ′はそれぞれ入力集合およ
び対応するメンバシップ関数を示す。
【０００５】図２を参照すると、クリスプな入力の場
合、値αは等式ＵｄＤ＝Ｉ（Ｉはシステムの入力、Ｕｄ
Ｄは論議の領域、すなわち定義域）で規定される直線Ａ
とメンバシップ関数Ａ′との交わりにより生じる部分で
決定する。
【０００６】この計算を行なうには、ハードウェアとい
う観点からすれば最も簡単でかつ経済的な態様で回路的
に入力に対し交わりを求めることが可能となるように、
図１の例では三角形の形状を有するメンバシップ関数を
ストアする方法を用いることが必要である。
【０００７】メンバシップ関数のストアおよびそのファ
ジイ化には種々の方法がある。その１つはルックアップ
テーブルという手段によりメンバシップ関数のすべての
ポイントをストアすることである。
【０００８】別の方法は三角形の勾配および中央の頂点
により三角形のメンバシップ関数をストアすることであ
る。
【０００９】さらに別の方法は、雑誌「ファジイ集合お
よびシステム（Fuzzy Sets and Systems）」、エルスバ
イアサイエンス出版（Elsevier Science Publishers B.
V.）、no.59 、1993、149-172 頁において発表された、
Ｂ．Ｔ．チェン（Chen）らによる、論文「パラメータ化
されたファジイプロセッサおよびその応用（A Paramete
rized Fuzzy Processor and Its Applications）」で述
べられているように、２つの頂点と、三角形の２つの辺
と論議の領域（ＵｄＤ）を表わす軸との交点の、最も近
い頂点に対する距離とにより、台形のメンバシップ関数
をストアすることである。
【００１０】
【発明の概要】本発明の目的は、簡単かつ経済的な態様
でメンバシップ関数と入力との交わりを決定する、ファ
ジイ規則の前件部分の帰属度を計算するための関連の回
路を提供することである。
【００１１】
【００１２】本発明の別の目的は、ファジイ規則の前件
部分の帰属度αを計算するための、時間および計算上の
簡潔さという点で有利である方法を提供することであ
る。
【００１３】本発明のさらなる目的は、従来の回路より
も簡単でありそれゆえにより小さなシリコン領域で実現
可能な、帰属度αを計算するための回路を提供すること
である。
【００１４】本発明のさらなる目的は、信頼性が非常に
高く、比較的製造が簡単であり、コストの点で競争力の
ある方法および回路を提供することである。
【００１５】
【００１６】本明細書において以降で明らかになるこれ
らおよびその他の目的は、以下の手段を含むことを特徴
とするファジイ規則の前件部分の帰属度を計算するため
の装置により達成される。この装置は、入力値を受取る
ための手段と、メンバシップ関数を規定する三角形の頂
点の、メンバシップ関数の定義域における位置およびそ
の位置における前記三角形の高さ、前記定義域における
頂点の前記位置と前記三角形の左辺と前記定義域を表わ
す軸との交点との間の第１の距離、ならびに前記定義域
における頂点の前記位置とメンバシップ関数を規定する
三角形の右辺と前記定義域を表わす軸との交点との間の
第２の距離に関する値を予めストアするためのストア手
段と、入力値と前記三角形の頂点の前記位置とを比較
し、入力値が前記位置に対して前記三角形の左辺側にあ
るか右辺側にあるかにしたがって、前記ストア手段にス
トアされた前記第１の距離または前記第２の距離のいず
れかを選択し、選択された値、前記ストア手段にストア
された前記位置および前記三角形の高さ、ならびに入力
値に対して、前記比較の結果に応じて予め定められた計
算を行なうことにより入力値をファジイ化するための手
段とを含み、前記予め定められた計算は、入力値と、前
記三角形の左辺および右辺上の入力値に対応する点の高
さとが、一次関数の関係にあることを用いたものであ
る。
【００１７】
【００１８】本発明の特徴および利点は、添付の図面を
参照して例示される、好ましい非制限的な実施例の説明
から明らかになるであろう。
【００１９】
【詳細な説明】メンバシップ関数（ＭＦ）を表わすに
は、メンバシップ関数のいくつかのパラメータをストア
することが必要である。これらのパラメータはビット数
に関してコストをできるだけ低くするために注意深く選
択しなければならない。通常は、導入されるビット数が
大きいほど、表わすことができるメンバシップ関数の数
も多くなる。
【００２０】第１に、三角形および台形で表わされるメ
ンバシップ関数をストアすることについて考察する。
【００２１】本発明に従う台形に対するストア方法は、
台形は載頭三角形であるとみなすことができることに基
づく。
【００２２】図３を参照して、台形で表わされるメンバ
シップ関数を曖昧な点なく識別することを可能にする特
性パラメータは、論議の領域ＵｄＤにおける頂点ＣＶの
位置、頂点ＣＶに関する距離すなわち距離ＬＶＤおよび
ＲＶＤ、三角形の高さＨＶ、台形の高さＨＴ、ならびに
真理度の最大値ｍａｘである。
【００２３】図３０に示すように、メモリワードはこれ
ら特性パラメータをストアできる。５つのパラメータが
あり以下のように定義される。
【００２４】論議の領域ＵｄＤにおける頂点の位置ＣＶ
は台形のメンバシップ関数を規定する三角形の頂点であ
る。
【００２５】頂点ＣＶと、メンバシップ関数と論議の領
域の軸との交点との間の、その軸に沿う左側の距離ＬＶ
Ｄ。
【００２６】頂点ＣＶと、メンバシップ関数と論議の領
域ＵｄＤの軸との交点との間の、その軸に沿う右側の距
離ＲＶＤ。
【００２７】メンバシップ関数を表わすのに用いられる
三角形の高さＨＶおよびメンバシップ関数の高さＨＴ。
【００２８】真理度の最大値ｍａｘ、すなわちメンバシ
ップ関数がとることのできる最大値は、すべてのメンバ
シップ関数について既知の値である。
【００２９】値ＨＴは常にｍａｘの値以下である。上記
のパラメータの大きさは、表わされるメンバシップ関数
の数の関数である。したがって本明細書における説明で
は、用いるビットについて最適な大きさを限定すること
も特定することもしない。しかしながら、数多くのメン
バシップ関数を有するためには、ＣＶはＵｄＤを離散化
するビット数に等しいビット数を有し、ＬＶＤおよびＲ
ＶＤは真理度すなわちｍａｘという値を離散化するビッ
ト数以上のビット数を有し、ＨＶは真理度を離散化する
ビット数よりも大きなビット数を有し、ＨＴは真理度を
離散化するビット数に等しいビット数を有することが好
ましい。
【００３０】上記の好ましい条件は本明細書において満
たされるものと仮定され、さらなる説明は行なわない。
【００３１】上記のパラメータのビット数を増大させず
に縮退したメンバシップ関数を表わすために以下の条件
を設定する。
【００３２】ａ） ＬＶＤまたはＲＶＤが０に等しけれ
ば、メンバシップ関数のプロットは対応する左または右
の辺において水平である。
【００３３】ｂ） もしＬＶＤおよびＲＶＤ双方が０に
等しければ、メンバシップ関数のプロットはＵｄＤにわ
たり水平であり、真理度はメンバシップ関数の高さＨＴ
を示すビットにより示される値に等しい。
【００３４】ｃ） もし左辺または右辺が完全に垂直で
あればＬＶＤまたはＲＶＤ＝０として表わすべきである
が、帰属度αの計算については同じ結果がもたらされる
ため、その代わりに最小の勾配を有する辺、すなわちＬ
ＶＤまたはＲＶＤ＝１として表わす。
【００３５】ＨＴおよびＨＶが変化するときには、論議
の領域（ＵｄＤ）を境界とする、台形のメンバシップ関
数、三角形のメンバシップ関数、および五角形または六
角形のメンバシップ関数を表わすことが可能である。
【００３６】表わすことができるすべてのメンバシップ
関数を以下に列挙する。 （Ｉ） 図４に示す台形のメンバシップ関数であり、平
行な短辺が値ＨＴにあり、ＨＴは値ｍａｘに等しい（関
数ＭＦ１）か、またはその値よりも小さい（関数ＭＦ
２）。
【００３７】（ＩＩ） 図５に示す直角の台形タイプの
メンバシップ関数であり、平行な短辺は真理度の最大値
ｍａｘ以下である。なお、帰属度αの計算に際し、完全
に垂直なメンバシップ関数は、勾配が最小である、すな
わちＬＶＤ＝ＲＶＤ＝１であるメンバシップ関数のよう
にふるまう。したがって、図５に示す，左辺が完全に垂
直なメンバシップ関数ＭＦ１は、ＬＶＤ＝１として、す
なわち勾配が最小であるとして規定される。一方関数Ｍ
Ｆ２の右側の辺は完全に垂直であり、ＲＶＤ＝１として
規定されるが、その理由は上記のように帰属度αの計算
において同一のふるまいを有するからである。
【００３８】（ＩＩＩ） 図６に示すＵｄＤを境界とす
る五角形または六角形タイプのメンバシップ関数であ
り、高さＨＴは真理度の値ｍａｘよりも小さい（ＭＦ
２）かまたはその値に等しい（ＭＦ１）。
【００３９】（ＩＶ） 図７に示す三角形タイプのメン
バシップ関数であり、頂点の値は真理度の最大値ｍａｘ
よりも小さい（ＭＦ２）かまたはその値に等しい（ＭＦ
１）。
【００４０】（Ｖ） 図８に示す水平のメンバシップ関
数。この場合値ＨＴは帰属度αを示す。
【００４１】（ＶＩ） 図９に示すようなクリスプなメ
ンバシップ関数であり、ＣＶを除き常に０であり、ＣＶ
では真理度の最大値ｍａｘをとる。これらのメンバシッ
プ関数はＬＶＤ＝ＲＶＤ＝０として表わすのがより論理
的であるように思われるがそうではなくＬＶＤ＝ＲＶＤ
＝１として表わし、これはαの値の計算という点ではク
リスプな関数のようなふるまいをしそういうものとして
用いられるが、ＬＶＤ＝０またはＲＶＤ＝０という取決
めは水平な辺という意味を与えられる。
【００４２】帰属度αの計算、言い換えれば入力値のフ
ァジイ化は、相似な三角形の対応する辺の間において生
じる幾何学的比率を採用することにより達成される。
【００４３】Ｉがファジイ化される入力でありＩ≦ＣＶ
のとき、図１０に示す状況が得られる。
【００４４】相似な三角形Ｖ−ＣＶ−ＬＶおよびＩＰ−
Ｉ−ＬＶに関し、その比を以下のように表わすことがで
きる。
【００４５】 ａ：（Ｉ−（ＣＶ−ＬＶＤ））＝ＨＶ：ＬＶＤ 上記より以下となる。
【００４６】 ａ＝［ＨＶ＊（Ｉ−ＣＶ−ＬＶＤ））］／ＬＶＤ これが以下の条件を設定する。 ａ＞ＨＴならばα＝ＨＴ，さもなければα＝ａ。
【００４７】別の態様では、相似な直角三角形Ｖ−Ｐ−
ＩＰおよびＶ−ＣＶ−ＬＶを考慮することによりαを計
算できる。この場合以下のようになる。
【００４８】Ａ１：ＨＶ＝（ＣＶ−Ｉ）：ＬＶＤ 上記よりＡ１の値が得られる。
【００４９】Ａ１＝［ＨＶ＊（ＣＶ−Ｉ）］／ＬＶＤ したがって、Ａ１＞ＨＶであればａ＝０，さもなければ
ａ＝ＨＶ−Ａ１。
【００５０】この検査が行なわれるのは、もし入力Ｉが
ＬＶよりも小さければこのようにして得られた値Ａ１は
ＨＶよりも大きいためであり、この場合αの値は０であ
る。
【００５１】さらに、ａ＞ＨＴであればα＝ＨＴ，さも
なければα＝ａ。Ｉ＞ＣＶという条件については、この
状況は図１１に示すものに似ている。相似な直角三角形
Ｖ−ＣＶ−ＲＶおよびＩＰ−Ｉ−ＲＶに関し、比を以下
のように表わすことができる。
【００５２】ａ：（ＣＶ＋ＲＶＤ−Ｉ）＝ＨＶ：ＲＶＤ 上記より以下が得られる。
【００５３】 ａ＝［ＨＶ＊（ＣＶ＋ＲＶＤ−Ｉ）］／ＲＶＤ したがってａ＞ＨＴであればα＝ＨＴ，さもなければα
＝ａ。
【００５４】この場合もまた、αは、相似な直角三角形
Ｖ−Ｐ−ＩＰおよびＶ−ＣＶ−ＲＶを考慮することによ
り別の態様で計算できる。この場合以下が得られる。
【００５５】Ａ１：ＨＶ＝（Ｉ−ＣＶ）：ＲＶＤ 上記の比よりＡ１の値が得られる。
【００５６】Ａ１＝［ＨＶ＊（Ｉ−ＣＶ）］／ＲＶＤ したがって、もしＡ１＞ＨＶであればａ＝０，さもなけ
ればａ＝ＨＶ−Ａ１。
【００５７】もし入力ＩがＲＶよりも大きければこのよ
うにして得られた値Ａ１はＨＶよりも大きいためこの検
査が行なわれる。この場合、αの値は０である。
【００５８】さらに、もしａ＞ＨＴであればα＝ＨＴ，
さもなければα＝ａ。結論として、上記の説明に従え
ば、αの値は以下の公式によって計算可能である。もし
入力ＩがＣＶ以下であれば、次のようになる。
【００５９】 ａ＝［ＨＶ＊（Ｉ−ＣＶ＋ＬＶＤ）］／ＬＶＤ （１） もしａ＞ＨＴであればα＝ＨＴ，さもなければα＝ａ。
もし入力ＩがＣＶよりも大きければ以下のようになる。
【００６０】 ａ＝［ＨＶ＊（ＣＶ−Ｉ＋ＲＶＤ）］／ＲＶＤ （２） もしａ＞ＨＴであればα＝ＨＴ，さもなければα＝ａ。
【００６１】上記の公式では、計算に用いられるデバイ
ス内部で２つの減算、１つの乗算および１つの除算を行
なうことが必要である。なお、一旦メンバシップ関数が
設定されれば、値ＣＶ、ＨＶ、ＨＴ、ＬＶＤ、およびＲ
ＶＤは固定されるが、入力値Ｉは変化する。
【００６２】等式（１）および（２）の形式が似ている
ため、本発明に従う方法の第１の実施例に対する計算ア
ルゴリズムのフローチャートは図１２に示すものと同様
である。
【００６３】始めに、入力Ｉがブロック１に与えられ、
与えられた入力値がＣＶよりも大きいかどうかが検査さ
れる。ＣＶ以下であれば、ブロック２は等式（１）のパ
ラメータをパラメータＡ、Ｂ、およびＤ（具体的にはＡ
＝Ｉ、Ｂ＝ＣＶ、およびＤ＝ＬＶＤ）に割当てる。そう
でなくもしＩ＞ＣＶであれば、ブロック３により等式
（２）のパラメータがパラメータＡ、ＢおよびＤに割当
てられる（具体的にはＡ＝ＣＶ、Ｂ＝Ｉ、およびＤ＝Ｒ
ＶＤ）。
【００６４】ブロック４はブロック２および３のパラメ
ータＡ、Ｂ、およびＤを用いて等式（１）および（２）
の一般公式すなわち公式ａ＝（ＨＶ＊（Ａ−Ｂ＋Ｄ））
／Ｄに導入する。
【００６５】メンバシップ関数を規定する三角形（図１
０および１１参照）に基づいて決定された、入力値Ｉに
対応する真理度の値である結果ａは、ブロック５に送ら
れ、ａの値がＨＴの値よりも大きいかどうかがテストさ
れる。もしそうであればブロック６により帰属度αはＨ
Ｔの値に設定され、もしａがＨＴ以下であれば、ブロッ
ク７はαにａの値を割当てる。
【００６６】本発明に従う方法の第１の実施例に従いα
の値を計算する回路のブロック図は図１３に示される。
【００６７】この回路は入力値Ｉの現在の値がストアさ
れる第１の入力レジスタ８を含む。ＬＶＤ、ＣＶ、ＲＶ
Ｄ、ＨＶおよびＨＴの値をそれぞれストアするためのそ
の他５つのレジスタ９−１３がある。これらは問題のメ
ンバシップ関数に関する値であり、入力変数Ｉが絶えず
変化するときにも変化しない。
【００６８】入力変数Ｉのレジスタ８および値ＣＶのレ
ジスタ１０は係数コンパレータ１４に接続され、図１２
のブロック１の条件Ｉ＞ＣＶがテストされる。コンパレ
ータ１４により与えられる結果に基づき、マルチプレク
サ１５ａ−ｃはＩ、ＣＶおよびＬＶＤの値またはＣＶ、
Ｉ、およびＲＶＤの値をパラメータＡ、ＢおよびＤにそ
れぞれ割当てる。具体的には、マルチプレクサは図１２
のブロック２および３の機能を行なう。パラメータＡお
よびＢの値をそれぞれ与えるマルチプレクサ１５ａおよ
び１５ｂの出力は減算器１６に送られて関数Ａ−Ｂが生
成される。減算器１６の出力およびパラメータＤを与え
るマルチプレクサ１５ｃの出力は、演算Ａ−Ｂ＋Ｄの結
果を与える加算器１７に送られる。加算器１７の出力お
よび値ＨＶのレジスタ１２の内容は乗算器１８に送ら
れ、関数ＨＶ＊（Ａ−Ｂ＋Ｄ）の結果が生成される。乗
算器１８の出力およびマルチプレクサ１５ｃにより与え
られる値Ｄは除算器１９に送られ、パラメータａ＝（Ｈ
Ｖ＊（Ａ−Ｂ＋Ｄ））／Ｄが与えられる。除算器１９の
出力は、レジスタ１３に含まれるＨＴの値とともに第２
の係数コンパレータに送られ、条件ａ＞ＨＴがテストさ
れる。このようにして得られた結果に基づき、第４のマ
ルチプレクサ２１はＨＴの値またはａの値を帰属度αの
値として与える。
【００６９】上記の第２の計算方法を用いた場合利用す
る公式は以下のとおりとなる。入力ＩがＣＶ以下であれ
ば、 Ａ１＝［ＨＶ＊（ＣＶ−Ｉ）］／ＬＶＤ （３） Ａ１＞ＨＶであればａ＝０でありさもなければａ＝ＨＶ
−Ａ１であり、ａ＞ＨＴであればα＝ＨＴさもなければ
α＝ａである。入力ＩがＣＶよりも大きければ、 Ａ１＝［ＨＶ＊（Ｉ−ＣＶ）］／ＲＶＤ （４） Ａ１＞ＨＶであればａ＝０でありさもなければａ＝ＨＶ
−Ａ１となり、ａ＞ＨＴであればα＝ＨＴでありさもな
ければα＝ａである。
【００７０】これらの公式では計算に用いる回路内部で
２つの減算、１つの乗算および１つの除算を行なうこと
が必要である。この方法の第１の実施例のように、メン
バシップ関数は値ＣＶ、ＨＶ、ＨＴ、ＬＶＤ、およびＲ
ＶＤを用いて設定されるが、入力値Ｉは変化する。
【００７１】本発明に従う方法の第２の実施例のフロー
チャートは図１４に示される。始めに入力Ｉがブロック
２２に与えられ、与えられた入力値がＣＶよりも大きい
かどうかがテストされる。もしＣＶ以下であれば、ブロ
ック２３は等式（３）のパラメータをパラメータＡ、Ｂ
およびＤに割当てる（具体的にはＡ＝ＣＶ、Ｂ＝Ｉ、Ｄ
＝ＬＶＤ）。そうでなくＩ＞ＣＶであれば、等式（４）
のパラメータがブロック２４によりパラメータＡ、Ｂお
よびＤに割当てられる（具体的にはＡ＝Ｉ、Ｂ＝ＣＶ、
Ｄ＝ＲＶＤ）。
【００７２】ブロック２５はブロック２３および２４の
パラメータＡ、ＢおよびＤを用い、これらを等式（３）
および（４）の一般公式すなわち公式Ａ１＝（ＨＶ＊
（Ａ−Ｂ））／Ｄに導入する。
【００７３】値（ＨＶ−ａ）に等しい結果Ａ１（図１０
および１１参照）はブロック２６に送られ、このＡ１の
値がＨＶの値よりも大きいかどうかがテストされる。そ
うであればブロック２７により値ａは０に設定され、も
しＡ１の値がＨＶ以下であればブロック２８は（ＨＶ−
Ａ）の値をａに割当てる。
【００７４】結果ａはブロック２９に送られ、ａの値が
ＨＴの値よりも大きいかどうかがテストされる。もしそ
うであれば、帰属度αがブロック３０によりＨＴの値に
設定される。ＨＴ以下であれば、ブロック３１はａの値
をαに割当てる。
【００７５】本発明による方法の第２の実施例に従いα
の値を計算する回路のブロック図が図１５に示される。
【００７６】前述の場合と同様、入力変数Ｉはレジスタ
８にストアされ、ＬＶＤ、ＣＶ、ＲＶＤ、ＨＶおよびＨ
Ｔの値はそれぞれレジスタ９−１３にストアされる。係
数コンパレータ１４は条件Ｉ＞ＣＶをテストし、マルチ
プレクサ１５ａ−ｃは等式（３）および（４）の値をそ
れぞれパラメータＡ、ＢおよびＤに割当てる。具体的に
は、条件Ｉ＞ＣＶが満たされれば、等式（４）のパラメ
ータがパラメータＡ、Ｂ、およびＤに割当てられる、す
なわちＡ＝Ｉ、Ｂ＝ＣＶ、およびＤ＝ＲＶＤとなる。条
件Ｉ＞ＣＶが満たされなければ、等式（３）のパラメー
タがパラメータＡ、Ｂ、およびＤに割当てられる、すな
わちＡ＝ＣＶ、Ｂ＝Ｉ、および、Ｄ＝ＬＶＤとなる。
【００７７】マルチプレクサ１５ａおよび１５ｂの出力
は減算器１６に送られ、関数Ａ−Ｂが計算される。減算
器１６の出力は、レジスタ１２に含まれる値とともに乗
算器３２に送られ、関数ＨＶ＊（Ａ−Ｂ）が計算され
る。乗算器３２の出力はマルチプレクサ１５ｃの出力と
ともに除算器３３に送られ、関数Ａ１＝（ＨＶ＊（Ａ−
Ｂ））／Ｄの結果が与えられる。Ａ１の値は、レジスタ
１２にストアされるＨＶの値とともに第２の係数コンパ
レータ３４に送られ、比較Ａ１＞ＨＶが行なわれる。こ
のようにして得られた結果に基づき、第４のマルチプレ
クサ３５は、減算器３６が計算したＨＶ−Ａ１の値また
は０（論理０）の値を変数ａに割当てる。
【００７８】変数ａの値は、レジスタ１３にストアされ
るＨＴの値とともに第３の係数コンパレータ３６に送ら
れ、条件ａ＞ＨＴがテストされる。得られた結果に基づ
き、第４のマルチプレクサ３５の出力およびレジスタ１
３の出力を入力として受取る第５のマルチプレクサ３７
はａの値またはＨＴの値を帰属度αに割当てる。
【００７９】本発明の第２の実施例では、ハードウェア
による実行は前回のものより複雑である。本発明の第３
の実施例は、以下で説明するようにさらなる簡素化をも
たらし、帰属度αの計算についてはより優れた結果に繋
がるものである。
【００８０】αの計算に用いられるハードウェア面積を
さらに簡素化し減少させるために、より改良を加えてハ
ードウェア除算器をバイナリ算術シフト論理に変え、ス
トアされるパラメータを変更する。
【００８１】ＬＶＤおよびＲＶＤの最大値をＬＶＤ＝Ｒ
ＶＤ＝２n −１とする、すなわちＬＶＤおよびＲＶＤを
ｎビットで表わすとすると、以下の定数が導入される。
【００８２】ＫＬ＝（ＨＶ＊２n ）／ＬＶＤ ＫＲ＝（ＨＶ＊２n ）／ＲＶＤ 本発明に従う方法の第１の実施例を改良したものでは、
メンバシップ関数の重要なパラメータとして以下の値を
ストアする必要がある。ＫＬ，ＬＶＤ，ＣＶ，ＫＲ，Ｒ
ＶＤ，ＨＴ、αを計算するための公式は下記のとおりと
なる。Ｉ≦ＣＶであれば、 ａ＝［ＫＬ＊（Ｉ−ＣＶ＋ＬＶＤ）］／２n （５） ａ＞ＨＴであればα＝ＨＴ，さもなければα＝ａ。Ｉ＞
ＣＶであれば、 ａ＝［ＫＲ＊（ＣＶ＋ＲＶＤ−Ｉ）］／２n （６） ａ＞ＨＴであればα＝ＨＴ，さもなければα＝ａ。
【００８３】上記の公式では計算を行なうデバイス内部
で、１つの減算、１つの加算、１つの乗算および１つの
ｎビットの右方向シフトが必要である。
【００８４】本発明の従う方法の第２の実施例を改良し
たものでは、以下の値のみがメンバシップ関数の重要な
パラメータとしてストアされるため、よりよい結果が得
られる。ＫＬ，ＣＶ，ＫＲ，ＨＶ，ＨＴ、αを計算する
ための公式は下記どおりとなる。Ｉ≦ＣＶならば、 Ａ１＝［ＫＬ＊（ＣＶ−Ｉ）］／２n （７） Ａ１＞ＨＶであればａ＝０，さもなければａ＝ＨＶ−Ａ
１。ａ＞ＨＴであればα＝ＨＴ，さもなければα＝ａ。
Ｉ＞ＣＶならば、 Ａ１＝［ＫＲ＊（Ｉ−ＣＶ）］／２n （８） Ａ１＞ＨＶならばａ＝０，さもなければａ＝ＨＶ−Ａ
１、ａ＞ＨＴならばα＝ＨＴ，さもなければα＝ａ。
【００８５】このように、計算を行なうデバイス内部で
は２つの減算器および１つの乗算器しかなく、値ＬＶＤ
またはＲＶＤでの除算は２n での除算に置換えられる。
【００８６】定数ＫＬおよびＫＲを導入する利点は、単
にｎビットの右方向論理シフトという手段により２n で
の除算を行なうことが可能だということである。ハード
ウェアでは、これは乗算器の出力バスの下位ｎビットを
切捨てることにより行なわれる。
【００８７】しかしながら、下位ｎビットを切捨てるこ
とにより、２n による整数の除算を行なうと剰余は切捨
てられたｎビットで構成されることになる。精度を向上
させるためには、整数の除算、この場合２n による除算
は、切捨て近似または切上げ近似により行なうことがで
きる。もし剰余が除数の半分よりも小さければつまり２
n-1 より小さければ、切捨て近似が行なわれ、商が直接
とられる。剰余が２n- 1 以上であれば、切上げ近似が行
なわれ、商に１が加えられる。ハードウェアでは、この
近似を用いた除算は、単に下位ｎビットを切捨て、切捨
てられたｎ番目のビットすなわち切捨てられたｎビット
のうち最上位ビットを加えることにより行なわれるが、
その理由はもしｎ番目のビットが１であれば剰余（すな
わち切捨てられたｎビット）は２n-1 以上であり、した
がって商に１を加えることにより切上げ近似が行なわ
れ、そうでなければ０を加えることにより切捨て近似が
行なわれるからである。
【００８８】なお、定数ＫＬおよびＫＲを導入すること
により、計算を行なうデバイス内部では除算が省かれ、
一方、メンバシップ関数を識別するパラメータはＬＶ
Ｄ、ＣＶ、ＲＶＤ、ＨＶ、およびＨＴである。
【００８９】コンパイル時にソフトウェアにおいて行な
われるＫＬまたはＫＲの計算では、２n での乗算が行な
われ、コンパイル時には常に切上げまたは切捨て近似を
用いた整数の除算として行なわれる、ＬＶＤまたはＲＶ
Ｄによる整数の除算において精度を失うことが回避され
る。
【００９０】本発明に従う方法の第２の実施例を改良し
たもののフローチャートは図１６に示される。
【００９１】始めに、ブロック３８で条件Ｉ＞ＣＶがテ
ストされる。この条件が真であれば、等式（８）のパラ
メータがブロック３９によりパラメータＡ、ＢおよびＤ
に割当てられる、すなわちＡ＝Ｉ、Ｂ＝ＣＶ、およびＤ
＝ＫＲとなる。条件Ｉ＞ＣＶが偽であれば、等式（７）
の値がブロック４０によりパラメータＡ、ＢおよびＤに
割当てられる、すなわちＡ＝ＣＶ、Ｂ＝ＩおよびＤ＝Ｋ
Ｌとなる。
【００９２】次にブロック４１によりパラメータＡ、Ｂ
およびＤが等式（７）および（８）の一般公式、すなわ
ち公式Ｃ＝（Ｄ＊（Ａ−Ｂ））に導入される。値Ｃはブ
ロック４２に送られ、図１０および１１の値Ａ１が決定
される。下位ｎビットは値Ｃから切捨てられ、切捨てら
れた下位ｎビットのうち最上位ビットが結果に加えられ
る。この態様で値Ａ１が得られ、ブロック４３に送ら
れ、条件Ａ１＞ＨＶがテストされる。この条件が満たさ
れれば、値ａがブロック４４により０に設定される。も
し条件Ａ１＞ＨＶが偽であれば、値ａはブロック４５に
より（ＨＶ−Ａ１）に設定される。
【００９３】ａの値はブロック４６に送られ、条件ａ＞
ＨＴがテストされる。この条件が満たされていれば、帰
属度αはブロック４７によりＨＴの値に設定される。条
件ａ＞ＨＴが偽であれば、帰属度αはブロック５３によ
りａの値に設定される。
【００９４】図１６のこの発明に従う方法の第２の実施
例の改良されたものである第２の実施例のアクティベー
ション回路のブロック図は図１７に示される。
【００９５】この回路は、図１５に示される本発明に従
う方法の第２の実施例のアクティベーションに対する回
路とほぼ同一であるが、例外はメンバシップ関数のスト
アされたパラメータが、レジスタ９−１３にそれぞれス
トアされるＫＬ、ＣＶ、ＫＲ、ＨＶ、およびＨＴである
ということである。他の相違は除算器３３が加算器４８
に代えられ、２n での除算により切捨てられなかったビ
ットおよび使用されていない切捨てられた下位ｎビット
の最上位ビットを入力として受取ることである。
【００９６】特に、係数コンパレータ１４は条件Ｉ＞Ｃ
Ｖをテストし、今度は得られた結果をもとにして、等式
（７）および（８）のパラメータのパラメータＡ、Ｂ、
およびＤへの割当て、すなわち図１６のブロック３９お
よび４０による機能を行なうマルチプレクサ１５ａ−ｃ
を駆動する。パラメータＡおよびＢの値はマルチプレク
サ１５ａおよび１５ｂにより減算器回路１６に送られ、
関数Ａ−Ｂが計算される。この関数の結果はマルチプレ
クサ１５ｃから生じるパラメータＤの値とともに乗算器
３２により乗算される。乗算器３２の出力では、下位ｎ
ビットはその最上位ビットを除いて切捨てられ、最上位
ビットは加算器４８により乗算器３２の出力に加えられ
る。この態様で、図１０および１１のパラメータＡ１が
得られ、次に図１５の実施例で処理される。
【００９７】論議の領域の境界での三角形および五角形
または六角形のメンバシップ関数のパラメータのスト
ア、ならびにそれに対応するαの値の計算について以下
に説明する。
【００９８】上記のメンバシップ関数をストアすること
により、より多くの数のメンバシップ関数を表わすこと
ができる。さらに、メンバシップ関数を表わすパラメー
タに制限を加えることにより、より少数の情報ビットで
メンバシップ関数のサブセットを表わすことが可能にな
る。以下の説明では種々の可能なケースすべてについて
言及せず、メンバシップ関数と情報ビットとの比率が非
常に高い特定的なケースについてのみ説明する。しかし
ながら、当業者はこれがその他のケースについていかに
して可能となるかを理解するであろう。
【００９９】台形のメンバシップ関数の説明では、三角
形および台形の高さをストアし、ＨＶ＝ＨＴ＝真理度の
値ｍａｘと仮定することにより、より少数の情報ビット
で、頂点が真理度の最大値にある、ＵｄＤの境界での三
角形、五角形または直角の台形のメンバシップ関数を表
わすことが可能である。
【０１００】この場合、メンバシップ関数の表現は、メ
ンバシップ関数の３つの特性パラメータのみをストア
し、メンバシップ関数の頂点の高さを真理度の値ｍａｘ
に設定することに基づく。
【０１０１】メンバシップ関数を曖昧な点なく識別する
のに用いられる特性パラメータは、ＵｄＤにおける頂点
ＣＶの位置、および三角形の２つの辺とＵｄＤを表わす
軸との交点のポイントの、頂点に対する距離、すなわち
距離ＬＶＤおよびＲＶＤである。これらのパラメータは
各々上記のとおりであり、図１８に示されている。
【０１０２】図３１に示すように、メモリワードは特性
ＬＶＤ、ＣＶおよびＲＶＤをストアすることができる。
すべてのメンバシップ関数にとって既知の値であるた
め、真理度の最大値ｍａｘを含む必要はない。
【０１０３】３つのパラメータのビットによる大きさ
は、表わされるべきメンバシップ関数の数の関数であ
る。ＣＶはＵｄＤを離散化するビット数に等しいビット
数を有することが好ましく、より多くの数のメンバシッ
プ関数を有するためには、ＬＶＤおよびＲＶＤはそれ以
上のビット数を有する。
【０１０４】上記のパラメータのビット数を増加させず
に縮退したメンバシップ関数を表わすには、下記の条件
が設定される。
【０１０５】ａ） ＬＶＤまたはＲＶＤが０に等しけれ
ば、メンバシップ関数のプロットは対応する左または右
の辺において水平である。
【０１０６】ｂ） ＬＶＤおよびＲＶＤが双方０に等し
ければ以下の２つのケースがある。 （ｉ） ＣＶを規定するビット数が真理度を表わすビッ
ト数以上であれば、ＣＶの値は直接αの値となる。つま
り、メンバシップ関数のプロットはＵｄＤにわたり水平
であり、真理度はＣＶで示される値に等しい。
【０１０７】（ｉｉ） ＣＶを規定するビット数が真理
度を表わすビット数よりも小さければ、以下２つの方法
で進行することが可能である。
【０１０８】ＣＶが０でない場合に完全に値ｍａｘにあ
るメンバシップ関数を扱っているのか、またはＣＶ＝０
である場合に完全に値０にある関数を扱っているのかを
ＣＶの値が示す、またはＣＶの値は適切に離散化された
αの値を与える。言い換えれば、メンバシップ関数のプ
ロットはＵｄＤにわたり水平であり、真理度は、ＣＶの
最大値で除算される最大の真理度として計算される離散
化パラメータにより乗算されたＣＶで表わされる値に等
しい。
【０１０９】ＣＶはＵｄＤを離散化するビット数に等し
いビット数を有し、ＬＶＤおよびＲＶＤはそれ以上のビ
ット数を有すると仮定すると、メンバシップ関数は以下
のように表わすことができる。
【０１１０】（ｉ） 図１９に示すように、頂点が真理
度の最大値にある三角形タイプのすべてのメンバシップ
関数。
【０１１１】（ｉｉ） 図２０に示すように、距離ＬＶ
ＤおよびＲＶＤに制限が加えられた、ＵｄＤを境界とす
る五角形タイプのすべてのメンバシップ関数。
【０１１２】（ｉｉｉ） 図２１に示すように、ＬＶＤ
およびＲＶＤの距離に制限が加えられた、直角の台形タ
イプの形状のすべてのメンバシップ関数。
【０１１３】（ｉｖ） 以下のように規定される縮退し
たメンバシップ関数。 ａ） ＣＶを規定するビット数が真理度を表わすビット
数以上であれば、ＣＶの値は直接αの値を生み出す。す
なわち、メンバシップ関数のプロットはＵｄＤにわたり
水平であり、真理度は図２１に示すようにＣＶで示され
る値に等しい。
【０１１４】ｂ） ＣＶを規定するビット数が真理度を
表わすビット数よりも小さければ、以下の２つの場合が
ある。
【０１１５】図２３に示すように、ＣＶが０でない場合
に、完全に値ｍａｘにあるメンバシップ関数（ＭＦ１）
を扱っているのか、またはＣＶ＝０である場合に、完全
に値０にあるメンバシップ関数（ＭＦ２）を扱っている
のかをＣＶの値が示し、または、ＣＶの値が適切に離散
化されたαの値を生じさせる。言い換えれば、図２４に
示すように、メンバシップ関数のプロットはＵｄＤにわ
たり水平であり、真理度は、ＣＶの最大値で除算された
最大の真理度として計算される離散化パラメータＫによ
り乗算されたＣＶで示される値に等しい。
【０１１６】（ｖ） すべてがクリスプなメンバシップ
関数である。すなわち、図２５に示すように、真理の値
ｍａｘをとる、ＣＶを除いては常に０であるメンバシッ
プ関数である。クリスプなメンバシップ関数はＬＶＤ＝
ＲＶＤ＝０で表わすのが論理的であるように思われる
が、そうはされない。その理由は、メンバシップ関数Ｌ
ＶＤ＝ＲＶＤ＝１は、αの値の計算についてクリスプな
関数のようにふるまうため、クリスプな関数として用い
られるのに対し、ＬＶＤ＝０またはＲＶＤ＝０という取
決めは水平な辺の意味を与えられるからである。
【０１１７】三角形のメンバシップ関数の場合、αの値
は上記のケースと同じ態様で計算されるが、例外は、得
られる値が直接値αであるため、ＨＴとの比較が行なわ
れないことである。αの値を計算するための公式は、縮
退した関数のうち完全に最大値ｍａｘにあるもののみを
採用し、ＬＶＤ＝ＲＶＤ＝０およびＣＶの何らかの値で
表わすと規定される上記のメンバシップ関数を考慮し
て、以下で与えられる。
【０１１８】図２６を参照して、Ｉが入力変数の値であ
り、ｒが真理度の値ｍａｘであれば、相似な三角形の対
応する辺の間で発生する幾何学的比率を採用することに
より、入力値のファジイ化が行なわれる。
【０１１９】Ｉ＞ＣＶであれば、相似な直角三角形Ｖ−
ＣＶ−ＲＶおよびＩＰ−Ｉ−ＲＶに関する比率は以下の
とおりである。
【０１２０】α：（ＣＶ＋ＲＶＤ−Ｉ）＝ｒ：ＲＶＤ 上記より以下のようになる。
【０１２１】 α＝［ｒ＊（ＣＶ＋ＲＶＤ−ｉ）］／ＲＶＤ （９） この場合値αは直接得られる。
【０１２２】計算されるファジイ規則は、αの値と、最
大の真理度に関するαの相補的な値として計算されるα
の否定（〜α）とを含む、すなわち〜α＝ｒ−αであ
る。なお「〜」は否定を表わす。ハードウェアを簡素化
するために、否定（〜α）を直接計算し、任意の値αを
得ることが可能である。相似な直角三角形Ｖ−ＣＶ−Ｒ
ＶおよびＶ−Ｐ−ＩＰを参照して、比は以下のように示
される。
【０１２３】Ａ１：ｒ＝（Ｉ−ＣＶ）：ＲＶＤ Ａの値は上記より得られる。
【０１２４】 Ａ１＝［ｒ＊（Ｉ−ＣＶ）］／ＲＶＤ （１０） Ａ１＞ｒであれば〜α＝ｒ，さもなければ〜α＝Ａ１。
【０１２５】入力ＩがＲＶよりも大きければ、得られる
Ａ１の値はｒよりも大きいため、この最後の検査が行な
われる。この場合値〜αは真理度の値ｍａｘに等しい、
すなわちｒに等しい。
【０１２６】その代わりにαの値は以下のとおりとな
る。 α＝ｒ−〜α 図２７を参照して、ＬＶＤを用いることにより、左側の
Ｉ≦ＣＶに対しても同じ理由づけがあてはまる。
【０１２７】相似な直角三角形Ｖ−ＣＶ−ＬＶおよびＩ
Ｐ−ＩＬ−Ｖに関し、以下の比で表わすことが可能であ
る。
【０１２８】 α：（Ｉ−（ＣＶ−ＬＶＤ））＝ｒ：ＬＶＤ 上記より、 α＝［ｒ＊（Ｉ−（ＣＶ−ＬＶＤ））］／ＬＶＤ （１１） この場合値αは直接得られる。その代わり、αの否定
（〜α）の値を計算することもまた有利であるため、相
似な直角三角形Ｖ−ＣＶ−ＬＶおよびＶ−Ｐ−ＩＰに関
し以下の比で表わすことができる。
【０１２９】Ａ１：ｒ＝（ＣＶ−Ｉ）：ＬＶＤ 上記より、 Ａ１＝［ｒ＊（ＣＶ−Ｉ）］／ＬＶＤ （１２） Ａ１＞ｒであれば〜α＝ｒ，さもなければ〜α＝Ａ１。
【０１３０】上記に従い、以下の公式を用いて否定〜α
の計算が行なわれる。ＩがＣＶ以下であれば以下が導か
れる。
【０１３１】 Ａ１＝［ｒ＊（ＣＶ−Ｉ）］／ＬＶＤ （１２） Ａ１＞ｒであれば〜α＝ｒ，さもなければ〜α＝Ａ１。
入力ＩがＣＶより大きければ、 Ａ１＝［ｒ＊（Ｉ−ＣＶ）］／ＲＶＤ （１０） Ａ１＞ｒであれば〜α＝ｒ，さもなければ〜α＝Ａ１。
【０１３２】上記２つの公式では、チップ内部で１つの
減算、１つの乗算、および１つの除算を行なうことが必
要である。なお、メンバシップ関数が一旦設定されれば
ＣＶ、ＬＶＤ、およびＲＶＤの値は設定されるが入力値
Ｉは変化する。
【０１３３】この場合もまた、αの値の計算に用いられ
るハードウェア面積のさらなる簡素化および減少のため
に、より改良が加えられてハードウェアの除算器を算術
シフトに換える。
【０１３４】ＬＶＤおよびＲＶＤの最大値がＬＶＤ＝Ｒ
ＶＤ＝２n −１と仮定すると、以下の定数が導入され
る。
【０１３５】 ＫＬ＝（ｒ＊２n ）／ＬＶＤ ＫＲ＝（ｒ＊２n ）／ＲＶＤ メンバシップ関数の重要なパラメータとして以下の値が
ストアされる。 ＫＬ、ＣＶ、ＫＲ、 したがってαを計算するための公式は以下のとおりであ
る。ＩがＣＶ以下であれば、 Ａ１＝［ＫＬ＊（ＣＶ−Ｉ）］／２n （１３） Ａ１＞ｒであれば〜α＝ｒ，さもなければ〜α＝Ａ１。
ＩがＣＶよりも大きければ、 Ａ１＝［ＫＲ＊（Ｉ−ＣＶ）］／２n （１４） Ａ１＞ｒであれば〜α＝ｒ，さもなければ〜α＝Ａ１。
【０１３６】このように、チップは１つの減算器および
１つの乗算器しか含まず、一方除算はｎビットの右方向
の論理シフトに換えられており、これはハードウェアで
は乗算器の出力バスの下位ｎビットを単に切捨てること
により行なわれる。
【０１３７】定数ＫＬおよびＫＲを導入することにより
チップ内部で除算が省かれているが、メンバシップ関数
を識別するパラメータはＬＶＤ、ＣＶおよびＲＶＤであ
る。
【０１３８】コンパイル時にソフトウェアにおいて行な
われるＫＬまたはＫＲの計算において、２n での乗算
は、コンパイル時には常に切上げまたは切捨て近似を用
いて整数による除算として行なわれる、ＬＶＤまたはＲ
ＶＤによる整数の除算において精度が失われるのを回避
するために行なわれる。
【０１３９】最後の公式に基づく本発明に従う方法の第
３の改良された実施例のフローチャートが図２８に示さ
れる。
【０１４０】はじめに、ブロック３８で条件Ｉ＞ＣＶを
テストする。このテストの結果が正しければ、ブロック
３９は公式（１４）の値をパラメータＡ、ＢおよびＤに
割当てる。Ｉ＞ＣＶが満たされなければ、公式（１３）
の値がブロック４０によりパラメータＡ、Ｂ、およびＤ
に割当てられる。
【０１４１】次にブロック４１で公式（１３）および
（１４）の一般公式の一部である、値Ｃ＝（Ｄ＊（Ａ−
Ｂ））を計算する。値Ｃはブロック４２に送られ、最初
に下位ｎビットが切捨てられ、切捨てられたｎビットの
うち最上位ビットが結果に加えられる。
【０１４２】こうしてＡ１の値が生成され、ブロック４
３により条件Ａ１＞ｒにおいて比較される。この比較の
結果が正しければ、ｒの値はブロック４４によりαの否
定（〜α）の値に割当てられる。条件Ａ１＞ｒが満たさ
れなければ、ブロック４５はＡ１の値を〜αの値に割当
てる。
【０１４３】図２９は回路が図２８に示す方法を実行す
るための実施例を示す。前記の回路のように、入力変数
Ｉはレジスタ８にストアされ、メンバシップ関数の特性
パラメータＫＬ、ＣＶおよびＫＲはそれぞれレジスタ９
−１１にストアされる。値ｒは、すべてのメンバシップ
関数に対して等しく、レジスタ５０にストアされる。
【０１４４】係数コンパレータ１４は条件Ｉ＞ＣＶをテ
ストする。得られた結果に基づき、マルチプレクサ１５
ａ−ｃにより、公式（１３）または（１４）の値がそれ
ぞれパラメータＡ、ＢおよびＤに割当てられる。マルチ
プレクサ１５ａおよび１５ｂにより与えられた値Ａおよ
びＢは減算器１６により減算される（Ａ−Ｂ）。この演
算の結果は乗算器３２に送られ、マルチプレクサ１５ｃ
により与えられるＤの値により値（Ａ−Ｂ）を乗算す
る。乗算器３２の出力では、下位ｎビットが切り捨てら
れ、下位ｎビットのうち最上位ビットが加算器４９によ
りその結果に加えられる。加算器４９の出力は図２６お
よび２７の値Ａ１である。条件Ａ１＞ｒであれば、この
値は比較器５１により、レジスタ５０から与えられるｒ
の値と比較される。得られた結果に基づき、マルチプレ
クサ５２はαの否定の値（〜α）にｒの値またはＡ１の
値を与える。次のαの計算は明らかであり、公式α＝ｒ
＝〜αを用いて実施可能である。
【０１４５】上記の説明より、本発明が意図する目的を
達成することは明らかである。公式（９）および（１
１）により規定される本発明に従う方法の実施例、すな
わち図２８および２９の方法および回路の改良されてい
ないものに対応する回路およびフローチャートを当業者
が開発することはもちろん可能である。
【０１４６】上記は本発明の少なくとも１つの実施例で
あるが、種々の変形、修正形、および改良形が当業者に
より考案されるであろう。係る変形、修正形および改良
形は本発明の精神および範疇内であることが意図され
る。したがって、前述の説明は例示にすぎず制限を意図
するものではない。本発明は前掲の特許請求の範囲およ
びその等価物によって規定されるようにのみ制限され
る。
【図面の簡単な説明】
【図１】包括的な入力とメンバシップ関数との交わりの
例を表わす図である。
【図２】クリスプな入力とメンバシップ関数との交わり
の例を示す図である。
【図３】台形のタイプのメンバシップ関数をパラメータ
で表わす図である。
【図４】可能な台形タイプのメンバシップ関数をパラメ
ータで表わす図である。
【図５】可能な直角の台形タイプのメンバシップ関数を
パラメータで表わす図である。
【図６】論議の領域の境界で形成される、可能な五角形
または六角形タイプのメンバシップ関数をパラメータで
表わす図である。
【図７】可能な三角形タイプのメンバシップ関数をパラ
メータで表わす図である。
【図８】可能な水平タイプのメンバシップ関数をパラメ
ータで表わす図である。
【図９】可能なクリスプタイプのメンバシップ関数をパ
ラメータで表わす図である。
【図１０】条件Ｉ≦ＣＶに対し、相似な三角形を用いて
帰属度αを計算するのに用いられるメンバシップ関数を
パラメータで表わす図である。
【図１１】条件Ｉ＞ＣＶに対し、相似な三角形を用いて
帰属度αを計算するのに用いられるメンバシップ関数を
パラメータで表わす別の図である。
【図１２】帰属度αを計算するのに用いられる、本発明
に従う方法の第１の実施例のアルゴリズムのフローチャ
ートである。
【図１３】図１２に示す方法の第１の実施例に関する、
本発明に従う回路の第１の実施例の回路ブロック図であ
る。
【図１４】帰属度αを計算するのに用いられる、本発明
に従う方法の第２の実施例のアルゴリズムのフローチャ
ートである。
【図１５】図１４に示す方法の第１の実施例に関する、
本発明に従う回路の第２の実施例の回路ブロック図であ
る。
【図１６】図１４に示す本発明に従う方法の第２の実施
例の改良されたもののフローチャートである。
【図１７】図１６に示す本発明に従う方法の第２の実施
例の改良されたもののアクティベーション回路のブロッ
ク図である。
【図１８】三角形のメンバシップ関数をパラメータで表
わす図である。
【図１９】頂点が真理度のピークにある三角形のメンバ
シップ関数の例を示す図である。
【図２０】論議の領域を境界とする五角形タイプのメン
バシップ関数の例を示す図であり、ＬＶＤおよびＲＶＤ
に制限が加えられている。
【図２１】直角の台形の形状を有するメンバシップ関数
の例を示す図であり、ＬＶＤまたはＲＶＤの距離に制限
が加えられている。
【図２２】ＣＶを規定するビット数が真理度を表わすビ
ット数以上である場合の水平のメンバシップ関数の例を
示す図である。
【図２３】ＣＶを規定するビット数が真理度を表わすビ
ット数よりも小さいときの水平のメンバシップ関数の第
１のケースを示す図である。
【図２４】ＣＶを規定するビット数が真理度を表わすビ
ット数よりも小さい場合の、水平のメンバシップ関数の
第２のケースを例示する図である。
【図２５】クリスプな関数の例を示す図である。
【図２６】Ｉ＞ＣＶである三角形のメンバシップ関数を
パラメータで表わす図である。
【図２７】Ｉ≦ＣＶである三角形のメンバシップ関数を
パラメータで表わす図である。
【図２８】αの否定を計算するのに用いられる、本発明
に従う方法の第３の改良された実施例のフローチャート
である。
【図２９】図２８に従う方法のアクティベーション回路
の図である。
【図３０】メンバシップ関数を表わすのに用いられるメ
モリワードの図である。
【図３１】メンバシップ関数を表わすのに用いられるメ
モリワードの図である。
【符号の説明】
１４ 係数コンパレータ １６ 減算器 １７ 加算器 １８ 乗算器 １９ 除算器
───────────────────────────────────────────────────── フロントページの続き (72)発明者 フランチェスコ・パッパラルド イタリア、95047 パテルノ、（プロビ ンス・オブ・カターニア）、ビア・ゲ ー・ベー・ニコローシ、59 (72)発明者 ビンチェンツォ・マトランガ イタリア、90144 パレルモ、ビア・エ ンペドクル・レスティーボ、４ (72)発明者 ダビデ・テシ イタリア、50010 カンピ・ビセンツィ オ、（プロビンス・オブ・フィレンツ ェ）、ビア・フォッソ・セッコ、18／ベ ー (72)発明者 ダリオ・ディ・ベッラ イタリア、95030 ニコローシ、（プロ ビンス・オブ・カターニア）、ビア・ロ ウダーニ、１ (56)参考文献 特開 平６−110691（ＪＰ，Ａ) 特開 平５−66943（ＪＰ，Ａ) 特開 平４−354026（ＪＰ，Ａ) 特開 平４−354025（ＪＰ，Ａ) 特開 平４−352034（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 9/44 G05B 13/02

Claims (14)

    (57)【特許請求の範囲】
  1. 【請求項１】 ファジイ規則の前件部の帰属度を計算す
    るための装置であって、 入力値を受取るための手段と、メンバシップ関数を規定する三角形の頂点の、メンバシ
    ップ関数の定義域における位置およびその位置における
    前記三角形の高さ、前記定義域における頂点の前記位置
    と前記三角形の左辺と前記定義域を表わす軸との交点と
    の間の第１の距離、ならびに前記定義域における頂点の
    前記位置とメンバシップ関数を規定する三角形の右辺と
    前記定義域を表わす軸との交点との間の第２の距離に関
    する値を予めストアするためのストア手段と、 入力値と前記三角形の頂点の前記位置とを比較し、入力
    値が前記位置に対して前記三角形の左辺側にあるか右辺
    側にあるかにしたがって、前記ストア手段にストアされ
    た前記第１の距離または前記第２の距離のいずれかを選
    択し、選択された値、前記ストア手段にストアされた前
    記位置および前記三角形の高さ、ならびに入力値に対し
    て、前記比較の結果に応じて予め定められた計算を行な
    うことにより 入力値をファジイ化するための手段とを含
    み、 前記予め定められた計算は、入力値と、前記三角形の左
    辺および右辺上の入力値に対応する点の高さとが、一次
    関数の関係にあることを用いたものである 、ファジイ規
    則の前件部の帰属度を計算するための装置。
  2. 【請求項２】 前記ストア手段は、 入力値をストアするための第１のレジスタと、 メンバシップ関数を規定する三角形の頂点の前記定義域
    における位置をストアするための第２のレジスタと、前記定義 域における頂点の前記位置と、メンバシップ関
    数を規定する三角形の左辺と前記定義域を表わす軸との
    交点との間の第１の距離をストアするための第３のレジ
    スタと、前記定義 域における頂点の前記位置と、メンバシップ関
    数を規定する三角形の右辺と前記定義域を表わす軸との
    交点との間の第２の距離をストアするための第４のレジ
    スタと、 メンバシップ関数を規定する前記三角形の第１の高さの
    値ＨＶをストアするための第５のレジスタと、 メンバシップ関数を規定する前記三角形により規定され
    る台形の第２の高さの値ＨＴをストアするための第６の
    レジスタとを含み、前記ファジイ化するための手段は、 前記第１および第２のレジスタの出力を入力として受取
    る第１の係数コンパレータを含み、前記第１の係数コン
    パレータは第１のレジスタの出力が第２のレジスタの出
    力よりも大きければ第１の値、および第１のレジスタの
    出力が第２のレジスタの出力よりも大きくなければ第１
    の値と異なる第２の値を有する信号を出力し、前記ファジイ化するための手段はさらに、 第１の係数コンパレータの出力、第１のレジスタおよび
    第２のレジスタに接続され、前記第１の係数コンパレー
    タの出力が第１の値であれば前記第２のレジスタの値を
    選択し、さもなければ前記第１のレジスタの前記値を選
    択する第１のマルチプレクサと、 第１の係数コンパレータの出力、第１のレジスタおよび
    第２のレジスタに接続され、前記第１の係数コンパレー
    タの出力が第１の値であれば前記第１のレジスタの値を
    選択し、さもなければ前記第２のレジスタの前記値を選
    択する第２のマルチプレクサと、 第１の係数コンパレータの出力、第３のレジスタおよび
    第４のレジスタに接続され、前記第１の係数コンパレー
    タの出力が第１の値であれば前記第４のレジスタの値を
    選択し、さもなければ前記第３のレジスタの前記値を選
    択する第３のマルチプレクサと、 前記第１、第２および第３のマルチプレクサならびに前
    記第５のレジスタに接続される計算手段とを含み、前記
    計算手段は、 ａ＝（ＨＶ＊（Ａ−Ｂ＋Ｄ））／Ｄ という計算を解くためのものであり、ＨＶは第５のレジ
    スタにストアされる値であり、Ａは前記第１のマルチプ
    レクサにより選択された値であり、Ｂは前記第２のマル
    チプレクサにより選択された値であり、Ｄは前記第３の
    マルチプレクサにより選択された値であり、さらに、前記 計算手段からの値ａおよび第６のレジスタにストア
    される値ＨＴを受取り、もしａ＞ＨＴであれば第１の値
    を有する信号を出力し、さもなければ第２の値を有する
    信号を出力する第２の係数コンパレータと、 前記第２の係数コンパレータにより駆動され、前記第６
    のレジスタとａの値を与える前記計算手段とに接続さ
    れ、第２のコンパレータの出力信号が第１の値であれば
    値ＨＴを選択し、さもなければａの値を選択するように
    された第４のマルチプレクサとを含む、請求項１に記載
    の装置。
  3. 【請求項３】 前記ストア手段は、 入力値をストアするための第１のレジスタと、 メンバシップ関数を規定する三角形の頂点の前記定義域
    における位置をストアするための第２のレジスタと、前記定義域 における頂点の前記位置と、メンバシップ関
    数を規定する三角形の左辺と前記定義域を表わす軸との
    交点との間の第１の距離をストアするための第３のレジ
    スタと、前記定義域 における頂点の前記位置と、メンバシップ関
    数を規定する三角形の右辺と前記定義域を表わす軸との
    交点との間の第２の距離をストアするための第４のレジ
    スタと、 メンバシップ関数を規定する前記三角形の第１の高さＨ
    Ｖをストアするための第５のレジスタと、 メンバシップ関数を規定する前記三角形により規定され
    る台形の第２の高さＨＴをストアするための第６のレジ
    スタとを含み、前記ファジイ化するための手段は、 前記第１および第２のレジスタの出力を入力として受取
    る第１の係数コンパレータを含み、前記第１の係数コン
    パレータは、第１のレジスタの出力が第２のレジスタの
    出力よりも大きければ第１の値、および第１のレジスタ
    の出力が第２のレジスタの出力よりも大きくなければ第
    １の値と異なる第２の値を有する信号を出力し、前記ファジイ化するための手段はさらに、 第１の係数コンパレータの出力、第１のレジスタおよび
    第２のレジスタに接続され、前記第１の係数コンパレー
    タの出力が第１の値であれば前記第１のレジスタの値を
    選択し、さもなければ前記第２のレジスタの前記値を選
    択する第１のマルチプレクサと、 第１の係数コンパレータの出力、第１のレジスタおよび
    第２のレジスタに接続され、前記第１の係数コンパレー
    タの出力が第１の値であれば前記第２のレジスタの値を
    選択し、さもなければ前記第１のレジスタの前記値を選
    択する第２のマルチプレクサと、 第１の係数コンパレータの出力、第３のレジスタおよび
    第４のレジスタに接続され、前記第１の係数コンパレー
    タの出力が第１の値であれば前記第４のレジスタの値を
    選択し、さもなければ前記第３のレジスタの前記値を選
    択する第３のマルチプレクサと、 前記第１、第２および第３のマルチプレクサならびに前
    記第５のレジスタに接続される計算手段とを含み、前記
    計算手段は、 Ａ１＝（ＨＶ＊（Ａ−Ｂ））／Ｄ という計算を解くためのものであり、ＨＶは第５のレジ
    スタにストアされる値であり、Ａは前記第１のマルチプ
    レクサにより選択される値であり、Ｂは前記第２のマル
    チプレクサにより選択される値であり、Ｄは前記第３の
    マルチプレクサにより選択される値であり、さらに、前記 計算手段からの値Ａ１および第５のレジスタからの
    値ＨＶを受取り、もしＡ１＞ＨＶであれば第１の値を有
    する信号を出力し、さもなければ第２の値を有する信号
    を出力する第２の係数コンパレータと、前記 計算手段からの値Ａ１および第５のレジスタからの
    値ＨＶを受取り、値ＨＶ−Ａ１を出力する減算器と、 前記第２の係数コンパレータにより駆動され、減算器の
    出力および０の値を表わすグラウンドに接続され、第２
    の係数コンパレータの信号が第１の値であれば０の値を
    選択しさもなければ減算器により出力される値を選択す
    る第４のマルチプレクサと、 第４のマルチプレクサの出力および第６のレジスタにス
    トアされる値ＨＴを受取り、第４のマルチプレクサの出
    力がＨＴよりも大きければ第１の値を有する信号を出力
    し、さもなければ第２の値を有する信号を出力する第３
    の係数コンパレータと、 前記第３のコンパレータにより駆動され、第４のマルチ
    プレクサの出力および第６のレジスタに接続され、第３
    の係数コンパレータの信号が第１の値であれば前記第６
    のレジスタの値を選択し、さもなければ前記第４のマル
    チプレクサの出力値を選択するようにされた第５のマル
    チプレクサとを含む、請求項１に記載の装置。
  4. 【請求項４】 前記ストア手段は、 入力値Ｉをストアするための第１のレジスタと、 メンバシップ関数を規定する三角形の頂点の前記定義域
    における位置ＣＶをストアするための第２のレジスタ
    と、 最大の真理度を２nで乗算し、前記定義域における頂点
    の前記位置と、メンバシップ関数を規定する三角形の左
    辺と前記定義域を表わす軸との交点との間の第１の距離
    で除算することにより規定される第１のパラメータＫＬ
    をストアするための第３のレジスタと、 最大の真理度を２nで乗算し、前記定義域における頂点
    の前記位置と、メンバシップ関数を規定する三角形の右
    辺と前記定義域を表わす軸との交点との間の第２の距離
    で除算することにより規定される第２のパラメータＫＲ
    をストアするための第４のレジスタとを含み、 ｎの値は前記第１および第２の距離が規定されるビット
    数であり、さらに、メンバシップ関数を規定する前記三
    角形の第１の高さＨＶをストアするための第５のレジス
    タと、 メンバシップ関数を規定する前記三角形により規定され
    る台形の第２の高さＨＴをストアするための第６のレジ
    スタとを含み、前記ファジイ化するための手段は、 前記第１および第２のレジスタの出力を入力として受取
    る第１の係数コンパレータを含み、前記第１の係数コン
    パレータは、第１のレジスタの出力が第２のレジスタの
    出力よりも大きければ第１の値、および第１のレジスタ
    の出力が第２のレジスタの出力よりも大きくなければ第
    １の値と異なる第２の値を有する信号を出力し、前記ファジイ化するための手段はさらに、 第１の係数コンパレータの出力、第１のレジスタおよび
    第２のレジスタに接続され、前記第１の係数コンパレー
    タの出力が第１の値であれば第１のレジスタの値を選択
    し、さもなければ前記第２のレジスタの前記値を選択す
    る第１のマルチプレクサと、 第１の係数コンパレータの出力、第１のレジスタおよび
    第２のレジスタに接続され、前記第１の係数コンパレー
    タの出力が第１の値であれば前記第２のレジスタの値を
    選択し、さもなければ前記第１のレジスタの前記値を選
    択する第２のマルチプレクサと、 第１の係数コンパレータの出力、第３のレジスタおよび
    第４のレジスタに接続され、前記第１の係数コンパレー
    タの出力が第１の値であれば前記第４のレジスタの値を
    選択し、さもなければ前記第３のレジスタの前記値を選
    択する第３のマルチプレクサと、 前記第１、第２および第３のマルチプレクサに接続さ
    れ、 Ｃ＝（Ｄ＊（Ａ−Ｂ）） という計算を行なうようにされた計算手段とを含み、Ａ
    は前記第１のマルチプレクサにより選択される値であ
    り、Ｂは前記第２のマルチプレクサにより選択される値
    であり、Ｄは前記第３のマルチプレクサにより選択され
    る値であり、前記計算手段はｍ＋ｎビットで表わされる
    値Ｃを出力し、さらに、前記 計算手段から最上位のｎ＋１からｍ＋ｎまでのビッ
    トに等しい値およびｎ番目のビットの値を受取り、ｎ＋
    １からｍ＋ｎまでの値およびｎ番目のビットの値の和を
    出力する加算器と、 加算器からの出力および第５のレジスタからの値ＨＶを
    受取り、加算器の出力がＨＶよりも大きければ第１の値
    を有する信号を出力し、さもなければ第２の値を有する
    信号を出力する第２の係数コンパレータと、 加算器の出力および第５のレジスタにストアされる値Ｈ
    Ｖを受取り、ＨＶマイナス加算器の出力に等しい値を出
    力する減算器と、 前記第２の係数コンパレータにより駆動され、減算器の
    出力および０の値を表わすグラウンドに接続され、第２
    の係数コンパレータの信号が第１の値であれば０の値を
    選択し、さもなければ減算器により出力される値を選択
    するようにされた第４のマルチプレクサと、 第４のマルチプレクサの出力および第６のレジスタにス
    トアされる値ＨＴを受取り、第４のマルチプレクサの出
    力がＨＴよりも大きければ第１の値を有する信号を出力
    し、さもなければ第２の値を有する信号を出力する第３
    の係数コンパレータと、 前記第３のコンパレータにより駆動され、第４のマルチ
    プレクサの出力および第６のレジスタに接続され、第３
    の係数コンパレータの信号が第１の値であれば前記第６
    のレジスタの値を選択し、さもなければ前記第４のマル
    チプレクサの出力値を選択するようにされた第５のマル
    チプレクサとを含む、請求項１に記載の装置。
  5. 【請求項５】 前記ストア手段は、 入力値Ｉをストアするための第１のレジスタと、 メンバシップ関数を規定する三角形の頂点の前記定義域
    における位置ＣＶをストアするための第２のレジスタ
    と、 最大の真理度を２nで乗算し、前記定義域における頂点
    の前記位置と、メンバシップ関数を規定する三角形の左
    辺と前記定義域を表わす軸との交点との間の第１の距離
    で除算することにより規定される第１のパラメータＫＬ
    をストアするための第３のレジスタと、 最大の真理度を２nで乗算し、前記定義域における頂点
    の前記位置と、メンバシップ関数を規定する三角形の右
    辺と前記定義域を表わす軸との交点との間の第２の距離
    で除算することにより規定される第２のパラメータＫＲ
    をストアするための第４のレジスタとを含み、 ｎの値は前記第１および第２の距離が規定されるビット
    数であり、さらに、メンバシップ関数を規定する前記三
    角形の最大の高さｒをストアするための第５のレジスタ
    とを含み、前記ファジイ化するための手段は、 前記第１および第２のレジスタの出力を入力として受取
    る第１の係数コンパレータを含み、前記第１の係数コン
    パレータは第１のレジスタの出力が第２のレジスタの出
    力よりも大きければ第１の値を、および第１のレジスタ
    の出力が第２のレジスタの出力よりも大きくなければ第
    １の値と異なる第２の値を有する信号を出力し、前記ファジイ化するための手段はさらに、 第１の係数コンパレータの出力、第１のレジスタおよび
    第２のレジスタに接続され、前記第１の係数コンパレー
    タの出力が第１の値であれば第１のレジスタの値を選択
    し、さもなければ前記第２のレジスタの前記値を選択す
    る第１のマルチプレクサと、 第１の係数コンパレータの出力、第１のレジスタおよび
    第２のレジスタに接続され、第１の係数コンパレータの
    出力が第１の値であれば前記第２のレジスタの値を選択
    し、さもなければ前記第１のレジスタの前記値を選択す
    る第２のマルチプレクサと、 第１の係数コンパレータの出力、第３のレジスタおよび
    第４のレジスタに接続され、第１の係数コンパレータの
    出力が第１の値であれば第４のレジスタの値を選択し、
    さもなければ第３のレジスタの前記値を選択する第３の
    マルチプレクサと、 前記第１、第２および第３のマルチプレクサに接続さ
    れ、 Ｃ＝（Ｄ＊（Ａ−Ｂ）） という計算を行なうようにされた計算手段とを含み、Ａ
    は前記第１のマルチプレクサにより選択される値であ
    り、Ｂは前記第２のマルチプレクサにより選択される値
    であり、Ｄは前記第３のマルチプレクサにより選択され
    る値であり、前記計算手段はｍ＋ｎビットで表わされる
    値Ｃを出力し、さらに、 計算手段から出力Ｃの最上位のｎ＋１からｍ＋ｎまでの
    ビットに等しい値およびｎ番目のビットの値を受取る加
    算器と、 加算器からの出力および第５のレジスタにストアされる
    最大の高さｒを受取り、加算器の出力がｒよりも大きけ
    れば第１の値を有する信号を出力し、さもなければ第２
    の値を有する信号を出力する第２の係数コンパレータ
    と、 前記第２のコンパレータにより駆動され、第５のレジス
    タおよび加算器の出力に接続され、前記第２のコンパレ
    ータが第１の値であれば前記第５のレジスタの値を選択
    し、さもなければ前記加算器の前記出力の値を選択する
    ようにされた第５のマルチプレクサとを含む、請求項１
    に記載の装置。
  6. 【請求項６】 前記計算手段は、 第１のマルチプレクサの出力および第２のマルチプレク
    サの出力を受取り、第１のマルチプレクサの出力マイナ
    ス第２のマルチプレクサの出力に等しい値を出力する第
    １の減算器と、 第１の減算器の出力および第３のマルチプレクサの出力
    を受取り、第１の減算器の出力と第３のマルチプレクサ
    の出力との総和に等しい値を有する信号を出力する加算
    器と、 第５のレジスタにストアされる値ＨＶおよび加算器の出
    力を受取り、加算器の出力で乗算される値ＨＶに等しい
    値を有する信号を出力する乗算器と、 乗算器の出力および第３のマルチプレクサの出力を受取
    り、第３のマルチプレクサの出力で除算される乗算器の
    出力に等しい値を有する信号を出力する除算器とを含
    む、請求項２に記載の装置。
  7. 【請求項７】 前記計算手段は、 第１のマルチプレクサの出力および第２のマルチプレク
    サの出力を受取り、第１のマルチプレクサの出力マイナ
    ス第２のマルチプレクサの出力に等しい値を出力する第
    １の減算器と、 第５のレジスタにストアされる値ＨＶおよび第１の減算
    器の出力を受取り、第１の減算器の出力で乗算される値
    ＨＶに等しい値を有する信号を出力する乗算器と、 乗算器の出力および第３のマルチプレクサの出力を受取
    り、第３のマルチプレクサの出力で除算される乗算器の
    出力に等しい値を有する信号を出力する除算器とを含
    む、請求項３に記載の装置。
  8. 【請求項８】 前記計算手段は、 第１のマルチプレクサからの出力Ａおよび第２のマルチ
    プレクサから出力される出力Ｂを受取り、値Ａ−Ｂを出
    力する減算器と、 減算器からの出力Ａ−Ｂおよび第３のマルチプレクサか
    らの値Ｄを受取り、ｍ＋ｎビットで表わされる値Ｄ＊
    （Ａ−Ｂ）を出力するマルチプレクサとを含む、請求項
    ４に記載の装置。
  9. 【請求項９】 前記計算手段は、 第１のマルチプレクサからの出力Ａおよび第２のマルチ
    プレクサから出力される出力Ｂを受取り、値Ａ−Ｂを出
    力する減算器と、 減算器からの出力Ａ−Ｂおよび第３のマルチプレクサか
    らの値Ｄを受取り、ｍ＋ｎビットで表わされる値Ｄ＊
    （Ａ−Ｂ）を出力するマルチプレクサとを含む、請求項
    ５に記載の装置。
  10. 【請求項１０】 ファジイ規則の前件部の帰属度αを計
    算するための装置であって、 入力値Ｉ、メンバシップ関数を規定する三角形の頂点の
    前記定義域における位置を規定する値ＣＶ、頂点の位置
    ＣＶとメンバシップ関数を規定する三角形の左辺と前記
    定義域を表わす軸との交点との間の第１の距離を規定す
    る値ＬＶＤ、頂点の位置ＣＶとメンバシップ関数を規定
    する三角形の右辺と前記定義域を表わす軸との交点との
    間の第２の距離を規定する値ＲＶＤ、前記三角形の第１
    の高さの値ＨＶ、および前記三角形で規定される台形の
    第２の高さの値ＨＴをストアするためのストア手段と、前記 ストア手段に接続され、ＩとＣＶとを比較し、Ｉ＞
    ＣＶであれば第１の値の出力を出力し、さもなければ第
    ２の値の出力を出力するための比較手段と、前記 比較手段および前記ストア手段に接続され、前記比
    較手段の出力が第１の値であれば値ａ＝（ＨＶ＊（ＣＶ
    −Ｉ＋ＲＶＤ））／ＲＶＤを計算および出力し、さもな
    ければａ＝（ＨＶ＊（Ｉ−ＣＶ＋ＬＶＤ））／ＬＶＤを
    出力する第１の計算手段と、前記 第１の計算手段および前記ストア手段に接続され、
    ａ＞ＨＴであればＨＴに等しい値αを計算および出力
    し、さもなければ値α＝ａを出力するための第２の計算
    手段とを含む、帰属度αを計算するための装置。
  11. 【請求項１１】 メンバシップ関数を規定するパラメー
    タをストアする装置における入力値Ｉの帰属度αを決定
    する方法であって、前記装置は、メンバシップ関数を規
    定する三角形の頂点の、メンバシップ関数の定義域にお
    ける位置を規定する値ＣＶ、頂点の位置ＣＶとメンバシ
    ップ関数を規定する三角形の左辺と前記定義域を表わす
    軸との交点との間の第１の距離を規定する値ＬＶＤ、頂
    点の位置ＣＶとメンバシップ関数を規定する三角形の右
    辺と前記定義域を表わす軸との交点との間の第２の距離
    を規定する値ＲＶＤ、前記三角形の第１の高さの値Ｈ
    Ｖ、および前記三角形により規定される台形の第２の高
    さの値ＨＴをストアし、 入力値Ｉを頂点の位置ＣＶと比較するステップと、 Ｉ＞ＣＶであれば値ａ＝（ＨＶ＊（ＣＶ−Ｉ＋ＲＶ
    Ｄ））／ＲＶＤを計算し、さもなければａ＝（ＨＶ＊
    （Ｉ−ＣＶ＋ＬＶＤ））／ＬＶＤを計算するステップ
    と、 ａ＞ＨＴであれば値α＝ＨＴを出力し、さもなければ値
    α＝ａを出力するステップとを含む、帰属度αを決定す
    る方法。
  12. 【請求項１２】 メンバシップ関数を規定するパラメー
    タをストアする装置における入力値Ｉの帰属度αを決定
    する方法であって、前記装置は、メンバシップ関数を規
    定する三角形の頂点の、メンバシップ関数の定義域にお
    ける位置を規定する値ＣＶ、頂点の位置ＣＶとメンバシ
    ップ関数を規定する三角形の左辺と前記定義域を表わす
    軸との交点との間の第１の距離を規定する値ＬＶＤ、頂
    点の位置ＣＶとメンバシップ関数を規定する三角形の右
    辺と前記定義域を表わす軸との交点との間の第２の距離
    を規定する値ＲＶＤ、前記三角形の第１の高さの値Ｈ
    Ｖ、および前記三角形により規定される台形の第２の高
    さの値ＨＴをストアし、 入力値Ｉを頂点の位置ＣＶと比較するステップと、 Ｉ＞ＣＶであれば値Ａ１＝（ＨＶ＊（Ｉ−ＣＶ））／Ｒ
    ＶＤを計算し、さもなければＡ１＝（ＨＶ＊（ＣＶ−
    Ｉ））／ＬＶＤを計算するステップと、 Ａ１≦ＨＶであれば値ａ＝ＨＶ−Ａ１を計算し、さもな
    ければａ＝０に設定するステップと、 ａ＞ＨＴであればα＝ＨＴを出力し、さもなければα＝
    ａを出力するステップとを含む、帰属度αを決定する方
    法。
  13. 【請求項１３】 メンバシップ関数を規定するパラメー
    タをストアする装置における入力値Ｉの帰属度αを決定
    する方法であって、前記装置は、メンバシップ関数を規
    定する三角形の頂点の、メンバシップ関数の定義域にお
    ける位置を規定する値ＣＶ、最大の真理度を２nで乗算
    し、前記定義域における頂点の前記位置とメンバシップ
    関数を規定する三角形の左辺と前記定義域を表わす軸と
    の交点との間の第１の距離で除算したものに等しい定数
    ＫＬ、最大の真理度を２nで乗算し、前記定義域におけ
    る頂点の前記位置とメンバシップ関数を規定する三角形
    の右辺と前記定義域を表わす軸との交点との間の第２の
    距離で除算したものに等しい定数ＫＲ、前記三角形の第
    １の高さの値ＨＶ、および前記三角形により規定される
    台形の第２の高さの値ＨＴをストアし、 入力値Ｉと頂点の位置ＣＶとを比較するステップと、 Ｉ＞ＣＶならば値Ｃ＝（ＫＲ＊（Ｉ−ＣＶ））を計算
    し、さもなければＣ＝（ＫＬ＊（ＣＶ−Ｉ））を計算す
    るステップと、 Ａ１＝Ｃ／２nを計算および出力するステップと、 Ａ１≦ＨＶならば値ａ＝ＨＶ−Ａ１を計算し、さもなけ
    ればａ＝０を設定するステップと、 ａ＞ＨＴならばα＝ＨＴを計算および出力し、さもなけ
    ればα＝ａを出力するステップとを含む、帰属度αを決
    定する方法。
  14. 【請求項１４】 メンバシップ関数を規定するパラメー
    タをストアする装置における入力値Ｉの帰属度αを決定
    する方法であって、前記装置は、入力値Ｉ、メンバシッ
    プ関数を規定する三角形の頂点の、メンバシップ関数の
    定義域における位置を規定する値ＣＶ、最大の真理度を
    ２nで乗算し、前記定義域における頂点の前記位置とメ
    ンバシップ関数を規定する三角形の左辺と前記定義域を
    表わす軸との交点との間の第１の距離で除算したものに
    等しい定数ＫＬ、最大の真理度を２nで乗算し、前記定
    義域における頂点の前記位置とメンバシップ関数を規定
    する三角形の右辺と前記定義域の軸との交点との間の第
    ２の距離で除算したものに等しい定数ＫＲ、前記三角形
    の第１の高さの値ＨＶ、および前記三角形により規定さ
    れる台形の第２の高さの値ＨＴをストアし、 入力値Ｉと頂点の位置ＣＶとを比較するステップと、 Ｉ＞ＣＶならば値Ｃ＝（ＫＲ＊（Ｉ−ＣＶ））を計算お
    よび出力し、さもなければＣ＝（ＫＬ＊（ＣＶ−Ｉ））
    を出力するステップと、 値Ａ１＝Ｃ／２nを計算および出力するステップと、 Ａ１≦ｒであれば値〜α＝Ａ１を計算し、さもなければ
    〜α＝ｒを設定するステップと、 α＝ｒ−〜αを出力するステップとを含む、帰属度αを
    決定する方法。
JP07221496A 1995-03-28 1996-03-27 ファジイ規則の前件部の帰属度を計算するための装置 Expired - Fee Related JP3304257B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP95830113A EP0735458B1 (en) 1995-03-28 1995-03-28 Method for memorizing membership functions and the related circuit for calculating the grade of membership of the antecedents of fuzzy rules
IT95830113:7 1995-03-28

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP11327477A Division JP2000112761A (ja) 1995-03-28 1999-11-17 切上げまたは切捨て近似を用いて被除数を２ｎで除算するための回路

Publications (2)

Publication Number Publication Date
JPH08305575A JPH08305575A (ja) 1996-11-22
JP3304257B2 true JP3304257B2 (ja) 2002-07-22

Family

ID=8221879

Family Applications (2)

Application Number Title Priority Date Filing Date
JP07221496A Expired - Fee Related JP3304257B2 (ja) 1995-03-28 1996-03-27 ファジイ規則の前件部の帰属度を計算するための装置
JP11327477A Pending JP2000112761A (ja) 1995-03-28 1999-11-17 切上げまたは切捨て近似を用いて被除数を２ｎで除算するための回路

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP11327477A Pending JP2000112761A (ja) 1995-03-28 1999-11-17 切上げまたは切捨て近似を用いて被除数を２ｎで除算するための回路

Country Status (4)

Country Link
US (3) US5875438A (ja)
EP (1) EP0735458B1 (ja)
JP (2) JP3304257B2 (ja)
DE (1) DE69521027T2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6272476B1 (en) * 1999-04-14 2001-08-07 Winbond Electronics Corp Programmable and expandable fuzzy processor for pattern recognition
IT1310756B1 (it) * 1999-11-30 2002-02-22 St Microelectronics Srl Circuito del calcolo delle operazioni logiche di unione edintersezione fuzzy.
EP1524623B1 (en) * 2003-10-16 2008-07-16 STMicroelectronics S.r.l. Fuzzy procedures in processing devices
US20060047539A1 (en) * 2004-08-31 2006-03-02 Paul Huang Healthcare administration transaction method and system for the same
US20060085222A1 (en) * 2004-10-14 2006-04-20 Paul Huang Healthcare administration transaction method and system for the same
JP2012141952A (ja) * 2010-12-14 2012-07-26 Renesas Electronics Corp 除算回路及び除算方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3936503A1 (de) * 1988-11-04 1990-05-10 Olympus Optical Co Digitales verschwommen-folgerungssystem
US5343553A (en) * 1988-11-04 1994-08-30 Olympus Optical Co., Ltd. Digital fuzzy inference system using logic circuits
EP0471843B1 (en) * 1989-04-28 1997-09-03 Omron Corporation Membership function setting method and device
JPH0690668B2 (ja) * 1989-10-20 1994-11-14 三菱電機株式会社 ファジイ演算装置
JPH04165530A (ja) * 1990-10-30 1992-06-11 Nec Corp 浮動小数点乗算装置
US5497449A (en) * 1990-11-30 1996-03-05 Olympus Optical Co., Ltd. Fuzzy inference apparatus
JPH04335432A (ja) * 1991-05-10 1992-11-24 Omron Corp メンバーシップ関数データ作成方法および装置ならびに適合度演算方法および装置
JPH0535308A (ja) * 1991-07-25 1993-02-12 Mitsubishi Electric Corp フアジイメンバシツプ関数の同定装置及び同定方法
JP3036143B2 (ja) * 1991-09-02 2000-04-24 三菱電機株式会社 数値制御装置
IT1252131B (it) * 1991-11-27 1995-06-05 Sgs Thomson Microelectronics Architettura e metodo di organizzazione della memoria di un controllore elettronico operante con modalita' logiche di tipo fuzzy
US5258943A (en) * 1991-12-23 1993-11-02 Intel Corporation Apparatus and method for rounding operands
DE69203592T2 (de) * 1992-02-28 1996-04-04 Sgs Thomson Microelectronics Elektronische Fuzzy-Logiksteuerung und zugehöriges Speicheraufbauverfahren.
JPH0628502A (ja) * 1992-07-10 1994-02-04 Rohm Co Ltd メンバーシップ関数発生回路
US5600584A (en) * 1992-09-15 1997-02-04 Schlafly; Roger Interactive formula compiler and range estimator
JPH06110693A (ja) * 1992-09-25 1994-04-22 Rohm Co Ltd ファジー制御装置
EP0675430A1 (en) * 1994-03-31 1995-10-04 Co.Ri.M.Me. Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno Circuit for computing membership functions values in a fuzzy logic controller

Also Published As

Publication number Publication date
US5875438A (en) 1999-02-23
US6199056B1 (en) 2001-03-06
DE69521027T2 (de) 2001-09-06
EP0735458B1 (en) 2001-05-23
US5915247A (en) 1999-06-22
EP0735458A1 (en) 1996-10-02
JPH08305575A (ja) 1996-11-22
DE69521027D1 (de) 2001-06-28
JP2000112761A (ja) 2000-04-21

Similar Documents

Publication Publication Date Title
JP3492638B2 (ja) 浮動小数点乗算器
US6502118B1 (en) Fast system and method for producing a logarithmic signal approximation with variable precision
KR20080055985A (ko) 선택가능 준정밀도를 가진 부동―소수점 프로세서
KR19980702882A (ko) 시프트 수단을 이용한 지수 회로 및 사용 방법
US5602769A (en) Method and apparatus for partially supporting subnormal operands in floating point multiplication
JP2557193B2 (ja) 浮動小数点計算の実行方法及び浮動小数点ユニット
JPH07168697A (ja) 倍精度除算回路および方法
JP3304257B2 (ja) ファジイ規則の前件部の帰属度を計算するための装置
KR100251443B1 (ko) 퍼지 논리 연산 수행 방법과 데이타 처리 시스템, 및 산술 연산 수행용 데이터 처리 시스템
US7725522B2 (en) High-speed integer multiplier unit handling signed and unsigned operands and occupying a small area
US5337266A (en) Method and apparatus for fast logarithmic addition and subtraction
JP2005018759A (ja) ２の浮動小数点数乗の概算を実施するための方法および装置
USH1222H (en) Apparatus for determining sticky bit value in arithmetic operations
JPH07177005A (ja) ビット・パターン検出回路およびビット・パターン検出方法
US5574677A (en) Adaptive non-restoring integer divide apparatus with integrated overflow detect
US5867413A (en) Fast method of floating-point multiplication and accumulation
JP7354736B2 (ja) 情報処理装置、情報処理方法、情報処理プログラム
JP3012357B2 (ja) シフト量検出回路
JPH0651807A (ja) ファジィ論理電子制御器及びそのメモリ動作方法
JPH05204602A (ja) 制御信号の方法と装置
US5432727A (en) Apparatus for computing a sticky bit for a floating point arithmetic unit
KR940008611B1 (ko) Ieee 754-1985 표준에 따라서 라운딩한 2진 부동 소숫점 연산
JPH086766A (ja) 正弦余弦演算装置
US20220222251A1 (en) Semiconducor device for computing non-linear function using a look-up table
JP3675111B2 (ja) ３入力比較器

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20010515

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020326

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees