JP3301263B2 - データ復号装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は圧縮符号化された後，多
重化された画像および音声データの復号に係わり，これ
らの画像および音声データをそれぞれの復号装置へ分配
する装置に関する。

【０００２】

【従来の技術】近年，放送および通信の分野において，
動画像信号の冗長度を取り除いてデータ圧縮し，ディジ
タル伝送を行うことが可能になっている。画像データ圧
縮方式としてはＭＰＥＧ規格等の離散コサイン変換（Ｄ
ＣＴ）と動き補償予測符号化を行うものが一般的であ
る。同方式で示されるような高圧縮率により１つの伝送
チャネルに複数の放送プログラムを多重して伝送するこ
とが可能である。ここでのプログラムとは画像とこれに
関連した音声および／または文字情報の組を意味する。
ＭＰＥＧ規格における複数プログラムの多重化は，ＩＴ
Ｕ−Ｔ Ｒｅｃ．Ｈ．２２２．０｜ＩＳＯ／ＩＥＣ１３
８１８−１：１９９４ Ｉｎｆｏｒｍａｔｉｏｎ ｔｅ
ｃｈｎｏｌｏｇｙ − Ｃｏｄｉｎｇ ｏｆ ｍｏｖｉ
ｎｇ ｐｉｃｔｕｒｅｓ ａｎｄ ａｓｓｏｃｉａｔｅ
ｄ ａｕｄｉｏ − Ｐａｒｔ １：Ｓｙｓｔｅｍｓに
トランスポートストリーム（以下ＴＳと略記）パケット
なる１８８バイトの固定長パケット単位で行われること
が記述されている。同規格に基づいて，放送局等から供
給されるＴＳパケットを画像と音声データに分離した
後，それぞれビデオデコーダとオーディオデコーダに分
配し，画像および音声出力を得る装置，いわゆるセット
トップボックスと呼ばれる装置，を表すブロック構成を
図２に示す。以下，図２を用い従来の技術について説明
する。

【０００３】チューナ１はＣＡＴＶあるいは衛星チャネ
ル等の伝送媒体から配信されるデータから１つの伝送チ
ャネルを選択し，復調装置２に供給する。復調装置２は
ＱＡＭあるいはＱＰＳＫ等により伝送路符号化されたチ
ャネルデータを復号し，さらに冗長符号による誤り訂正
処理を施した後，分配装置３へデータを供給する。ここ
で供給されるデータが前記ＴＳパケット形式のビットス
トリームデータである。ＴＳパケットの形式を図３に示
す。ＴＳパケットの内容は伝送される情報の種類により
図３（ａ）または（ｂ）に分類される。図３（ａ）はプ
ログラムの構成要素（エレメント）であるところの画像
データ，音声データまたはテレテキスト等の文字情報デ
ータを伝送する場合である。１８８バイトのＴＳパケッ
トはトランスポートストリームヘッダ（ＴＳヘッダと略
記）と前記エレメントを含むペイロードから構成され
る。ＴＳヘッダはＴＳパケットの属性を表すパケットＩ
Ｄ（ＰＩＤと略記）を常に含むほか，エレメント符号化
時に時間基調として用いられたシステムクロックを復号
側で復元するための時間情報であるところのプログラム
クロックリファレンス（ＰＣＲと略記）を含むことがあ
る。ペイロードはパケタイズドエレメンタリストリーム
（ＰＥＳ）パケットの一部となっている。ＰＥＳパケッ
トは各エレメントと記録媒体の形式等により決定される
エレメントの単位であり，可変長のパケットである。Ｐ
ＥＳパケットは各エレメントのデータとＰＥＳヘッダか
ら構成される。ＰＥＳヘッダはエレメントの内容を記述
するストリームＩＤ，ＰＥＳパケット長およびエレメン
トが表示されるべき時刻を記述したタイムスタンプ情報
（ＰＴＳ）等を含む。ＰＴＳが示すエレメントの単位は
アクセスユニットと呼ばれ，例えば画像であれば画像１
ピクチャ，音声であれば音声１フレームを意味する。一
方，図３（ｂ）はシステム制御のための付加情報である
プログラムスペシフィックインフォメーション（ＰＳＩ
と略記）を伝送する場合のデータ形式である。ＴＳパケ
ットのペイロードはセクションなる単位で記述されたＰ
ＳＩの一部となっており，セクションはセクションヘッ
ダ，ＰＳＩおよび誤り検出手段である巡回冗長符号（Ｃ
ＲＣ）から構成される。セクションヘッダは後に続くＰ
ＳＩの属性やセクション長を表す。ＰＳＩは階層構造を
成し，ＴＳとして伝送されているビットストリームデー
タ中に含まれるプログラム情報（具体的には後述のＰＭ
ＴのＰＩＤ）を記述する プログラムアソシエーション
テーブル（ＰＡＴ）および各プログラム内でのエレメン
トとＰＩＤとの対応を表すプログラムマップテーブル
（ＰＭＴ）などシステム制御に必須の情報が含まれる。
図２の分配装置３は多重化されたＴＳパケットを受け，
ＰＳＩデータをデータバスを介してＲＡＭ７内部に割り
当てられたシステムデコードバッファへ，ユーザが選択
するプログラムの構成エレメントである画像データおよ
び音声データをそれぞれビデオデコーダ８およびオーデ
ィオデコーダ１０へ分配する。さらに分配装置３は前記
ＰＣＲを含むＴＳパケットのヘッダから時間情報を抽出
し，クロック発生装置４へ制御信号を供給することによ
りシステムクロックの復元を行う。ＲＡＭ７内部のシス
テムデコードバッファに送られたＰＳＩデータはＣＰＵ
１２がその内容をデコードし，システム制御を行うソフ
トウエアプログラムが利用できる形式のデータとしてＲ
ＡＭ７内部に保管される。ＣＰＵ１２はユーザインタフ
ェース装置１３を介して入力されるユーザからの命令に
従い，上記データを用いて当該プログラムのＴＳパケッ
トを抽出するためのＰＩＤを分配装置３に供給するほ
か，チューナ１に選局を行うための制御信号を供給す
る。ビデオデコーダ８およびオーディオデコーダ１０は
それぞれデコードと表示のためのビデオデコードバッフ
ァ９およびオーディオデコードバッファ１１を用いて画
像と音声の出力を行う。ここで，伝送路におけるデータ
伝送速度はプログラムの多重化により，各エレメントが
符号化された際のビットレートとは異なったものになっ
ている。ゆえに，前記伝送速度のまま直接ビデオデコー
ダ８およびオーディオデコーダ１０に供給すれば局所的
にビデオデコードバッファ９およびオーディオデコード
バッファ１１がオーバーフローまたはアンダーフローを
起こす可能性があり，結果として画像および音声出力の
乱れを招く。したがって，図２に示すようにパケット受
信バッファ５および６を分配装置と各デコーダ間の経路
に設け，デコーダのバッファ容量に基づいて速度変換を
行った後，ビデオデコーダ８およびオーディオデコーダ
１０にエレメントデータを供給する必要がある。ＭＰＥ
Ｇ規格では各エレメント毎に５１２バイトの容量を有す
るパケット受信バッファを設けられていることを想定し
て多重化が行われる。

【０００４】

【発明が解決しようとする課題】ところが，本構成では
パケット受信バッファ５および６を専用のメモリ素子と
して独立に設けているため，システムを構成する部品点
数が増え，価格の増大を招く。また，パケット受信バッ
ファを分配装置３の回路内部に包含する構成にした場合
においても，メモリ内蔵により回路規模が増大し，部品
価格の上昇は必至である。

【０００５】

【課題を解決するための手段】本発明では上記パケット
受信バッファをＣＰＵがシステム制御のために用いるＲ
ＡＭ内部に設けることにより部品点数を削減またはメモ
リ内蔵による部品価格上昇を抑える。

【０００６】

【作用】ＣＰＵがメインメモリとして用いるＲＡＭはオ
ペレーティングシステムソフトウエアを蓄積することな
どから，数メガビットの容量を有することが要求される
ため，メモリ素子数を追加することなくパケット受信バ
ッファとして必要な５１２バイトをエレメント数だけ確
保することは容易である。したがって部品点数が増える
ことはない。

【０００７】

【実施例】以下，図面を引用しながら本発明の実施例に
関する説明を行う。

【０００８】第１図は第１の実施例の構成を表すブロッ
ク図である。チューナ１はＣＡＴＶあるいは衛星チャネ
ル等の伝送媒体から配信されるデータから１つの伝送チ
ャネルを選択し，復調装置２に供給する。復調装置２は
ＱＡＭあるいはＱＰＳＫ等により伝送路符号化されたチ
ャネルデータを復号し，さらに冗長符号による誤り訂正
処理を施した後，インタフェース装置１４へデータを供
給する。ここで供給されるデータがＴＳパケット形式の
ビットストリームデータである。インタフェース装置１
４はＣＰＵ１２からの制御信号を受けて全てのＴＳパケ
ットデータをメインメモリであるＲＡＭ７に設けられた
パケット受信バッファへ転送する。パケット受信バッフ
ァの内部状態を図４に示す。パケット受信バッファはＦ
ｉｒｓｔ−Ｉｎ−Ｆｉｒｓｔ−Ｏｕｔ（ＦＩＦＯ）を構
成し，１行あたり１個のパケットが到来順に書き込ま
れ，同順序で読み出される。図中のＶｉｄｅｏ＃１はプ
ログラム番号＃１のビデオを含むパケットを表す。バッ
ファには行アドレスが割り当てられており，書込み毎に
１行更新され，Ｎで折り返す。行数Ｎは１８８バイト＊
Ｎ ＞ ５１２バイト＊（プログラムあたりの最大エレ
メント数＋１）＊（ＴＳあたりの最大プログラム数）を
満足するような値に設定されている。パケット受信バッ
ファには各行にパケットの到着時刻を示す情報バイトを
付加し，システムクロックの復元を可能にする。パケッ
ト受信バッファへの書込み方法を図５により説明する。
図５は図１におけるインタフェース装置１４，ＣＰＵ１
２，クロック発生装置４およびＲＡＭ７の詳細を表すブ
ロック図である。インタフェース装置１４は内部にＴＳ
ヘッダ判別回路１４０および送信バッファ回路１４１を
含む。ＴＳヘッダ判別回路１４０はＴＳパケットデータ
およびＴＳパケットの伝送クロックｔｓＣｌｏｃｋを用
いてＴＳパケットヘッダをビットパターンにより検索
し，ＴＳパケットの先頭バイトが到着したタイミングを
割り込み信号としてＣＰＵ１２に供給する。ＣＰＵ１２
は前記割り込み信号をトリガパルスとしてタイマ１２３
の内容をレジスタ１２４に転送する。タイマ１２３はシ
ステムクロックの周波数でカウントアップされるカウン
タであり，レジスタ１２４にはタイマ１２３によって計
測された到着時刻が転送される。前記割り込み信号は書
込みアドレスカウンタ１２２の値を１行カウントアップ
する。これによりパケット先頭に同期した行アドレスの
更新が行われ，パケット長が１８８バイトでないような
エラーが生じた場合にも，破綻せずそのエラー発生直後
のパケットから正常な書込みが保証される。送信バッフ
ァ回路１４１はＴＳパケットをデータバス上に出力する
ためのバッファであり，データのビット幅の変換と伝送
路クロックｔｓＣｌｏｃｋからデータバスのクロックｂ
ｕｓＣｌｏｃｋへの時間軸変換を行い，ＲＡＭ７へダイ
レクトメモリアクセス（ＤＭＡ）による高速転送を行
う。ＲＡＭ７への書き込みタイミングはＤＭＡコントロ
ーラ１２１とのハンドシェイクにより制御する。すなわ
ち，送信バッファ回路１４１でのデータ転送準備が完了
した時点で転送リクエスト信号ＤＲＥＱを出力し，ＤＭ
Ａコントローラ１２１から転送許可信号ＤＡＣＫが返さ
れると，データがＣＰＵ１２のレジスタを経由すること
なくＲＡＭ７に書き込まれる。書込みの際の行アドレス
は前記メカニズムによりカウントアップされたものが用
いられる。１パケットのデータ転送が行われるとＣＰＵ
１２は前記レジスタ１２４内の到着時刻を示す情報バイ
トデータをバッファ内の当該パケットデータに付加す
る。

【０００９】上記のようにしてパケット受信バッファに
書き込まれたＴＳパケットデータからＣＰＵ１２はユー
ザが選択するプログラムに属するエレメントのみを抽出
し，それぞれのデコーダへ分配する。ＴＳパケット読み
出しのタイミングは図６に示すように，読み出しアドレ
スが書き込みアドレスを追いかける形となる。伝送路か
ら到来するＴＳパケットをオーバーフローさせないよう
に書き込みアドレスの更新はパケット到着毎に読み出し
側とは無関係に行われる。したがって，ＣＰＵ１２が両
アドレスを比較し，読み出しアドレスが書込みアドレス
を追い越すことがないよう監視する。このようにしてＣ
ＰＵ１２はパケットデータを読み出し，図７に示すアル
ゴリズムによりパケット分配処理を行う。図７は画像デ
ータと音声データのみをエレメントとして含むプログラ
ム番号＃ｋをユーザが選択している場合の分配処理アル
ゴリズムを示している。ＣＰＵ１２はパケットヘッダ内
のＰＩＤを取り込む（Ｓ１）。プログラムマップテーブ
ル（ＰＭＴ）を参照し，プログラム＃ｋに該当するか，
またはＰＳＩを含むかをチェック（Ｓ２）。該当してい
ないエレメントのパケットならば処理をスキップして次
の行アドレスへ進む（Ｓ９）。プログラム＃ｋ関連なら
ばクロックリファレンス情報ＰＣＲを含むか，すなわち
ＰＣＲ＿ＰＩＤか否かをチェック（Ｓ３）。ＰＣＲを含
むならば後述のクロック復元ルーチン（Ｓ４）へ，含ま
ないならばエレメント分別処理へ進む（Ｓ５）。ＣＰＵ
１２はＰＭＴを参照し，ＰＩＤが画像／音声／ＰＳＩを
示すのに従って，それぞれビデオパケット転送処理ルー
チン（Ｓ６）／オーディオパケット転送処理ルーチン
（Ｓ７）／ＰＳＩパケット処理ルーチン（Ｓ８）へ進
む。ビデオパケット転送処理ルーチン（Ｓ６）ではＴＳ
パケットのペイロードを抽出し，転送を行う。転送速度
に関してはＣＰＵ１２またはＤＭＡコントローラ１２１
が転送毎にデコーダとの間でハンドシェイクを行うこと
により調節され，この結果として平均的な転送速度がデ
コード速度に一致する。または各エレメントに付加情報
として示されるビットレートを用い，ＣＰＵ１２が内蔵
タイマによって一定レートで入力してもよい。

【００１０】転送するデータ形式はビデオデコーダ８に
依存する。すなわちデコーダがＰＥＳパケットを入力と
して受け付けるならば，ＰＥＳパケットヘッダを含むＰ
ＥＳパケット全部を転送し，あるいはデコーダがエレメ
ントデータを入力として受け付けるならば，ＰＥＳヘッ
ダを除くＰＥＳパケットのペイロードを転送する。この
場合ＰＥＳヘッダの解釈はＣＰＵ１２が行う。したがっ
て，デコードのタイミングを示すＰＴＳ情報を管理し，
ＰＴＳが示すピクチャがデコードされるべきタイミング
をビデオデコーダ８に与える。オーディオパケット転送
処理ルーチン（Ｓ７）に関してもオーディオデコーダ１
０が入力として受け付けるデータ形式にしたがってビデ
オの場合と同様にＣＰＵ１２の転送処理は異なるものに
なる。図８はビデオデコーダ８とオーディオデコーダ１
０がともに入力としてエレメントデータを受け付ける場
合におけるデータ出力のタイミングを表す図である。説
明を簡略化するため，あるピクチャデータとオーディオ
フレームデータが同一のＰＴＳによって指示される，す
なわち同時刻ｔ＝ＰＴＳ（ｖ）＝ＰＴＳ（ａ）に出力さ
れるべき場合を仮定する。ＭＰＥＧ方式ではビデオデコ
ードバッファ９はビデオバッファリングベリファイア
（ｖｂｖ）として規定されるバッファを含み，デコード
はこのｖｂｖバッファからデータを読み出すことで行わ
れる。読み出されるデータ量はピクチャの種類（Ｉ，
Ｐ，Ｂ），すなわち圧縮度により異なるが，規定どおり
ＰＴＳ時刻にピクチャの表示がなされるようＣＰＵ１２
がデコードタイミングを与えれば，ｖｂｖバッファがオ
ーバーフロー／アンダーフロー（枯渇）することは無
い。図８ではビデオデコーダ８に入力されたピクチャが
ｖｂｖバッファでＴｖｂｖの遅延を経て時刻ｔ＝ＰＴＳ
（ｖ）にデコードを開始し，オーディオデコーダ１０に
おいてオーディオフレームが同時刻ｔ＝ＰＴＳ（ａ）に
デコードを開始する。ところが，ビデオデコーダ８はデ
コードと同時に表示を行うことは不可能であり，必ず表
示用バッファを介して出力されるため，デコードから実
際の表示までの間にデコーダ固有の遅延時間Ｔｄｉｓｐ
が生じる。さらにデコーダ出力後のディジタル／アナロ
グ変換，表示装置に対応した方式変換ならびに画像合成
装置などで生じるシステム固有の遅延Ｔｅｘｔを加え
て，映像系全体では一般的にＴｖｉｄの遅延が発生す
る。音声系でも同様にしてＴａｕｄの遅延が発生する。
ゆえに，ＣＰＵ１２は画像と音声の同期出力を得るため
には両者の差分Ｔａｄｊを考慮しなければならない。本
発明ではＲＡＭ７内部に前記Ｔａｄｊを補償するための
遅延バッファを設けることにより同期出力を実現する。
すなわちデコーダ固有の遅延ならびにシステム固有の遅
延はシステムを構成した時点で既知となるからＴａｄｊ
を計算により求め，ビデオまたはオーディオデコーダに
データを供給するタイミングをＴａｄｊだけ遅らせてや
ればよい。具体的にはパケット受信バッファから一旦遅
延バッファへデータを転送してからデコーダへ転送して
もよいし，パケット受信バッファの容量をＴａｄｊ相当
分だけ増量し，バッファからの読み出しを２度行っても
よい。いずれの場合もソフトウエアによるメインメモリ
内のデータ操作で同期のための遅延処理が可能となるの
で，メモリ素子を追加する必要は無い。

【００１１】ＰＳＩパケット処理ルーチン（Ｓ８）では
セクションデータの解釈を行い，更新されるべきＰＳＩ
データがあれば，適宜テーブル内データを書き換える。
以上，ＰＩＤにしたがって１つのＴＳパケットの処理を
終えるとパケット受信バッファの読み出し行アドレスを
１行進めて次のＴＳパケットの処理へ進む（Ｓ９）。

【００１２】クロック復元処理（Ｓ４）の説明を図９お
よび図１０により行う。読み出したパケットにＰＣＲが
含まれている場合にクロック復元処理（Ｓ４）が行われ
る。ＣＰＵ１２はＰＣＲ値を読み出し，同パケットに付
加された到着時刻データとの差分を計算する。これを現
在の差分値ＤＩＦｃｕｒとする（Ｓ１１）。前回の差分
値ＤＩＦｐｒｅと前記ＤＩＦｃｕｒとの差を取り，これ
をＥＲＲとする（Ｓ１２）。図１０はＣＰＵ１２内部の
タイマ１２３の進行（実線）と送信側のＰＣＲの進行
（破線）を示したものである。両者をカウントアップす
るクロックの周波数が等しければ傾きは等しくなり，差
分値ＤＩＦｐｒｅとＤＩＦｃｕｒもパケット到着時刻に
係わらず不変である。したがってＥＲＲは両者の周波数
のずれを計測する指標となる。ＥＲＲのしきい値との比
較（Ｓ１３）は初期値設定を含むリセット動作を表し，
周波数の補正は行わない。正負の比較（Ｓ１４）によっ
て周波数のずれを検知し，正の場合は差分値の増加をキ
ャンセルすべくクロック周波数の加速（Ｓ１５）を行
い，負の場合は逆にクロック周波数の減速（Ｓ１６）を
行う。ＥＲＲがゼロの場合は何もせずＤＩＦｐｒｅを更
新（Ｓ１７）しメインの処理に帰る（Ｓ１８）。ＣＰＵ
１２は加減速の制御信号をクロック発生装置４に供給
し，発生したクロックでタイマ１２３をカウントアップ
することによりフィードバックループが形成される。

【００１３】以上，本発明によりパケット受信バッファ
を，ＣＰＵがシステム制御のために用いるＲＡＭ内部に
設けることにより，部品点数の増大あるいは部品価格上
昇を招くことなくデコーダへのデータ分配を実現する。

【００１４】さらに，副次的効果として，デコーダ固有
の遅延あるいはシステム固有の遅延による映像と音声の
同期ずれを補正する遅延バッファを上記ＲＡＭ内部に設
けることにより，ソフトウエアによる同期出力制御が可
能となる。パケット受信バッファの書込みアドレスをパ
ケットヘッダのタイミングを用いて更新することによ
り，データ誤りに関して破綻することがない書込みメカ
ニズムを得る。パケット到着タイミングを当該パケット
受信バッファに追記することによりソフトウエアによる
リファレンスクロック復元が可能になる。

【００１５】次に本発明の第２の実施例に関する説明を
行う。図１１は第２の実施例を表すブロック図である。
なお第１の実施例と共通のブロックには同一の符号を記
し，説明を省略する。本実施例では復調装置２の出力は
プログラムパケット分別装置１５に供給される。プログ
ラムパケット抽出装置１５は伝送されたＴＳパケットか
らユーザが選択する１プログラム（プログラム番号＃
ｋ）のエレメントを含むＴＳパケットおよびＰＳＩパケ
ットを抽出し，インタフェース装置１４へ送る。図１２
にプログラムパケット抽出装置１５における抽出処理を
示す。図１２（ａ）は入力されるＴＳパケットを表し，
（ｂ）は処理後の出力を表す。インタフェース装置１４
がＲＡＭ７へ転送するＴＳパケットはプログラム＃ｋに
関連するパケットとＰＳＩパケットのみでありパケット
受信バッファの内容は図１３に示すようになる。パケッ
ト受信バッファがＮ行で折り返すＦＩＦＯ形式となるの
は前実施例と同じであるが，Ｎは１８８バイト＊Ｎ＞５
１２バイト＊(プログラムあたりのエレメント数＋１)を
満足すればよく，ＴＳパケット全部を受け取る必要があ
った前実施例に比較すれば，少ない容量で済む。さら
に，本実施例ではクロック発生装置４をプログラムパケ
ット抽出装置１５に接続し，復元処理をハードウエアで
行うため，パケット受信バッファにパケット到着時刻を
示す情報バイトは追加されない。処理方法の詳細を図１
４に示す。プログラムパケット抽出装置１５はＴＳパケ
ットのヘッダを検索するＴＳヘッダ判別回路１５１，Ｐ
ＩＤフィルタ回路１５２，ＰＣＲカウンタ１５３および
比較回路１５４を含む。ＴＳヘッダ判別回路１５１から
出力されるＴＳパケットの到着タイミング信号はＣＰＵ
１２内部の書込みアドレスカウンタ１２２を１行カウン
トアップするほか，ＰＣＲカウンタ１５３のカウント値
をサンプルするトリガパルスとなる。サンプルされたカ
ウント値は比較回路１５４へ送られる。ＰＩＤフィルタ
回路１５２はＣＰＵ１２からのＰＩＤデータを用いてプ
ログラム＃ｋに関連するパケットとＰＳＩパケットをイ
ンタフェース装置１４内の送信バッファ回路１４１に供
給し，さらにＰＣＲ＿ＰＩＤを有するパケットからＰＣ
Ｒ値を抜き出して比較回路１５４の入力の他方に送る。
比較回路１５４は前記サンプルされたカウント値とＰＣ
Ｒ値を比較し，カウント値＜ＰＣＲ値ならば加速，カウ
ント値＞ＰＣＲ値ならば減速するような周波数制御信号
をクロック発生装置４に供給する。クロック発生回路４
の出力クロックによってＰＣＲカウンタ１５３をカウン
トアップすることによりフィードバックループを構成す
る。送信バッファ回路１４１からＲＡＭ７への転送はＤ
ＭＡコントローラ１２１とのハンドシェイクにより制御
する。すなわち，送信バッファ回路１４１でのデータ転
送準備が完了した時点で転送リクエスト信号ＤＲＥＱを
出力し，ＤＭＡコントローラ１２１から転送許可信号Ｄ
ＡＣＫが返されると，データがＣＰＵ１２のレジスタを
経由することなくＲＡＭ７に書き込まれる。書込みの際
の行アドレスは前記メカニズムによりカウントアップさ
れたものが用いられる。ＣＰＵ１２はＲＡＭ１２に設け
たプログラムマップテーブルからユーザの選択するプロ
グラム＃ｋに該当するＰＩＤデータをレジスタ１２３に
読み出し，出力ポートからＰＩＤフィルタ回路１５２に
供給する。このＰＩＤデータの供給はデータバス経由で
行うことも可能である。本実施例ではプログラムパケッ
ト分別回路１５においてプログラム＃ｋのパケットを分
別し，クロックの復元処理も行うので，ＲＡＭ７からデ
コーダへのデータ分配のアルゴリズムは図１５に示すと
おり，プログラム内のエレメントおよびＰＳＩパケット
の分配処理だけである。パケットのＰＩＤを取り込んだ
後のステップＳ５からＳ９に至る処理内容は図７に示さ
れる処理と同一なので説明を省略する。以上，第２の実
施例においてもパケット受信バッファをＣＰＵがシステ
ム制御のために用いるＲＡＭ内部に設けることにより部
品点数の増大あるいは部品価格上昇を招くことなくデコ
ーダへのデータ分配を実現する。

【００１６】さらに，副次的効果として，デコーダ固有
の遅延あるいはシステム固有の遅延による映像と音声の
同期ずれを補正する遅延バッファを上記ＲＡＭ内部に設
けることにより，ソフトウエアによる同期出力制御が可
能となる。パケット受信バッファの書込みアドレスをパ
ケットヘッダのタイミングを用いて更新することによ
り，データ誤りに関して破綻することがない書込みメカ
ニズムを得る。

【００１７】

【発明の効果】パケット受信バッファを，ＣＰＵがシス
テム制御のために用いるＲＡＭ内部に設けることにより
部品点数の増大あるいは部品価格上昇を招くことなくデ
コーダへのデータ分配を実現する。

【図面の簡単な説明】

【図１】本発明における第１の実施例を表すブロック
図。

【図２】従来例を表すブロック図。

【図３】トランスポートストリームパケットの構成の説
明図。

【図４】パケット受信バッファの配列を示す説明図。

【図５】インタフェース装置、ＣＰＵ、ＲＡＭ間の信号
受給を示す説明図。

【図６】パケット受信バッファの書き込み／読み出しタ
イミングを示す概念図。

【図７】パケット分配処理のアルゴリズムを示す流れ
図。

【図８】画像と音声の同期出力の説明図。

【図９】クロック復元処理のアルゴリズムを示す流れ
図。

【図１０】差分値の比較による周波数追従を表す説明
図。

【図１１】本発明における第２の実施例を表すブロック
図。

【図１２】プログラム該当パケット分別を表す説明図。

【図１３】パケット受信バッファの配列を示す説明図。

【図１４】インタフェース装置、ＣＰＵ、ＲＡＭ間の信
号受給を示す説明図。

【図１５】エレメント分配処理のアルゴリズムを示す流
れ図。

【符号の説明】

１…チューナ、２…復調装置、７…ＲＡＭ，８…ビデオ
デコーダ、９…ビデオデコードバッファ、１０…オーデ
ィオデコーダ、１２…ＣＰＵ

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平７−75081（ＪＰ，Ａ) 特開 平７−59051（ＪＰ，Ａ) 特開 平７−73333（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04N 7/24 - 7/68 H04L 11/20

Claims (6)

(57)【特許請求の範囲】
1. 【請求項１】 圧縮符号化された画像データと音声デー
   タを含むパケット、およびプログラム情報を含む制御パ
   ケットであって、該パケットのパケットＩＤを含んでな
   るパケットが多重化されたパケット群が入力され、画像
   信号および音声信号を出力する装置であって、 外部から任意のタイミングで到来する前記パケット群を
   受信する受信手段と、 プロセッサ手段と、 該圧縮符号化された画像データを復号する画像復号手段
   と、 該圧縮符号化された音声データを復号する音声復号手段
   と、 前記プロセッサ手段によって用いられるメモリ手段であ
   って、前記制御パケットに含まれるプログラム情報が蓄
   積され、かつ、システム制御プログラムが蓄積または実
   行されるメモリ手段と、 パケット群の入力に応じて該パケット群を蓄積するため
   の制御信号を該プロセッサ手段に伝達するインタフェー
   ス手段と、を有し、 前記プロセッサ手段は、前記入力されたパケット群を順
   次データバスを経由して前記メモリ手段に蓄積し、ま
   た、前記メモリ手段からパケットを順次読み出し、該パ
   ケットに含まれる該画像データおよび該音声データを前
   記パケットＩＤおよび前記プログラム情報に基づいてそ
   れぞれ前記画像復号手段および音声復号手段へ供給する
   ことを特徴とするデータ復号装置。
2. 【請求項２】 請求項１に記載のデータ復号装置であっ
   て、該入力されるパケット群から各パケットの入力タイ
   ミングを検出する手段を設け、パケット群を前記メモリ
   手段に蓄積する際のアドレス更新を該パケットの入力タ
   イミングに同期させて行うことを特徴とするデータ復号
   装置。
3. 【請求項３】 請求項１または請求項２に記載の装置で
   あって、圧縮符号化の時間基準である第１のクロック信
   号と略同一の周波数を有する第２のクロック信号を発生
   する手段、該第２のクロック信号をカウントするカウン
   タ、該入力されるパケット群から各パケットの入力タイ
   ミングに同期して該カウンタのカウント値をサンプルす
   る手段、該サンプルする手段によりサンプルされたカウ
   ント値を当該パケットが前記メモリ手段に蓄積されるア
   ドレスに対応して蓄積する手段を設けたことを特徴とす
   るデータ復号装置。
4. 【請求項４】 請求項３に記載の装置であって、当該パ
   ケットが該第１のクロック信号のタイムスタンプを有す
   る場合に該タイムスタンプと該蓄積されたカウント値の
   差分の変化分を用いて該第２のクロック信号を発生する
   手段の周波数を制御するようにしたことを特徴とするデ
   ータ復号装置。
5. 【請求項５】 前記パケット群から画像データと音声デ
   ータを含むパケット、および制御パケットであって、該
   パケットのパケットＩＤを含んでなるパケットを抽出す
   る抽出手段を備えてなり、 前記メモリ手段は前記抽出手段により抽出されたパケッ
   トを蓄積することを特徴とする請求項１ないし請求項４
   のいずれかに記載のデータ復号装置。
6. 【請求項６】請求項１ないし請求項５のいずれかに記載
   のデータ復号装置であって、該画像復号手段および／ま
   たは該音声復号手段固有の処理遅延によって生ずるとこ
   ろの、画像信号が出力される時刻と該画像信号に付随す
   る音声信号が出力される時刻とのずれを相殺するための
   メモリを、前記メモリ手段に設けたことを特徴とするデ
   ータ復号装置。