JP3298105B2 - クランプ回路 - Google Patents
クランプ回路Info
- Publication number
- JP3298105B2 JP3298105B2 JP29782390A JP29782390A JP3298105B2 JP 3298105 B2 JP3298105 B2 JP 3298105B2 JP 29782390 A JP29782390 A JP 29782390A JP 29782390 A JP29782390 A JP 29782390A JP 3298105 B2 JP3298105 B2 JP 3298105B2
- Authority
- JP
- Japan
- Prior art keywords
- clamp
- signal
- level
- blanking period
- vertical blanking
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Picture Signal Circuits (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、信号をクランプする信号処理装置に関す
る。
る。
［従来の技術］ 一般に、アナログ信号をディジタル信号処理する場
合、安定して正確なディジタル信号入力を得るために、
A/D変換の前段でアナログ信号入力をクランプする必要
がある。クランプ方式には種々の方式があるが、温度ド
リフトや電源電圧変動の影響を受けにくく、安定したデ
ィジタル信号入力を得られるクランプ方式として、ディ
ジタル・フィードバック・クランプが知られている。
合、安定して正確なディジタル信号入力を得るために、
A/D変換の前段でアナログ信号入力をクランプする必要
がある。クランプ方式には種々の方式があるが、温度ド
リフトや電源電圧変動の影響を受けにくく、安定したデ
ィジタル信号入力を得られるクランプ方式として、ディ
ジタル・フィードバック・クランプが知られている。
アナログ映像信号のディジタル信号処理回路における
ディジタル・フィードバック・クランプ回路の基本構成
を第２図に示す。10はアナログ映像信号の入力端子、12
はA/D変換器、14はA/D変換器12のサンプリング・クロッ
クと同じタイミングのクロックでA/D変換器12の出力デ
ータをラッチするラッチ回路、16はラッチ回路14の出力
データを一定の基準値、例えば01h（10進数）と比較す
る比較回路、18は、後述するクランプ・パルス26の期
間、通過状態になるクランプ・ゲート回路、20はクラン
プ・ゲート回路18の出力に含まれるディジタル・ノイズ
を除去するためのローパス・フィルタ（LPF）、22はバ
ッファ、24はクランプ・パルス26により閉成されるクラ
ンプ・スイッチである。
ディジタル・フィードバック・クランプ回路の基本構成
を第２図に示す。10はアナログ映像信号の入力端子、12
はA/D変換器、14はA/D変換器12のサンプリング・クロッ
クと同じタイミングのクロックでA/D変換器12の出力デ
ータをラッチするラッチ回路、16はラッチ回路14の出力
データを一定の基準値、例えば01h（10進数）と比較す
る比較回路、18は、後述するクランプ・パルス26の期
間、通過状態になるクランプ・ゲート回路、20はクラン
プ・ゲート回路18の出力に含まれるディジタル・ノイズ
を除去するためのローパス・フィルタ（LPF）、22はバ
ッファ、24はクランプ・パルス26により閉成されるクラ
ンプ・スイッチである。
28はラッチ回路14の出力データを記憶するメモリ、30
はメモリ28から読み出された画像データをアナログ信号
に変換するD/A変換器、32はメモリ28上で不図示のディ
ジタル演算処理回路によりディジタル処理された映像信
号の出力端子である。メモリ28上での処理は本発明とは
無関係であるので、説明を省略する。
はメモリ28から読み出された画像データをアナログ信号
に変換するD/A変換器、32はメモリ28上で不図示のディ
ジタル演算処理回路によりディジタル処理された映像信
号の出力端子である。メモリ28上での処理は本発明とは
無関係であるので、説明を省略する。
第３図は輝度信号に対するクランプ・パルス26のタイ
ミングを示す。クランプ・パルス26は、輝度信号のペデ
スタル・レベルのタイミング、即ち水平同期信号のバッ
クポーチの期間を捕えるタイミング及び幅でクランプ・
スイッチ24に印加される。また、第４図はLPF20の回路
構成を示す。LPF20は、周知のRC回路である。
ミングを示す。クランプ・パルス26は、輝度信号のペデ
スタル・レベルのタイミング、即ち水平同期信号のバッ
クポーチの期間を捕えるタイミング及び幅でクランプ・
スイッチ24に印加される。また、第４図はLPF20の回路
構成を示す。LPF20は、周知のRC回路である。
第２図の動作を簡単に説明する。入力端子10に入力し
たアナログ映像信号はA/D変換器12によりディジタル化
された後、ラッチ回路14を介して比較回路16に印加され
る。比較回路16はラッチ回路14の出力値を基準値01hと
比較し、ラッチ回路14の出力が00hとき比較回路16の出
力は“H"となってクランプ・レベルを上げ、ラッチ回路
14の出力が01hのとき、出力インピーダンスがハイにな
ってその時点のクランプ・レベルを保持し、ラッチ回路
14の出力が02h以上のとき比較回路16の出力は“L"にな
ってクランプ・レベルを下げる。クランプ・ゲート回路
18はクランプ・パルス26のタイミングで、比較回路16の
出力をLPF20に印加する。LPF20はディジタル・ノイズを
除去して安定した直流レベルの信号を出力する。LPF20
の出力はバッファ22を介してスイッチ24に供給され、ク
ランプ・パルス26によるスイッチ24の閉成時に、入力端
子10のアナログ映像信号をクランプする。このようにし
て、入力端子10に入力するアナログ映像信号のペデスタ
ル・レベルが所定の一定レベルに保たれ、安定したクラ
ンプが行なわれる。
たアナログ映像信号はA/D変換器12によりディジタル化
された後、ラッチ回路14を介して比較回路16に印加され
る。比較回路16はラッチ回路14の出力値を基準値01hと
比較し、ラッチ回路14の出力が00hとき比較回路16の出
力は“H"となってクランプ・レベルを上げ、ラッチ回路
14の出力が01hのとき、出力インピーダンスがハイにな
ってその時点のクランプ・レベルを保持し、ラッチ回路
14の出力が02h以上のとき比較回路16の出力は“L"にな
ってクランプ・レベルを下げる。クランプ・ゲート回路
18はクランプ・パルス26のタイミングで、比較回路16の
出力をLPF20に印加する。LPF20はディジタル・ノイズを
除去して安定した直流レベルの信号を出力する。LPF20
の出力はバッファ22を介してスイッチ24に供給され、ク
ランプ・パルス26によるスイッチ24の閉成時に、入力端
子10のアナログ映像信号をクランプする。このようにし
て、入力端子10に入力するアナログ映像信号のペデスタ
ル・レベルが所定の一定レベルに保たれ、安定したクラ
ンプが行なわれる。
［発明が解決しようとする課題］ しかし、上記従来例では、信号のS/N比を確保するた
めに、LPF20（第４図）のコンデンサ容量をある程度大
きくする必要があり、その結果、LPF20の時定数が大き
くなり、信号入力時や電源投入時に、クランプ信号の安
定するまでの期間が長くなり、レスポンスが悪いという
欠点がある。
めに、LPF20（第４図）のコンデンサ容量をある程度大
きくする必要があり、その結果、LPF20の時定数が大き
くなり、信号入力時や電源投入時に、クランプ信号の安
定するまでの期間が長くなり、レスポンスが悪いという
欠点がある。
本発明は、このような課題を解決する信号処理装置を
提示することを目的とする。
提示することを目的とする。
［課題を解決するための手段］ 本発明に係る信号処理装置は、クランプ・パルスの供
給に応じて入力信号を所定のクランプ・レベルに保持す
るクランプ手段と、垂直帰線消去期間でない水平帰線消
去期間において供給するクランプ・パルス幅より広い幅
のクランプ・パルスを第１の垂直帰線消去期間の終端近
傍において前記クランプ手段に供給することによって前
記第１の垂直帰線消去期間終端で入力信号を前記所定の
クランプ・レベルに保持するよう制御するクランプ・パ
ルス供給手段とを有することを特徴とする。
給に応じて入力信号を所定のクランプ・レベルに保持す
るクランプ手段と、垂直帰線消去期間でない水平帰線消
去期間において供給するクランプ・パルス幅より広い幅
のクランプ・パルスを第１の垂直帰線消去期間の終端近
傍において前記クランプ手段に供給することによって前
記第１の垂直帰線消去期間終端で入力信号を前記所定の
クランプ・レベルに保持するよう制御するクランプ・パ
ルス供給手段とを有することを特徴とする。
［作用］ 上記手段により、従来に比べ、より早くクランプ・レ
ベルが安定し、従って電源投入時や信号入力時にも、よ
り早く本来の映像信号処理をスタートできる。
ベルが安定し、従って電源投入時や信号入力時にも、よ
り早く本来の映像信号処理をスタートできる。
［実施例］ 以下、図面を参照して本発明の実施例を説明する。
本発明の第１実施例の基本構成は、概念的には第２図
と同じであるが、クランプ・パルスのタイミングが異な
る。第１図は本実施例におけるクランプ・パルスのタイ
ミング図を示す。第１図（ａ）はクランプしようとする
映像信号、同（ｂ）は従来例で用いられる通常のペデス
タル・クランプ・パルス、同（ｃ）は本実施例における
クランプ・パルスである。
と同じであるが、クランプ・パルスのタイミングが異な
る。第１図は本実施例におけるクランプ・パルスのタイ
ミング図を示す。第１図（ａ）はクランプしようとする
映像信号、同（ｂ）は従来例で用いられる通常のペデス
タル・クランプ・パルス、同（ｃ）は本実施例における
クランプ・パルスである。
第１図（ｂ）から分かるように、従来例では、クラン
プ・パルスは、水平同期信号のバックポーチを捉えるタ
イミングで、約0.044H（1Hは１水平走査期間）と極く短
いパルスになっており、また、垂直ブランキング期間で
は発生されない。このように、クランプ・パルスのパル
ス幅が短いことにより、安定したクランプを得るのにか
なり長い時間がかかるだけでなく、垂直ブランキング期
間にクランプ・パルスが存在しないことにより、それに
続く映像信号の映像部にかかる前にクランプが安定せ
ず、従って、１画面分の期間、メモリ28への取り込みを
待たなければならない。
プ・パルスは、水平同期信号のバックポーチを捉えるタ
イミングで、約0.044H（1Hは１水平走査期間）と極く短
いパルスになっており、また、垂直ブランキング期間で
は発生されない。このように、クランプ・パルスのパル
ス幅が短いことにより、安定したクランプを得るのにか
なり長い時間がかかるだけでなく、垂直ブランキング期
間にクランプ・パルスが存在しないことにより、それに
続く映像信号の映像部にかかる前にクランプが安定せ
ず、従って、１画面分の期間、メモリ28への取り込みを
待たなければならない。
これに対して本実施例では、垂直帰線消去期間では、
水平同期信号及び等化パルス以外はペデスタル・レベル
であることに着目し、第１図（ｃ）に示すように、垂直
ブランキング期間の等化パルスの間にもクランプ・パル
スを発生させ、しかもそのパルス幅を拡げた。このよう
にすることにより、クランプ・レベルの安定が早まり、
例えば１つのクランプ・パルスの期間内でも、従来例に
比べて早くクランプ・レベルが安定する。従って、電源
投入時や信号入力時にクランプ・レベルが安定するまで
のレスポンス時間Ｔが短くなる。
水平同期信号及び等化パルス以外はペデスタル・レベル
であることに着目し、第１図（ｃ）に示すように、垂直
ブランキング期間の等化パルスの間にもクランプ・パル
スを発生させ、しかもそのパルス幅を拡げた。このよう
にすることにより、クランプ・レベルの安定が早まり、
例えば１つのクランプ・パルスの期間内でも、従来例に
比べて早くクランプ・レベルが安定する。従って、電源
投入時や信号入力時にクランプ・レベルが安定するまで
のレスポンス時間Ｔが短くなる。
ディジタル回路の電源をVcc、最終的に安定するクラ
ンプ電圧をVc、垂直走査期間をTv、垂直走査期間中のク
ランプ時間をTcとすると、レスポンス時間Ｔは下記式で
与えられる。
ンプ電圧をVc、垂直走査期間をTv、垂直走査期間中のク
ランプ時間をTcとすると、レスポンス時間Ｔは下記式で
与えられる。
Ｔ＝−1n（１−Vc/Vcc）×Ｃ×Ｒ×Tv/Tc （１） ここで、Ｃ×ＲはLPF20の時定数である。
レスポンス時間Ｔを短くするためには、式（１）から
分かるように、クランプ幅を拡げると同時に、LPF20の
時定数を小さくするのが有効である。そこで、本発明は
また、第４図に示すLPFの代わりに第５図に示すLPFを使
用することを提案する。第５図に示すLPFでは、半分の
容量のコンデンサを電源側とアース側の両方に接続して
おり、これにより、フィルタ特性は第４図と同じである
が、時定数は半分になる。
分かるように、クランプ幅を拡げると同時に、LPF20の
時定数を小さくするのが有効である。そこで、本発明は
また、第４図に示すLPFの代わりに第５図に示すLPFを使
用することを提案する。第５図に示すLPFでは、半分の
容量のコンデンサを電源側とアース側の両方に接続して
おり、これにより、フィルタ特性は第４図と同じである
が、時定数は半分になる。
第５図に図示したLPFでは更に、フィルタ出力は電源
投入直後に電源電圧の1/2（電源電圧Vccが例えば５
［Ｖ］の場合、2.5［Ｖ］）になる。この直流レベルを
最終的に安定するクランプ・レベルに一致させ、A/D変
換器への入力前でクランプ・レベルにオフセット・レベ
ルを与えておくことにより、信号入力時及び電源投入時
のレスポンスを早めることができる。その回路例を第６
図に示す。
投入直後に電源電圧の1/2（電源電圧Vccが例えば５
［Ｖ］の場合、2.5［Ｖ］）になる。この直流レベルを
最終的に安定するクランプ・レベルに一致させ、A/D変
換器への入力前でクランプ・レベルにオフセット・レベ
ルを与えておくことにより、信号入力時及び電源投入時
のレスポンスを早めることができる。その回路例を第６
図に示す。
第６図において、40はクランプ・パルスの入力端子、
42はクランプ・レベル信号（例えばゲート回路18の出
力）の入力端子、44はアナログ映像信号の入力端子、46
は第５図と同じ回路構成のLPF、48はクランプ・スイッ
チ24に対応するクランプ・スイッチ、50はバッファ・ト
ランジスタ、52はA/D変換器に接続する出力端子であ
る。
42はクランプ・レベル信号（例えばゲート回路18の出
力）の入力端子、44はアナログ映像信号の入力端子、46
は第５図と同じ回路構成のLPF、48はクランプ・スイッ
チ24に対応するクランプ・スイッチ、50はバッファ・ト
ランジスタ、52はA/D変換器に接続する出力端子であ
る。
例えば、使用するA/D変換器の入力直流レベルの動作
範囲が0.6〜2.5［Ｖ］であるとし、ペデスタル・レベル
を当該A/D変換器の最低動作レベルに設定すると、第６
図のＣ点のペデスタル電位が0.6［Ｖ］であればよく、
従って、Ｂ点では約1.2［Ｖ］、Ａ点では約2.4［Ｖ］に
なる。電源投入後すぐにＡ点の電位は2.5［Ｖ］になる
から、出力端子52での信号レベルが安定する迄の時間は
かなり早くなる。
範囲が0.6〜2.5［Ｖ］であるとし、ペデスタル・レベル
を当該A/D変換器の最低動作レベルに設定すると、第６
図のＣ点のペデスタル電位が0.6［Ｖ］であればよく、
従って、Ｂ点では約1.2［Ｖ］、Ａ点では約2.4［Ｖ］に
なる。電源投入後すぐにＡ点の電位は2.5［Ｖ］になる
から、出力端子52での信号レベルが安定する迄の時間は
かなり早くなる。
このように、予めオフセットを与えた場合のレスポン
ス時間Ｔは、次式で与えられる。
ス時間Ｔは、次式で与えられる。
Ｔ＝−1n｛１−Vc/（Vcc−Vo）｝×C/2×Ｒ×Tv/Tc ・・・・Vo＜Vc （２） Ｔ＝−1n（Vc/Vo）×C/2×Ｒ×Tv/Tc ・・・・Vo＞Vc （３） 但し、Vcは最終的に安定するクランプ・レベル、Vcc
は電源電圧（例えば、５［Ｖ］）、Voはオフセット電圧
（この例では2.5［Ｖ］）、垂直走査期間をTv、垂直走
査期間中のクランプ時間をTcとした。
は電源電圧（例えば、５［Ｖ］）、Voはオフセット電圧
（この例では2.5［Ｖ］）、垂直走査期間をTv、垂直走
査期間中のクランプ時間をTcとした。
Vo＜Vcの場合、第２図の比較回路16の出力に相当する
信号は“H"になり、第６図の入力端子42からLPF46に
は、クランプ・パルス期間、５［Ｖ］のクランプ・レベ
ル信号が供給され、LPF46のコンデンサは充電される。
逆に、Vo＞Vcの場合、第２図の比較回路16の出力に相当
する信号は“L"になり、第６図の入力端子42からLPF46
には、クランプ・パルス期間、０［Ｖ］のクランプ・レ
ベル信号が供給され、LPF46のコンデンサは放電し、Vc
に安定する。そして、Vo＝Vcの場合、つまり、オフセッ
ト電圧と最終的に安定するクランプ電圧とが等しい場
合、レスポンス時間Ｔは０［秒］になり、等しくなくて
も、VoとVcの差が小さくなるにつれ対数的にレスポンス
時間Ｔが短くなる。
信号は“H"になり、第６図の入力端子42からLPF46に
は、クランプ・パルス期間、５［Ｖ］のクランプ・レベ
ル信号が供給され、LPF46のコンデンサは充電される。
逆に、Vo＞Vcの場合、第２図の比較回路16の出力に相当
する信号は“L"になり、第６図の入力端子42からLPF46
には、クランプ・パルス期間、０［Ｖ］のクランプ・レ
ベル信号が供給され、LPF46のコンデンサは放電し、Vc
に安定する。そして、Vo＝Vcの場合、つまり、オフセッ
ト電圧と最終的に安定するクランプ電圧とが等しい場
合、レスポンス時間Ｔは０［秒］になり、等しくなくて
も、VoとVcの差が小さくなるにつれ対数的にレスポンス
時間Ｔが短くなる。
第１図、第５図及び第６図により説明した構成を用い
ることにより、例えば垂直帰線消去期間の初め部分から
アナログ映像信号をディジタル化してメモリに書き込む
場合に、垂直帰線消去期間内でクランプ・レベルが安定
し、垂直帰線消去期間に続く映像部分をメモリに書き込
むことができ、それだけ、以後の映像処理を迅速に行な
えるようになる。
ることにより、例えば垂直帰線消去期間の初め部分から
アナログ映像信号をディジタル化してメモリに書き込む
場合に、垂直帰線消去期間内でクランプ・レベルが安定
し、垂直帰線消去期間に続く映像部分をメモリに書き込
むことができ、それだけ、以後の映像処理を迅速に行な
えるようになる。
次に、スチル・ビデオ・カメラにおける色差線順次信
号の処理回路に適用した場合を説明する。スチル・ビデ
オ・カメラでは、色差信号については、1H（水平走査期
間）毎に色差成分Ｒ−Ｙと同Ｂ−Ｙを交互に切り換えて
得られる色差線順次信号をFM変調して磁気ディスクに記
録する。色差線順次信号では、色差成分Ｒ−Ｙと同Ｂ−
Ｙとの間に100KHzに相当するオフセットが設けられる。
このような色差線順次信号をディジタル映像信号処理す
る場合、先ず、上記オフセットを除去した信号をディジ
タル化し、メモリに書き込むことになり、ディジタル化
に際して、上述したようなクランプを行なう。このクラ
ンプ回路にも本発明を適用できる。
号の処理回路に適用した場合を説明する。スチル・ビデ
オ・カメラでは、色差信号については、1H（水平走査期
間）毎に色差成分Ｒ−Ｙと同Ｂ−Ｙを交互に切り換えて
得られる色差線順次信号をFM変調して磁気ディスクに記
録する。色差線順次信号では、色差成分Ｒ−Ｙと同Ｂ−
Ｙとの間に100KHzに相当するオフセットが設けられる。
このような色差線順次信号をディジタル映像信号処理す
る場合、先ず、上記オフセットを除去した信号をディジ
タル化し、メモリに書き込むことになり、ディジタル化
に際して、上述したようなクランプを行なう。このクラ
ンプ回路にも本発明を適用できる。
即ち、オフセットを除去した色差線順次信号に対して
も、垂直帰線消去期間内において幅の広いクランプ・パ
ルスを印加するようにする。これにより、クランプ・レ
ベルの安定化が早まる。また、クランプ・レベル信号か
らノイズ（例えばディジタル・ノイズ等）を除去するLP
Fに第５図に示すLFPを採用すれば、フィルタ効果を変え
ずに時定数を半減でき、クランプ・レベルの安定化を更
に早くできる。
も、垂直帰線消去期間内において幅の広いクランプ・パ
ルスを印加するようにする。これにより、クランプ・レ
ベルの安定化が早まる。また、クランプ・レベル信号か
らノイズ（例えばディジタル・ノイズ等）を除去するLP
Fに第５図に示すLFPを採用すれば、フィルタ効果を変え
ずに時定数を半減でき、クランプ・レベルの安定化を更
に早くできる。
更には、第６図に示す回路構成を採用すると、色差線
順次信号ではクランプされるのが中心レベルであること
から、例えば動作直流範囲が0.6〜2.6［Ｖ］のA/D変換
器を使用するとして、その中心である1.6［Ｖ］にクラ
ンプするとすると、第６図のＣ点の電位が1.6［Ｖ］、
従ってＢ点の電位が約2.2［Ｖ］、Ａ点の電位が約2.8
［Ｖ］となる。LPF46においてＣ＝2.2μＦ、Ｒ＝470Ω
であるとすると、レスポンス時間Ｔ＝0.12msとなり、2H
で安定することになる。従って、垂直帰線消去期間の始
まりからディジタル化する場合には、２水平走査期間内
にクランプ・レベルが安定し、その後のディジタル映像
信号をメモリに書き込めるようになる。
順次信号ではクランプされるのが中心レベルであること
から、例えば動作直流範囲が0.6〜2.6［Ｖ］のA/D変換
器を使用するとして、その中心である1.6［Ｖ］にクラ
ンプするとすると、第６図のＣ点の電位が1.6［Ｖ］、
従ってＢ点の電位が約2.2［Ｖ］、Ａ点の電位が約2.8
［Ｖ］となる。LPF46においてＣ＝2.2μＦ、Ｒ＝470Ω
であるとすると、レスポンス時間Ｔ＝0.12msとなり、2H
で安定することになる。従って、垂直帰線消去期間の始
まりからディジタル化する場合には、２水平走査期間内
にクランプ・レベルが安定し、その後のディジタル映像
信号をメモリに書き込めるようになる。
［発明の効果］ 以上の説明から容易に理解できるように、本発明によ
れば、より早くクランプ・レベルが安定化し、従って電
源投入時や信号入力時にも、より早く本来の映像信号処
理をスタートできるようになる。
れば、より早くクランプ・レベルが安定化し、従って電
源投入時や信号入力時にも、より早く本来の映像信号処
理をスタートできるようになる。
第１図は本発明の一実施例におけるタイミング図、第２
図はディジタル・フィードバック式クランプ回路の基本
構成図、第３図は従来例におけるタイミング図、第４図
は従来例におけるLPF20の回路構成、第５図は本発明に
よるLPFの回路例、第６図は本発明の別の実施例におけ
る部分回路の回路図である。 10:アナログ映像信号入力端子、12:A/D変換器、14:ラッ
チ回路、16:比較回路、18:クランプ・ゲート回路、20:
ローパス・フィルタ、22:バッファ、24:クランプ・スイ
ッチ、26:クランプ・パルス、28:メモリ、30:D/A変換
器、32:出力端子、40,42,44:入力端子、46:LPF、48:ク
ランプ・スイッチ、50:バッファ・トランジスタ、52:出
力端子
図はディジタル・フィードバック式クランプ回路の基本
構成図、第３図は従来例におけるタイミング図、第４図
は従来例におけるLPF20の回路構成、第５図は本発明に
よるLPFの回路例、第６図は本発明の別の実施例におけ
る部分回路の回路図である。 10:アナログ映像信号入力端子、12:A/D変換器、14:ラッ
チ回路、16:比較回路、18:クランプ・ゲート回路、20:
ローパス・フィルタ、22:バッファ、24:クランプ・スイ
ッチ、26:クランプ・パルス、28:メモリ、30:D/A変換
器、32:出力端子、40,42,44:入力端子、46:LPF、48:ク
ランプ・スイッチ、50:バッファ・トランジスタ、52:出
力端子
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H04N 5/14 - 5/217
Claims (7)
- 【請求項１】クランプ・パルスの供給に応じて入力信号
を所定のクランプ・レベルに保持するクランプ手段と、 垂直帰線消去期間でない水平帰線消去期間において供給
するクランプ・パルス幅より広い幅のクランプ・パルス
を第１の垂直帰線消去期間の終端近傍において前記クラ
ンプ手段に供給することによって前記第１の垂直帰線消
去期間終端で入力信号を前記所定のクランプ・レベルに
保持するよう制御するクランプ・パルス供給手段 とを有することを特徴とする信号処理装置。 - 【請求項２】前記クランプ・パルス供給手段は、垂直ブ
ランキング期間においても前記クランプ手段にクランプ
・パルスを供給するとともに、前記垂直ブランキング期
間に供給するクランプ・パルス幅は垂直帰線消去期間で
ない期間に供給するクランプ・パルス幅より広いことを
特徴とする請求項１に記載の信号処理装置。 - 【請求項３】前記クランプ手段は、帰還型のクランプ回
路である請求項２に記載の信号処理装置。 - 【請求項４】前記クランプ手段は、信号線と電源間、及
び信号線とアース間のそれぞれにコンデンサを接続して
なるローパス・フィルタをクランプ・レベル信号用に具
備することを特徴とする請求項２に記載の信号処理装
置。 - 【請求項５】信号線と電源間に接続するコンデンサと、
信号線とアース間に接続したコンデンサと容量比及び両
コンデンサの直列回路に印加する電圧を、電源投入の際
のフィルタ・レベルに一致若しくは近似するレベルにな
る値に設定した請求項４に記載の信号処理装置。 - 【請求項６】前記クランプ手段は、信号をペデスタル・
レベルでクランプする請求項２に記載の信号処理装置。 - 【請求項７】前記クランプ手段は、ディジタル・フィー
ドバック式である請求項２に記載の信号処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29782390A JP3298105B2 (ja) | 1990-11-02 | 1990-11-02 | クランプ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29782390A JP3298105B2 (ja) | 1990-11-02 | 1990-11-02 | クランプ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04170271A JPH04170271A (ja) | 1992-06-17 |
| JP3298105B2 true JP3298105B2 (ja) | 2002-07-02 |
Family
ID=17851622
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29782390A Expired - Fee Related JP3298105B2 (ja) | 1990-11-02 | 1990-11-02 | クランプ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3298105B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7345714B2 (en) * | 2005-01-13 | 2008-03-18 | National Semiconductor Corporation | Video signal clamp |
| JP2011023994A (ja) * | 2009-07-16 | 2011-02-03 | Kowa Co | 信号伝送装置 |
-
1990
- 1990-11-02 JP JP29782390A patent/JP3298105B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04170271A (ja) | 1992-06-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5450129A (en) | Image processing apparatus for converting different television standard signals | |
| US5063440A (en) | Still/moving picture selection control circuit for video phone system | |
| JPH0535959B2 (ja) | ||
| JP3298105B2 (ja) | クランプ回路 | |
| US5502487A (en) | Character signal display for a camcorder using existent synchronization signals for character display | |
| US4965671A (en) | Picture pick-up device including a solid-state sensor and an electronic shutter operating with a minimum and maximum number of reset pulses | |
| JPS6154774A (ja) | テレビジヨン同期信号波形処理装置 | |
| JPH0715623A (ja) | ビデオ信号の黒レベルが予め決められた基準レベルに一致するように信号を調整するための装置 | |
| JPH07115575A (ja) | 小型テレビカメラ | |
| JPH04196688A (ja) | 映像信号処理回路 | |
| JP3142357B2 (ja) | 信号処理装置 | |
| JP2798693B2 (ja) | 固体撮像装置 | |
| JPH0540623Y2 (ja) | ||
| JP2979556B2 (ja) | 無信号検出装置 | |
| JPH059086U (ja) | 画像ミユート回路 | |
| KR200217528Y1 (ko) | 디지털 카메라에서의 신호변환장치_ | |
| JP2586394B2 (ja) | 固体撮像装置 | |
| JP2001203942A (ja) | 出力信号処理装置 | |
| JPS6083472A (ja) | 映像信号直流電位再生方法 | |
| JPH0515109B2 (ja) | ||
| JPH01164182A (ja) | 映像信号記憶装置 | |
| JPH0654244A (ja) | ビデオカメラの電子シャッタ | |
| JPH05236342A (ja) | アナログ信号のデジタル化におけるフィルタ回路 | |
| JPS61174875A (ja) | 直流再生回路 | |
| JPS6289174A (ja) | 画像記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090419 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090419 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100419 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |