JP3295124B2 - デバイス評価試験装置及びその方法 - Google Patents

デバイス評価試験装置及びその方法

Info

Publication number
JP3295124B2
JP3295124B2 JP09063292A JP9063292A JP3295124B2 JP 3295124 B2 JP3295124 B2 JP 3295124B2 JP 09063292 A JP09063292 A JP 09063292A JP 9063292 A JP9063292 A JP 9063292A JP 3295124 B2 JP3295124 B2 JP 3295124B2
Authority
JP
Japan
Prior art keywords
test
pass
section
point
fail
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP09063292A
Other languages
English (en)
Other versions
JPH05299488A (ja
Inventor
郁雄 八重樫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP09063292A priority Critical patent/JP3295124B2/ja
Publication of JPH05299488A publication Critical patent/JPH05299488A/ja
Application granted granted Critical
Publication of JP3295124B2 publication Critical patent/JP3295124B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、デバイス評価試験装置
及びその方法に係り、詳しくは、複数の物理量を変化さ
せて半導体集積回路等のデバイスを評価試験するデバイ
ス評価試験装置及びその方法に関する。近年、半導体デ
バイスに対する試験は、大別して、良否判定試験と評価
試験とに分類されている。
【0002】良否判定試験は、決められた試験条件の下
で決められた規格を満たしているかどうかを判定するも
のであり、一方、評価試験は、デバイスの性能を評価す
るものである。そして、これらの評価に基づいて、良否
判定試験条件や規格が設定され、デバイスが不良になっ
た場合にはどの程度性能が不足しているかが評価され
る。
【0003】このように、半導体デバイスメーカでは、
評価試験を日常的に行って製造部門へフィードバックす
ることにより高品質の維持に努めており、正確、かつ、
高速に評価試験を行う必要がある。
【0004】
【従来の技術】従来のこの種のデバイス評価試験装置と
しては、例えば、図8に示すようなものがある。このデ
バイス評価試験装置は、2つの物理量X,Yの組で表さ
れる試験条件(Xi(i=1〜n),Yj(j=1〜
m))の各々の下で期待値が得られるかどうかの良否判
定試験、つまり、例えば、物理量Xは論理“1”の入力
電圧、物理量Yは論理“0”の入力電圧であるとする
と、これらの電圧でデバイスに入力パターンを与えたと
きに出力パターンが期待したパターンと一致するかどう
かといった良否判定試験を行うことで、そのデバイスの
性能を表す良否境界線Bを求めていた。
【0005】すなわち、図8に示すように、X軸にn
個、Y軸にm個の評価試験を行うための測定ポイントが
設けられると、n×m回の良否判定が行われることによ
り、良と判断された測定ポイントと、否と判断された測
定ポイントとの間に良否境界があるものと判断され、良
否境界線Bが求められる。図9は、この方法による評価
試験手順を示し、以下、括弧内の数値は図中のステップ
識別番号を表す。
【0006】(90)物理量Yに初期値Y1を代入す
る。 (91)物理量Xに初期値X1を代入する。 (92)条件(X、Y)の下でデバイスに対し試験を行
い、良否を判定する。 (93)物理量Xの値を△Xだけ増加させる。 (94)X≦Xmであれば上記ステップ92へ戻り、X
>Xmであれば次のステップ95へ進む。
【0007】(95)物理量Yを△Yだけ増加させる。 (96)Y≦Ymであれば上記ステップ91へ戻り、Y
>Ymであれば処理を終了する。
【0008】
【発明が解決しようとする課題】しかしながら、このよ
うな従来のデバイス評価試験装置にあっては、n×m個
の測定ポインタを設け、この測定ポイントに対して良否
判定を行うことで、良と判断された測定ポイントと、否
と判断された測定ポイントとの間に良否境界があるもの
と判断し、良否境界線を求めるという構成となっていた
ため、以下に述べるような問題点があった。
【0009】すなわち、従来のデバイス評価試験では、
各測定ポイントの間隔が良否境界を求めるための精度
(分解能)を決定するものとなるため、詳細な実力を評
価したい場合、測定ポイントの間隔を小さくすると、測
定ポイント数が大幅に増加し、これに伴い良否判定回数
も増えるため、試験に要する時間が大幅に増大する。そ
こで、試験時間を短くするために測定ポイントの数を削
減すると、測定ポイントの間隔が大きくなるため、デバ
イスの正確な評価ができなくなる。
【0010】つまり、測定精度と測定時間とは相反する
ものであり、さらに、各測定ポイント間における良否境
界線の微妙な動きをみることもできなかった。 [目的]そこで本発明は、高速に、かつ、正確にデバイ
スを評価できるデバイス評価試験装置を提供することを
目的としている。
【0011】
【課題を解決するための手段】本発明によるデバイス評
価試験装置は上記目的達成のため、その原理図を図1に
示すように、複数の物理量X,Yの各々を座標軸とする
座標系上の基点C、該基点から延びる放射線の数m、及
び該基点を中心とする試験条件範囲Tを入力する手段
と、該基点から等角度間隔で延び、端点Aiが該試験条
件範囲の境界上に存在する放射線Liを該放射線数だけ
設定する手段とを有する放射線設定手段1と、与えられ
た条件の下でデバイスDに対し良否判定試験を行う良否
判定試験手段2と、各該放射線Liについて、該基点C
と端点Aiとの間を初期区間とし、区間端点で表される
条件を前記良否判定試験手段に与えて良否判定試験を実
行させ、区間端点の一方で試験結果が良になり他方で否
となるとき、該区間の中点で表される条件を前記良否判
定試験手段に与えて良否判定試験を実行させ、該中点の
試験結果と反対の試験結果となる前記区間端点の一方と
前記中点を端点とする区間を新たな区間とし、該区間端
点で表される条件を前記良否判定試験手段に与えて良否
判定試験を実行させ、上記処理を繰り返して該放射線L
i上の良否境界点Biを検出する良否境界点検出手段3
と、を備えるように構成している。
【0012】
【0013】また、本発明によるデバイス評価試験装置
は上記目的達成のため、複数の物理量X,Yの各々を座
標軸とする座標系上の基点Cから延びた複数の放射線L
iを設定する放射線設定手段1と、与えられた条件の下
でデバイスDに対し良否判定試験を行う良否判定試験手
段2と、前記基点Cで表される条件を前記良否判定試験
手段に与えて該良否判定試験を実行させ、その判定結果
が否であれば前記全放射線Li上で否とみなし、該判定
結果が良であれば各該放射線Liについて、該放射線L
i上の端点Aiで表される条件を該良否判定試験手段に
与えて該良否判定試験を実行させ、その判定結果が良で
あれば該放射線Li上の全点で良とみなし、該判定結果
が否であれば、該基点Cと該端点Aiとの間を初期区間
とし、該区間の中点で表される条件を前記良否判定試験
手段に与えて良否判定試験を実行させ、該中点の試験結
果と反対の試験結果となる前記区間端点の一方と前記中
点を端点とする区間を新たな区間とし、該区間端点で表
される条件を前記良否判定試験手段に与えて良否判定試
験を実行させ、上記処理を繰り返して該放射線Li上の
良否境界点Biを検出する良否境界点検出手段と、を備
えるように構成している。
【0014】さらに、前記複数の放射線Li上の各良否
境界点Biからラグランジェの補間法に基づいて該各良
否境界点間を補間する補間手段を備えることが望まし
い。
【0015】
【作用】本発明では、基点Cを標準的な点とすれば、通
常、各放射線Liについて基点Cと端点Aiとの間に1
つの良否境界点Biが存在するため、放射線Li上のn
点で良否判定試験が行われることにより、初期区間
〔C,Ai〕の1/2n-2 の精度で良否境界点Biが検
出され、全放射線についてn×m回の良否判定試験が行
われることにより、良否境界線Bが求められ、さらに、
補間手段により各良否境界点Bi間が補間される。
【0016】すなわち、良否判定試験回数が低減されつ
つ、正確に良否境界点が求められるので、高速に、か
つ、正確にデバイス評価がなされる。
【0017】
【実施例】以下、本発明を図面に基づいて説明する。図
2〜4は本発明に係るデバイス評価試験装置の一実施例
を示す図であり、図2は本実施例のデバイス評価試験装
置のハードウエア構成を示すブロック図、図3,4は本
実施例のデバイス評価試験手順を示すフローチャートで
ある。
【0018】まず、構成を説明する。本実施例のデバイ
ス評価試験装置は、大別して、デバイスD、試験装置1
0、コンピュータ11、キーボート12、評価ファイル
13、表示装置14から構成され、コンピュータ11内
には、放射線設定手段1、良否判定試験手段2、良否境
界点検出手段3が設けられている。
【0019】デバイスDは、例えば、半導体集積回路で
あり、試験装置10により、条件(X,Y)の下で試験
される。例えば、物理量Xは論理“1”の入力電圧、物
理量Yは論理“0”の入力電圧であるとすると、試験装
置10は、これらの電圧でデバイスDに入力パターンを
与え、デバイスDからの出力パターンを取得する。
【0020】一方、コンピュータ11は、キーボード1
2から入力されたデータに基づいて、後述するように、
試験条件(X,Y)を決定し、これを試験装置10に与
えて試験を実行させ、その試験結果を試験装置10から
受け取り、図5に示すような良否境界線Bを求め、これ
をキーボード11から入力された試験条件と共に評価フ
ァイル13に格納し、かつ、表示装置14に表示するも
のである。
【0021】次に、図5を参照しつつ、図3に基づいて
デバイス評価試験手順を説明する。なお、従来例の説明
と同様に、括弧内の数値は図中のステップ識別番号を表
す。 (30)キーボード12を操作して、図5に示すよう
に、X−Y座標系上の基点C、基点Cを中心とする試験
条件範囲T、及び、基点Cから伸びる放射線Liの本数
m(この場合、m=16)を入力する。
【0022】基点Cは、デバイスDに対する標準的な試
験条件(X,Y)であり、試験条件範囲Tは、例えば、
基点Cの座標を(XC ,YC )としたとき、0.9XC
〜1.1XC 、かつ、0.9YC 〜1.1YC なる範囲
である。 (31)入力された基点C、試験条件範囲T及び放射線
数mに基づいて、等角度間隔の放射線Li(i=1〜
m)の式を求め、放射線Liの端点Aiの座標を計算す
る。
【0023】(32)放射線識別変数iに初期値1を代
入する。 (33)放射線Li上の条件の下でデバイスDに対し良
否判定試験を行い、放射線Li上の良否境界点Biを検
出する。 (34)iをインクリメントする。 (35)i≦mであれば上記ステップ33へ戻り、i>
mであれば処理を終了する。
【0024】次に、上記ステップ33の詳細を図6を参
照しつつ、図4に基づいて説明する。なお、図6では、
j番目のRをRj、j=1〜7で表している。 (40)試験条件Rを放射線Li上の基点Cとする。 (41)条件Rを試験装置10に与えて試験を実行させ
る。
【0025】(42)試験結果を試験装置10から受け
取り、期待値と比較してその良否を判定する。 (43)判定結果が否の場合には、全放射線L1〜Lm
上の全点が否であると記憶し、処理を終了する。この場
合、例えばi=mとして図3のステップ35でi>mと
判定させる。
【0026】(44)判定結果が良の場合には、試験条
件Rを放射線Li上の端点Aiとする。 (45)試験条件Rを試験装置10に与えて試験を実行
させる。 (46)試験結果を試験装置10から受け取り、期待値
と比較してその良否を判定する。
【0027】(47)判定結果が良の場合には、放射線
Li上の全点が良であると記憶し、処理を終了する。 (48)判定結果が否の場合には、放射線Li上におい
て、良否境界点Biが存在する区間を[P,Q]とし、
この区間の中点をRとする。 そして、P、Q及びRにそれぞれ初期値として基点C、
端点Ai及び中点(P+Q)/2を代入する。
【0028】また、放射線Li上での良否判定試験がj
回目であることを表す変数iに3を代入する。 (49)条件Rを試験装置10に与えて試験を実行させ
る。 (50)試験結果を試験装置10から受け取り、期待値
と比較してその良否を判定する。
【0029】(51)判定結果が良の場合には、PにR
を代入して区間端点を更新する。 (52)判定結果が否の場合には、QにRを代入して区
間端点を更新する。 (53)Rに(R+Q)/2を代入して区間中点を更新
し、また、jをインクリメントする。 (54)j≦nであれば上記ステップ49へ戻り、j>
nであれば次のステップ55へ進む。
【0030】(55)良否境界点BiにRを代入してこ
れを記憶し、処理を終了する。 図5は、このようにして検出した放射線Li上の良否境
界点Bi、i=1〜16、及び、隣合う良否境界点Bi
間を直線で結んで得られる良否境界点Bを示している。
すなわち、例えば、試験装置10の測定精度が10m
V、放射線Liの長さが600mVの場合、n=8とす
ると、(8R−R7)=600/26 =9.4mVとな
り、充分な精度で良否境界点Biを検出することができ
る。
【0031】また、m=16とすると、良否境界線Bを
得るのに全部で8×16=128回良否判定試験を行え
ばよいこととなり、図8に示す従来法により本実施例と
同一精度で良否境界線Bを得ようとすると、必要な良否
判定試験回数は、(600×2/10)2 =14,40
0となり、本実施例によれば評価試験所要時間を従来の
1/112に短縮することができる。
【0032】一方、良否判定試験回数を従来と同じにす
ると、良否境界線Bの検出精度は従来の(600×2/
1281/2 )/10=10.6倍となる。このように、
本実施例では、従来よりも少ない良否判定試験回数で放
射線Li上の良否境界点Biを正確に検出することがで
きる。
【0033】図7は本発明に係るデバイス評価試験装置
の他の実施例を示す図であり、図7は本実施例の動作例
を説明するための図である。本実施例は、コンピュータ
11内に、前述の一実施例に追加して補間手段4を設け
たものである。補間手段4は、前述のデバイス評価試験
手順により求められた複数の放射線Liにおける各良否
境界点Biの値に基づいて各良否境界点Bi間の補間を
行うものであり、具体的には、ラグランジェの補間法に
基づいて補間が行われる。
【0034】すなわち、実数値x0 ,x1 ,・・・,x
n と、この実数値に対する関数値f(x0 ),f
(x1 ),・・・,f(xn )が与えられたとき、この
n+1個の点を通るn次多項式は、
【0035】
【数1】
【0036】となる。ここで、
【0037】
【数2】
【0038】で一意に与えられる。この場合のP(x)
をラグランジェの補間多項式、Lk (x)をラグランジ
ェの補間係数という。ここで、良否境界点として、図7
(a)に示すような点C1 〜C4 が得られた場合を例に
採り、実際の補間演算を説明する。
【0039】なお、点C1 〜C4 におけるX座標、及
び、Y座標の値は表1に示す。
【0040】
【表1】
【0041】すなわち、この場合の補間係数は、
【0042】
【数3】
【0043】
【数4】
【0044】
【数5】
【0045】
【数6】
【0046】
【数7】
【0047】ここで、C3 とC4 との中間点C3 'を求め
てみると、
【0048】
【数8】
【0049】P(22.5)=0.382686が得ら
れる。以上の処理を繰り返すことにより、点C1 '〜C4 '
・・・が求められ、図7(b)に示すように、点C1
4 の間が補間される。したがって、本実施例では、前
述の実施例では放射線Liの数を増やさなければ不可能
であった各測定ポイント間における良否境界線Bの微妙
な動きをもみることができ、より正確にデバイスの評価
が行える。
【0050】なお、上記実施例では、試験条件(X,
Y)が二次元である場合を説明したが、本発明は三次元
以上の試験条件に対しても同様に適用できる。この場
合、三次元の試験条件としては、例えば、(t,VCC,
IH)が挙げられる。なお、tは入力信号間のずれ時
間、VCCは電源電圧、VIHは論理“1”の入力電圧を示
す。また、放射線Liは直線に限らず、曲線であっても
構わない。
【0051】
【発明の効果】本発明では、少ない良否判定試験回数で
各放射線における良否境界点を求めることができるた
め、良否判定試験回数を低減でき、また、良否境界点は
測定ポイントの間隔に影響されない正確な値を得ること
ができる。さらに、補間手段によって各良否境界点間を
補間することにより、より正確な良否境界線を求めるこ
とができる。
【0052】したがって、良否判定試験回数を低減で
き、正確に良否境界線を求めることができるため、高速
に、かつ、正確にデバイス評価を行うことができ、試験
コストの低減、及び、デバイスの品質維持に寄与するこ
とができる。
【図面の簡単な説明】
【図1】本発明に係るデバイス評価試験装置の原理構成
を示す図である。
【図2】本実施例のデバイス評価試験装置のハードウエ
ア構成を示すブロック図である。
【図3】本実施例のデバイス評価試験手順を示すフロー
チャートである。
【図4】本実施例のデバイス評価試験手順を示すフロー
チャートである。
【図5】本実施例の評価試験方法を説明するための図で
ある。
【図6】バイナリサーチ法による良否境界点Biの検出
を説明するための図である。
【図7】他の実施例の動作例を説明するための図であ
る。
【図8】従来の評価試験方法説明図である。
【図9】従来の評価試験手順を示すフローチャートであ
る。
【符号の説明】
1 放射線設定手段 2 良否判定試験手段 3 良否境界点検出手段 4 補間手段 10 試験装置 11 コンピュータ 12 キーボート 13 評価ファイル 14 表示装置 D デバイス X,Y 物理量 C 基点 T 試験条件範囲 L1〜Lm 放射線 A1〜Am 端点 B1〜Bm 良否境界点 B 良否境界線

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項1】複数の物理量(X,Y)の各々を座標軸と
    する座標系上の基点(C)、該基点から延びる放射線の
    数(m)、及び該基点を中心とする試験条件範囲(T)
    を入力する手段と、該基点から等角度間隔で延び、端点
    (Ai)が該試験条件範囲の境界上に存在する放射線
    (Li)を該放射線数だけ設定する手段とを有する放射
    線設定手段(1)と、 与えられた条件の下でデバイス(D)に対し良否判定試
    験を行う良否判定試験手段(2)と、 各該放射線(Li)について、該基点(C)と端点(A
    i)との間を初期区間とし、区間端点で表される条件を
    前記良否判定試験手段に与えて良否判定試験を実行さ
    せ、区間端点の一方で試験結果が良になり他方で否とな
    るとき、該区間の中点で表される条件を前記良否判定試
    験手段に与えて良否判定試験を実行させ、該中点の試験
    結果と反対の試験結果となる前記区間端点の一方と前記
    中点を端点とする区間を新たな区間とし、該区間端点で
    表される条件を前記良否判定試験手段に与えて良否判定
    試験を実行させ、上記処理を繰り返して該放射線(L
    i)上の良否境界点(Bi)を検出する良否境界点検出
    手段(3)と、 を備えることを特徴とするデバイス評価試験装置。
  2. 【請求項2】複数の物理量(X,Y)の各々を座標軸と
    する座標系上の基点(C)から延びた複数の放射線(L
    i)を設定する放射線設定手段(1)と、 与えられた条件の下でデバイス(D)に対し良否判定試
    験を行う良否判定試験手段(2)と、 前記基点(C)で表される条件を前記良否判定試験手段
    に与えて該良否判定試験を実行させ、その判定結果が否
    であれば前記全放射線(Li)上で否とみなし、該判定
    結果が良であれば各該放射線(Li)について、該放射
    線(Li)上の端点(Ai)で表される条件を該良否判
    定試験手段に与えて該良否判定試験を実行させ、その判
    定結果が良であれば該放射線(Li)上の全点で良とみ
    なし、該判定結果が否であれば、該基点(C)と該端点
    (Ai)との間を初期区間とし、 該区間の中点で表され
    る条件を前記良否判定試験手段に与えて良否判定試験を
    実行させ、該中点の試験結果と反対の試験結果となる前
    記区間端点の一方と前記中点を端点とする区間を新たな
    区間とし、該区間端点で表される条件を前記良否判定試
    験手段に与えて良否判定試験を実行させ、上記処理を繰
    り返して該放射線(Li)上の良否境界点(Bi)を検
    出する良否境界点検出手段と、 を備えることを特徴とする デバイス評価試験装置。
  3. 【請求項3】前記複数の放射線(Li)上の各良否境界
    点(Bi)からラグランジェの補間法に基づいて該各良
    否境界点間を補間する補間手段を備えることを特徴とす
    る請求項1に記載のデバイス評価試験装置。
  4. 【請求項4】複数の物理量(X,Y)の各々を座標軸と
    する座標系上の基点(C)、該基点から延びる放射線の
    数(m)、及び該基点を中心とする試験条件範囲(T)
    を入力する工程と、 該基点から等角度間隔で延び、端点(Ai)が該試験条
    件範囲の境界上に存在する放射線(Li)を該放射線数
    だけ設定する工程と、 各該放射線(Li)について、該基点(C)と端点(A
    i)との間を初期区間とし、区間端点で表される条件で
    デバイス(D)に対し良否判定試験を行い、区間端点の
    一方で試験結果が良になり他方で否となるとき、該区間
    の中点で表される条件でデバイス(D)に対し良否判定
    試験を実行し、該中点の試験結果と反対の試験結果とな
    る前記区間端点の一方と前記中点を端点とする区間を新
    たな区間とし、該区間端点で表される条件でデバイス
    (D)に対し良否判定試験を実行し、この処理を繰り返
    して該放射線(Li)上の良否境界点(Bi)を検出す
    る工程と、 を備えたことを特徴とするデバイス評価試験方法。
  5. 【請求項5】複数の物理量(X,Y)の各々を座標軸と
    する座標系上の基点(C)から延びた複数の放射線(L
    i)を設定する工程と、 前記基点(C)で表される条件を前記良否判定試験手段
    に与えて該良否判定試 験を実行させ、その判定結果が否
    であれば前記全放射線(Li)上で否とみなす工程と、 該判定結果が良であれば各該放射線(Li)について、
    該放射線(Li)上の端点(Ai)で表される条件を該
    良否判定試験手段に与えて該良否判定試験を実行させ、
    その判定結果が良であれば該放射線(Li)上の全点で
    良とみなし、該判定結果が否であれば、該基点(C)と
    該端点(Ai)との間を初期区間とし、該区間の中点で
    表される条件を前記良否判定試験手段に与えて良否判定
    試験を実行させ、該中点の試験結果と反対の試験結果と
    なる前記区間端点の一方と前記中点を端点とする区間を
    新たな区間とし、該区間端点で表される条件を前記良否
    判定試験手段に与えて良否判定試験を実行させ、この処
    理を繰り返して該放射線(Li)上の良否境界点(B
    i)を検出する工程と、 を備えた ことを特徴とするデバイス評価試験方法。
JP09063292A 1992-02-21 1992-04-10 デバイス評価試験装置及びその方法 Expired - Fee Related JP3295124B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP09063292A JP3295124B2 (ja) 1992-02-21 1992-04-10 デバイス評価試験装置及びその方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP4-34828 1992-02-21
JP3482892 1992-02-21
JP09063292A JP3295124B2 (ja) 1992-02-21 1992-04-10 デバイス評価試験装置及びその方法

Publications (2)

Publication Number Publication Date
JPH05299488A JPH05299488A (ja) 1993-11-12
JP3295124B2 true JP3295124B2 (ja) 2002-06-24

Family

ID=26373688

Family Applications (1)

Application Number Title Priority Date Filing Date
JP09063292A Expired - Fee Related JP3295124B2 (ja) 1992-02-21 1992-04-10 デバイス評価試験装置及びその方法

Country Status (1)

Country Link
JP (1) JP3295124B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5238659B2 (ja) * 2001-10-17 2013-07-17 ケーエルエー−テンカー コーポレイション 半導体ic欠陥検出の装置および方法

Also Published As

Publication number Publication date
JPH05299488A (ja) 1993-11-12

Similar Documents

Publication Publication Date Title
CN1256733C (zh) 用于将逻辑集成电路的逻辑功能测试数据映射为物理表述的集成电路测试软件系统
CN107972070A (zh) 机器人性能的测试方法、测试系统及计算机可读存储介质
US5844909A (en) Test pattern selection method for testing of integrated circuit
WO2024000731A1 (zh) 晶圆缺陷评估方法、装置、存储器芯片和可读存储介质
US5257200A (en) Optimization system
CN114800486A (zh) 一种基于统计特征的工业机器人故障诊断方法及系统
JP3295124B2 (ja) デバイス評価試験装置及びその方法
JP2981434B2 (ja) パターン欠陥検出方法とその装置
US6105156A (en) LSI tester for use in LSI fault analysis
US5265028A (en) Optimization system
JPH07504978A (ja) 製品の検査方法
JPH09264921A (ja) Lsiの電源電流テスト方法
US7076747B2 (en) Analytical simulator and analytical simulation method and program
JPH1075218A (ja) データ群の特性境界識別方法及び装置
JP3696009B2 (ja) 半導体試験装置、半導体試験方法および記録媒体
JPH11176899A (ja) 欠陥警告方法及び欠陥警告システム
JP3071875B2 (ja) Icテスト装置
JP3139543B2 (ja) 多重故障を有するcmoslsiにおける故障ブロックの特定化方法
JP2812008B2 (ja) 検査系列生成装置
JPH01156680A (ja) 論理回路の故障診断方法
JPH1152023A (ja) Lsiの故障箇所推定方法及びlsiの故障箇所推定プログラムを記録した記録媒体
JP2778556B2 (ja) テストパタン選択システム
US20040158438A1 (en) Data sampling
Hashizume et al. Fault detection of TTL combinational circuits based on supply current
JPS63295981A (ja) 半導体装置の静電破壊試験装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20011030

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020326

LAPS Cancellation because of no payment of annual fees