JP3292207B2 - Amplifier with switching control circuit - Google Patents

Amplifier with switching control circuit

Info

Publication number
JP3292207B2
JP3292207B2 JP20269692A JP20269692A JP3292207B2 JP 3292207 B2 JP3292207 B2 JP 3292207B2 JP 20269692 A JP20269692 A JP 20269692A JP 20269692 A JP20269692 A JP 20269692A JP 3292207 B2 JP3292207 B2 JP 3292207B2
Authority
JP
Japan
Prior art keywords
output
voltage
current
state
diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP20269692A
Other languages
Japanese (ja)
Other versions
JPH0697751A (en
Inventor
宏典 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Priority to JP20269692A priority Critical patent/JP3292207B2/en
Publication of JPH0697751A publication Critical patent/JPH0697751A/en
Application granted granted Critical
Publication of JP3292207B2 publication Critical patent/JP3292207B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)
  • Control Of Amplification And Gain Control (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】この発明は設定した定電圧や設定
した定電流を切替えて出力することができ、設定入力信
号に応じて複数の演算増幅器の1つを選択して、その選
択した演算増幅器の出力により出力用増幅器を制御する
ようにした切替え制御回路付き増幅器に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention is capable of switching between a set constant voltage and a set constant current and outputting the same, selecting one of a plurality of operational amplifiers in accordance with a set input signal, and selecting the selected operational amplifier. The present invention relates to an amplifier with a switching control circuit in which an output amplifier is controlled by an output of the amplifier.

【0002】[0002]

【従来の技術】この種の増幅器において複数の演算増幅
器に対する入力の設定状態を変更して、電圧出力状態、
正電流出力状態、負電流出力状態に切替えるが、その切
替えのために各演算増幅器に飽和防止回路を接続し、設
定入力信号、負荷状態に応じて複数の演算増幅器の1つ
がダイオードスイッチ回路で選択され、そのダイオード
スイッチ回路の出力電圧を電流に変換して出力用増幅器
へ供給することにより上記選択した演算増幅器の出力で
出力用増幅器を制御するようにすることが実願昭61−
155515号で提案されている。
2. Description of the Related Art In this type of amplifier, the setting state of inputs to a plurality of operational amplifiers is changed to change the voltage output state,
Switching between the positive current output state and the negative current output state. For switching, a saturation prevention circuit is connected to each operational amplifier, and one of a plurality of operational amplifiers is selected by a diode switch circuit according to the set input signal and the load state. The output voltage of the diode switch circuit is converted into a current and supplied to the output amplifier to control the output amplifier with the output of the selected operational amplifier.
No. 155515.

【0003】この提案されているものと同様のものを図
8に示す。入力端子11,12,13がそれぞれ抵抗器
14,15,16を通じて演算増幅器17,18,19
の反転入力側に接続される。演算増幅器17の出力側は
ダイオードスイッチ回路21のダイオード22のカソー
ドとダイオード23のアノードとの接続点に接続され、
演算増幅器18,19の各出力側はそれぞれ、ダイオー
ドスイッチ回路21のダイオード24のカソード、ダイ
オード25のアノードにそれぞれ接続される。ダイオー
ド22,24の各アノードが接続され、その接続点26
がレベルシフト用ツェナーダイオード27−抵抗器28
を通じて正の電源端子29に接続され、ダイオード2
3,25の各カソードが互いに接続され、その接続点3
1はレベルシフト用ツェナーダイオード32−抵抗器3
3を通じて負の電源端子34に接続される。ツェナーダ
イオード27と抵抗器28との接続点はpnpトランジ
スタ35のベースに接続され、トランジスタ35のエミ
ッタは抵抗器36を通じて電源端子29に接続される。
抵抗器28,36、トランジスタ35は電圧電流変換回
路37を構成している。ツェナーダイオード32と抵抗
器33との接続点はnpnトランジスタ38のベースに
接続され、トランジスタ38のエミッタは抵抗器39を
通じて電源端子34に接続される。抵抗器33,39、
トランジスタ38は電圧電流変換回路41を構成してい
る。
[0003] FIG. 8 shows a similar one to the proposed one. Input terminals 11, 12, 13 are connected to operational amplifiers 17, 18, 19 through resistors 14, 15, 16, respectively.
Is connected to the inverting input side. The output side of the operational amplifier 17 is connected to the connection point between the cathode of the diode 22 and the anode of the diode 23 of the diode switch circuit 21,
The output sides of the operational amplifiers 18 and 19 are connected to the cathode of the diode 24 and the anode of the diode 25 of the diode switch circuit 21, respectively. The anodes of the diodes 22 and 24 are connected, and the connection point 26
Are the Zener diode 27 for level shift and the resistor 28
Connected to the positive power supply terminal 29 through the diode 2
3, 25 are connected to each other, and the connection point 3
1 is a level shift Zener diode 32-resistor 3
3 is connected to the negative power supply terminal 34. The connection point between the Zener diode 27 and the resistor 28 is connected to the base of the pnp transistor 35, and the emitter of the transistor 35 is connected to the power supply terminal 29 through the resistor 36.
The resistors 28 and 36 and the transistor 35 constitute a voltage-current conversion circuit 37. The connection point between the Zener diode 32 and the resistor 33 is connected to the base of the npn transistor 38, and the emitter of the transistor 38 is connected to the power supply terminal 34 through the resistor 39. Resistors 33, 39,
The transistor 38 forms a voltage-current conversion circuit 41.

【0004】トランジスタ35,38の両コレクタは互
いに接続され、その接続点42は出力用増幅器43の反
転入力端に接続される。増幅器17,18,19,43
の各非反転入力端はそれぞれ接地されている。出力用増
幅器43の出力側は電流検出用抵抗器44を通じて出力
端子45に接続され、出力端子45は負荷46を通じて
接地される。出力端子45はバッファ回路47を通じ、
更に抵抗器48を通じて演算増幅器17の反転入力端に
帰還接続される。電流検出用抵抗器44の両端間電圧を
検出する差動増幅器49の出力側が抵抗器51,52を
それぞれ通じて演算増幅器18,19の反転入力端にそ
れぞれ帰還接続される。
The collectors of the transistors 35 and 38 are connected to each other, and the connection point 42 is connected to the inverting input terminal of an output amplifier 43. Amplifiers 17, 18, 19, 43
Are connected to the ground. The output side of the output amplifier 43 is connected to an output terminal 45 through a current detection resistor 44, and the output terminal 45 is grounded through a load 46. The output terminal 45 passes through a buffer circuit 47,
Further, it is connected back to the inverting input terminal of the operational amplifier 17 through the resistor 48. The output side of the differential amplifier 49 for detecting the voltage between both ends of the current detecting resistor 44 is connected in feedback to the inverting input terminals of the operational amplifiers 18 and 19 through the resistors 51 and 52, respectively.

【0005】演算増幅器17,18,19の各出力側と
各反転入力側との間にそれぞれ飽和防止回路53,5
4,55が接続されている。飽和防止回路53は、ダイ
オードの逆並列回路が2段直列に接続されてなり、飽和
防止回路54,55はそれぞれダイオードの逆並列回路
が3段直列に接続されて構成されている。出力電圧VL
を制御する場合は、入力端子12に十分大きな負電圧V
B を与えて、飽和防止回路54のダイオードD8
9 ,D10をオン状態として、ダイオード24のカソー
ドの電位が、+3VF (VF は1個のダイオードの順方
向降下電圧)にクランプされ、ダイオード24が逆バイ
アスされて遮断状態となり、演算増幅器18は制御系か
ら離される。また入力端子13に十分大きな正電圧VC
をえて、飽和防止回路55のダイオードD14,D15,D
16をオン状態として、ダイオード25のアノードの電位
が−3VF にクランプされ、ダイオード25が逆バイア
スされて遮断状態となり、演算増幅器19は制御系から
離される。出力電圧VL を正電圧に制御する場合は入力
端子11に負の電圧VA を与える。この場合飽和防止回
路53はダイオードD1 〜D3 がオンしない程度に電圧
A を設定する。演算増幅器17の出力電圧Va が正と
なり、これに応じてトランジスタ38のコレクタ電流i
b が増加し、出力用増幅器43の入力電流ic が負電流
となり、出力電流IL が正電流となって出力端子45の
出力電圧VL が正となり、その電圧がバッファ回路47
を通じて演算増幅器17に入力され、抵抗器14,48
が流れる両電流の大きさが等しく、極性が逆になるよう
にされる。つまり抵抗器14,48の抵抗値が同一の場
合は出力電圧VL は入力端子11の電圧VA と絶対値が
等しい正電圧となる。
A saturation prevention circuit 53,5 is connected between each output side of the operational amplifiers 17,18,19 and each inverting input side.
4, 55 are connected. The saturation prevention circuit 53 is configured by connecting anti-parallel circuits of diodes in two stages in series, and the saturation prevention circuits 54 and 55 are configured by connecting anti-parallel circuits of diodes in three stages in series. Output voltage V L
Is controlled, a sufficiently large negative voltage V
B , the diodes D 8 ,
The D 9, D 10 is turned on to, the potential of the cathode of the diode 24, + 3V F (V F is the forward voltage drop of one diode) is clamped to become a cutoff state diode 24 is reverse biased, operation Amplifier 18 is separated from the control system. A sufficiently large positive voltage V C is applied to the input terminal 13.
First, the diodes D 14 , D 15 , D
16 as ON state, the anode potential of the diode 25 is clamped to -3 V F, becomes the interruption state diode 25 is reverse biased, the operational amplifier 19 is separated from the control system. To control the output voltage VL to a positive voltage, a negative voltage VA is applied to the input terminal 11. In this case, the saturation prevention circuit 53 sets the voltage VA so that the diodes D 1 to D 3 are not turned on. It becomes an output voltage V a positive operational amplifier 17, the collector current i of the transistor 38 in accordance with this
b increases, the input current ic of the output amplifier 43 becomes a negative current, the output current IL becomes a positive current, and the output voltage VL of the output terminal 45 becomes positive.
Is input to the operational amplifier 17 through resistors 14 and 48
Are equal in magnitude and opposite in polarity. That is, when the resistance values of the resistors 14 and 48 are the same, the output voltage VL is a positive voltage having an absolute value equal to the voltage VA of the input terminal 11.

【0006】同様に出力電圧VL を負電圧に設定制御し
たい場合は入力端子11に正の電圧VA を印加すれば、
トランジスタ35のコレクタ電流が増加し、出力用増幅
器43の入力電流ic が正電流となり、その出力電流I
L は負電流となり、負の出力電圧VL が得られ、かつこ
の出力電圧VL は入力電圧VA と対応したものとなる。
Similarly, when it is desired to set and control the output voltage VL to a negative voltage, a positive voltage VA is applied to the input terminal 11;
The collector current of the transistor 35 increases, and the input current ic of the output amplifier 43 becomes a positive current.
L becomes a negative current, a negative output voltage VL is obtained, and this output voltage VL corresponds to the input voltage VA .

【0007】何れの場合も定常状態ではトランジスタ3
5のコレクタ電流ia とトランジスタ38のコレクタ電
流ib とが等しくなる。負荷46に対する正の出力電流
を制御する場合は、入力端子11に十分大きな負の電圧
A を入力して、飽和防止回路53のダイオードD3
4 をオン状態として、ダイオード22のカソードを+
2VF にクランプして、そのダイオード22に逆バイア
スを与えて遮断状態として演算増幅器17を制御系から
離し、また前述の出力電圧の制御の場合と同様にしてダ
イオード25のアノードを−3V F にクランプして演算
増幅器19を制御系から離す。この時、トランジスタ3
8のベース、エミッタ間には+VF に対応する電圧が印
加し、これと対応する定電流ib がトランジスタ38の
コレクタ電流として流れる。この状態で入力端子12
に、飽和防止回路54のダイオードD5 〜D10がオンし
ない程度の負電圧VBを与える。従って接続点26の電
位が上昇して、トランジスタ35のコレクタ電流ia
減少し、出力用増幅器43の入力電流ic が負電流とな
り、出力電流I L は正電流となる。その正出力電流IL
にもとづく電流検出抵抗器44の降下電圧VM が演算増
幅器18に帰還され、抵抗器15,51にそれぞれ流れ
る電流が、大きさ等しく方向が逆となるように作用し、
電圧VB に応じた正出力電流ILが得られる。
In any case, in the steady state, the transistor 3
Collector current i of 5aAnd the collector of transistor 38
Flow ibIs equal to Positive output current for load 46
Is controlled, a sufficiently large negative voltage is applied to the input terminal 11.
VAIs input to the diode D of the saturation prevention circuit 53.Three,
DFourAnd the cathode of the diode 22 is set to +
2VFTo the diode 22 and the reverse via to the diode 22.
The operational amplifier 17 from the control system
Release and control in the same manner as in the output voltage control described above.
The anode of Iode 25 is -3V FTo calculate
The amplifier 19 is separated from the control system. At this time, transistor 3
+ V between base and emitter of 8FThe voltage corresponding to
And the corresponding constant current ibIs the transistor 38
It flows as a collector current. In this state, the input terminal 12
The diode D of the saturation prevention circuit 54Five~ DTenTurns on
Negative voltage VBgive. Therefore, the power
The collector current i of the transistor 35aBut
And the input current i of the output amplifier 43cIs a negative current
Output current I LBecomes a positive current. The positive output current IL
Voltage V of the current detection resistor 44 based on theMIs increased
It is returned to the width unit 18 and flows to the resistors 15 and 51, respectively.
Currents act so that the directions are equal and opposite in direction,
Voltage VBOutput current I according toLIs obtained.

【0008】出力電流IL を負電流に設定制御するに
は、前述したようにして、ダイオード24のカソードに
+VF を与えて、演算増幅器18を制御系から離し、ま
た入力端子11に正電圧VA を与えて飽和防止回路53
のダイオードD1 ,D2 をオンとしてダイオード23の
アノードに−2VF を印加して、これを遮断状態として
制御系から演算増幅器17を離す。この時、トランジス
タ35のベースエミッタ間には−VF と対応する電圧が
印加され、これと対応した定電流ia がトランジスタ3
5のコレクタ電流として流れる。この状態で入力端子1
3に飽和防止回路55のダイオードD11〜D16がオンし
ない程度の正の電圧VC を印加する。これに応じて接続
点31の電位が下り、トランジスタ38のコレクタ電流
b が減少し、出力用増幅器43の入力電流ic が正と
なり、その出力電流IL が負となる。この電流による抵
抗器44の降下電圧VM が演算増幅器19に帰還され、
抵抗器16,52にそれぞれ流れる電流の大きさが等し
く、逆極性となるように動作し、電圧VC に応じた負の
出力電流IL が得られる。
In order to set and control the output current IL to a negative current, as described above, + V F is applied to the cathode of the diode 24 to separate the operational amplifier 18 from the control system, and to apply a positive voltage to the input terminal 11. Applying VA and preventing saturation 53
The diodes D 1 and D 2 are turned on to apply −2 V F to the anode of the diode 23 to shut off the operational amplifier 17 from the control system. At this time, a voltage corresponding to -V F is applied between the base and the emitter of the transistor 35, a constant current i a is the transistor 3 corresponding thereto
5 flows as a collector current. In this state, input terminal 1
3 is applied with a positive voltage V C such that the diodes D 11 to D 16 of the saturation prevention circuit 55 do not turn on. The potential of the connection point 31 is down in response to this, decreases the collector current i b of the transistor 38 becomes the input current i c is positive of the output amplifier 43 becomes the output current I L becomes negative. Drop voltage V M of the resistor 44 due to this current is fed back to the operational amplifier 19,
Resistors 16, 52 to equal the magnitude of the current flowing through each operate such that the opposite polarity, the negative output current I L corresponding to the voltage V C is obtained.

【0009】[0009]

【発明が解決しようとする課題】例えば、正の出力電流
L に設定制御状態において、図9Aに示すように設定
電流制御用入力電圧VB をわずか負の値として図9Bに
示すように、小さな正の出力電流IL を流し、図9Cに
示すように小さい正の出力電圧VL が発生している状態
を想定する。この時、制御系が平衡している状態では、
a =ib であり、接続点31の電圧は+VF であり、
よって接続点26の電圧は−VF であり、演算増幅器1
8の出力電圧Vb は図9Dの実線に示すように−2VF
となっている。前述したように演算増幅器17の出力電
圧Va は+2VF にクランプされ、また演算増幅器19
の出力電圧Vc は−3VF にクランプされている。ダイ
オード24は図9Eに示すようにON状態、ダイオード
22は図9Fに示すようにOFF状態、ダイオード23
は図9Gに示すようにON状態、ダイオード25は図9
Hに示すようにOFF状態にある。
[SUMMARY OF THE INVENTION For example, in the setting control state to the positive output current I L, as shown in FIG. 9B to set current control input voltage V B as shown in FIG. 9A as a slightly negative value, It is assumed that a small positive output current I L flows and a small positive output voltage V L is generated as shown in FIG. 9C. At this time, when the control system is in equilibrium,
i a = i b , the voltage at the node 31 is + V F ,
Thus the voltage at node 26 is -V F, operational amplifier 1
8 the output voltage V b is -2V, as shown in solid line in FIG. 9D F of
It has become. Output voltage V a of the operational amplifier 17 as described above is clamped to + 2V F, also the operational amplifier 19
The output voltage V c of which is clamped to -3 V F. The diode 24 is turned on as shown in FIG. 9E, the diode 22 is turned off as shown in FIG.
9G is in the ON state as shown in FIG.
As shown in H, it is in the OFF state.

【0010】この状態から図9Aに示すように時点t1
に入力電圧VB を負方向にステップ的に大きくして正出
力電流IL を大に設定すると、その瞬間、抵抗器15と
16とを流れる電流が不平衡になり、演算増幅器18は
動作可能な範囲で動作するため、飽和防止回路54のダ
イオードD8 〜D10で制限されるまで演算増幅器18の
出力電圧Vb は図9Dの実線に示すように急上昇し、+
3VF となる。よってダイオード24が逆バイアスさ
れ、図9Eに示すようにOFFとなり、図9Fに示すよ
うにダイオード22がONとなる。このため、コレクタ
電流ia が瞬時的に減少し、図9Bに示すように負荷電
流IL が瞬時的に増加する。この電流ILが差動増幅器
49を介して演算増幅器18に帰還されて、抵抗器1
5,51を流れる両電流が平衡するには時間が少しかゝ
るため、負荷電流IL がスパイク状態に流れ、それによ
りスパイク状の出力電圧VL が生じた後、定常状態にな
る。このようにスパイク状の異常電圧を負荷46に印加
する欠点があった。
[0010] time t 1 as shown from the state in FIG. 9A
When setting the input voltage V B by increasing stepwise in the negative direction a positive output current I L on a large, the moment, the current flowing through the resistor 15 and 16 become unbalanced, the operational amplifier 18 is operational to operate at a range, the output voltage V b of the operational amplifier 18 to be limited by the diode D 8 to D 10 of the saturation prevention circuit 54 is soaring, as shown in solid line in FIG. 9D, +
It becomes 3V F. Therefore, the diode 24 is reverse-biased, and is turned off as shown in FIG. 9E, and the diode 22 is turned on as shown in FIG. 9F. Therefore, the collector current i a is instantaneously reduced, the load current I L as shown in FIG. 9B is increased instantaneously. This current IL is fed back to the operational amplifier 18 via the differential amplifier 49,
Since it takes a little time for the two currents flowing through 5, 51 to equilibrate, the load current I L flows in a spike state, thereby generating a spike-like output voltage V L and then to a steady state. As described above, there is a disadvantage in that a spike-like abnormal voltage is applied to the load 46.

【0011】なお図9において入力端子12の電圧VB
を図9Aの時点t2 に示すように負方向に大きな値にす
ると、これに伴って出力電流IL が大きくなると共に出
力電圧VL も大となり、抵抗器14を流れる電流に対
し、抵抗器48に流れる電流が絶対値で大きくなり、飽
和防止回路53のダイオードD3 ,D4 がオフとなり、
演算増幅器17の出力電圧Va が2VF により小とな
り、ia が増加し、IL が減少し、抵抗器14,18を
流れる両電流が平衡するように、負帰還制御が行われ、
入力端子11の電圧VA で決る出力電圧VL になる。つ
まり正の電圧発生(電圧制御)状態になる。
In FIG. 9, the voltage V B of the input terminal 12 is shown.
Is increased in the negative direction as shown at time t 2 in FIG. 9A, the output current I L and the output voltage V L also increase, and the current flowing through the resistor 14 48, the current flowing through 48 becomes large in absolute value, and the diodes D 3 and D 4 of the saturation prevention circuit 53 are turned off.
Small next by the output voltage V a is 2V F of the operational amplifier 17, i a is increased, I L decreases, so that both the current flowing through the resistor 14 and 18 are balanced, negative feedback control is performed,
The output voltage V L is determined by the voltage V A of the input terminal 11. That is, a positive voltage is generated (voltage control).

【0012】また正の電流制御状態において、正の出力
電流IL をゼロ近辺に設定した時、演算増幅器18のオ
フセット電圧により、出力電流IL が負となることがあ
る。この場合負荷46の抵抗が非常に大きく、電流検出
用抵抗器44で電流が検出されず、電圧VM による帰還
が掛らない場合、出力電流IL は負方向に転じる。演算
増幅器17は正の電圧制御状態になっているため、この
時の負の出力電圧VLを制御できず、結果的に、出力用
増幅器43が発生できる最大負電圧を負荷46に供給し
てしまい、負荷46を損傷するおそれがある。負の電流
制御状態においても、同様な理由により負荷46に最大
正電圧を供給する可能性がある。
[0012] In a positive current control state, when a positive output current I L is set to near zero, the offset voltage of the operational amplifier 18, there is the output current I L is negative. Resistance is very large in this case the load 46 is not detected current by the current detecting resistor 44, if no fragments feedback by the voltage V M, the output current I L turn in the negative direction. Since the operational amplifier 17 is in the positive voltage control state, the negative output voltage VL at this time cannot be controlled, and as a result, the maximum negative voltage that can be generated by the output amplifier 43 is supplied to the load 46. As a result, the load 46 may be damaged. Even in the negative current control state, the maximum positive voltage may be supplied to the load 46 for the same reason.

【0013】[0013]

【課題を解決するための手段】この発明によれば、正の
出力電圧状態、負の出力電圧状態、正の出力電流状態、
負の出力電流状態をそれぞれ各別の演算増幅器で制御す
るようにされる。従って制御用の演算増幅器は4つ設け
られる。これらすべての演算増幅器にはそれぞれ動作範
囲を決める三種類のクランプ状態の一つに切替えられる
飽和防止回路が接続されている。4つの出力状態の何れ
においても、4つの演算増幅器の出力側のうちの3つが
出力用として1つ、リミッタ用として2つモード切替え
回路で切替え選択されてその3つの出力がダイオードス
イッチ回路へ供給される。つまり電圧出力状態では、対
応する電圧制御用の演算増幅器が出力用として、二つの
電流制御用の演算増幅器がリミッタ用としてモード切替
え回路で選択され、電流出力状態では対応する電流制御
用の演算増幅器が出力用として、二つの電圧制御用演算
増幅器がリミッタ用として選択される。
According to the present invention, a positive output voltage state, a negative output voltage state, a positive output current state,
Each of the negative output current states is controlled by a separate operational amplifier. Therefore, four operational amplifiers for control are provided. All of these operational amplifiers are connected to a saturation prevention circuit that can be switched to one of three types of clamp states that determine an operation range. In any of the four output states, three of the four operational amplifier outputs are switched and selected by the mode switching circuit, one for output and the other for limiter, and the three outputs are supplied to the diode switch circuit. Is done. That is, in the voltage output state, the corresponding voltage control operational amplifier is selected for output and the two current control operational amplifiers are selected for the limiter by the mode switching circuit. In the current output state, the corresponding current control operational amplifier is selected. Are selected for output, and two voltage control operational amplifiers are selected for the limiter.

【0014】[0014]

【実施例】図1にこの発明の実施例を示し、図4と対応
する部分に同一符号を付けてある。この発明においては
正電圧用と負電圧用とにそれぞれ入力端子11p,11
nが設けられ、入力端子11p,11nはそれぞれ演算
増幅器17p,17nの各反転入力端に接続される。演
算増幅器17p,17nの各非反転入力端はそれぞれ接
地され、各入出力端間に飽和防止回路53p,53nが
接続される。バッファ回路47の出力側が抵抗器48
p,48nをそれぞれ通じて演算増幅器53p,53n
の各反転入力端に接続される。
FIG. 1 shows an embodiment of the present invention, in which parts corresponding to those in FIG. 4 are denoted by the same reference numerals. In the present invention, the input terminals 11p and 11p for the positive voltage and the negative
n are provided, and input terminals 11p and 11n are connected to respective inverting input terminals of operational amplifiers 17p and 17n, respectively. The non-inverting input terminals of the operational amplifiers 17p and 17n are respectively grounded, and the saturation prevention circuits 53p and 53n are connected between the input and output terminals. The output side of the buffer circuit 47 is a resistor 48
operational amplifiers 53p and 53n through p and 48n, respectively.
Are connected to the respective inverting input terminals.

【0015】モード切替え回路61が設けられ、設定出
力状態に応じて、演算増幅器17p,17n,18,1
9のうちの各3つが選択されてダイオードスイッチ回路
21に接続される。モード切替え回路61にスイッチS
9 〜S24が設けられ、スイッチS9 〜S12の一端はダイ
オード24のカソードに接続され、スイッチS13〜S 16
の各一端はダイオード22のカソードに接続され、スイ
ッチS17〜S20の各一端はダイオード23のアノードに
接続され、スイッチS21〜S24の各一端はダイオード2
5のアノードに接続される。演算増幅器17pの出力側
はスイッチS15,S16,S17の各他端に接続され、演算
増幅器17nの出力側はスイッチS14,S19,S20の各
他端に接続され、演算増幅器18の出力側はスイッチS
9 ,S10,S23の各他端に接続され、演算増幅器19の
出力側はスイッチS12,S21,S 22の各他端に接続さ
れ、スイッチS11,S13,S18,S24の各他端は接地さ
れる。
A mode switching circuit 61 is provided to output a setting.
The operational amplifiers 17p, 17n, 18, 1
3 each of which is selected as a diode switch circuit
21. Switch S for mode switching circuit 61
9~ Stwenty fourAnd a switch S9~ S12One end of the die
Switch S connected to the cathode of13~ S 16
Are connected to the cathode of a diode 22 and
Switch S17~ S20Is connected to the anode of the diode 23
Connected, switch Stwenty one~ Stwenty fourOne end of the diode 2
5 anode. Output side of operational amplifier 17p
Is the switch SFifteen, S16, S17Connected to the other end of the
The output side of the amplifier 17n is a switch S14, S19, S20Each of
The other end is connected, and the output side of the operational amplifier 18 is connected to a switch S
9, STen, Stwenty threeOf the operational amplifier 19
Output side is switch S12, Stwenty one, S twenty twoConnected to each other end
And switch S11, S13, S18, Stwenty fourEach other end is grounded
It is.

【0016】飽和防止回路53p,53n,54,55
はそれぞれ、順方向直列接続された4個のダイオード
と、順方向直列接続された3個のダイオードとが逆方向
に並列に接続され、更に1個のダイオードが前記3個の
直列ダイオードとスイッチを介して順方向並列に接続さ
れ、前記3個の直列ダイオードの演算増幅器の出力端側
の1つと並列にスイッチが接続されて構成される。飽和
防止回路53p,54は前記3個の直列ダイオードのア
ノード側が対応する演算増幅器の出力端に接続され、飽
和防止回路53n,55は前記3個の直列ダイオードの
カソード側が対応する演算増幅器の出力端に接続され
る。飽和防止回路53p,53n,54,55におい
て、各1個のダイオードと直列のスイッチをそれぞれS
1 ,S3 ,S5,S7 とし、各1個のダイオードと並列
のスイッチをそれぞれS2 ,S4 ,S6,S8 とする。
従って飽和防止回路53p,54はそれぞれ、対応する
演算増幅器の出力を、+VF ,+2VF 、又は+3VF
以下、−4VF 以上の何れかに動作範囲をクランプし、
飽和防止回路53n,55はそれぞれ、対応する演算増
幅器の出力を、−VF ,−2VF 、又は−3VF 以上、
+4VF 以下の何れかに動作範囲をクランプする。つま
り1つの飽和防止回路は、モード設定状態に応じて、図
3Aの飽和防止回路53p,54,55に示す三種類の
飽和防止回路(クランプ状態)の1つに切替えられる。
The saturation prevention circuits 53p, 53n, 54, 55
Respectively, four diodes connected in series in the forward direction and three diodes connected in series in the forward direction are connected in parallel in the reverse direction, and one diode connects the three series diodes and the switch. And a switch connected in parallel with one of the output terminals of the operational amplifiers of the three series diodes. The saturation prevention circuits 53p and 54 are connected to the output terminals of the operational amplifiers corresponding to the anodes of the three series diodes, and the saturation prevention circuits 53n and 55 are connected to the output terminals of the operation amplifiers corresponding to the cathodes of the three series diodes. Connected to. In the saturation prevention circuits 53p, 53n, 54, and 55, a switch in series with one diode is connected to each S
1, S 3, and S 5, S 7, to each one diode in parallel with switches and S 2, S 4, S 6 , S 8 , respectively.
Thus each saturation prevention circuits 53p, 54, the output of the corresponding operational amplifier, + V F, + 2V F , or + 3V F
Hereinafter, clamping the operating range either above -4 V F,
Each saturation preventing circuit 53n, 55, the output of the corresponding operational amplifier, -V F, -2 V F, or -3 V F above,
The operating range is clamped below + 4V F. That is, one saturation prevention circuit is switched to one of three types of saturation prevention circuits (clamp states) shown in the saturation prevention circuits 53p, 54, and 55 of FIG. 3A according to the mode setting state.

【0017】スイッチS1 〜S24は、目的とする出力状
態に応じて図2に示すように設定する。図2において0
はオフ、1はオン、−は不定を示す。つまり正の定電圧
発生では、演算増幅器17pの出力がダイオード23に
制御用として供給され、演算増幅器18,19の各出力
がそれぞれダイオード24,25にリミッタ用として供
給される。負の定電圧発生では演算増幅器17nの出力
がダイオード22に制御用として供給され、演算増幅器
18,19の各出力がそれぞれリミッタ用としてダイオ
ード24,25へ供給される。正の定電流発生では演算
増幅器18の出力がダイオード25に制御用として供給
され、演算増幅器17p,17nの各出力がそれぞれダ
イオード22,23にリミッタ用として供給され、負の
定電流発生では演算増幅器19の出力がダイオード24
に制御用として供給され、演算増幅器17p,17nの
各出力がそれぞれダイオード22,23にリミッタ用と
して供給される。制御用とされた演算増幅器に接続され
た飽和防止回路中の1個のダイオードと並列のスイッチ
はオンとされる。
The switches S 1 to S 24 are set as shown in FIG. 2 according to the desired output state. In FIG. 2, 0
Indicates off, 1 indicates on, and-indicates indefinite. That is, when a positive constant voltage is generated, the output of the operational amplifier 17p is supplied to the diode 23 for control, and the outputs of the operational amplifiers 18 and 19 are supplied to the diodes 24 and 25 for limiters. When a negative constant voltage is generated, the output of the operational amplifier 17n is supplied to the diode 22 for control, and the outputs of the operational amplifiers 18 and 19 are supplied to the diodes 24 and 25 for limiters. When the positive constant current is generated, the output of the operational amplifier 18 is supplied to the diode 25 for control, and the outputs of the operational amplifiers 17p and 17n are supplied to the diodes 22 and 23, respectively, for the limiter. The output of 19 is a diode 24
, And the outputs of the operational amplifiers 17p and 17n are supplied to diodes 22 and 23, respectively, for limiting. A switch in parallel with one diode in the saturation prevention circuit connected to the operational amplifier used for control is turned on.

【0018】正の定電圧発生設定状態では、スイッチS
1 〜S24は図1に示すように設定され、よって図3Aに
示す回路状態となる。ダイオード22のカソードは接地
され、ダイオード22のカソードの電圧Vf はOVであ
るから、接続点26の電圧V i はダイオード22の順方
向降下電圧VF となる。入力端子12に負の電圧VB
与えられ、演算増幅器18の出力Vb は飽和防止回路5
4のダイオードD17がオンとされて+VF にクランプさ
れている。またこの出力Vb とダイオード24のカソー
ド電圧Ve とが等しくされてあり、この電圧Vb ,Ve
は飽和防止回路54内のダイオードD17の降下電圧+V
F となり、ダイオード24の両端の電圧は等しく、ダイ
オード24はオフ状態となる。一方負荷電圧VL 及び負
荷電流I L が一定の時は、両コレクタ電流が等しくia
=ib となるから、接続点31の電圧Vi は−VF とな
る。よって演算増幅器17pの出力Vap、ダイオード2
3のカソード電圧Vg はダイオード23をオン状態にす
る電位となるためOVとなる。この時、入力端子11p
の入力電圧−VAPを抵抗器14pの抵抗値で割った電流
と、端子45の出力電圧VO を抵抗器48pの抵抗値で
割った電流とが逆極性で等しくなるように演算増幅器1
7pは動作する。
In the positive constant voltage generation setting state, the switch S
1~ Stwenty fourIs set as shown in FIG. 1 and thus in FIG. 3A
The circuit state shown in FIG. The cathode of the diode 22 is grounded
And the voltage V at the cathode of the diode 22fIs OV
The voltage V at the connection point 26 iIs the direction of the diode 22
Direction drop voltage VFBecomes A negative voltage V is applied to the input terminal 12.BBut
And the output V of the operational amplifier 18bIs the saturation prevention circuit 5
Fourth diode D17Is turned on and + VFClamped on
Have been. This output VbAnd diode 24 Cassaw
Voltage VeAre equalized, and this voltage Vb, Ve
Is the diode D in the saturation prevention circuit 5417Voltage drop + V
FAnd the voltages across the diode 24 are equal,
Aether 24 is turned off. On the other hand, the load voltage VLAnd negative
Load current I LIs constant, both collector currents are equal and ia
= IbTherefore, the voltage V at the connection point 31iIs -VFTona
You. Therefore, the output V of the operational amplifier 17pap, Diode 2
3 cathode voltage VgTurns diode 23 on.
OV because of the potential. At this time, the input terminal 11p
Input voltage -VAPDivided by the resistance of resistor 14p
And the output voltage V of the terminal 45OWith the resistance of the resistor 48p
An operational amplifier 1 so that the divided current becomes equal in the opposite polarity.
7p works.

【0019】演算増幅器19の出力VC ダイオード25
のアノードの電圧Vh は入力端子13に正電圧VC が与
えられ、演算増幅器19の出力VC は飽和防止回路55
のダイオードD30,D31,D32により−3VF
クランプされている。よってダイオード25はオフとな
る。従って演算増幅器17n,18,19は制御系全体
から電気的に切離され、負荷46は演算増幅器17pに
よって正の定電圧発生状態に制御される。
Output V C diode 25 of operational amplifier 19
The positive voltage V C is applied to the input terminal 13 of the anode voltage V h , and the output V C of the operational amplifier 19 is the saturation prevention circuit 55.
Are clamped to -3V F by the diodes D30, D31 and D32. Therefore, the diode 25 is turned off. Therefore, the operational amplifiers 17n, 18, and 19 are electrically disconnected from the entire control system, and the load 46 is controlled by the operational amplifier 17p to a positive constant voltage generation state.

【0020】この状態で負荷電流IL が増加して抵抗器
15を流れる電流と抵抗器51を流れる電流との和が正
になると、演算増幅器18の出力Vb 、ダイオード24
のカソードVe が負となり、ダイオード24がオンとな
る。よってia が増加し、負荷電流IL が減少し、出力
電圧VO が減少して、抵抗器14pを流れる電流と抵抗
器48pを流れる電流との和が負となり、飽和防止回路
53pのダイオードD 6 、D7 がオンになり、演算増幅
器17pの出力Vap、ダイオード23のカソードの電圧
g が+2VF の一定となり、演算増幅器17pによる
制御は停止する。その結果、接続点31の電圧Vj は+
F となる。接続点27の電圧Vi は、ia =ib にな
るように動作するため−VF となり、演算増幅器18の
出力VRはダイオード24の電圧降下によって−2VF
になる。飽和防止回路54による演算増幅器18のクラ
ンプ電圧は−4VF であるから、飽和防止回路54が動
作することなく、演算増幅器18によって正の定電流発
生状態で制御される。
In this state, the load current ILIncreases the resistor
The sum of the current flowing through the resistor 15 and the current flowing through the resistor 51 is positive.
, The output V of the operational amplifier 18b, Diode 24
Cathode VeBecomes negative and the diode 24 turns on.
You. Therefore iaIncreases and the load current ILDecreases and the output
Voltage VODecreases, the current flowing through the resistor 14p and the resistance
The sum with the current flowing through the filter 48p becomes negative, and the saturation prevention circuit
53p diode D 6, D7Is turned on and the operational amplification
Output of the unit 17pap, The voltage at the cathode of the diode 23
VgIs + 2VFBecomes constant, and the operational amplifier 17p
Control stops. As a result, the voltage VjIs +
VFBecomes Voltage V at connection point 27iIs ia= IbNana
-VFAnd the operational amplifier 18
Output VRIs -2V due to the voltage drop of the diode 24.F
become. Classification of the operational amplifier 18 by the saturation prevention circuit 54
Pump voltage is -4VFTherefore, the saturation prevention circuit 54 operates.
No positive constant current is generated by the operational amplifier 18
Controlled raw.

【0021】図5に、モードを正の定電圧発生状態に設
定し、負荷46を抵抗負荷とし、入力端子11pに与え
る正定電圧発生制御電圧VAPをOVから負の方向に増加
させて、負荷電圧VL をOVから正方向に増加させる場
合の各部の状態を示す。VAPをある程度以上負方向に大
とすると、演算増幅器17pによる正の定電圧制御の状
態から、演算増幅器18による正の定電流制御状態に切
替わることがわかる。
[0021] Figure 5 sets the mode to a positive constant voltage generating state, the load 46 and a resistive load, and a positive constant voltage generation control voltage V AP is increased from OV in the negative direction to be given to the input terminal 11p, the load The state of each part when the voltage VL is increased from OV in the positive direction is shown. When large in the negative direction than a certain a V AP, positive from the state of the constant voltage control by the operational amplifier 17p, it can be seen that switched to a positive constant current control state by the operational amplifier 18.

【0022】図3Bに正の定電流発生状態の回路の接続
状態を示し、図6にモードを正の定電流発生状態に設定
し、負荷46を抵抗負荷とし、入力端子12に与える正
定電流発生制御電圧VB を負のOV付近から負方向に増
加することにより負荷電流I L を正のOA付近から正方
向に増加させる場合の各部の状態を示す。時点t1 でV
B を負方向にステップ時にわずか大にすると、演算増幅
器18はその動作可能の最大の状態で出力Vb が上昇
し、飽和防止回路54のダイオードD22,D23がオン
し、+2VF となり、ダイオード25を通じてトランジ
スタ38を制御し、ib を増加し、負荷電流IL を正方
向に増加する。この時、演算増幅器18の出力側は、図
8の従来技術と異なり、ダイオード24のカソードから
切離されているため、ダイオード24が瞬時的にオフと
ならず、負荷46にスパイク状電流、電圧が印加される
おそれはない。
FIG. 3B shows a connection of a circuit in a state where a positive constant current is generated.
Fig. 6 shows the mode set to the positive constant current generation state.
The load 46 is a resistive load, and the positive
Constant current generation control voltage VBIncreases in the negative direction from near negative OV
The load current I LFrom the vicinity of positive OA to square
The state of each part when increasing in the direction is shown. Time t1And V
BIs slightly increased when stepping in the negative direction.
The device 18 has an output V at its maximum operable state.bRises
And the diode D of the saturation prevention circuit 54twenty two, Dtwenty threeIs on
And + 2VFAnd the transistor
Controlling the star 38, ibAnd the load current ILThe square
Increase in the direction. At this time, the output side of the operational amplifier 18 is
8 unlike the prior art, from the cathode of the diode 24
Since it is disconnected, the diode 24 is momentarily turned off.
Instead, a spike-like current or voltage is applied to the load 46.
There is no fear.

【0023】また図6からわかるように更にVB を負方
向に大きくしていくと、従来と同様に演算増幅器17p
による正の電圧発生状態に切替わる。また正のOA付近
の電流発生状態で、また負荷46の抵抗が著しく高い場
合に、演算増幅器18のオフセット電圧により負荷46
にわずかの負電流が流れ、負荷46の電圧VL が負方向
に大きくなろうとしても、演算増幅器17nによる負の
電圧発生状態に切替わり、負荷電圧VL が著しく大きく
なるおそれはない。
[0023] As you further increase the V B in the negative direction as can be seen from FIG. 6, similarly to the conventional operational amplifier 17p
Is switched to a positive voltage generation state. Further, when a current is generated near the positive OA and the resistance of the load 46 is extremely high, the load 46
However, even if a slight negative current flows and the voltage VL of the load 46 tends to increase in the negative direction, the state is switched to a negative voltage generation state by the operational amplifier 17n, and the load voltage VL does not significantly increase.

【0024】図4Aに負の電圧発生状態とした場合の回
路の接続状態を、図4Bに負の電流発生状態とした場合
の回路の接続状態をそれぞれ示す。これらにおける動作
は、特に説明するまでもなく、従来と同様に行われるこ
とは容易に理解されよう。前記実願昭61−15551
号に示しているように、この発明においても、図7に示
すように電圧電流変換回路37、41を定電流回路を用
いて構成してもよい。スイッチS1 〜S24は半導体、ス
イッチで構成してもよい。
FIG. 4A shows a connection state of the circuit when a negative voltage is generated, and FIG. 4B shows a connection state of the circuit when a negative current is generated. It is easily understood that the operations in these are performed in the same manner as in the related art, without any particular explanation. Said Japanese Utility Model Application No. 61-15551
As shown in FIG. 7, in the present invention, the voltage-current conversion circuits 37 and 41 may be configured using constant current circuits as shown in FIG. Switch S 1 to S 24 is a semiconductor, it may be constituted by a switch.

【0025】[0025]

【発明の効果】以上述べたようにこの発明によれば正定
電圧発生用の演算増幅器の他に負定電圧発生用の演算増
幅器を設け、かつモード切替え回路により、正定電圧制
御状態及び負定電圧制御状態で、何れの場合も正、負の
電流制御用演算増幅器18、19がリミッタとしてダイ
オードスイッチ回路に接続され、過大電圧になり、過大
電流が流れるのが防止され、正定電流制御状態、及び負
定電流制御状態で、何れの場合も、正、負の電圧制御用
演算増幅器17p,17nがリミッタとしてダイオード
スイッチ回路に接続され、過大電流になり、過大電圧が
印加されるのが防止される。また、常に必要とする三つ
の演算増幅器のみがダイオードスイッチ回路に接続され
るため、設定電流、電圧をステップ状に変化した場合に
スパイク状電圧、電流が負荷に印加されるおそれはな
い。
As described above, according to the present invention, in addition to the operational amplifier for generating a positive constant voltage, an operational amplifier for generating a negative constant voltage is provided, and the mode switching circuit controls the positive constant voltage control state and the negative constant voltage. In the control state, in each case, the positive and negative current control operational amplifiers 18 and 19 are connected to a diode switch circuit as a limiter, so that an excessive voltage and an excessive current are prevented from flowing. In either case, in the negative constant current control state, the positive and negative voltage control operational amplifiers 17p and 17n are connected to the diode switch circuit as limiters to prevent an excessive current and an excessive voltage from being applied. . In addition, since only the three necessary operational amplifiers are always connected to the diode switch circuit, there is no possibility that the spike-like voltage and current are applied to the load when the set current and voltage are changed in a step-like manner.

【図面の簡単な説明】[Brief description of the drawings]

【図1】この発明の実施例を示す接続図。FIG. 1 is a connection diagram showing an embodiment of the present invention.

【図2】図1中のスイッチS1 〜S24の各設定モードに
応じたオン、オフ設定を示す図。
FIG. 2 is a diagram showing ON / OFF setting of switches S 1 to S 24 in FIG. 1 according to each setting mode.

【図3】Aは正定電圧発生状態の図1の接続状態を示す
図、Bは正定電流発生状態の図1の接続状態を示す図で
ある。
3A is a diagram illustrating a connection state of FIG. 1 in a positive constant voltage generation state, and FIG. 3B is a diagram illustrating a connection state of FIG. 1 in a positive constant current generation state.

【図4】Aは負定電圧発生状態の図1の接続状態を示す
図、Bは負定電流発生状態の図1の接続状態を示す図で
ある。
4A is a diagram illustrating a connection state of FIG. 1 in a state of generating a negative constant voltage, and FIG. 4B is a diagram illustrating a connection state of FIG. 1 in a state of generating a negative constant current.

【図5】正定電圧発生状態で、その正定電圧制御電圧V
APを負方向に増加した場合の各部の状態を示すタイムチ
ャート。
FIG. 5 shows a positive constant voltage control voltage V in a positive constant voltage generation state.
6 is a time chart showing the state of each unit when AP is increased in a negative direction.

【図6】正定電流発生状態で、その正定電流制御電圧V
B を負方向に増加した場合の各部の状態を示すタイムチ
ャート。
FIG. 6 shows a positive constant current control voltage V in a positive constant current generation state.
6 is a time chart showing the state of each part when B is increased in the negative direction.

【図7】この発明の他の実施例を示すブロック図。FIG. 7 is a block diagram showing another embodiment of the present invention.

【図8】従来の切替え制御回路付き増幅器を示す接続
図。
FIG. 8 is a connection diagram showing a conventional amplifier with a switching control circuit.

【図9】図8の増幅器において正定電流発生状態でその
正定電流制御電圧VB を負方向に増加した場合の各部の
状態を示すタイムチャート。
[9] As a positive constant current control voltage time chart showing the states of the respective units of the case of increasing the V B in the negative direction in the amplifier of FIG. 8 in a positive constant current generating state.

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 設定入力信号あるいは負荷状態によって
複数の演算増幅器の1つをダイオードスイッチ回路で選
択し、そのダイオードスイッチ回路の出力電圧を電流に
変換して出力用増幅器へ供給することにより上記選択し
た演算増幅器の出力により上記出力用増幅器を制御する
ようにした切替え制御回路付き増幅器において、 上記複数の演算増幅器として、正の出力電圧状態、負の
出力電圧状態、正の出力電流状態、負の出力電流状態を
それぞれ制御する演算増幅器が設けられ、 これら各演算増幅器には、それぞれ発生出力の設定状態
に応じて、それぞれ動作範囲を決める三種類のクランプ
状態の一つに切替えられる飽和防止回路が接続され、 上記4つの出力状態の何れにおいても、何れかの1つが
出力用、他の何れかの2つがリミッタ用として上記4つ
の演算増幅器のうちの3つの出力側が取出され、その取
出された3つの出力側の出力が上記ダイオードスイッチ
回路へ供給するモード切替え回路が設けられていること
を特徴とする切替え制御回路付き増幅器。
1. A method according to claim 1, wherein one of a plurality of operational amplifiers is selected by a diode switch circuit in accordance with a set input signal or a load state, and an output voltage of the diode switch circuit is converted into a current and supplied to an output amplifier. An amplifier with a switching control circuit configured to control the output amplifier by the output of the operational amplifier, wherein the plurality of operational amplifiers include a positive output voltage state, a negative output voltage state, a positive output current state, and a negative output voltage state. An operational amplifier for controlling the output current state is provided. Each of the operational amplifiers has a saturation prevention circuit that can be switched to one of three types of clamp states that determine an operation range according to the setting state of the generated output. Connected, any one of the above four output states, one of them is for output, and the other two are for limiter A switching control circuit, wherein three output sides of the four operational amplifiers are taken out, and a mode switching circuit for supplying the taken out outputs of the three output sides to the diode switch circuit is provided. With amplifier.
JP20269692A 1992-07-29 1992-07-29 Amplifier with switching control circuit Expired - Fee Related JP3292207B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20269692A JP3292207B2 (en) 1992-07-29 1992-07-29 Amplifier with switching control circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20269692A JP3292207B2 (en) 1992-07-29 1992-07-29 Amplifier with switching control circuit

Publications (2)

Publication Number Publication Date
JPH0697751A JPH0697751A (en) 1994-04-08
JP3292207B2 true JP3292207B2 (en) 2002-06-17

Family

ID=16461647

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20269692A Expired - Fee Related JP3292207B2 (en) 1992-07-29 1992-07-29 Amplifier with switching control circuit

Country Status (1)

Country Link
JP (1) JP3292207B2 (en)

Also Published As

Publication number Publication date
JPH0697751A (en) 1994-04-08

Similar Documents

Publication Publication Date Title
EP0580923B1 (en) Device comprising an error amplifier, a control portion and a circuit for detecting voltage variations in relation to a set value
EP0618673B1 (en) A differential amplification circuit wherein a DC level at an output terminal is automatically adjusted
JP2000223966A (en) Power amplifier device
US5786970A (en) Stabilized power source circuit and IC incorporating the same
JPH06252720A (en) Base current control circuit for output transistor and output driving stage circuit
JP3292207B2 (en) Amplifier with switching control circuit
CN1291736A (en) Power source diverter control system and output voltage sensing circuit
US5157347A (en) Switching bridge amplifier
US5768342A (en) Telephone system loop current detector
JP3827053B2 (en) Constant voltage circuit with current limiting circuit
JP2815434B2 (en) Output circuit device
JPH09331221A (en) Gain variable amplifier
JP3355197B2 (en) Digital output circuit
JPH0744095Y2 (en) Amplifier with switching control circuit
JP2975381B2 (en) Switch element drive circuit
US4949235A (en) Magnetic amplifier shutdown circuit
JPH04244778A (en) Overcurrent detecting circuit
JPH09139640A (en) Amplifier circuit
JP2905671B2 (en) Stabilized power supply circuit
JPH0526828Y2 (en)
KR200301670Y1 (en) Electrical load
JPS6046106A (en) Bias controlling circuit of amplifier
JPH08102623A (en) Bias circuit for power amplifier
JPH10294621A (en) Input protection circuit for voltage amplifier
JPS6378614A (en) Buffer amplifier with gate

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020212

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080329

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090329

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees