JP3283855B2 - Projection display device - Google Patents

Projection display device

Info

Publication number
JP3283855B2
JP3283855B2 JP30320399A JP30320399A JP3283855B2 JP 3283855 B2 JP3283855 B2 JP 3283855B2 JP 30320399 A JP30320399 A JP 30320399A JP 30320399 A JP30320399 A JP 30320399A JP 3283855 B2 JP3283855 B2 JP 3283855B2
Authority
JP
Japan
Prior art keywords
liquid crystal
thin film
film transistor
signal line
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP30320399A
Other languages
Japanese (ja)
Other versions
JP2000122098A (en
Inventor
舜平 山崎
晃 間瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP30320399A priority Critical patent/JP3283855B2/en
Publication of JP2000122098A publication Critical patent/JP2000122098A/en
Application granted granted Critical
Publication of JP3283855B2 publication Critical patent/JP3283855B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、地上テレビ局また
は衛星テレビ局またはケーブルテレビ局または個別に設
けられたテレビ映像の録画装置(ビデオデッキ、レーザ
ーディスク、光磁気ディスク等)より送られる映像信号
を具体的に表示する装置を提案する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention specifically relates to a video signal transmitted from a terrestrial television station, a satellite television station, a cable television station, or a separately provided television video recorder (video deck, laser disk, magneto-optical disk, etc.). We propose a device to display.

【0002】[0002]

【従来の技術】従来地上テレビ局または衛星テレビ局ま
たはケーブルテレビ局または個別に設けられたテレビ映
像の録画装置(ビデオデッキ、レーザーディスク、光磁
気ディスク等)より送られる映像信号を具体的に表示す
る装置としては、ブラウン管、CRTと呼ばれる真空管
中で電子線を飛ばして、対象物となる蛍光面を発光させ
る方式が取られていた。
2. Description of the Related Art Conventionally, as a device for specifically displaying a video signal transmitted from a terrestrial television station, a satellite television station, a cable television station, or a separately provided television video recording device (video deck, laser disk, magneto-optical disk, etc.). In the prior art, a method of emitting an electron beam in a vacuum tube called a cathode ray tube or a CRT to emit a fluorescent screen as an object has been adopted.

【0003】当初表示体の対角は12〜14インチがよ
く普及していたが、近年世の中の要求によって、20イ
ンチはおろか30インチをゆうに超える大きさのものま
で出現するに至っている。
[0003] Initially, the diagonal of the display body was 12 to 14 inches, but recently, due to the demands of the world, the size of 20 inches has come to just over 30 inches.

【0004】対角30インチの場合、その奥行きもほぼ
30インチほどあり、またそれを形成するガラスの厚み
も強度を保つために1センチを超えるようになった。ま
た、他の装置として、輝度の高いブラウン管を光学系で
拡大表示してスクリーンに映し出す方式も提案され、表
示面積の大きな物に利用されている。その構成の概略を
図1に示す。
In the case of a 30-inch diagonal, the depth is about 30 inches, and the thickness of the glass forming it has also exceeded 1 cm in order to maintain strength. As another device, a method of enlarging and displaying a high-luminance cathode ray tube with an optical system and projecting it on a screen has been proposed, and is used for an object having a large display area. FIG. 1 shows an outline of the configuration.

【0005】[0005]

【発明が解決しようとする課題】ブラウン管を利用した
テレビ受像機の場合、表示面が30インチを越えると全
体の重量は100kgを優に越えることになった。一般の
家庭において100kgを越えた重量物を置くには、よっ
ぽど場所を限定しなければ難しいものがある。また、そ
の重量はレイアウト変更等が生じた場合に、人力で移動
させることは難しくなり、一般家庭への普及の障害とな
っていた。
In the case of a television receiver using a cathode ray tube, if the display surface exceeds 30 inches, the total weight exceeds 100 kg. It is difficult to place heavy objects exceeding 100 kg in ordinary households unless the location is limited. In addition, it is difficult to move the weight by human power when the layout is changed or the like, which has been an obstacle to the spread to general households.

【0006】そこで、重量の解決のため、プロジェクシ
ョン型のテレビ受像機が提案されているが、元になる高
輝度ブラウン管の輝度向上にも限界があり、拡大画面に
おける輝度自体は非常に低いものとなっていた。そのた
め、画面が暗いばかりではなく、光学系で拡大している
ために、正面でのコントラスト比は高いものの、斜め方
向からのコントラスト比はブラウン管方式に比べて非常
に劣っていた。しかしながら、本方式は重量の点におい
ては、ブラウン管方式の50%程度ですむため、問題解
決の一つとなった。図1のプロジェクションテレビ1
は、ブラウン管または液晶表示装置4、チューナー4、
光学系3、反射板2、画面6よりなる。本発明は、図1
の符号4で示される部分の液晶表示装置に関するもので
ある。
To solve the problem, a projection-type television receiver has been proposed to solve the problem. However, there is a limit in improving the brightness of a high-brightness CRT, which is the basis of the TV receiver. Had become. For this reason, not only is the screen dark but also enlarged by an optical system, so that the contrast ratio in the front is high, but the contrast ratio in an oblique direction is very inferior to that of the CRT method. However, this method is one of the solutions to the problem because the weight is only about 50% of the CRT method. Projection TV 1 of FIG.
Is a CRT or liquid crystal display device 4, a tuner 4,
It comprises an optical system 3, a reflector 2, and a screen 6. The present invention is shown in FIG.
And a liquid crystal display device indicated by reference numeral 4 in FIG.

【0007】近年、ブラウン管に代わって、アモルファ
スシリコンを使った薄膜トランジスタ方式の液晶パネル
をその元となる表示体として使用した実施例がよく提案
されている。重量はブラウン管方式に比べて、30%程
度ですむために一般家庭への普及を助ける要因の一つと
なった。しかし、ブラウン管方式に比べて、表示輝度が
まだまだ低く、光源の強度を上げる方向で検討が進めら
れているが、光源強度をあげた場合、液晶パネルの温度
上昇と光照射に伴う薄膜トランジスタのOFF時におけ
る抵抗値の低下で、満足する表示ができないのが現実で
ある。図2に従来のアクティブ配列を示す。また、説明
を簡単にするために2×2のマトリクス配列で示してい
る。複数のゲイト線G1,2 と複数のデータ線D1,2
とを直交して配置し、そのマトリクス状の交差部に画素
表示素子を設けている。この画素表示素子は液晶部10
2とTFT部101で構成されている。それぞれの画素
に対して周辺回路106、107から信号を加えて所定
の画素を選択的にオンまたはオフして表示を行う。
In recent years, an embodiment in which a thin film transistor type liquid crystal panel using amorphous silicon is used as a base display body instead of a cathode ray tube has been often proposed. The weight is about 30% less than that of the cathode ray tube method, which has become one of the factors that help spread it to general households. However, the display brightness is still lower than that of the cathode ray tube method, and studies are being conducted to increase the intensity of the light source. However, when the intensity of the light source is increased, when the thin film transistor is turned off due to a rise in the temperature of the liquid crystal panel and light irradiation. It is a reality that satisfactory display cannot be performed due to the decrease in the resistance value in the above. FIG. 2 shows a conventional active array. Also, for simplicity of description, it is shown in a 2 × 2 matrix arrangement. A plurality of gate lines G 1, G 2 and a plurality of data lines D 1, D 2
Are arranged orthogonally, and a pixel display element is provided at the intersection of the matrix. This pixel display element is a liquid crystal unit 10
2 and the TFT unit 101. A signal is applied to each pixel from the peripheral circuits 106 and 107, and a predetermined pixel is selectively turned on or off to perform display.

【0008】しかし、実際にこれらの液晶表示装置を作
製して表示をさせた場合、TFTの出力、即ち液晶にと
っての入力(液晶電位という) の電圧VLCは、しばし
ば"1"(High) となるべき時に"1"(High) にならず、ま
た、逆に"0"(Low)となるべき時に"0"(Low)にならない。
これは、画素に信号を加えるスィッチング素子、つまり
TFT101の特性に対称性がないために発生する。す
なわち、画素電極への充電の様子と放電の様子に電気特
性上のかたよりがあるためである。そして、液晶102
はその動作において本来絶縁性であり、また、TFT1
01がオフの時に液晶電位(VLC) は浮いた状態になる。
この液晶102は等価的にキャパシタであるため、そこ
に蓄積された電荷によりVLCが決められる。この電荷は
液晶がRLCで比較的小さい抵抗となったり、ゴミやイオ
ン性不純物の存在によりリ−クしたり、またTFTのゲ
イト絶縁膜のピンホ−ルによりRGSが生じた場合にはそ
こから電荷がもれ、VLCは中途半端な状態になってしま
う。このため1つのパネル中に20万〜500 万個の画素を
有する液晶表示装置においては、高い歩留まりを成就す
ることができないという問題があった。
However, when these liquid crystal display devices are actually manufactured and displayed, the output of the TFT, that is, the voltage VLC of the input to the liquid crystal (referred to as the liquid crystal potential) is often "1" (High). It does not become "1" (High) when it should be, and does not become "0" (Low) when it should become "0" (Low).
This occurs because the characteristics of the switching element for applying a signal to the pixel, that is, the TFT 101 have no symmetry. In other words, this is because the state of charge and the state of discharge to the pixel electrode have a difference in electrical characteristics. And the liquid crystal 102
Is inherently insulating in its operation.
When 01 is off, the liquid crystal potential (V LC ) is in a floating state.
Since the liquid crystal 102 is equivalently a capacitor, VLC is determined by the electric charge stored therein. May become the charge liquid is a relatively small resistance R LC, the presence of dust or ionic impurities Li - click or, also the gate insulating film of the TFT pinholes - there when R GS occurs by Le Charge leaks from the VLC and VLC is in an incomplete state. Therefore, in a liquid crystal display device having 200,000 to 5,000,000 pixels in one panel, there is a problem that a high yield cannot be achieved.

【0009】アクティブ型の液晶表示装置においては、
液晶電位を1フレ−ムの間はたえず初期値と同じ値とし
て所定のレベルを保つことがきわめて重要である。しか
し実際は不良が多く、必ずしも成就しないのが実情であ
る。また、液晶等の駆動において、印加する信号によ
り、液晶に加わる電圧が+または−の何れかに偏った場
合、電気分解等が発生して、液晶材料を分解、変性して
表示が十分に行えないことが発生するこの場合、印加す
る信号を交流化して液晶材料に加わる電圧に偏りが発生
しないようにするが、この交流化信号が非常に複雑であ
った。
In an active liquid crystal display device,
It is extremely important to keep the liquid crystal potential at the same level as the initial value during one frame to maintain a predetermined level. However, in reality, there are many defects and it is not always the case. In addition, in driving a liquid crystal or the like, when a voltage applied to the liquid crystal is biased to either + or-due to a signal to be applied, electrolysis or the like occurs, and the liquid crystal material is decomposed and denatured so that display can be sufficiently performed. In such a case, the applied signal is converted into an alternating current so that the voltage applied to the liquid crystal material is not biased. However, the alternating signal is very complicated.

【0010】本発明は上述のような問題を解決し、より
電流マ−ジンを大とする、即ち応答速度を大とする。ま
た各ピクセルにおける画素の電位、即ち液晶電位V
LCが"1","0" に充分安定して固定され、1フレ−ム中に
そのレベルがドリフトしないようにしたものである。
[0010] The present invention solves the above-mentioned problems and increases the current margin, that is, the response speed. Further, the potential of the pixel in each pixel, that is, the liquid crystal potential
The LC is fixed to "1" and "0" sufficiently stably so that the level does not drift during one frame.

【0011】[0011]

【問題を解決するための手段】本発明は、1つのピクセ
ルに、1つの画素電極、2つのNチャネル型薄膜トラン
ジスタ及び2つのPチャネル型薄膜トランジスタを有す
る表示装置において、 前記2つのPチャネル型薄膜トラ
ンジスタのソース又はドレインは第1の信号線に接続さ
れており、 前記2つのNチャネル型薄膜トランジスタの
ソース又はドレインは第2の信号線に接続されており、
前記2つのPチャネル型薄膜トランジスタ及び前記2つ
のNチャネル型薄膜トランジスタのゲイト電極は第3の
信号線に接続されており、 前記2つのNチャネル型薄膜
トランジスタ及び前記2つのPチャネル型薄膜トランジ
スタは平坦化用有機樹脂膜で覆われており、 前記平坦化
用有機樹脂膜上に前記1つの画素電極が設けられ、 前記
2つのNチャネル型薄膜トランジスタの一方及び前記2
つのPチャネル型薄膜トランジスタの一方は第1の相補
型薄膜トランジスタを構成し、 前記2つのNチャネル型
薄膜トランジスタの他方及び前記2つのPチャネル型薄
膜トランジスタの他方は第2の相補型薄膜トランジスタ
を構成し、 前記第1の相補型薄膜トランジスタ及び前記
第2の相補型薄膜トランジスタは前記1つの画素電極に
接続されていることを特徴とする表示装置である。 本発
明の表示装置は、前記一対の第1および第2の信号線に
対して、信号波形が印加されている期間中に前記第3の
信号線に対して、信号波形を印加することにより、前記
相補構成の薄膜トランジスタ(以下C/TFTという)
を駆動し、画素の表示をオンまたはオフする。
[ MEANS FOR SOLVING THE PROBLEMS] The present invention provides one pixel
One pixel electrode and two N-channel thin film transistors
Has a transistor and two P-channel thin film transistors
Display device, the two P-channel thin film transistors
The source or drain of the transistor is connected to the first signal line.
Of the two N-channel thin film transistors
The source or the drain is connected to the second signal line,
The two P-channel type thin film transistors and the two
The gate electrode of the N-channel type thin film transistor
Connected to a signal line, the two N-channel thin films
Transistor and two P-channel thin film transistors
Star is covered with an organic resin film for flattening, the flattening
Said one pixel electrode is provided on the use organic resin film, wherein
One of the two N-channel thin film transistors and the two
One of the two P-channel type thin film transistors has a first complementary
Type thin film transistor, the two N-channel type
The other of the thin film transistors and the two P-channel thin films
The other of the membrane transistors is a second complementary thin film transistor
Constitute the first complementary thin film transistor and the
The second complementary thin film transistor is connected to the one pixel electrode.
A display device which is connected. Departure
The display device according to claim 1, wherein the signal waveform is applied to the third signal line during a period in which the signal waveform is applied to the pair of first and second signal lines. Complementary thin film transistor (hereinafter referred to as C / TFT)
Drives, Ru on or Ofusu the display of the pixel.

【0012】本発明は、基板上にマトリックス構成を有
する信号線とそれぞれの画素電極にPチャンネル型薄膜
トランジスタとNチャンネル型薄膜トランジスタとを相
補型に構成した相補型薄膜トランジスタを設け、該相補
型薄膜トランジスタの入出力側の一方を前記画素電極
へ、他の一方を前記マトリックス構成を有する一対の信
号線の第1の信号線へ接続し、かつ前記相補型薄膜トラ
ンジスタのゲートを前記マトリックス構成を有する信号
線の第2の信号線へ接続した電気回路を設けた第1の基
板と、基板上に電極およびリードを設けた第2の基板に
よって、強誘電性を示す液晶組成物と前記液晶組成物の
少なくとも、初期における配向を行わせる手段を少なく
とも挟持した液晶パネルとに、テレビ画像を表示するこ
とを特徴とするテレビ受像機。
The present invention provides a signal line having a matrix configuration on a substrate and a complementary thin film transistor in which a P-channel thin film transistor and an N-channel thin film transistor are formed in a complementary manner on each pixel electrode. One of the output sides is connected to the pixel electrode, the other is connected to the first signal line of the pair of signal lines having the matrix configuration, and the gate of the complementary thin film transistor is connected to the first of the signal lines having the matrix configuration. A first substrate provided with an electric circuit connected to the second signal line, and a second substrate provided with electrodes and leads on the substrate, a liquid crystal composition exhibiting ferroelectricity and at least an initial state of the liquid crystal composition. Displaying a television image on at least a liquid crystal panel sandwiching means for performing the alignment in the above. Receiver.

【0013】そして、基板上にマトリックス構成を有す
る信号線とそれぞれの画素電極にPチャンネル型薄膜ト
ランジスタとNチャンネル型薄膜トランジスタとを相補
型に構成した相補型薄膜トランジスタを設け、該相補型
薄膜トランジスタの入出力側の一方を前記画素電極へ、
他の一方を前記マトリックス構成を有する一対の信号線
の第1の信号線へ接続し、かつ前記相補型薄膜トランジ
スタのゲートを前記マトリックス構成を有する信号線の
第2の信号線へ接続した電気回路を設けた第1の基板
と、基板上に電極およびリードを設けた第2の基板によ
って、強誘電性を示す液晶組成物と前記液晶組成物の少
なくとも、初期における配向を行わせる手段を少なくと
も挟持した液晶パネルの後方より光をあて、パネルを通
過した光を、光学系を介して前方のスクリーンもしく
は、それに代わる物体に対しテレビ画像を映し出す事を
特徴とするテレビ受像機。
A signal line having a matrix configuration is provided on a substrate, and a complementary thin film transistor having a complementary structure of a P-channel thin film transistor and an N-channel thin film transistor is provided for each pixel electrode. To the pixel electrode,
An electric circuit in which the other one is connected to a first signal line of a pair of signal lines having the matrix configuration, and a gate of the complementary thin film transistor is connected to a second signal line of the signal line having the matrix configuration. The first substrate provided and the second substrate provided with electrodes and leads on the substrate sandwiched at least a liquid crystal composition exhibiting ferroelectricity and at least a means for performing initial alignment of the liquid crystal composition. A television receiver, which shines light from behind a liquid crystal panel and projects the light passing through the panel onto a screen in front or an object in its place via an optical system to display a television image.

【0014】そして、基板上にマトリックス構成を有す
る信号線とそれぞれの画素電極にPチャンネル型薄膜ト
ランジスタとNチャンネル型薄膜トランジスタとを相補
型に構成した相補型薄膜トランジスタを設け、該相補型
薄膜トランジスタの入出力側の一方を前記画素電極へ、
他の一方を前記マトリックス構成を有する一対の信号線
の第1の信号線へ接続し、かつ前記相補型薄膜トランジ
スタのゲートを前記マトリックス構成を有する信号線の
第2の信号線へ接続した電気回路を設けた第1の基板
と、基板上に電極およびリードを設けた第2の基板によ
って、強誘電性を示す液晶組成物と前記液晶組成物の少
なくとも、初期における配向を行わせる手段を少なくと
も挟持した3枚の液晶パネルの後方より赤、緑、青の光
をそれぞれのパネルにあて、それぞれのパネルを通過し
た光を、光学系を介して1つの画面に構成し、前方のス
クリーンもしくは、それに代わる物体に対しテレビ画像
を映し出す事を特徴とするテレビ受像機。
A signal line having a matrix structure is formed on a substrate, and a complementary thin film transistor having a complementary structure of a P-channel thin film transistor and an N-channel thin film transistor is provided on each pixel electrode. To the pixel electrode,
An electric circuit in which the other one is connected to a first signal line of a pair of signal lines having the matrix configuration, and a gate of the complementary thin film transistor is connected to a second signal line of the signal line having the matrix configuration. The first substrate provided and the second substrate provided with electrodes and leads on the substrate sandwiched at least a liquid crystal composition exhibiting ferroelectricity and at least a means for performing initial alignment of the liquid crystal composition. The red, green, and blue lights are applied to each panel from the rear of the three liquid crystal panels, and the light passing through each panel is formed on one screen via an optical system, and the front screen or a substitute for the front screen is formed. A television receiver that projects a television image on an object.

【0015】そして、基板上にマトリックス構成を有す
る信号線とそれぞれの画素電極にPチャンネル型薄膜ト
ランジスタとNチャンネル型薄膜トランジスタとを相補
型に構成した相補型薄膜トランジスタを設け、該相補型
薄膜トランジスタの入出力側の一方を前記画素電極へ、
他の一方を前記マトリックス構成を有する一対の信号線
の第1の信号線へ接続し、かつ前記相補型薄膜トランジ
スタのゲートを前記マトリックス構成を有する信号線の
第2の信号線へ接続した電気回路を設けた第1の基板
と、基板上に電極およびリードを設けた第2の基板によ
って、強誘電性を示す液晶組成物と前記液晶組成物の少
なくとも、初期における配向を行わせる手段を少なくと
も挟持した1枚の液晶パネルの後方より赤、緑、青の光
をパネルに交互にあて、パネルを通過した光を、光学系
を介して前方のスクリーンもしくは、それに代わる物体
に対しテレビ画像を映し出す事を特徴とするテレビ受像
機。そして、基板上にマトリックス構成を有する信号線
とそれぞれの画素電極にPチャンネル型薄膜トランジス
タとNチャンネル型薄膜トランジスタとを相補型に構成
した相補型薄膜トランジスタを設け、該相補型薄膜トラ
ンジスタの入出力側の一方を前記画素電極へ、他の一方
を前記マトリックス構成を有する一対の信号線の第1の
信号線へ接続し、かつ前記相補型薄膜トランジスタのゲ
ートを前記マトリックス構成を有する信号線の第2の信
号線へ接続した電気回路を設けた第1の基板と、基板上
に電極およびリードを設けた第2の基板によって、高分
子樹脂とネマティック液晶または高分子樹脂とコレステ
ィック液晶または高分子樹脂とスメクティック液晶また
は高分子液晶とネマティック液晶または高分子液晶とコ
レスティック液晶または高分子液晶とスメクティック液
晶を少なくともひとつは挟持した液晶パネルに、テレビ
画像を表示することを特徴とするテレビ受像機。そし
て、基板上にマトリックス構成を有する信号線とそれぞ
れの画素電極にPチャンネル型薄膜トランジスタとNチ
ャンネル型薄膜トランジスタとを相補型に構成した相補
型薄膜トランジスタを設け、該相補型薄膜トランジスタ
の入出力側の一方を前記画素電極へ、他の一方を前記マ
トリックス構成を有する一対の信号線の第1の信号線へ
接続し、かつ前記相補型薄膜トランジスタのゲートを前
記マトリックス構成を有する信号線の第2の信号線へ接
続した電気回路を設けた第1の基板と、基板上に電極お
よびリードを設けた第2の基板によって、高分子樹脂と
ネマティック液晶または高分子樹脂とコレスティック液
晶または高分子樹脂とスメクティック液晶または高分子
液晶とネマティック液晶または高分子液晶とコレスティ
ック液晶または高分子液晶とスメクティック液晶を少な
くともひとつは挟持した液晶パネルの後方より光をあ
て、パネルを通過した光を、光学系を介して前方のスク
リーンもしくは、それに代わる物体に対しテレビ画像を
映し出す事を特徴とするテレビ受像機。
A signal line having a matrix configuration is provided on a substrate, and a complementary thin film transistor having a complementary structure of a P-channel thin film transistor and an N-channel thin film transistor is provided for each pixel electrode. To the pixel electrode,
An electric circuit in which the other one is connected to a first signal line of a pair of signal lines having the matrix configuration, and a gate of the complementary thin film transistor is connected to a second signal line of the signal line having the matrix configuration. The first substrate provided and the second substrate provided with electrodes and leads on the substrate sandwiched at least a liquid crystal composition exhibiting ferroelectricity and at least a means for performing initial alignment of the liquid crystal composition. Red, green, and blue lights are alternately applied to the panel from behind one liquid crystal panel, and the light that has passed through the panel is projected on a screen in front or an object in its place via an optical system to display a television image. Characteristic TV receiver. A signal line having a matrix configuration on a substrate and a complementary thin film transistor in which a P-channel thin film transistor and an N-channel thin film transistor are formed in a complementary manner on each pixel electrode are provided, and one of the input and output sides of the complementary thin film transistor is connected. The other one of the pair of signal lines having the matrix configuration is connected to the first electrode of the pair of signal lines having the matrix configuration, and the gate of the complementary thin film transistor is connected to the second signal line of the signal line having the matrix configuration. A first substrate provided with a connected electric circuit and a second substrate provided with electrodes and leads on the substrate form a polymer resin and a nematic liquid crystal or a polymer resin and a cholesteric liquid crystal or a polymer resin and a smectic liquid crystal or Polymer liquid crystal and nematic liquid crystal or polymer liquid crystal and cholesteric liquid crystal The liquid crystal panel at least one sandwich a polymer liquid crystal and smectic liquid crystal, television set and displaying the television image. Then, a signal line having a matrix configuration on the substrate and a complementary thin film transistor in which a p-channel thin film transistor and an n-channel thin film transistor are formed in a complementary manner on each pixel electrode are provided, and one of the input / output sides of the complementary thin film transistor is connected The other one of the pair of signal lines having the matrix configuration is connected to the first electrode of the pair of signal lines having the matrix configuration, and the gate of the complementary thin film transistor is connected to the second signal line of the signal line having the matrix configuration. A first substrate provided with a connected electric circuit and a second substrate provided with electrodes and leads on the substrate form a polymer resin and a nematic liquid crystal or a polymer resin and a cholesteric liquid crystal or a polymer resin and a smectic liquid crystal or Polymer liquid crystal and nematic liquid crystal or polymer liquid crystal and cholesteric liquid crystal Light is applied from the back of the liquid crystal panel that sandwiches at least one of the polymer liquid crystal and the smectic liquid crystal, and the light that passes through the panel is projected on a screen in front or an object in its place via an optical system to display a TV image. TV receiver.

【0016】そして、基板上にマトリックス構成を有す
る信号線とそれぞれの画素電極にPチャンネル型薄膜ト
ランジスタとNチャンネル型薄膜トランジスタとを相補
型に構成した相補型薄膜トランジスタを設け、該相補型
薄膜トランジスタの入出力側の一方を前記画素電極へ、
他の一方を前記マトリックス構成を有する一対の信号線
の第1の信号線へ接続し、かつ前記相補型薄膜トランジ
スタのゲートを前記マトリックス構成を有する信号線の
第2の信号線へ接続した電気回路を設けた第1の基板
と、基板上に電極およびリードを設けた第2の基板によ
って、高分子樹脂とネマティック液晶または高分子樹脂
とコレスティック液晶または高分子樹脂とスメクティッ
ク液晶または高分子液晶とネマティック液晶または高分
子液晶とコレスティック液晶または高分子液晶とスメク
ティック液晶を少なくともひとつは挟持した3枚の液晶
パネルの後方より赤、緑、青の光をそれぞれのパネルに
あて、それぞれのパネルを通過した光を、光学系を介し
て1つの画面に構成し、前方のスクリーンもしくは、そ
れに代わる物体に対しテレビ画像を映し出す事を特徴と
するテレビ受像機。
A signal line having a matrix configuration is provided on a substrate, and a complementary thin-film transistor in which a P-channel thin film transistor and an N-channel thin film transistor are formed in a complementary manner on each pixel electrode is provided. To the pixel electrode,
An electric circuit in which the other one is connected to a first signal line of a pair of signal lines having the matrix configuration, and a gate of the complementary thin film transistor is connected to a second signal line of the signal line having the matrix configuration. The first substrate provided and the second substrate provided with electrodes and leads on the substrate provide a polymer resin and a nematic liquid crystal or a polymer resin and a cholesteric liquid crystal or a polymer resin, a smectic liquid crystal or a polymer liquid crystal and a nematic liquid crystal. Red, green, and blue light was applied to each panel from the back of three liquid crystal panels that sandwiched at least one liquid crystal or polymer liquid crystal and cholesteric liquid crystal or polymer liquid crystal and smectic liquid crystal, and passed through each panel. The light is formed on a single screen via an optical system, and the light is applied to the screen in front of the screen or an alternative object. TV receiver, characterized in that project a TV image.

【0017】そして、基板上にマトリックス構成を有す
る信号線とそれぞれの画素電極にPチャンネル型薄膜ト
ランジスタとNチャンネル型薄膜トランジスタとを相補
型に構成した相補型薄膜トランジスタを設け、該相補型
薄膜トランジスタの入出力側の一方を前記画素電極へ、
他の一方を前記マトリックス構成を有する一対の信号線
の第1の信号線へ接続し、かつ前記相補型薄膜トランジ
スタのゲートを前記マトリックス構成を有する信号線の
第2の信号線へ接続した電気回路を設けた第1の基板
と、基板上に電極およびリードを設けた第2の基板によ
って、高分子樹脂とネマティック液晶または高分子樹脂
とコレスティック液晶または高分子樹脂とスメクティッ
ク液晶または高分子液晶とネマティック液晶または高分
子液晶とコレスティック液晶または高分子液晶とスメク
ティック液晶を少なくともひとつは挟持した1枚の液晶
パネルの後方より赤、緑、青の光をパネルに交互にあ
て、パネルを通過した光を、光学系を介して前方のスク
リーンもしくは、それに代わる物体に対しテレビ画像を
映し出す事を特徴とするテレビ受像機である。
A signal line having a matrix configuration is provided on a substrate, and a complementary thin film transistor in which a P-channel thin film transistor and an N-channel thin film transistor are formed in a complementary manner on each pixel electrode is provided. To the pixel electrode,
An electric circuit in which the other one is connected to a first signal line of a pair of signal lines having the matrix configuration, and a gate of the complementary thin film transistor is connected to a second signal line of the signal line having the matrix configuration. The first substrate provided and the second substrate provided with electrodes and leads on the substrate provide a polymer resin and a nematic liquid crystal or a polymer resin and a cholesteric liquid crystal or a polymer resin, a smectic liquid crystal or a polymer liquid crystal and a nematic liquid crystal. Red, green, and blue light are alternately applied to the panel from the back of one liquid crystal panel that sandwiches at least one liquid crystal or polymer liquid crystal and cholesteric liquid crystal or polymer liquid crystal and smectic liquid crystal. , A television image is projected on a screen in front or an object in its place via an optical system. It is a television receiver.

【0018】本発明における液晶パネルの構成を以下に
説明する。本発明のおける液晶表示装置の構成として
は、1つの画素に2つまたはそれ以上のC/TFTを連
結して1つのピクセルを構成せしめてもよい。さらに1
つのピクセルを2つまたはそれ以上に分割し、それぞれ
にC/TFTを1つまたは複数個連結してもよい。
The structure of the liquid crystal panel according to the present invention will be described below. As a configuration of the liquid crystal display device according to the present invention, one pixel may be configured by connecting two or more C / TFTs to one pixel. One more
One pixel may be divided into two or more, and one or more C / TFTs may be connected to each.

【0019】本発明の表示装置の構成の代表例を図3、
図4、図5に回路図として示す。また、実際のパタ−ン
レイアウト(配置図)の例をそれぞれに対応して図6、
図7、図8に示す。説明を簡単にするため、ここでは2
×2のマトリクス構成を例として説明を行う。図3の2
×2のマトリクスの例においてNTFTとPTFTとの
ゲイトを互いに連結し、さらにY軸方向の第3の信号線
3または4に連結し、またC/TFTの共通出力端を液
晶15に連結している。この形式の相補型薄膜トランジ
スタ(C/TFT)をインバータ型といい強誘電液晶の
画素を駆動するのに適している。またこの場合におい
て、NTFTとPTFTとの位置関係を入れ換えた形式
をバッファ型といい分散型液晶、例えば高分子樹脂とネ
マティック液晶または高分子樹脂とコレスティック液晶
または高分子樹脂とスメクティック液晶または高分子液
晶とネマティック液晶または高分子液晶とコレスティッ
ク液晶または高分子液晶とスメクティック液晶からなる
液晶を用いた液晶表示装置の画素電極を駆動する素子に
適している。
FIG. 3 shows a typical example of the configuration of the display device of the present invention.
4 and 5 show circuit diagrams. FIG. 6 shows an example of an actual pattern layout (arrangement diagram).
These are shown in FIGS. For simplicity of explanation, here 2
The description will be made by taking a × 2 matrix configuration as an example. 3 of FIG.
In the example of the × 2 matrix, the gates of the NTFT and PTFT are connected to each other, further connected to the third signal line 3 or 4 in the Y-axis direction, and the common output terminal of the C / TFT is connected to the liquid crystal 15. I have. This type of complementary thin film transistor (C / TFT) is called an inverter type and is suitable for driving pixels of ferroelectric liquid crystal. In this case, a type in which the positional relationship between the NTFT and PTFT is interchanged is called a buffer type, and a dispersion type liquid crystal, for example, a polymer resin and a nematic liquid crystal, or a polymer resin and a cholesteric liquid crystal, or a polymer resin and a smectic liquid crystal or It is suitable for an element for driving a pixel electrode of a liquid crystal display device using a liquid crystal composed of liquid crystal and nematic liquid crystal or polymer liquid crystal and cholesteric liquid crystal or polymer liquid crystal and smectic liquid crystal.

【0020】例えばインバータ型の場合、図3におい
て、PTFTの入力端(10側) をX軸方向の一対の信
号線のうちの第1の信号線5または6に連結し、NTF
Tの入力端(20側)をX軸方向の一対の信号線のうち
の第2の信号線8または7に連結させている。またバッ
ファ型の場合は、図3において、PTFTとNTFTの
位置関係を入れ換えればよいので、図3に記載されてい
るPとNの符号を対称に入れ換えればよい。
For example, in the case of the inverter type, in FIG. 3, the input terminal (10 side) of the PTFT is connected to the first signal line 5 or 6 of a pair of signal lines in the X-axis direction,
The input terminal (20 side) of T is connected to the second signal line 8 or 7 of the pair of signal lines in the X-axis direction. In the case of the buffer type, since the positional relationship between PTFT and NTFT may be changed in FIG. 3, the signs of P and N shown in FIG. 3 may be changed symmetrically.

【0021】この様な構成(図3)において、図9に示
されているように一対の第1の信号線5にVDDが、第2
の信号線8にVSSが印加されている期間に第3の信号線
3に対しオンの信号波形を印加した時、液晶電位
(VLC)14は第1の信号線に印加された電圧VDDとな
る。つまり、PTFTのみ連絡し、NTFTは絶縁され
た状態となる。
In such a configuration (FIG. 3), as shown in FIG. 9, V DD is applied to the pair of first signal lines 5, and
When the ON signal waveform is applied to the third signal line 3 while V SS is being applied to the signal line 8 of the first embodiment, the liquid crystal potential (V LC ) 14 is changed to the voltage V LC applied to the first signal line. Become DD . That is, only the PTFT is in contact, and the NTFT is in an insulated state.

【0022】また一対の第1の信号線5と第2の信号線
8とが電位を持たない期間は、第3の信号線3にかかわ
らず、液晶電位(VLC)14は電位を持たない。
During a period in which the pair of the first signal line 5 and the second signal line 8 have no potential, the liquid crystal potential (V LC ) 14 has no potential regardless of the third signal line 3. .

【0023】さらにまた、一対の第1の信号線5にVDD
が、第2の信号線8にVSSが印加されている期間に第3
の信号線3に対しオンの信号波形を印加しない時、液晶
電位(VLC)14は第2の信号線に印加された電圧VSS
となる。つまり、NTFTのみ連絡し、PTFTは絶縁
された状態となる。
Further, V DD is applied to the pair of first signal lines 5.
During the period when V SS is applied to the second signal line 8,
When the ON signal waveform is not applied to the signal line 3, the liquid crystal potential (V LC ) 14 changes to the voltage V SS applied to the second signal line.
Becomes That is, only the NTFT is in contact and the PTFT is insulated.

【0024】かくの如く液晶電位(VLC)14はVDD
たはVSSに固定させ得るため、フロ−ティングとなるこ
とがない。
As described above, since the liquid crystal potential (V LC ) 14 can be fixed to V DD or V SS , no floating occurs.

【0025】また、対抗電極16はオフセット電圧V
OFFSETが印加されており、実際に液晶15に加わる電圧
はVDD+VOFFSET、VOFFSETあるいはVSS+VOFFSET
3値となる。本発明の駆動方法では対抗電極に加えるオ
フセット電圧VOFFSETを可変して、液晶駆動のオンとオ
フを任意に変更することができる。また、液晶を実際に
駆動する際のしきい値が液晶材料よって異なっているた
め、その液晶の持つ値に合わせる為にこのオフセット電
圧VOFFSETを可変するだけで、任意のしきい値合わせる
ことができる。
The counter electrode 16 has an offset voltage V
The OFFSET is applied, and the voltage actually applied to the liquid crystal 15 has three values of V DD + V OFFSET , V OFFSET or V SS + V OFFSET . In the driving method of the present invention, the on / off of the liquid crystal driving can be arbitrarily changed by changing the offset voltage V OFFSET applied to the counter electrode. Also, since the threshold for actually driving the liquid crystal differs depending on the liquid crystal material, an arbitrary threshold can be adjusted only by changing the offset voltage V OFFSET in order to match the value of the liquid crystal. it can.

【0026】また、液晶の駆動において、印加する信号
により、液晶に加わる電圧が+または−の何れかに偏っ
た場合、電気分解等が発生して、液晶材料を分解、変性
して表示が十分に行えないことが発生するこの場合、印
加する信号を交流化して液晶材料に加わる電圧に偏りが
発生しないようにするが、本発明の駆動方法によると対
抗電極に印加するオフセット電圧VOFFSETの極性とデー
タ信号線に加える選択信号の論理を反転するのみで、非
常に容易に交流化信号を発生させることができる特徴を
もつ。
In the driving of the liquid crystal, if the voltage applied to the liquid crystal is biased to either + or-depending on the applied signal, electrolysis or the like occurs, and the liquid crystal material is decomposed and denatured, and the display is sufficiently performed. In this case, the applied signal is converted into an alternating current so that the voltage applied to the liquid crystal material is not biased. However, according to the driving method of the present invention, the polarity of the offset voltage V OFFSET applied to the counter electrode is changed. Only by inverting the logic of the selection signal applied to the data signal line and the data signal line, an AC signal can be generated very easily.

【0027】図4の例において、第1のC/TFTを構
成するPTFT13、NTFT22と第2のC/TFT
を構成するPTFT24、NTFT25の4つのゲイト
電極を共通してY方向の第3の信号線3に連結せしめ、
PTFT13とPTFT24入力端を共通化してX方向
の第1の信号線5にNTFT22とNTFT25入力端
を共通化してX方向の第2の信号線8に接続させた。ま
たその2つのC/TFTの出力を共通にして1つの液晶
15の一方の電極である画素電極17に連結させてい
る。かくすると、2つのNTFTまたは2つのPTFT
のいずれか一方が多少リ−クしても同相であるためその
画素を駆動させることができる。
In the example shown in FIG. 4, PTFT 13, NTFT 22 and second C / TFT constituting the first C / TFT
Are connected in common to the third signal line 3 in the Y direction by using the four gate electrodes PTFT 24 and NTFT 25
The PTFT 13 and PTFT 24 input terminals are shared, and the NTFT 22 and NTFT 25 input terminals are shared with the first signal line 5 in the X direction and connected to the second signal line 8 in the X direction. The outputs of the two C / TFTs are shared and connected to a pixel electrode 17 which is one electrode of one liquid crystal 15. Thus, two NTFTs or two PTFTs
Even if either one of them leaks to some extent, the pixel is driven because it is in phase.

【0028】図5は1つのピクセル23において、2つ
の画素電極17、26とそのそれぞれに対応してC/T
FTを2つ設けたものである。2つのC/TFTのゲイ
ト電極を共通とせしめ、第1の入力を行う。またそれぞ
れのC/TFTのそれぞれのNTFTおよびそれぞれの
PTFTの入力を第1の信号線5および第2の信号線8
に連結したものである。かくすることにより、1つのピ
クセルの2つの画素のうち一方がTFTのリ−ク等の不
良により非動作とならない。また、遅れた動作となって
も、他方が正常動作するため、マトリクス構成動作にお
いて不良が目立ちにくいという特長を有する。図4、図
5に示すC/TFTは全てインバータ型であるが、バッ
ファ型であってもよいことはいうまでもない。
FIG. 5 shows that, in one pixel 23, two pixel electrodes 17, 26 and the C / T
In this example, two FTs are provided. The gate electrode of the two C / TFTs is made common, and the first input is performed. The input of each NTFT and each PTFT of each C / TFT is connected to the first signal line 5 and the second signal line 8.
It is connected to. Thus, one of the two pixels in one pixel does not become inoperative due to a defect such as a leak of the TFT. Further, even if the operation is delayed, the other operates normally, so that a defect is less noticeable in the matrix configuration operation. Although the C / TFTs shown in FIGS. 4 and 5 are all of the inverter type, it goes without saying that they may be of the buffer type.

【0029】[0029]

【実施例1】本実施例では図3に示すような回路構成す
なわちインバータ型の回路構成を用いた液晶表示装置を
用いて、強誘電液晶(FLC)を用いた液晶表示装置の
説明を行う。この回路構成に対応する実際の電極等の配
置構成を図6に示している。これらは説明を簡単にする
為2×2に相当する部分のみ記載されている。また、実
際の駆動信号波形を図9に示す。これも説明を簡単にす
る為に4×4のマトリクス構成とした場合の信号波形で
説明を行う。
Embodiment 1 In this embodiment, a liquid crystal display device using a ferroelectric liquid crystal (FLC) will be described using a liquid crystal display device using a circuit configuration as shown in FIG. 3, that is, an inverter type circuit configuration. FIG. 6 shows an actual arrangement of electrodes and the like corresponding to this circuit configuration. For simplification of description, only portions corresponding to 2 × 2 are described. FIG. 9 shows an actual drive signal waveform. For the sake of simplicity, the description will be made using signal waveforms in the case of a 4 × 4 matrix configuration.

【0030】まず、本実施例で使用する液晶表示装置の
作製方法を図12、図13を使用して説明する。図12
(A)において、石英ガラス等の高価でない700℃以
下、例えば約600℃の熱処理に耐え得るガラス50上
にマグネトロンRF(高周波) スパッタ法を用いてブロ
ッキング層51としての酸化珪素膜を1000〜300
0Åの厚さに作製する。プロセス条件は酸素100%雰
囲気、成膜温度15℃、出力400〜800W、圧力
0.5Paとした。タ−ゲットに石英または単結晶シリ
コンを用いた成膜速度は30〜100Å/分であった。
First, a method for manufacturing a liquid crystal display device used in this embodiment will be described with reference to FIGS. FIG.
In (A), a silicon oxide film as a blocking layer 51 is formed on a glass 50 that can withstand a heat treatment of inexpensive 700 ° C. or less, for example, about 600 ° C., such as quartz glass, by using a magnetron RF (high frequency) sputtering method.
It is made to a thickness of 0 °. The process conditions were a 100% oxygen atmosphere, a film formation temperature of 15 ° C., an output of 400 to 800 W, and a pressure of 0.5 Pa. The film formation rate using quartz or single crystal silicon as a target was 30 to 100 ° / min.

【0031】この上にシリコン膜をLPCVD(減圧気
相)法、スパッタ法またはプラズマCVD法により形成
した。減圧気相法で形成する場合、結晶化温度よりも1
00〜200℃低い450〜550℃、例えば530℃
でジシラン(Si2H6) またはトリシラン(Si3H8) をCVD
装置に供給して成膜した。反応炉内圧力は30〜300
Paとした。成膜速度は50〜250Å/ 分であった。
NTFTとPTFTとのスレッシュホ−ルド電圧(Vt
h)に概略同一に制御するため、ホウ素をジボランを用
いて1×1015〜1×1018cm-3の濃度として成膜中に添加
してもよい。
A silicon film was formed thereon by LPCVD (low pressure gas phase), sputtering or plasma CVD. When formed by the reduced pressure gas phase method, the temperature is 1
450-550 ° C lower by 00-200 ° C, for example 530 ° C
CVD of disilane (Si 2 H 6 ) or trisilane (Si 3 H 8 )
The film was supplied to the apparatus to form a film. Reactor pressure is 30 ~ 300
Pa. The deposition rate was 50-250 ° / min.
Threshold voltage (Vt) between NTFT and PTFT
In order to control substantially the same as in h), boron may be added at a concentration of 1 × 10 15 to 1 × 10 18 cm −3 during film formation using diborane.

【0032】スパッタ法で行う場合、スパッタ前の背圧
を1×10-5Pa以下とし、単結晶シリコンをタ−ゲット
として、アルゴンに水素を20〜80%混入した雰囲気
で行った。例えばアルゴン20%、水素80%とした。
成膜温度は150℃、周波数は13.56MHz、スパ
ッタ出力は400〜800W、圧力は0.5Paであっ
た。
When the sputtering method is used, the back pressure before the sputtering is set to 1 × 10 −5 Pa or less, and single crystal silicon is used as a target in an atmosphere in which hydrogen is mixed with 20 to 80% of argon. For example, argon was 20% and hydrogen was 80%.
The film formation temperature was 150 ° C., the frequency was 13.56 MHz, the sputter output was 400 to 800 W, and the pressure was 0.5 Pa.

【0033】プラズマCVD法により珪素膜を作製する
場合、温度は例えば300℃とし、モノシラン(SiH4)ま
たはジシラン(Si2H6) を用いた。これらをPCVD装置
内に導入し、13.56MHzの高周波電力を加えて成
膜した。
When a silicon film is formed by the plasma CVD method, the temperature is, for example, 300 ° C., and monosilane (SiH 4 ) or disilane (Si 2 H 6 ) is used. These were introduced into a PCVD apparatus, and a high-frequency power of 13.56 MHz was applied to form a film.

【0034】これらの方法によって形成された被膜は、
酸素が5×1021cm-3以下であることが好ましい。この酸
素濃度が高いと、結晶化させにくく、熱アニ−ル温度を
高くまたは熱アニ−ル時間を長くしなければならない。
また少なすぎると、バックライトによりオフ状態のリ−
ク電流が増加してしまう。そのため4×1019〜4×10 21
cm-3の範囲とした。水素は4×1020cm-3であり、珪素4
×1022cm-3として比較すると1原子%であった。また、
ソ−ス、ドレインに対してより結晶化を助長させるた
め、酸素濃度を7×1019cm-3以下、好ましくは1×1019
cm-3以下とし、ピクセル構成するTFTのチャネル形成
領域のみに酸素をイオン注入法により5×1020〜5×10
21cm-3となるように添加してもよい。その時周辺回路を
構成するTFTには光照射がなされないため、この酸素
の混入をより少なくし、より大きいキャリア移動度を有
せしめることは、高周波動作をさせるためる有効であ
る。
The coatings formed by these methods are:
Oxygen is 5 × 10twenty onecm-3The following is preferred. This acid
If the element concentration is high, it is difficult to crystallize and the thermal annealing temperature
High or long thermal annealing times must be used.
If the amount is too small, the lamp is turned off by the backlight.
Current increases. Therefore 4 × 1019~ 4 × 10 twenty one
cm-3Range. Hydrogen is 4 × 1020cm-3And silicon 4
× 10twenty twocm-3Was 1 atomic%. Also,
To promote crystallization for source and drain
The oxygen concentration is 7 × 1019cm-3Below, preferably 1 × 1019
cm-3The following is the channel formation of the TFT that constitutes the pixel
5 x 1020~ 5 × 10
twenty onecm-3You may add so that it may become. At that time, peripheral circuits
Since the constituent TFTs are not irradiated with light,
Less carrier contamination and higher carrier mobility
Is effective for high frequency operation.
You.

【0035】次に、アモルファス状態の珪素膜を500
〜5000Å、例えば1500Åの厚さに作製の後、4
50〜700℃の温度にて12〜70時間非酸化物雰囲
気にて中温の加熱処理、例えば水素雰囲気下にて600
℃の温度で保持した。珪素膜の下の基板表面にアモルフ
ァス構造の酸化珪素膜が形成されているため、この熱処
理で特定の核が存在せず、全体が均一に加熱アニ−ルさ
れる。即ち、成膜時はアモルファス構造を有し、また水
素は単に混入しているのみである。
Next, a silicon film in an amorphous state is
After fabrication to a thickness of ~ 5000mm, for example 1500mm, 4
Medium-temperature heat treatment in a non-oxide atmosphere at a temperature of 50 to 700 ° C. for 12 to 70 hours, for example, 600 hours in a hydrogen atmosphere.
It was kept at a temperature of ° C. Since a silicon oxide film having an amorphous structure is formed on the surface of the substrate under the silicon film, no specific nucleus is present in this heat treatment, and the whole is annealed uniformly. That is, it has an amorphous structure at the time of film formation, and hydrogen is simply mixed therein.

【0036】アニ−ルにより、珪素膜はアモルファス構
造から秩序性の高い状態に移り、一部は結晶状態を呈す
る。特にシリコンの成膜後の状態で比較的秩序性の高い
領域は特に結晶化をして結晶状態となろうとする。しか
しこれらの領域間に存在する珪素により互いの結合がな
されるため、珪素同志は互いにひっぱりあう。レ−ザラ
マン分光により測定すると単結晶の珪素のピ−ク522
cm-1より低周波側にシフトしたピ−クが観察される。そ
れの見掛け上の粒径は半値巾から計算すると、50〜5
00Åとマイクロクリスタルのようになっているが、実
際はこの結晶性の高い領域は多数あってクラスタ構造を
有し、各クラスタ間は互いに珪素同志で結合(アンカリ
ング) がされたセミアモルファス構造の被膜を形成させ
ることができた。
By the annealing, the silicon film shifts from an amorphous structure to a highly ordered state, and a part of the silicon film exhibits a crystalline state. In particular, a region having a relatively high order in a state after the formation of silicon is particularly likely to be crystallized to be in a crystalline state. However, since the silicon existing between these regions is bonded to each other, silicon mutually pulls each other. When measured by laser Raman spectroscopy, a single crystal silicon peak 522 is obtained.
A peak shifted to a lower frequency side than cm −1 is observed. Its apparent particle size is 50 to 5 when calculated from the half width.
Although it is a microcrystal with a size of 00Å, there are actually a large number of regions with high crystallinity and a cluster structure, and a semi-amorphous structure film in which each cluster is bonded to each other by silicon (anchoring). Could be formed.

【0037】結果として、被膜は実質的にグレインバウ
ンダリ(以下GBという)がないといってもよい状態を
呈する。キャリアは各クラスタ間をアンカリングされた
個所を通じ互いに容易に移動し得るため、いわゆるGBの
明確に存在する多結晶珪素よりも高いキャリア移動度と
なる。即ちホ−ル移動度(μh)=10〜200cm 2
/VSec、電子移動度(μe )=15〜300cm2
/VSecが得られる。
As a result, the coating is substantially grain bowed.
The state that can be said that there is no dali (hereinafter referred to as GB)
Present. Carrier anchored between each cluster
So-called GB
Higher carrier mobility than clearly existing polycrystalline silicon
Become. That is, hole mobility (μh) = 10 to 200 cm Two
/ VSec, electron mobility (μe) = 15-300 cmTwo
/ VSec.

【0038】他方、上記の如き中温でのアニ−ルではな
く、900〜1200℃の高温アニ−ルにより被膜を多
結晶化すると、核からの固相成長により被膜中の不純物
の偏析がおきて、GBには酸素、炭素、窒素等の不純物
が多くなり、結晶中の移動度は大きいが、GBでのバリ
ア(障壁)を作ってそこでのキャリアの移動を阻害して
しまう。結果として10cm2/Vsec以上の移動度がなかな
か得られないのが実情である。即ち、本実施例ではかく
の如き理由により、セミアモルファスまたはセミクリス
タル構造を有するシリコン半導体を用いている。
On the other hand, when the film is polycrystallized by high-temperature annealing at 900 to 1200 ° C. instead of annealing at medium temperature as described above, segregation of impurities in the film occurs due to solid phase growth from nuclei. , GB contain many impurities such as oxygen, carbon, and nitrogen, and have a high mobility in the crystal. However, a barrier is formed in the GB to hinder the movement of carriers there. As a result, a mobility of 10 cm 2 / Vsec or more cannot be easily obtained. That is, in this embodiment, a silicon semiconductor having a semi-amorphous or semi-crystalline structure is used for such a reason.

【0039】この上に酸化珪素膜をゲイト絶縁膜として
500〜2000Å例えば1000Åの厚さに形成し
た。これはブロッキング層としての酸化珪素膜の作製と
同一条件とした。この成膜中に弗素を少量添加し、ナト
リウムイオンの固定化をさせてもよい。
On this, a silicon oxide film was formed as a gate insulating film to a thickness of 500 to 2000 {for example, 1000}. This was made under the same conditions as those for forming the silicon oxide film as the blocking layer. During the film formation, a small amount of fluorine may be added to fix the sodium ions.

【0040】この後、この上側にリンが1〜5×1021cm
-3の濃度に入ったシリコン膜またはこのシリコン膜とそ
の上にモリブデン(Mo)、タングステン(W),MoSi2 または
WSi2との多層膜を形成した。これを第2のフォトマスク
にてパタ−ニングして図12(B)を得た。PTFT
用のゲイト電極9、NTFT用のゲイト電極19を形成
した。例えばチャネル長10μm、ゲイト電極としてリ
ンド−プ珪素を0.2μm、その上にモリブデンを0.
3μmの厚さに形成した。 図12(C)において、フ
ォトレジスト57をフォトマスクを用いて形成し、P
TFT用のソ−ス10、ドレイン12に対し、ホウ素を
1〜5×1015cm-2のド−ズ量でイオン注入法により添
加した。 次に図12(D)の如く、NTFTをフォト
マスクを用いて形成した。NTFT用のソ−ス20、
ドレイン18としてリンを1〜5×1015cm-2のドーズ
量でイオン注入法により添加した。
Thereafter, 1 to 5 × 10 21 cm of phosphorus is placed on the upper side.
-3 silicon film or molybdenum (Mo), tungsten (W), MoSi 2 or
A multilayer film with WSi 2 was formed. This was patterned using a second photomask to obtain FIG. PTFT
The gate electrode 9 for NTFT and the gate electrode 19 for NTFT were formed. For example, a channel length of 10 μm, 0.2 μm of silicon as a gate electrode, and 0.1 μm of molybdenum thereon.
It was formed to a thickness of 3 μm. In FIG. 12C, a photoresist 57 is formed using a photomask,
Boron was added to the TFT source 10 and the drain 12 at a dose of 1 to 5 × 10 15 cm −2 by ion implantation. Next, as shown in FIG. 12D, NTFT was formed using a photomask. Source 20 for NTFT,
Phosphorus was added as the drain 18 by ion implantation at a dose of 1 to 5 × 10 15 cm −2 .

【0041】これらはゲイト絶縁膜54を通じて行っ
た。しかし図12(B)において、ゲイト電極55、5
6をマスクとしてシリコン膜上の酸化珪素を除去し、そ
の後、ホウ素、リンを直接珪素膜中にイオン注入しても
よい。
These steps were performed through the gate insulating film 54. However, in FIG. 12B, the gate electrodes 55, 5
6 may be used as a mask to remove silicon oxide on the silicon film, and then boron and phosphorus may be directly ion-implanted into the silicon film.

【0042】次に、600℃にて10〜50時間再び加
熱アニ−ルを行った。PTFTのソ−ス10、ドレイン
12、NTFTのソ−ス20、ドレイン18を不純物を
活性化してP+、N+として作製した。またゲイト電極
9、19下にはチャネル形成領域21、11がセミアモ
ルファス半導体として形成されている。
Next, annealing was performed again at 600 ° C. for 10 to 50 hours. The source 10 and the drain 12 of the PTFT and the source 20 and the drain 18 of the NTFT were formed as P + and N + by activating impurities. Channel formation regions 21 and 11 are formed below the gate electrodes 9 and 19 as semi-amorphous semiconductors.

【0043】かくすると、セルフアライン方式でありな
がらも、700℃以上にすべての工程で温度を加えるこ
とがなくC/TFTを作ることができる。そのため、基
板材料として、石英等の高価な基板を用いなくてもよ
く、本発明の大画素の液晶表示装置にきわめて適したプ
ロセスである。
In this way, a C / TFT can be manufactured without applying a temperature to 700 ° C. or more in all steps, even though it is a self-aligned system. Therefore, it is not necessary to use an expensive substrate such as quartz as a substrate material, and this is a process very suitable for the large pixel liquid crystal display device of the present invention.

【0044】本実施例では熱アニ−ルは図12(A)、
(D)で2回行った。しかし図12(A)のアニ−ルは
求める特性により省略し、双方を図12(D)のアニ−
ルにより兼ね製造時間の短縮を図ってもよい。図13
(A)において、層間絶縁物65を前記したスパッタ法
により酸化珪素膜の形成として行った。この酸化珪素膜
の形成はLPCVD法、光CVD法、常圧CVD法を用
いてもよい。例えば0.2〜0.6μmの厚さに形成
し、その後、フォトマスクを用いて電極用の窓66を
形成した。さらに、これら全体にアルミニウムをスパッ
タ法により形成し、リ−ド71、72およびコンタクト
67、68をフォトマスクを用いて作製した後、表面
を平坦化用有機樹脂69例えば透光性ポリイミド樹脂を
塗布形成し、再度の電極穴あけをフォトマスクにて行
った。
In this embodiment, the thermal annealing is performed as shown in FIG.
(D) was performed twice. However, the annealing in FIG. 12 (A) is omitted due to the required characteristics, and both are omitted from the annealing in FIG. 12 (D).
The manufacturing time may also be reduced by using a tool. FIG.
In (A), a silicon oxide film was formed on the interlayer insulator 65 by the above-described sputtering method. This silicon oxide film may be formed by an LPCVD method, a photo CVD method, or a normal pressure CVD method. For example, it was formed to a thickness of 0.2 to 0.6 μm, and then a window 66 for an electrode was formed using a photomask. Further, aluminum is formed on the entire surface by sputtering, and leads 71 and 72 and contacts 67 and 68 are formed using a photomask. Then, the surface is flattened with an organic resin 69 for flattening, for example, a translucent polyimide resin. It was formed and the electrode drilling was performed again using a photomask.

【0045】図13(B)に示す如く2つのTFTを相
補型構成とし、かつその出力端を液晶装置の一方の画素
の電極を透明電極としてそれに連結するため、スパッタ
法によりITO(インジュ−ム・スズ酸化膜)を形成し
た。それをフォトマスクによりエッチングし、画素電
極17を構成させた。このITOは室温〜150℃で成
膜し、200〜400℃の酸素または大気中のアニ−ル
により成就した。
As shown in FIG. 13B, in order to connect the two TFTs to a complementary structure and connect the output terminals thereof to the electrodes of one pixel of the liquid crystal device as a transparent electrode, ITO (indium oxide) is formed by sputtering. A tin oxide film). This was etched using a photomask to form the pixel electrode 17. This ITO film was formed at room temperature to 150 ° C., and was achieved by oxygen at 200 to 400 ° C. or annealing in air.

【0046】かくの如くにしてPTFT22とNTFT
13と画素電極である透明導電膜の電極70とを同一ガ
ラス基板50上に作製した。得られたTFTの特性はP
TFTで移動度は20(cm2/Vs)、Vthは−5.9
(V)で、NTFTで移動度は40(cm2/Vs)、Vthは
5.0(V)であった。
Thus, PTFT 22 and NTFT
13 and a transparent conductive film electrode 70 as a pixel electrode were formed on the same glass substrate 50. The characteristics of the obtained TFT are P
TFT has a mobility of 20 (cm 2 / Vs) and Vth of -5.9.
In (V), the mobility of NTFT was 40 (cm 2 / Vs) and Vth was 5.0 (V).

【0047】上記の作製法は、バッファ型であってもイ
ンバータ型であっても全く同じであることは、いうまで
もない。
It goes without saying that the above manufacturing method is exactly the same whether it is of the buffer type or the inverter type.

【0048】上記の様な方法に従って作製された液晶装
置用の一方の基板とガラス基板上に全面に透明電極を設
けた他方の基板を貼り合わせ、液晶セルを形成した。そ
の中に強誘電性液晶組成物を封入した。図6において、
PTFT13を第1の走査線5とデータ線3との交差部
に設け、第1の走査線5とデータ線4との交差部にも他
の画素用のPTFTが同様に設けられている。一方NT
FTは第2の走査線8とデータ線3との交差部に設けら
れている。また、隣接した他の第1の走査線6とデータ
線3との交差部には、他の画素用のNTFTが設けられ
ている。このようなC/TFTを用いたマトリクス構成
(この場合はインバータ型)を有せしめた。PTFT1
3は、ドレイン10の入力端のコンタクト69を介し第
1の走査線5に連結され、ゲイト9は多層配線形成がな
されたデータ線3に連結されている。ソ−ス12の出力
端はコンタクト67を介して画素の電極17に連結して
いる。
One substrate for a liquid crystal device manufactured according to the above-described method and another substrate provided with a transparent electrode over the entire surface of a glass substrate were bonded to each other to form a liquid crystal cell. A ferroelectric liquid crystal composition was sealed therein. In FIG.
The PTFT 13 is provided at the intersection between the first scanning line 5 and the data line 3, and the PTFT for other pixels is similarly provided at the intersection between the first scanning line 5 and the data line 4. Meanwhile NT
The FT is provided at the intersection of the second scanning line 8 and the data line 3. An NTFT for another pixel is provided at the intersection of the adjacent first scanning line 6 and data line 3. A matrix configuration (in this case, an inverter type) using such a C / TFT is provided. PTFT1
3 is connected to the first scanning line 5 via a contact 69 at the input end of the drain 10, and the gate 9 is connected to the data line 3 on which a multilayer wiring is formed. The output terminal of the source 12 is connected to the electrode 17 of the pixel via the contact 67.

【0049】他方、NTFT22はドレイン20の入力
端がコンタクトを介して第2の走査線8に連結され、ゲ
イト21はデータ線3に、ドレイン18の出力端はコン
タクト68を介してPTFTと同様に画素電極17に連
結している。かくして一対の走査線5、8に挟まれた間
(内側) に、透明導電膜よりなる画素17とPTFT1
3とNTFT22からなるC/TFTとにより1つのピ
クセルを構成した。かかる構造を左右、上下に繰り返す
ことにより、2×2のマトリクスをそれを拡大した64
0×480、1280×960といった大画素の液晶表
示装置とすることができる。
On the other hand, the NTFT 22 has an input terminal of the drain 20 connected to the second scanning line 8 via a contact, a gate 21 connected to the data line 3, and an output terminal of the drain 18 connected to the second scanning line 8 via a contact 68 similarly to the PTFT. It is connected to the pixel electrode 17. Thus, the pixel 17 made of the transparent conductive film and the PTFT 1 are interposed (inside) between the pair of scanning lines 5 and 8.
One pixel was constituted by 3 and the C / TFT including the NTFT 22. By repeating such a structure horizontally and vertically, a 2 × 2 matrix is enlarged to 64
A liquid crystal display device having large pixels such as 0 × 480 and 1280 × 960 can be obtained.

【0050】ここでの特長は、1つの画素に2つのTF
Tが相補構成をして設けられていることにより、画素電
極17は3つの値の液晶電位VLCに固定されることであ
る。
The feature here is that one pixel has two TFs.
Since T is provided in a complementary configuration, the pixel electrode 17 is fixed at three values of the liquid crystal potential VLC .

【0051】本実施例の場合、図9におけるX1a1b
2a2b、X3a3b、X4a4bはX方向の各々一対の走
査信号線として機能する。また、Y1 、Y2 、Y3 、Y
4 はY方向のデータ線として機能している。また、図1
4中のAA、AB・・・DDは対応する位置の画素のア
ドレスを意味している。なお図14においては、図中に
P、NとPTFTとNTFTが示されているようにイン
バータ型の構成をとっているが、PTFTとNTFTを
入れ換えればバッファ型になることはいうまでもない。
In the case of this embodiment, X 1a X 1b ,
X 2a X 2b , X 3a X 3b , and X 4a X 4b each function as a pair of scanning signal lines in the X direction. Also, Y 1 , Y 2 , Y 3 , Y
Reference numeral 4 functions as a data line in the Y direction. FIG.
AA, AB... DD in FIG. 4 mean the address of the pixel at the corresponding position. In FIG. 14, the inverter type configuration is adopted as shown in FIG. 14 where P, N, PTFT and NTFT are shown, but it goes without saying that the buffer type is obtained by exchanging the PTFT and NTFT. .

【0052】この様な4×4構成の表示において、図1
4に示すアドレスAA、AB、BA、BBの4つの画素
に対応する、信号波形と液晶電位と実際に液晶に印加さ
れる電位差のタイミングチャートを図9に示す。図9に
おいて、横軸は時間を示している。1フレームを時間T
1からT2の間としてこの間を4つに分割して、一対の
走査線4対を順次走査して走査信号を印加している。図
ではX1a、X2a、X3a、X4aのみを記載しているが実際
にはX1b、X2b、X3b、X4bにはX1a、X2a、X3a、X
4aと極性の異なる同じ波形が印加されている。また、Y
1 、Y2 、Y3、Y4 線には図9のようなデータ信号が
印加されており、時間T1からT2の間はAAの画素の
み選択されてオンまたはオフされる。即ち、T1 からt
1 の間にデータ線Y1 に対してデータ信号を印加して、
この時間内にAAの画素の液晶にはしきい値をこえる電
圧が印加され液晶が駆動される。この時、液晶表示装置
の対抗電極にオフセット電圧が印加されている。図9で
は次の時間T2からT3にも全く同じ信号波形を印加
し、AAの表示を行っている。
In the display of such a 4 × 4 configuration, FIG.
FIG. 9 shows a timing chart of a signal waveform, a liquid crystal potential, and a potential difference actually applied to the liquid crystal corresponding to four pixels at addresses AA, AB, BA, and BB shown in FIG. In FIG. 9, the horizontal axis indicates time. One frame at time T
The interval between 1 and T2 is divided into four, and four pairs of scanning lines are sequentially scanned to apply a scanning signal. In the figure, only X 1a , X 2a , X 3a , and X 4a are described. However, X 1b , X 2b , X 3b , and X 4b are actually X 1a , X 2a , X 3a , and X 4b.
The same waveform having a different polarity from that of 4a is applied. Also, Y
A data signal as shown in FIG. 9 is applied to the 1 , Y 2 , Y 3 , and Y 4 lines, and only the AA pixel is selected and turned on or off from time T1 to T2. That is, from T 1 to t
By applying a data signal to the data lines Y 1 during 1,
During this time, a voltage exceeding the threshold is applied to the liquid crystal of the AA pixel, and the liquid crystal is driven. At this time, the offset voltage is applied to the opposing electrode of the liquid crystal display device. In FIG. 9, the same signal waveform is applied from the next time T2 to T3, and AA is displayed.

【0053】次に時間T3からT4及びT4からT5で
は4つの画素を全く選択しない信号が印加されている。
さらに時間T5からT6では再びAAの画素を選択して
いる信号が印加されている。
Next, from time T3 to T4 and from T4 to T5, a signal that does not select any of the four pixels is applied.
Further, from time T5 to T6, a signal for selecting the AA pixel is applied again.

【0054】次に時間T6からT8はデータ線に印加す
る信号の論理を反転させた信号が印加され、また対抗電
極には時間T1からT6の間に印加されていた信号とは
極性の異なるオフセット電圧が印加されて、交流化信号
が液晶に加えられている。この交流化信号により、時間
T1からT6の間に正に偏っていた電荷をキャンセルす
ることができる。すなわち、時間T2からT4に加えら
れていた信号のうち、Y1 、Y2 、Y3 、Y4 線の論理
を反転し、すなわち選択信号と非選択信号を入れ換え、
対抗電極のオフセット電圧の正負を入れ換えることによ
り、時間T2からT4の前半の1フレームではAAの画
素を選択し、後半の1フレームでは4つの画素を選択し
ない交流化信号を印加でき液晶を駆動することが可能と
なった。これにより、容易に画素に残っている電荷をキ
ャンセルすることができる。
Next, from time T6 to T8, a signal obtained by inverting the logic of the signal applied to the data line is applied, and the counter electrode has an offset having a polarity different from that of the signal applied from time T1 to T6. A voltage is applied and an alternating signal is applied to the liquid crystal. With this alternating signal, the charges that have been positively biased between times T1 and T6 can be canceled. That is, of the signal which has been applied from time T2 to T4, Y 1, Y 2, Y 3, inverts the logic of Y 4-wire, i.e. interchanged selection signal and a non-selection signal,
By exchanging the offset voltage of the opposing electrode, the AA pixel is selected in the first frame of the time T2 to T4, and the AC signal which does not select the four pixels is applied in the second frame of the time, thereby driving the liquid crystal. It became possible. This makes it possible to easily cancel the charge remaining in the pixel.

【0055】このように、本発明の駆動によると非常に
簡単な、パルス信号をデータ線および一対の走査線に加
えるだけで、液晶表示を行える。
As described above, according to the driving of the present invention, a very simple pulse signal can be applied to a data line and a pair of scanning lines to perform a liquid crystal display.

【0056】本実施例において、1つの表示画面に対し
て、複数フレームの駆動信号を液晶に印加することによ
り1画面を表示する場合は特定の画素に加える選択信号
回数を全フレーム数より減らすことにより、容易に階調
表示を行うことができる。
In this embodiment, when one screen is displayed by applying drive signals of a plurality of frames to the liquid crystal for one display screen, the number of selection signals to be applied to a specific pixel is reduced from the total number of frames. Thus, gradation display can be easily performed.

【0057】本発明には配向膜は有機膜を用い、スイッ
チング速度を大とするため、動作電圧は±20〜±25Vと
し、セル間隔は1〜3μmと薄くした。
In the present invention, an organic film is used as the alignment film, and in order to increase the switching speed, the operating voltage is set to ± 20 to ± 25 V, and the cell interval is set to be as thin as 1 to 3 μm.

【0058】本実施例において示した液晶表示装置を用
いれば、従来のものより高性能な液晶を用いたテレビ受
像機、液晶表示パネルに後方から光を当てることによっ
て、パネルを透過した光を光学系を介して前方のスクリ
ーン等に映す液晶プロジェクター等を得ることができ
る。また、本実施例で使用したTFTの半導体は本実施
例で使用した材料以外をも使用できる。
When the liquid crystal display device shown in this embodiment is used, light transmitted through the liquid crystal display panel is illuminated from the rear by illuminating the liquid crystal display panel with light from the rear of the television receiver or the liquid crystal display panel. It is possible to obtain a liquid crystal projector or the like that projects on a screen or the like in front through the system. Further, as the semiconductor of the TFT used in this embodiment, materials other than those used in this embodiment can be used.

【0059】[0059]

【実施例2】この実施例は図4および図7に対応した液
晶表示装置の構成を有するものを使用して、インバータ
型の回路を構成した例である。本実施例においても、基
本的構成であるPTFT、NTFTからなるC/TFT
の構成、作製法は、実施例1と全く同様である。また図
4、図7中の符号は、実施例1において図3、図6を用
いて説明した符号と同一である。
[Embodiment 2] This embodiment is an example in which an inverter type circuit is formed by using a liquid crystal display having the structure shown in FIGS. Also in this embodiment, a C / TFT composed of PTFT and NTFT, which are basic structures, is used.
Is exactly the same as in Example 1. 4 and 7 are the same as those described in the first embodiment with reference to FIGS.

【0060】図7より明らかな如く、Y線の走査線3を
中央に配設し、一対のデータ線の第1のデータ線5と第
2のデータ線8に挟まれた部分を1つのピクセル23と
している。1つのピクセルは1つの透明導電膜の画素1
7および2つのPTFT13、24と、2つのNTFT
22、25よりなる2つのC/TFTに連結させてい
る。ゲイト電極はすべて走査線3に連結され、2つのP
TFTは第1のデータ線に、また2つのNTFTは第
2のデータ線8に連結されている。これら2つのC/T
FTの一方が、ゲイト電極とチャネル形成領域との間に
リ−クがあり不良であった場合でも、ピクセルとしての
動作をさせることができる。本実施例を駆動する際のタ
イミングチャートの一例を図10に示す。
As is clear from FIG. 7, the scanning line 3 of the Y line is disposed at the center, and the portion of the pair of data lines sandwiched between the first data line 5 and the second data line 8 is defined as one pixel. 23. One pixel is one pixel of one transparent conductive film
7 and two PTFTs 13, 24 and two NTFTs
22 and 25 are connected to two C / TFTs. The gate electrodes are all connected to scan line 3 and two P
The TFT is connected to a first data line 5 and the two NTFTs are connected to a second data line 8. These two C / T
Even if one of the FTs is defective due to a leak between the gate electrode and the channel formation region, it can be operated as a pixel. FIG. 10 shows an example of a timing chart when the present embodiment is driven.

【0061】ここでの特長は1つの画素に2つのC/T
FTが設けられていることにより、画素電極17は3つ
の値の液晶電位VLCに固定されることである。
The feature here is that one pixel has two C / Ts.
By providing the FT, the pixel electrode 17 is fixed at the liquid crystal potential VLC of three values.

【0062】本実施例の場合、光硬化型のエポキシ変成
アクリル樹脂とネマチック液晶の混合物を印刷法によっ
て、第一の基板に10μmの厚さで形成後、第二の基板
を減圧中で重合わせて、2kg/cm2 で加圧しながら
下方より紫外線を照射してセルを形成した。その断面構
造を図15に示す。図15は、ガラス基板150、液晶
相154、画素電極17、対抗電極である上側電極15
5、例えば図4における信号線8に相当する信号線15
2、例えば図4における信号線6に相当する信号線15
1、そして図4に示す回路構成を有する下側基板153
よりなるものである。この図15に示す液晶表示装置を
図1のプロジェクションテレビの4の部分に用いること
により高性能なプロジェクションテレビの構成を得るこ
とができる。
In the case of this embodiment, a mixture of a photocurable epoxy-modified acrylic resin and a nematic liquid crystal is formed on a first substrate to a thickness of 10 μm by a printing method, and then the second substrate is superposed under reduced pressure. Then, the cells were formed by irradiating ultraviolet rays from below while applying a pressure of 2 kg / cm 2 . FIG. 15 shows the cross-sectional structure. FIG. 15 shows a glass substrate 150, a liquid crystal phase 154, a pixel electrode 17, and an upper electrode 15 as a counter electrode.
5, for example, a signal line 15 corresponding to the signal line 8 in FIG.
2, for example, a signal line 15 corresponding to the signal line 6 in FIG.
1, and the lower substrate 153 having the circuit configuration shown in FIG.
Consisting of By using the liquid crystal display device shown in FIG. 15 for the portion 4 of the projection television shown in FIG. 1, a high-performance projection television can be obtained.

【0063】[0063]

【実施例3】この実施例は図および図8に対応するも
のである。1つのピクセルが2つのC/TFTと2つの
画素よりなっている。即ちPTFT13、NTFT22
よりなるC/TFTの出力と連結した液晶の画素電極1
7と、他のPTFT24とNTFT25よりなるC/T
FTの出力に連結した液晶の画素電極81とが1つのピ
クセル23を構成している。画素17と81とが1つの
ピクセルを構成する合わせた画素23に対応する。
Embodiment 3 This embodiment corresponds to FIG. 5 and FIG. One pixel is composed of two C / TFTs and two pixels. That is, PTFT13, NTFT22
Liquid crystal pixel electrode 1 connected to the output of a C / TFT
7 and C / T composed of other PTFT 24 and NTFT 25
The pixel electrode 81 of the liquid crystal connected to the output of the FT constitutes one pixel 23. Pixels 17 and 81 correspond to combined pixel 23 that forms one pixel.

【0064】この構成をとると、たとえ一方の画素が動
作しなくなっても、他方の画素が動作をし、カラ−化を
した時、非動作のピクセルが発生する確率を下げること
ができた。その他、ここに記載されていないことは実施
例1、2に記されたことと同様である。また、本実施例
を駆動する際のタイミングチャートの一例を図11とし
て示す。
With this configuration, even if one of the pixels does not operate, the other pixel operates and the probability of generating a non-operational pixel when the colorization is performed can be reduced. In addition, what is not described here is the same as that described in Examples 1 and 2. FIG. 11 shows an example of a timing chart when the present embodiment is driven.

【0065】本明細書中における表示媒体としては、透
過型の液晶表示装置または反射型の液晶表示装置として
用い得る。また使用可能な液晶材料としては前術のTN
液晶、FLC液晶、分散型液晶、ポリマ型液晶を用い得
る。 またゲストホスト型、誘電異方性型のネマチック
液晶にイオン性ド−パントを添加して電界を印加するこ
とによってネマチック液晶としコレステリック液晶との
混合体に電界を印加して、ネマチック相とコレステリッ
ク相との間で相変化を生じさせ、透明ないし白濁の表示
を実現する相転移液晶を用いることもできる。また液晶
以外では、例えば染料で着色した有機溶媒中にこれと色
の異なる顔料粒子を分散させたいわゆる電気泳動表示用
分散系を用いることもできることを付記する。またこの
場合にはC/TFTをバッファ型の回路構成にした方が
よいことも前述した通りである。
As a display medium in this specification, a transmission type liquid crystal display device or a reflection type liquid crystal display device can be used. The liquid crystal material that can be used is TN of the prior art.
Liquid crystal, FLC liquid crystal, dispersion type liquid crystal, and polymer type liquid crystal can be used. In addition, an ionic dopant is added to a guest-host type or dielectric anisotropic type nematic liquid crystal and an electric field is applied to apply the electric field to a nematic liquid crystal and a mixture of the cholesteric liquid crystal and a nematic phase and a cholesteric phase. A phase change liquid crystal which causes a phase change between the liquid crystal and the liquid crystal and realizes a transparent or cloudy display can also be used. In addition to the liquid crystal, for example, a so-called electrophoretic display dispersion system in which pigment particles having different colors are dispersed in an organic solvent colored with a dye can be used. Also, in this case, it is better to make the C / TFT a buffer type circuit configuration, as described above.

【0066】[0066]

【発明の効果】以上説明したように本発明の構成によっ
て、従来ブラウン管を利用したテレビ受像機に比べて、
70%程度の重量の削減ができた。また本発明の構成に
より、液晶電位をフロ−ティングとしないため、安定し
た表示を行うことができる。また、アクティブ素子とし
てのC/TFTの駆動能力が高いため、動作マ−ジンを
拡大でき、さらに周辺の駆動回路をより簡単にすること
が可能で表示装置の小型化、製造コストの低減に効果が
ある。また、3本の信号線と対抗電極に非常に単純な信
号で高い駆動能力を発揮することができる。
As described above, the configuration of the present invention makes it possible to reduce the size of a conventional television receiver using a cathode ray tube.
The weight was reduced by about 70%. Further, according to the structure of the present invention, since the liquid crystal potential is not floating, stable display can be performed. Also, since the driving capability of the C / TFT as the active element is high, the operation margin can be expanded, and the peripheral driving circuit can be made simpler, so that the display device can be downsized and the manufacturing cost can be reduced. There is. In addition, high driving capability can be exhibited with very simple signals to the three signal lines and the counter electrode.

【0067】また、不良TFTが一部にあっても同相出
力であるためその補償をある程度行うことができる。
Further, even if a defective TFT is present in a part, the output is in-phase, so that the compensation can be performed to some extent.

【0068】さらに、液晶材料を電気分解させないため
に液晶の駆動としては必須の交流化信号駆動をC/TF
Tのゲイト信号線に加える信号の論理を反転させ、対抗
電極に印加するオフセット電圧の極性を反転するという
簡単なことで達成できた。
Further, in order to prevent the liquid crystal material from being electrolyzed, an AC signal driving which is indispensable for driving the liquid crystal is performed by C / TF.
This was achieved simply by inverting the logic of the signal applied to the T gate signal line and inverting the polarity of the offset voltage applied to the counter electrode.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 従来のプロジェクション型テレビ受像機FIG. 1 shows a conventional projection type television receiver.

【図2】 従来の単一チャネル薄膜トランジスタを用い
た液晶電気光学装置の回路図
FIG. 2 is a circuit diagram of a conventional liquid crystal electro-optical device using a single channel thin film transistor.

【図3】 本発明による相補型薄膜トランジスタを用い
た液晶電気光学装置の回路図
FIG. 3 is a circuit diagram of a liquid crystal electro-optical device using a complementary thin film transistor according to the present invention.

【図4】 本発明による相補型薄膜トランジスタを用い
た液晶電気光学装置の回路図
FIG. 4 is a circuit diagram of a liquid crystal electro-optical device using a complementary thin film transistor according to the present invention.

【図5】 本発明による相補型薄膜トランジスタを用い
た液晶電気光学装置の回路図
FIG. 5 is a circuit diagram of a liquid crystal electro-optical device using a complementary thin film transistor according to the present invention.

【図6】 本発明による相補型薄膜トランジスタを用い
た液晶電気光学装置の構成図
FIG. 6 is a configuration diagram of a liquid crystal electro-optical device using a complementary thin film transistor according to the present invention.

【図7】 本発明による相補型薄膜トランジスタを用い
た液晶電気光学装置の構成図
FIG. 7 is a configuration diagram of a liquid crystal electro-optical device using a complementary thin film transistor according to the present invention.

【図8】 本発明による相補型薄膜トランジスタを用い
た液晶電気光学装置の構成図
FIG. 8 is a configuration diagram of a liquid crystal electro-optical device using a complementary thin film transistor according to the present invention.

【図9】 本発明による駆動チャートFIG. 9 is a driving chart according to the present invention.

【図10】 本発明による駆動チャートFIG. 10 is a driving chart according to the present invention.

【図11】 本発明による駆動チャートFIG. 11 is a driving chart according to the present invention.

【図12】 本発明による相補型薄膜トランジスタの工
FIG. 12 shows a process of a complementary thin film transistor according to the present invention.

【図13】 本発明による相補型薄膜トランジスタの工
FIG. 13 shows a process of a complementary thin film transistor according to the present invention.

【図14】 本発明による回路図FIG. 14 is a circuit diagram according to the present invention.

【図15】 本発明による相補型薄膜トランジスタを用
いた液晶電気光学装置の構成図
FIG. 15 is a configuration diagram of a liquid crystal electro-optical device using a complementary thin film transistor according to the present invention.

【符号の説明】[Explanation of symbols]

10 Pチャネル型TFTのソース 11 Pチャネル型TFTのチャネル 12 Pチャネル型TFTのドレイン 13 Pチャネル型TFT 18 Nチャネル型TFTのドレイン 21 Nチャネル型TFTのチャネル 20 Nチャネル型TFTのソース 9 Pチャネル型TFTのゲート電極 19 Nチャネル型TFTのゲート電極 17 画素電極 15 液晶 Reference Signs List 10 Source of P-channel TFT 11 Channel of P-channel TFT 12 Drain of P-channel TFT 13 P-channel TFT 18 Drain of N-channel TFT 21 Channel of N-channel TFT 20 Source of N-channel TFT 9 P-channel Gate electrode of N-type TFT 19 Gate electrode of N-channel TFT 17 Pixel electrode 15 Liquid crystal

フロントページの続き (56)参考文献 特開 昭62−91993(JP,A) 特開 昭64−32235(JP,A) 特開 昭63−96636(JP,A) 特開 昭49−77537(JP,A) 特開 平1−156725(JP,A)Continuation of the front page (56) References JP-A-62-91993 (JP, A) JP-A-64-32235 (JP, A) JP-A-63-96636 (JP, A) JP-A-49-77537 (JP) , A) JP-A-1-156725 (JP, A)

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】1つのピクセルに、1つの画素電極、2つ
Nチャネル型薄膜トランジスタ及び2つのPチャネル
型薄膜トランジスタを有する表示装置において、 前記2つのPチャネル型薄膜トランジスタのソース又は
ドレインは第1の信号線に接続されており、 前記2つのNチャネル型薄膜トランジスタのソース又は
ドレインは第2の信号線に接続されており、前記2つのPチャネル型薄膜トランジスタ及び前記2つ
のNチャネル型薄膜トランジスタのゲイト電極は第3の
信号線に接続されており、 前記2つのNチャネル型薄膜トランジスタ及び前記2つ
Pチャネル型薄膜トランジスタは平坦化用有機樹脂膜
で覆われており、 前記平坦化用有機樹脂膜上に前記1つの画素電極が設け
られ 前記2つのNチャネル型薄膜トランジスタの一方及び前
記2つのPチャネル型薄膜トランジスタの一方は第1の
相補型薄膜トランジスタを構成し、 前記2つのNチャネル型薄膜トランジスタの他方及び前
記2つのPチャネル型薄膜トランジスタの他方は第2の
相補型薄膜トランジスタを構成し、 前記第1の相補型薄膜トランジスタ及び前記第2の相補
型薄膜トランジスタは前記1つの画素電極に接続され
いることを特徴とする表示装置。
1. One pixel electrode, one pixel electrode, two pixels
In the N-channel type thin film transistor and a display device having two P-channel thin film transistor, the source and the drain of said two P-channel thin film transistor is connected to a first signal line, the source of the two N-channel type thin film transistor Or, the drain is connected to a second signal line, and the two P-channel thin film transistors and the two
The gate electrode of the N-channel type thin film transistor
Connected to a signal line, the two N-channel thin film transistors and the two
The P-channel thin film transistor is covered with an organic resin film for planarization, wherein the planarizing organic resin film one pixel electrode is provided, one before and the two N-channel type thin film transistor
One of the two P-channel thin film transistors is the first
A complementary thin film transistor is formed, and the other of the two N-channel thin film transistors and the other
The other of the two P-channel thin film transistors is the second
Forming a complementary thin film transistor, the first complementary thin film transistor and the second complementary thin film transistor;
A display device, wherein a thin film transistor is connected to the one pixel electrode .
JP30320399A 1999-10-25 1999-10-25 Projection display device Expired - Lifetime JP3283855B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30320399A JP3283855B2 (en) 1999-10-25 1999-10-25 Projection display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30320399A JP3283855B2 (en) 1999-10-25 1999-10-25 Projection display device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2418662A Division JPH04313732A (en) 1990-12-29 1990-12-29 Television receiver

Publications (2)

Publication Number Publication Date
JP2000122098A JP2000122098A (en) 2000-04-28
JP3283855B2 true JP3283855B2 (en) 2002-05-20

Family

ID=17918133

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30320399A Expired - Lifetime JP3283855B2 (en) 1999-10-25 1999-10-25 Projection display device

Country Status (1)

Country Link
JP (1) JP3283855B2 (en)

Also Published As

Publication number Publication date
JP2000122098A (en) 2000-04-28

Similar Documents

Publication Publication Date Title
JP2873632B2 (en) Semiconductor device
KR960011732B1 (en) Electro-optical device
JP3210307B2 (en) TV receiver
JP3283855B2 (en) Projection display device
JP2990232B2 (en) Liquid crystal electro-optical device
JPH04313732A (en) Television receiver
JP3270485B2 (en) Driving method of display device
JP2934736B2 (en) TV receiver
JP3300700B2 (en) Thin film transistor
JP3161707B2 (en) Electro-optical device
JP2707158B2 (en) Color tv receiver
JP2934737B2 (en) Display device and display method thereof
JP3000174B2 (en) Driving method of display device
JP3000177B2 (en) Display device
JP3380794B2 (en) Electro-optical device
JP3300701B2 (en) Electro-optical device
JP2002131784A (en) Reflection type liquid crystal display device
JP2742725B2 (en) Display device
JP3657491B2 (en) Electro-optic device
JP3668416B2 (en) Electro-optic device
JP3441701B2 (en) Manufacturing method of electro-optical device
JP2707157B2 (en) Display device
JPH0682758A (en) Image display method for electro-optical device
JP3431874B2 (en) Projection and reflective displays
JP3431875B2 (en) Active matrix display

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080301

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090301

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100301

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100301

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100301

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100301

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110301

Year of fee payment: 9

EXPY Cancellation because of completion of term