JP3283191B2 - 電子回路、これを用いたフィルタ装置及び無線装置 - Google Patents
電子回路、これを用いたフィルタ装置及び無線装置Info
- Publication number
- JP3283191B2 JP3283191B2 JP24607696A JP24607696A JP3283191B2 JP 3283191 B2 JP3283191 B2 JP 3283191B2 JP 24607696 A JP24607696 A JP 24607696A JP 24607696 A JP24607696 A JP 24607696A JP 3283191 B2 JP3283191 B2 JP 3283191B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- fdnr
- filter
- operational amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Networks Using Active Elements (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、アナログ集積回路
に構成される電子回路及びこれを用いたフィルタ装置に
関連し、特に周波数依存性負性抵抗（以下、ＦＤＮＲ−
frequency-dependent negative resistance −）回路の
ような電子回路及びこれを用いたフィルタ装置に関す
る。
に構成される電子回路及びこれを用いたフィルタ装置に
関連し、特に周波数依存性負性抵抗（以下、ＦＤＮＲ−
frequency-dependent negative resistance −）回路の
ような電子回路及びこれを用いたフィルタ装置に関す
る。
【０００２】
【従来の技術】集積回路上にフィルタを構成する場合、
アクティブ素子を用いることによりインダクタを用いな
いフィルタ回路を実現することが可能となる。この実現
方法としては演算増幅器による帰還回路を用いた例やＧ
ｍアンプを用いた例等が種々提案されている。
アクティブ素子を用いることによりインダクタを用いな
いフィルタ回路を実現することが可能となる。この実現
方法としては演算増幅器による帰還回路を用いた例やＧ
ｍアンプを用いた例等が種々提案されている。
【０００３】アクティブフィルタの設計手順の一つとし
て、インダクタンスと容量、および抵抗により構成され
た梯子形フィルタ回路から、容量とアクティブ素子、お
よび抵抗を用いて等価変換を行う方法がある。例えば図
１３に示すようにＦｏｒｄ・Ｇｉｒｌｉｎｇの回路と呼
ばれる（ＦＤＮＲ（Frequency Dependent Negative Res
istor ）とＲ、Ｃに等価変換する手法がある（IEEE PRO
C. Vol. 128,Pt. G.No.4, pp.195-pp.197 参照）。
て、インダクタンスと容量、および抵抗により構成され
た梯子形フィルタ回路から、容量とアクティブ素子、お
よび抵抗を用いて等価変換を行う方法がある。例えば図
１３に示すようにＦｏｒｄ・Ｇｉｒｌｉｎｇの回路と呼
ばれる（ＦＤＮＲ（Frequency Dependent Negative Res
istor ）とＲ、Ｃに等価変換する手法がある（IEEE PRO
C. Vol. 128,Pt. G.No.4, pp.195-pp.197 参照）。
【０００４】図１３は、ＦＤＮＲ変換を説明するための
回路図であり、符号３は、容量Ｃ１及びＣ２の接続点、
１１は第１の容量（Ｃ１）、１２は第２の容量（Ｃ
２）、１３は第１の抵抗（Ｒ０）である。第１及び第２
の容量１１及び１２の接続点３の一端の逆側である他端
間には、第１の抵抗１３と演算増幅器１４とが並列接続
されている。演算増幅器１４は、接地端子１５に接続さ
れる正側入力と、反転入力１６が供給される負側入力
と、出力１７とを有している。
回路図であり、符号３は、容量Ｃ１及びＣ２の接続点、
１１は第１の容量（Ｃ１）、１２は第２の容量（Ｃ
２）、１３は第１の抵抗（Ｒ０）である。第１及び第２
の容量１１及び１２の接続点３の一端の逆側である他端
間には、第１の抵抗１３と演算増幅器１４とが並列接続
されている。演算増幅器１４は、接地端子１５に接続さ
れる正側入力と、反転入力１６が供給される負側入力
と、出力１７とを有している。
【０００５】図１４ではこの等価変換を用いて実現した
３次の低域通過フィルタの例を示している。図１４にお
いて、入力端子１と出力端子２との間には、等価変換し
て得られる抵抗２５及び２６が直列に介挿され、抵抗２
６と出力端子２との間には、等価変換して得られる容量
２９が並列に接続されている。抵抗２５及び２６の間に
は、ＦＤＮＲ回路１０が並列に接続されており、このＦ
ＤＮＲ回路１０は入力端子１及び出力端子２間にそれぞ
れ並列に接続される第１および第２の容量１１及び１２
と、この第１及び第２の容量１１及び１２のそれぞれの
一端に介挿される第１の抵抗１３と、この第１の抵抗１
３に並列に接続される演算増幅器１４と、を備えてい
る。この演算増幅器１４は、接地端子１５に接続される
正側入力と、前記第１の容量１１と第１の抵抗１３の一
端に接続される反転入力１６と、前記第２の容量１２の
一端及び第１の抵抗１３の他端に接続される演算出力１
７と、を有している。以下に、図１４のフィルタ回路へ
の変換手順について述べる。
３次の低域通過フィルタの例を示している。図１４にお
いて、入力端子１と出力端子２との間には、等価変換し
て得られる抵抗２５及び２６が直列に介挿され、抵抗２
６と出力端子２との間には、等価変換して得られる容量
２９が並列に接続されている。抵抗２５及び２６の間に
は、ＦＤＮＲ回路１０が並列に接続されており、このＦ
ＤＮＲ回路１０は入力端子１及び出力端子２間にそれぞ
れ並列に接続される第１および第２の容量１１及び１２
と、この第１及び第２の容量１１及び１２のそれぞれの
一端に介挿される第１の抵抗１３と、この第１の抵抗１
３に並列に接続される演算増幅器１４と、を備えてい
る。この演算増幅器１４は、接地端子１５に接続される
正側入力と、前記第１の容量１１と第１の抵抗１３の一
端に接続される反転入力１６と、前記第２の容量１２の
一端及び第１の抵抗１３の他端に接続される演算出力１
７と、を有している。以下に、図１４のフィルタ回路へ
の変換手順について述べる。
【０００６】これは図１５（ａ）に示すような実現する
フィルタのモデルとなるＬＣＲ梯子形フィルタにおい
て、図１５（ｂ）のようなＬを用いない構成つまりもと
の梯子形フィルタをｓで割った形に変換する。これによ
りインダクタンスは抵抗に、抵抗は容量に、容量はＦＤ
ＮＲ（インピーダンスにするとｓ−２の付いた項）に変
換される。受動素子にＦＤＮＲそのものは実存しない
が、能動回路を用いて図１３に示すようにＦＤＮＲを等
価的に実現することが出来る。
フィルタのモデルとなるＬＣＲ梯子形フィルタにおい
て、図１５（ｂ）のようなＬを用いない構成つまりもと
の梯子形フィルタをｓで割った形に変換する。これによ
りインダクタンスは抵抗に、抵抗は容量に、容量はＦＤ
ＮＲ（インピーダンスにするとｓ−２の付いた項）に変
換される。受動素子にＦＤＮＲそのものは実存しない
が、能動回路を用いて図１３に示すようにＦＤＮＲを等
価的に実現することが出来る。
【０００７】このフィルタ回路の特徴は信号入出力経路
とＦＤＮＲを構成する演算増幅器の入出力間のＤＣ経路
が完全に遮断されていることにある。このＦＤＮＲを用
いてフィルタを構成することにより、演算増幅器で発生
するＤＣオフセット電圧がフィルタ出力に現れないた
め、フィルタ設計時に演算増幅器で発生するＤＣオフセ
ットに無関係な設計が行える。ＤＣオフセットは疑似入
力となってフィルタのＳ／Ｎを劣化させるので、これは
低域通過フィルタにとって非常に好ましい性質である。
また演算増幅器のＤＣ電圧と信号経路のＤＣ電位を独立
に扱え、回路設計の自由度が大幅に増える。
とＦＤＮＲを構成する演算増幅器の入出力間のＤＣ経路
が完全に遮断されていることにある。このＦＤＮＲを用
いてフィルタを構成することにより、演算増幅器で発生
するＤＣオフセット電圧がフィルタ出力に現れないた
め、フィルタ設計時に演算増幅器で発生するＤＣオフセ
ットに無関係な設計が行える。ＤＣオフセットは疑似入
力となってフィルタのＳ／Ｎを劣化させるので、これは
低域通過フィルタにとって非常に好ましい性質である。
また演算増幅器のＤＣ電圧と信号経路のＤＣ電位を独立
に扱え、回路設計の自由度が大幅に増える。
【０００８】このように利点を多く有する回路ではある
が、次のような問題点があった。このフィルタの通過帯
域内の利得そのものは０ｄＢであるが、ＦＤＮＲを構成
する演算増幅器の出力では例えば数ｄＢ〜数十ｄＢの信
号利得がある。そのため低電源電圧で比較的大レベルの
信号を扱う場合、演算増幅器出力での信号レベルが演算
増幅器の動作出力範囲を越えて信号が歪むという欠点が
あった。
が、次のような問題点があった。このフィルタの通過帯
域内の利得そのものは０ｄＢであるが、ＦＤＮＲを構成
する演算増幅器の出力では例えば数ｄＢ〜数十ｄＢの信
号利得がある。そのため低電源電圧で比較的大レベルの
信号を扱う場合、演算増幅器出力での信号レベルが演算
増幅器の動作出力範囲を越えて信号が歪むという欠点が
あった。
【０００９】一方、無線機のベースバンドのような低周
波帯（数十〜数百ｋＨｚ）でこのフィルタを用いる場
合、フィルタを構成する素子値が大きくなり、集積化を
考える場合、特に不都合がある。
波帯（数十〜数百ｋＨｚ）でこのフィルタを用いる場
合、フィルタを構成する素子値が大きくなり、集積化を
考える場合、特に不都合がある。
【００１０】すなわち、ＦＤＮＲの値Ｄの等価変換の条
件が Ｄ＝Ｃ１・Ｃ２・Ｒ０ （１） と表される。集積化する場合、等価変換の結果用いられ
る容量値Ｃ１、Ｃ２は集積回路上で実現できる容量値で
なければならず、占有面積の都合であまり大きくできな
い。Ｄの値を一定とすると、（１）式からＣ１、Ｃ２の
値（これも集積回路上で実現可能な値：数十ｐＦ程度）
で割ると、Ｒ０の値は数百ｋΩ以上の高抵抗となる。こ
の抵抗を集積回路上で実現すると、占有面積が非常に大
きくなる。また図１６に示すように、集積回路に構成さ
れる抵抗には数ｐＦ〜数十ｐＦ程度の寄生容量がＩＣ基
板等にたいして分布している。この抵抗は演算増幅器の
負帰還ループを構成しているため、この寄生容量により
帰還ループで位相遅れが生じ、所望の負帰還が行われな
くなる。その結果、交流信号に対する動作が不安定にな
ったり、場合によっては発振するという問題があった。
件が Ｄ＝Ｃ１・Ｃ２・Ｒ０ （１） と表される。集積化する場合、等価変換の結果用いられ
る容量値Ｃ１、Ｃ２は集積回路上で実現できる容量値で
なければならず、占有面積の都合であまり大きくできな
い。Ｄの値を一定とすると、（１）式からＣ１、Ｃ２の
値（これも集積回路上で実現可能な値：数十ｐＦ程度）
で割ると、Ｒ０の値は数百ｋΩ以上の高抵抗となる。こ
の抵抗を集積回路上で実現すると、占有面積が非常に大
きくなる。また図１６に示すように、集積回路に構成さ
れる抵抗には数ｐＦ〜数十ｐＦ程度の寄生容量がＩＣ基
板等にたいして分布している。この抵抗は演算増幅器の
負帰還ループを構成しているため、この寄生容量により
帰還ループで位相遅れが生じ、所望の負帰還が行われな
くなる。その結果、交流信号に対する動作が不安定にな
ったり、場合によっては発振するという問題があった。
【００１１】
【発明が解決しようとする課題】本発明は、アクティブ
フィルタ回路に用いるＦＤＮＲにおいて低電源電圧の下
でも大振幅の信号が入力されてもＦＤＮＲを構成する回
路の歪みが少なく、また安定に動作するＦＤＮＲ回路を
提供することにある。
フィルタ回路に用いるＦＤＮＲにおいて低電源電圧の下
でも大振幅の信号が入力されてもＦＤＮＲを構成する回
路の歪みが少なく、また安定に動作するＦＤＮＲ回路を
提供することにある。
【００１２】
【課題を解決するための手段】上記課題を解決するた
め、本発明の第１構成に係る電子回路は、演算増幅器の
反転入力に第１の容量の一端が接続され、前記演算増幅
器の出力端に第２の容量の一端が接続され、前記第１の
容量と前記第２の容量のもう一端同士が接続され、前記
演算増幅器の反転入力と出力端に第１から第ｎ（ｎ≧
２）の複数の抵抗が直列に接続され、前記直列接続され
た複数の抵抗の接続点から、少なくとも交流的に接地さ
れた１つ以上の抵抗を備えていることを特徴とする。ま
た、上記第１構成に係る電子回路において、前記第２の
容量の値が前記第１の容量の値に比べて大きいことを特
徴とする。
め、本発明の第１構成に係る電子回路は、演算増幅器の
反転入力に第１の容量の一端が接続され、前記演算増幅
器の出力端に第２の容量の一端が接続され、前記第１の
容量と前記第２の容量のもう一端同士が接続され、前記
演算増幅器の反転入力と出力端に第１から第ｎ（ｎ≧
２）の複数の抵抗が直列に接続され、前記直列接続され
た複数の抵抗の接続点から、少なくとも交流的に接地さ
れた１つ以上の抵抗を備えていることを特徴とする。ま
た、上記第１構成に係る電子回路において、前記第２の
容量の値が前記第１の容量の値に比べて大きいことを特
徴とする。
【００１３】また、本発明の第２構成に係るフィルタ装
置は、上記第１構成に係る電子回路と、複数の抵抗エレ
メントと、容量エレメントと、を備えることを特徴とす
る。また、本発明の第３構成に係る無線装置は、上記第
２構成に係るフィルタ装置と、無線周波数（ＲＦ）信号
をベースバンド信号に直接変換する第１周波数変換手段
と、第１周波数変換手段から得られた前記ベースバンド
信号をチャネル選択する第１ローパスフィルタと、受信
されたＲＦ信号をアナログ・デジタル変換するとともに
前記ベースバンド信号をデジタル／アナログ変換する信
号処理部と、デジタル／アナログ変換されたベースバン
ド信号の量子化雑音を除去する第２ローパスフィルタ
と、ベースバンド信号をＲＦ信号に変換する第２周波数
変換手段路、を備えることを特徴とする。
置は、上記第１構成に係る電子回路と、複数の抵抗エレ
メントと、容量エレメントと、を備えることを特徴とす
る。また、本発明の第３構成に係る無線装置は、上記第
２構成に係るフィルタ装置と、無線周波数（ＲＦ）信号
をベースバンド信号に直接変換する第１周波数変換手段
と、第１周波数変換手段から得られた前記ベースバンド
信号をチャネル選択する第１ローパスフィルタと、受信
されたＲＦ信号をアナログ・デジタル変換するとともに
前記ベースバンド信号をデジタル／アナログ変換する信
号処理部と、デジタル／アナログ変換されたベースバン
ド信号の量子化雑音を除去する第２ローパスフィルタ
と、ベースバンド信号をＲＦ信号に変換する第２周波数
変換手段路、を備えることを特徴とする。
【００１４】本発明の如く、第１の容量により第２の容
量を大きく選ぶことにより、演算増幅器の出力での振幅
を下げ、低電圧電源でも低歪で動作させる事が可能であ
る。また負帰還回路を形成する抵抗の構成を変えること
で抵抗値の総和を下げて集積回路の占有面積を減らし、
同時に寄生容量を低減する事により安定性を改善でき
る。
量を大きく選ぶことにより、演算増幅器の出力での振幅
を下げ、低電圧電源でも低歪で動作させる事が可能であ
る。また負帰還回路を形成する抵抗の構成を変えること
で抵抗値の総和を下げて集積回路の占有面積を減らし、
同時に寄生容量を低減する事により安定性を改善でき
る。
【００１５】
【発明の実施の形態】図２（ａ）に示すＦＤＮＲ回路に
用いている演算増幅器出力端の、Ｃ１、Ｃ２が共通に接
続されている節点３に対する電圧利得は、 Ｇ＝−Ａ・Ｒ0 ／［｛（１＋Ａ）／ｓＣ１｝＋Ｒ0 ］ （２） ここでＡ：演算増幅器のＤＣゲインである。特にＡ＞＞
１の場合には、 Ｇ＝−ｓＣ１・Ｒ0 となる。すなわち、容量Ｃ１の大きさを小さくすると利
得は下がる。
用いている演算増幅器出力端の、Ｃ１、Ｃ２が共通に接
続されている節点３に対する電圧利得は、 Ｇ＝−Ａ・Ｒ0 ／［｛（１＋Ａ）／ｓＣ１｝＋Ｒ0 ］ （２） ここでＡ：演算増幅器のＤＣゲインである。特にＡ＞＞
１の場合には、 Ｇ＝−ｓＣ１・Ｒ0 となる。すなわち、容量Ｃ１の大きさを小さくすると利
得は下がる。
【００１６】一方ＦＤＮＲの値Ｄおよび等価容量ＣのＦ
ＤＮＲ等価変換の条件が Ｄ＝Ｃ１・Ｃ２・Ｒ０ （３） Ｃ＝Ｃ１＋Ｃ２ （４） と表される。ＦＤＮＲの値Ｄおよび等価容量Ｃを所望の
設計値にするためには、Ｃ１とＣ２が反比例の関係にな
る。以上の２つの条件から、信号利得を抑えるためには
Ｃ１をできるだけ小さく、Ｃ２を大きくすることによ
り、演算増幅器出力での振幅を小さくでき、これにより
演算増幅器出力で信号が歪むのを低減できる。
ＤＮＲ等価変換の条件が Ｄ＝Ｃ１・Ｃ２・Ｒ０ （３） Ｃ＝Ｃ１＋Ｃ２ （４） と表される。ＦＤＮＲの値Ｄおよび等価容量Ｃを所望の
設計値にするためには、Ｃ１とＣ２が反比例の関係にな
る。以上の２つの条件から、信号利得を抑えるためには
Ｃ１をできるだけ小さく、Ｃ２を大きくすることによ
り、演算増幅器出力での振幅を小さくでき、これにより
演算増幅器出力で信号が歪むのを低減できる。
【００１７】図１は本発明の第１の実施の形態に係るＦ
ＤＮＲを用いたアクティブローパスフィルタの回路図で
ある。図では３次のローパスフィルタを示している。こ
れは図１５を用いて前にも説明したようにＬＣＲの梯子
形フィルタから等価変換してアクティブ素子とＲＣで実
現しているものである。詳細については図１４において
前述したのでここでは相違点のみ説明する。
ＤＮＲを用いたアクティブローパスフィルタの回路図で
ある。図では３次のローパスフィルタを示している。こ
れは図１５を用いて前にも説明したようにＬＣＲの梯子
形フィルタから等価変換してアクティブ素子とＲＣで実
現しているものである。詳細については図１４において
前述したのでここでは相違点のみ説明する。
【００１８】図１において、図１４に示される回路と異
なる点は、ＦＤＮＲ回路１０の詳細な構成である。すな
わち、図１４のＦＤＮＲ回路１０は第１及び第２の容量
１１及び１２の一端間に第１の抵抗１３を備えていた
が、図１のＦＤＮＲ回路１０はこの代わりに、インピー
ダンス素子６を介挿している。このインピーダンス素子
６は、第１及び第２の容量１１及び１２のそれぞれ一端
間に介挿される抵抗７及び８の直列体と、一端が前記抵
抗７及び８の接続点に接続されると共に他端が接地され
た抵抗９と、を備えている。
なる点は、ＦＤＮＲ回路１０の詳細な構成である。すな
わち、図１４のＦＤＮＲ回路１０は第１及び第２の容量
１１及び１２の一端間に第１の抵抗１３を備えていた
が、図１のＦＤＮＲ回路１０はこの代わりに、インピー
ダンス素子６を介挿している。このインピーダンス素子
６は、第１及び第２の容量１１及び１２のそれぞれ一端
間に介挿される抵抗７及び８の直列体と、一端が前記抵
抗７及び８の接続点に接続されると共に他端が接地され
た抵抗９と、を備えている。
【００１９】図３は図１に示される第１の実施の形態に
より構成した３次のバターワース形ローパスフィルタの
出力端子２および演算増幅器の出力端１７の出力電圧の
周波数特性である。この特性はカットオフ周波数２００
ｋＨｚ（−３ｄＢダウン）で設計し、Ｃ１とＣ２の容量
比は本発明の例でＣ１：Ｃ２＝１：９としたものであ
る。演算増幅器の出力端での信号出力がカットオフ周波
数付近で最大となるが、Ｃ１とＣ２の容量比が５：５の
ものに比べ６ｄＢ程度低く、つまり振幅で１／２程度に
なっているのがわかる。
より構成した３次のバターワース形ローパスフィルタの
出力端子２および演算増幅器の出力端１７の出力電圧の
周波数特性である。この特性はカットオフ周波数２００
ｋＨｚ（−３ｄＢダウン）で設計し、Ｃ１とＣ２の容量
比は本発明の例でＣ１：Ｃ２＝１：９としたものであ
る。演算増幅器の出力端での信号出力がカットオフ周波
数付近で最大となるが、Ｃ１とＣ２の容量比が５：５の
ものに比べ６ｄＢ程度低く、つまり振幅で１／２程度に
なっているのがわかる。
【００２０】図２（ｂ）に示すように、この抵抗の両端
（演算増幅器の入出力端子）にＲ０に対して小さい、例
えば十分の一程度の抵抗値Ｒ１、Ｒ２を有する抵抗１８
及び１９を挿入する。演算増幅器１４の反転入力１６は
交流的には仮想接地であり、また演算増幅器１４の出力
も十分駆動能力があれば抵抗１８及び１９（Ｒ１、Ｒ
２）を挿入しても交流的にはほとんど条件は変わらな
い。次いで新たに挿入した抵抗１８及び１９（Ｒ１、Ｒ
２）と帰還抵抗１３（Ｒ０）をΔ形の抵抗ネットワーク
と考えてΔ−Ｔ変換を用いてＴ形ネットワークに置き換
える。
（演算増幅器の入出力端子）にＲ０に対して小さい、例
えば十分の一程度の抵抗値Ｒ１、Ｒ２を有する抵抗１８
及び１９を挿入する。演算増幅器１４の反転入力１６は
交流的には仮想接地であり、また演算増幅器１４の出力
も十分駆動能力があれば抵抗１８及び１９（Ｒ１、Ｒ
２）を挿入しても交流的にはほとんど条件は変わらな
い。次いで新たに挿入した抵抗１８及び１９（Ｒ１、Ｒ
２）と帰還抵抗１３（Ｒ０）をΔ形の抵抗ネットワーク
と考えてΔ−Ｔ変換を用いてＴ形ネットワークに置き換
える。
【００２１】等価変換の関係は、図２（ｃ）の素子番号
を用いて表すと Ｒ３＝Ｒ１・Ｒ０／（Ｒ０＋Ｒ１＋Ｒ２） （５） Ｒ４＝Ｒ１・Ｒ２／（Ｒ０＋Ｒ１＋Ｒ２） （６） Ｒ５＝Ｒ２・Ｒ０／（Ｒ０＋Ｒ１＋Ｒ２） （７） となる。これらの変換の結果、新たに求められた抵抗７
及び８の抵抗値Ｒ３、Ｒ５は帰還抵抗１３の抵抗値Ｒ０
の約十分の一程度の大きさになり、抵抗９の抵抗値Ｒ４
も抵抗１８又は１９の抵抗値Ｒ１またはＲ２の十分の一
程度に削減することが出来る。これにより、抵抗の寄生
容量を約十分の一に低減でき安定動作に貢献することが
出来る。
を用いて表すと Ｒ３＝Ｒ１・Ｒ０／（Ｒ０＋Ｒ１＋Ｒ２） （５） Ｒ４＝Ｒ１・Ｒ２／（Ｒ０＋Ｒ１＋Ｒ２） （６） Ｒ５＝Ｒ２・Ｒ０／（Ｒ０＋Ｒ１＋Ｒ２） （７） となる。これらの変換の結果、新たに求められた抵抗７
及び８の抵抗値Ｒ３、Ｒ５は帰還抵抗１３の抵抗値Ｒ０
の約十分の一程度の大きさになり、抵抗９の抵抗値Ｒ４
も抵抗１８又は１９の抵抗値Ｒ１またはＲ２の十分の一
程度に削減することが出来る。これにより、抵抗の寄生
容量を約十分の一に低減でき安定動作に貢献することが
出来る。
【００２２】図４は本発明のＦＤＮＲ回路を用いた第２
の実施形態である。演算増幅器１４の帰還抵抗の構成を
図１のような３本の抵抗ネットワークで組んだもの以外
にはしご形に複数段構成したものにより抵抗の総和をよ
り一層低減することができる。また梯子構成を多段にす
ることにより、ＦＤＮＲ回路のＤＣループゲインを調整
することも可能である。
の実施形態である。演算増幅器１４の帰還抵抗の構成を
図１のような３本の抵抗ネットワークで組んだもの以外
にはしご形に複数段構成したものにより抵抗の総和をよ
り一層低減することができる。また梯子構成を多段にす
ることにより、ＦＤＮＲ回路のＤＣループゲインを調整
することも可能である。
【００２３】図５は、本発明のＦＤＮＲ回路を用いた第
３の実施の形態である。図１では片側接地したイミタン
スを実現していたのに対して、両端子が浮いたイミタン
スを実現した実施の形態である。キャパシタ１２の容量
値Ｃ２に対してキャパシタ１１の容量値Ｃ１を大きくす
ることにより、演算増幅器出力端の信号レベルを抑える
ことが可能となる。なおイミタンスからＦＤＮＲへの変
換の関係は、図１の第１の実施の形態に係る回路と全く
同じである。
３の実施の形態である。図１では片側接地したイミタン
スを実現していたのに対して、両端子が浮いたイミタン
スを実現した実施の形態である。キャパシタ１２の容量
値Ｃ２に対してキャパシタ１１の容量値Ｃ１を大きくす
ることにより、演算増幅器出力端の信号レベルを抑える
ことが可能となる。なおイミタンスからＦＤＮＲへの変
換の関係は、図１の第１の実施の形態に係る回路と全く
同じである。
【００２４】図６は、ＦＤＮＲ回路及びこれを用いたフ
ィルタ回路に用いている抵抗１３をスイッチドキャパシ
タ４１に置き換えた第４の実施の形態を示している。図
６において、入力端子１とＦＤＮＲ回路１０との間には
スイッチドキャパシタ４２が設けられており、また、Ｆ
ＤＮＲ回路１０と出力端子２との間にはスイッチドキャ
パシタ４３が設けられている。
ィルタ回路に用いている抵抗１３をスイッチドキャパシ
タ４１に置き換えた第４の実施の形態を示している。図
６において、入力端子１とＦＤＮＲ回路１０との間には
スイッチドキャパシタ４２が設けられており、また、Ｆ
ＤＮＲ回路１０と出力端子２との間にはスイッチドキャ
パシタ４３が設けられている。
【００２５】これにより、大抵抗を少ない容量とスイッ
チング素子により実現できるため、集積回路の占有面積
を小さくすることができる。また、精度は容量比で決ま
るため、抵抗と容量で構成した場合に比べて高精度な伝
達特性を実現することが可能である。また、ＦＤＮＲ回
路を構成している帰還抵抗をスイッチドキャパシタによ
り実現することにより、寄生容量を小さくできるので安
定性の良いものを実現できる。
チング素子により実現できるため、集積回路の占有面積
を小さくすることができる。また、精度は容量比で決ま
るため、抵抗と容量で構成した場合に比べて高精度な伝
達特性を実現することが可能である。また、ＦＤＮＲ回
路を構成している帰還抵抗をスイッチドキャパシタによ
り実現することにより、寄生容量を小さくできるので安
定性の良いものを実現できる。
【００２６】図７は本発明の第５の実施の形態に係るＦ
ＤＮＲ回路の回路図である。図１の第１の実施の形態に
係るフィルタ装置の構成において、接地端子１５は、演
算増幅器１４を単電源動作させる場合に演算増幅器の動
作に適したバイアスを印加させる必要がある。そのため
演算増幅器の非反転入力１６の端子、あるいは帰還抵抗
ネットの接地端１５を一定の直流電圧を加えつつ交流的
に接地された状態を維持する必要がある。これを実現す
る方法として一般に出力インピーダンスの十分低い外部
電圧源５５を用意する。
ＤＮＲ回路の回路図である。図１の第１の実施の形態に
係るフィルタ装置の構成において、接地端子１５は、演
算増幅器１４を単電源動作させる場合に演算増幅器の動
作に適したバイアスを印加させる必要がある。そのため
演算増幅器の非反転入力１６の端子、あるいは帰還抵抗
ネットの接地端１５を一定の直流電圧を加えつつ交流的
に接地された状態を維持する必要がある。これを実現す
る方法として一般に出力インピーダンスの十分低い外部
電圧源５５を用意する。
【００２７】しかし消費電流や回路規模などの制約など
からこれを受動素子で実現する場合、接地端子を電源５
５から抵抗により分圧した回路５６で実現することも可
能である。取り扱う周波数帯に対して交流インピーダン
スを低くするためにこの分圧抵抗５６の接続端に容量を
介して接地してもよい。また、ＦＤＮＲ回路の帰還抵抗
７，８のネットワークにおいて、片側が接地された抵抗
を２つの抵抗５７，５８で実現し、その一方の抵抗５７
一端を電源側に、他端を抵抗７，８の接続点に、また他
方の抵抗５８の一端を抵抗７，８の接続点に接続するこ
とで、ループゲインを変えることなく抵抗ネットワーク
の直流電位を設定することができる。
からこれを受動素子で実現する場合、接地端子を電源５
５から抵抗により分圧した回路５６で実現することも可
能である。取り扱う周波数帯に対して交流インピーダン
スを低くするためにこの分圧抵抗５６の接続端に容量を
介して接地してもよい。また、ＦＤＮＲ回路の帰還抵抗
７，８のネットワークにおいて、片側が接地された抵抗
を２つの抵抗５７，５８で実現し、その一方の抵抗５７
一端を電源側に、他端を抵抗７，８の接続点に、また他
方の抵抗５８の一端を抵抗７，８の接続点に接続するこ
とで、ループゲインを変えることなく抵抗ネットワーク
の直流電位を設定することができる。
【００２８】図８は本発明による第６の実施の形態であ
る。図４における直列接続された抵抗の接続点から交流
的な接地点の間に接続されている抵抗を、図７と同様、
電源側とＧＮＤ側に各々一端が接続される抵抗５７，５
８により実現したもので、交流接地を実現する外部電源
を必要としない。
る。図４における直列接続された抵抗の接続点から交流
的な接地点の間に接続されている抵抗を、図７と同様、
電源側とＧＮＤ側に各々一端が接続される抵抗５７，５
８により実現したもので、交流接地を実現する外部電源
を必要としない。
【００２９】図９は本発明に係る第７の実施の形態であ
る。図９において、入力端子１と出力端子２との間に
は、ＦＤＮＲ回路１０に並列に受動素子回路５０を介挿
している。この受動素子回路５０は、一端が入力端子１
と出力端子２間に接続され、他端が第１の容量１１に接
続された抵抗５１と、この抵抗５１に並列に接続されて
一端が端子１及び２間に接続されると共に他端が第２の
容量１２に接続される抵抗５２と、抵抗５１及び５２の
それぞれの一端側の２つの接続点の間に直列に介挿され
た抵抗５３と、を備えている。フィルタの遮断域で十分
な減衰量が得られない場合、必要に応じてある周波数に
対してノッチを挿入して必要な減衰量を確保することが
ある。
る。図９において、入力端子１と出力端子２との間に
は、ＦＤＮＲ回路１０に並列に受動素子回路５０を介挿
している。この受動素子回路５０は、一端が入力端子１
と出力端子２間に接続され、他端が第１の容量１１に接
続された抵抗５１と、この抵抗５１に並列に接続されて
一端が端子１及び２間に接続されると共に他端が第２の
容量１２に接続される抵抗５２と、抵抗５１及び５２の
それぞれの一端側の２つの接続点の間に直列に介挿され
た抵抗５３と、を備えている。フィルタの遮断域で十分
な減衰量が得られない場合、必要に応じてある周波数に
対してノッチを挿入して必要な減衰量を確保することが
ある。
【００３０】図１０はＬＰＦの特性を持ったフィルタ回
路にノッチを加えた伝達特性が得られる受動素子モデル
の構成を示す。図１１にノッチを加えたＬＰＦの周波数
特性を示す。図１０（ａ）のように片側が接地された容
量２２に直列にインダクタンス４５を挿入することで、
この容量２２とインダクタンス４５の直列共振周波数ｆ
ｏで対接地インピーダンスが極めて小さくなる。そのた
め共振周波数ｆｏ付近の通過特性は極めて零に近くな
る。その結果、図１１のようにこのフィルタ回路の入出
力間の伝達特性を周波数軸で見ると、このインダクタン
ス４５を印加する前のフィルタの周波数特性２０２に対
して直列共振周波数ｆｏで伝達指数が極めて零に近いノ
ッチ２０３が加わった特性２０１が観測される。ＬＰＦ
の単調減衰域のまだ十分な減衰量が得られない周波数
で、大きな減衰量を必要とするときに、この周波数にｆ
ｏを合わせ込むことにより、フィルタの次数を増やすこ
となく必要とする減衰量を確保することも可能である。
このモデルから各インピーダンスからｓで割る変換を行
う（図１０（ｂ））。
路にノッチを加えた伝達特性が得られる受動素子モデル
の構成を示す。図１１にノッチを加えたＬＰＦの周波数
特性を示す。図１０（ａ）のように片側が接地された容
量２２に直列にインダクタンス４５を挿入することで、
この容量２２とインダクタンス４５の直列共振周波数ｆ
ｏで対接地インピーダンスが極めて小さくなる。そのた
め共振周波数ｆｏ付近の通過特性は極めて零に近くな
る。その結果、図１１のようにこのフィルタ回路の入出
力間の伝達特性を周波数軸で見ると、このインダクタン
ス４５を印加する前のフィルタの周波数特性２０２に対
して直列共振周波数ｆｏで伝達指数が極めて零に近いノ
ッチ２０３が加わった特性２０１が観測される。ＬＰＦ
の単調減衰域のまだ十分な減衰量が得られない周波数
で、大きな減衰量を必要とするときに、この周波数にｆ
ｏを合わせ込むことにより、フィルタの次数を増やすこ
となく必要とする減衰量を確保することも可能である。
このモデルから各インピーダンスからｓで割る変換を行
う（図１０（ｂ））。
【００３１】図１０（ｂ）において、入力端子１及び出
力端子２間にはＦＤＮＲ回路と並列に受動素子回路４６
が介挿されている。この受動素子回路４６は、ＦＤＮＲ
回路を等価変換して得られたイミタンス２７と直列に挿
入された抵抗４７と、この抵抗４７の接続点と入力端子
１及び出力端子２との間には抵抗２５及び２６がそれぞ
れ介挿されている。なお、図１０（ｃ）は、図９におけ
るＦＤＮＲ回路１０を等価変換してイミタンス２７と容
量２８とで表わしたものである。
力端子２間にはＦＤＮＲ回路と並列に受動素子回路４６
が介挿されている。この受動素子回路４６は、ＦＤＮＲ
回路を等価変換して得られたイミタンス２７と直列に挿
入された抵抗４７と、この抵抗４７の接続点と入力端子
１及び出力端子２との間には抵抗２５及び２６がそれぞ
れ介挿されている。なお、図１０（ｃ）は、図９におけ
るＦＤＮＲ回路１０を等価変換してイミタンス２７と容
量２８とで表わしたものである。
【００３２】ここで、ＬＰＦの場合阻止域に挿入するノ
ッチの周波数ｆｏは大抵ＬＰＦのカットオフ周波数ｆｃ
に比べ高いので、信号ラインに介挿される抵抗が有する
抵抗値に対しＦＤＮＲ回路に直列に接続される抵抗の抵
抗値は非常に小さくなる。例えば、信号ラインに入る抵
抗が数ｋΩのオーダーだとした場合、ＦＤＮＲ回路内の
抵抗値は数〜数１０Ω程度の非常に小さな値に変換され
ることが多い。このような低い値の抵抗をＬＳＩにおい
て実現する場合、配線抵抗の影響や配線と素子の接続を
行なっているコンタクトでの抵抗の影響によりノッチの
周波数を所定の値に精度良く設定することができない。
そこで、Ｔ形の抵抗ネットワークをΔ形に等価変換する
ことにより全て同等のオーダーの抵抗値に変換すること
ができ、配線抵抗やコンタクト抵抗等によるノッチの周
波数が所定の値に設定できないという問題を解決でき
る。変換の方法は先に説明した式（５）〜（７）の関係
を逆に用いることで得られる。
ッチの周波数ｆｏは大抵ＬＰＦのカットオフ周波数ｆｃ
に比べ高いので、信号ラインに介挿される抵抗が有する
抵抗値に対しＦＤＮＲ回路に直列に接続される抵抗の抵
抗値は非常に小さくなる。例えば、信号ラインに入る抵
抗が数ｋΩのオーダーだとした場合、ＦＤＮＲ回路内の
抵抗値は数〜数１０Ω程度の非常に小さな値に変換され
ることが多い。このような低い値の抵抗をＬＳＩにおい
て実現する場合、配線抵抗の影響や配線と素子の接続を
行なっているコンタクトでの抵抗の影響によりノッチの
周波数を所定の値に精度良く設定することができない。
そこで、Ｔ形の抵抗ネットワークをΔ形に等価変換する
ことにより全て同等のオーダーの抵抗値に変換すること
ができ、配線抵抗やコンタクト抵抗等によるノッチの周
波数が所定の値に設定できないという問題を解決でき
る。変換の方法は先に説明した式（５）〜（７）の関係
を逆に用いることで得られる。
【００３３】以上説明した実施例においてＦＤＮＲ回路
を１組用いた例を示したが、ＦＤＮＲ回路を複数個用意
して縦続に接続することによって、より高次のフィルタ
回路を実現することも可能である。
を１組用いた例を示したが、ＦＤＮＲ回路を複数個用意
して縦続に接続することによって、より高次のフィルタ
回路を実現することも可能である。
【００３４】図１２は本発明の電子回路（ＦＤＮＲ回
路）を用いた低域通過回路（ＬＰＦ）を無線機に適用し
た第８の実施の形態を示すブロック図である。
路）を用いた低域通過回路（ＬＰＦ）を無線機に適用し
た第８の実施の形態を示すブロック図である。
【００３５】図１２において、無線機６０は、無線周波
数（ＲＦ−Radio Frequency −）信号を送信又は受信す
るアンテナ６１と、信号の送信又は受信を切換える切換
スイッチ６２と、アンテナ６１を介して入力されたＲＦ
信号をベースバンド（基底周波数）信号に直接変換する
周波数変換手段６３と、直接変換により得られたベース
バンド信号をチャネル選択する低域通過フィルタ（ＬＰ
Ｆ−Low Pass Filter−）６４と、受信されたＲＦ信号
をアナログ／ディジタル（Ａ／Ｄ）変換すると共にベー
スバンド信号をディジタル／アナログ（Ｄ／Ａ）変換す
るディジタル信号処理部６５と、Ｄ／Ａ変換されたベー
スバンド信号の量子化雑音を除去するＬＰＦ６６と、ベ
ースバンド信号を（ＲＦ）信号に変換する周波数変換手
段６７と、を備えている。
数（ＲＦ−Radio Frequency −）信号を送信又は受信す
るアンテナ６１と、信号の送信又は受信を切換える切換
スイッチ６２と、アンテナ６１を介して入力されたＲＦ
信号をベースバンド（基底周波数）信号に直接変換する
周波数変換手段６３と、直接変換により得られたベース
バンド信号をチャネル選択する低域通過フィルタ（ＬＰ
Ｆ−Low Pass Filter−）６４と、受信されたＲＦ信号
をアナログ／ディジタル（Ａ／Ｄ）変換すると共にベー
スバンド信号をディジタル／アナログ（Ｄ／Ａ）変換す
るディジタル信号処理部６５と、Ｄ／Ａ変換されたベー
スバンド信号の量子化雑音を除去するＬＰＦ６６と、ベ
ースバンド信号を（ＲＦ）信号に変換する周波数変換手
段６７と、を備えている。
【００３６】図１２で示すような無線機において適用の
効果のあるブロックとして、一つは受信機（ＲＸ）にお
いてアンテナから入力されたＲＦ信号を直接周波数変換
されて得られるベースバンド信号のチャネル選択をする
フィルタである。もう一つは送信器（ＴＸ）においてデ
ィジタル信号処理部から出力されるベースバンド信号を
ＲＦ信号にアップコンバートする直前にベースバンド変
調信号のＤ／Ａ変換後の量子化雑音等を取り除くフィル
タである。これらのフィルタでＤＣオフセットが発生す
ると、例えばＱＰＳＫ変調信号のようにＤＣまで周波数
成分を含む信号の場合、受信機ではこの変調信号とＤＣ
オフセット成分との区別が付かなくなり受信できなくな
る。また送信器ではこのＤＣ成分が周波数変換後のキャ
リアリークとなる。本発明のＦＤＮＲ回路を用いたＬＰ
ＦはＤＣオフセットを生じないので、このＬＰＦを無線
機に用いることで、上記フィルタのＤＣオフセットによ
る問題を解決することができる。
効果のあるブロックとして、一つは受信機（ＲＸ）にお
いてアンテナから入力されたＲＦ信号を直接周波数変換
されて得られるベースバンド信号のチャネル選択をする
フィルタである。もう一つは送信器（ＴＸ）においてデ
ィジタル信号処理部から出力されるベースバンド信号を
ＲＦ信号にアップコンバートする直前にベースバンド変
調信号のＤ／Ａ変換後の量子化雑音等を取り除くフィル
タである。これらのフィルタでＤＣオフセットが発生す
ると、例えばＱＰＳＫ変調信号のようにＤＣまで周波数
成分を含む信号の場合、受信機ではこの変調信号とＤＣ
オフセット成分との区別が付かなくなり受信できなくな
る。また送信器ではこのＤＣ成分が周波数変換後のキャ
リアリークとなる。本発明のＦＤＮＲ回路を用いたＬＰ
ＦはＤＣオフセットを生じないので、このＬＰＦを無線
機に用いることで、上記フィルタのＤＣオフセットによ
る問題を解決することができる。
【００３７】
【発明の効果】以上説明したように、本発明によればＦ
ＤＮＲ回路の実現に付随して生じる高抵抗を等価変換に
より小さな値に変換し、レイアウト面積やＦＤＮＲの動
作安定性上問題となっていた寄生容量の削減を図ること
ができる。またＦＤＮＲを構成する容量値の配分を工夫
することで低電源電圧の下でも高ピークレベルの信号が
入力されても歪みの少ない動作をすることができる。
ＤＮＲ回路の実現に付随して生じる高抵抗を等価変換に
より小さな値に変換し、レイアウト面積やＦＤＮＲの動
作安定性上問題となっていた寄生容量の削減を図ること
ができる。またＦＤＮＲを構成する容量値の配分を工夫
することで低電源電圧の下でも高ピークレベルの信号が
入力されても歪みの少ない動作をすることができる。
【図１】本発明の第１の実施の形態に係る周波数依存性
負性抵抗（ＦＤＮＲ）回路を備えるフィルタ装置の回路
図。
負性抵抗（ＦＤＮＲ）回路を備えるフィルタ装置の回路
図。
【図２】本発明に係るフィルタ装置の等価変換をそれぞ
れ示す回路図。
れ示す回路図。
【図３】本発明に係るフィルタ装置の等価変換を説明す
る特性図。
る特性図。
【図４】本発明の第２の実施の形態に係るＦＤＮＲ回路
を示す回路図。
を示す回路図。
【図５】本発明の第３の実施の形態に係るＦＤＮＲ回路
の等価変換を示す回路図。
の等価変換を示す回路図。
【図６】本発明の第４の実施の形態に係るフィルタ装置
を示す回路図。
を示す回路図。
【図７】本発明の第５の実施の形態に係るＦＤＮＲ回路
を示す回路図。
を示す回路図。
【図８】本発明の第６の実施の形態に係るＦＤＮＲ回路
を示す回路図。
を示す回路図。
【図９】本発明の第７の実施の形態に係るフィルタ装置
を示す回路図。
を示す回路図。
【図１０】本発明に係るフィルタ装置における受動素子
モデルの構成をそれぞれ示す回路図。
モデルの構成をそれぞれ示す回路図。
【図１１】図９の実施の形態に係るフィルタ装置の伝達
特性を示す特性図。
特性を示す特性図。
【図１２】本発明の第８の実施の形態に係るフィルタ装
置を適用した無線機を示すブロック図。
置を適用した無線機を示すブロック図。
【図１３】一般的なＦＤＮＲ変換を説明する回路図。
【図１４】従来のＦＤＮＲ回路を用いたフィルタ装置を
示す回路図。
示す回路図。
【図１５】３次のローパスフィルタの等価変換を説明す
る回路図。
る回路図。
【図１６】抵抗に分布している寄生容量を説明する回路
図。
図。
３ Ｃ１及びＣ２の接続点 ６ インピーダンス素子 １０ ＦＤＮＲ回路 １１ 第１の容量素子 １２ 第２の容量素子 １４ 演算増幅器 １５ 反転入力 １６ 接地端子
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特公 昭57−6725（ＪＰ，Ｂ１) 米国特許4686486（ＵＳ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03H 11/04 H03H 11/12
Claims (4)
- 【請求項１】演算増幅器の反転入力に第１の容量の一端
が接続され、前記演算増幅器の出力端に第２の容量の一
端が接続され、前記第１の容量と前記第２の容量のもう
一端同士が接続され、前記演算増幅器の反転入力と出力
端に第１から第ｎ（ｎ≧２）の複数の抵抗が直列に接続
され、前記直列接続された複数の抵抗の接続点から、少
なくとも交流的に接地された１つ以上の抵抗を備えてい
ることを特徴とする電子回路。 - 【請求項２】前記第２の容量の値が前記第１の容量の値
に比べて大きいことを特徴とする請求項１に記載の電子
回路。 - 【請求項３】請求項１に記載の電子回路と、複数の抵抗
エレメントと、容量エレメントと、を備えることを特徴
とするフィルタ装置。 - 【請求項４】請求項３に記載のフィルタ装置と、無線周
波数（ＲＦ）信号をベースバンド信号に直接変換する第
１周波数変換手段と、第１周波数変換手段から得られた
前記ベースバンド信号をチャネル選択する第１ローパス
フィルタと、受信されたＲＦ信号をアナログ・デジタル
変換するとともに前記ベースバンド信号をデジタル／ア
ナログ変換する信号処理部と、デジタル／アナログ変換
されたベースバンド信号の量子化雑音を除去する第２ロ
ーパスフィルタと、ベースバンド信号をＲＦ信号に変換
する第２周波数変換手段路、を備えることを特徴とする
無線装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24607696A JP3283191B2 (ja) | 1995-09-18 | 1996-09-18 | 電子回路、これを用いたフィルタ装置及び無線装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7-237993 | 1995-09-18 | ||
| JP23799395 | 1995-09-18 | ||
| JP24607696A JP3283191B2 (ja) | 1995-09-18 | 1996-09-18 | 電子回路、これを用いたフィルタ装置及び無線装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09148880A JPH09148880A (ja) | 1997-06-06 |
| JP3283191B2 true JP3283191B2 (ja) | 2002-05-20 |
Family
ID=26533473
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24607696A Expired - Lifetime JP3283191B2 (ja) | 1995-09-18 | 1996-09-18 | 電子回路、これを用いたフィルタ装置及び無線装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3283191B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008530836A (ja) * | 2005-02-09 | 2008-08-07 | シャフナー・エーエムファウ・アクチェンゲゼルシャフト | 医療用途用のアクティブｅｍｃフィルタ |
| WO2007119264A1 (ja) * | 2006-03-20 | 2007-10-25 | Fujitsu Limited | 入力インピーダンス回路及び低域通過フィルタ回路 |
| WO2008068821A1 (ja) * | 2006-12-01 | 2008-06-12 | Fujitsu Limited | オフセット調整機能付きバッファ |
-
1996
- 1996-09-18 JP JP24607696A patent/JP3283191B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09148880A (ja) | 1997-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6987966B1 (en) | Adaptive radio transceiver with polyphase calibration | |
| US6608527B2 (en) | Adaptive radio transceiver with low noise amplification | |
| Hollman et al. | A 2.7-V CMOS dual-mode baseband filter for PDC and WCDMA | |
| EP2874313B1 (en) | Analog active low-pass filters | |
| Tsividis | Continuous-time filters in telecommunications chips | |
| Moon | CMOS high-frequency switched-capacitor filters for telecommunication applications | |
| US5708391A (en) | High frequency differential filter with CMOS control | |
| EP1037380B1 (en) | Frequency converter | |
| JP3283191B2 (ja) | 電子回路、これを用いたフィルタ装置及び無線装置 | |
| EP1762002A1 (en) | Simplified sallen-key low-pass filter circuit. | |
| Wyszynski et al. | Avoiding common-mode feedback in continuous-time g/sub m/-C filters by use of lossy integrators | |
| KR100226594B1 (ko) | 전자회로 및 이를 이용한 필터장치 | |
| Pantoli et al. | A single-transistor tunable filter for bluetooth applications | |
| US4920325A (en) | Integrated active electronic switched capacitor filter having extremely low sensitivity to variations of the components | |
| US12068738B2 (en) | Configurable micro-acoustic RF filter | |
| KR19990008229A (ko) | 주파수 의존 저항기 | |
| Hollman et al. | A 2.7 V CMOS dual-mode baseband filter for GSM and WCDMA | |
| Sagbas et al. | Current-mode state-variable filter | |
| WO2021233546A1 (en) | A filter circuitry using active inductor | |
| JPWO2003003575A1 (ja) | 低雑音能動ｒｃ信号処理回路 | |
| US6642779B2 (en) | Trimming impedance between two nodes connected to a non-fixed voltage level | |
| CN111903100B (zh) | 一种抗混叠滤波器、相关设备及抗混叠滤波器的控制方法 | |
| US10027305B1 (en) | Filter including non-magnetic frequency selective limiters | |
| JP3300321B2 (ja) | 低域通過フィルタ回路 | |
| JP3410776B2 (ja) | 直交信号発生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080301 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090301 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100301 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100301 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110301 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120301 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130301 Year of fee payment: 11 |