JP3278917B2 - Method for manufacturing solid-state imaging device - Google Patents

Method for manufacturing solid-state imaging device

Info

Publication number
JP3278917B2
JP3278917B2 JP22098392A JP22098392A JP3278917B2 JP 3278917 B2 JP3278917 B2 JP 3278917B2 JP 22098392 A JP22098392 A JP 22098392A JP 22098392 A JP22098392 A JP 22098392A JP 3278917 B2 JP3278917 B2 JP 3278917B2
Authority
JP
Japan
Prior art keywords
forming
light receiving
insulating film
film
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP22098392A
Other languages
Japanese (ja)
Other versions
JPH0653473A (en
Inventor
徹 石津谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nikon Corp
Original Assignee
Nikon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nikon Corp filed Critical Nikon Corp
Priority to JP22098392A priority Critical patent/JP3278917B2/en
Priority to US08/099,493 priority patent/US5416344A/en
Publication of JPH0653473A publication Critical patent/JPH0653473A/en
Priority to US08/717,357 priority patent/US5670382A/en
Application granted granted Critical
Publication of JP3278917B2 publication Critical patent/JP3278917B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Solid State Image Pick-Up Elements (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、例えば赤外線固体撮像
装置等のように半導体基板上に基板とは異なる物質を被
着させて受光部を形成する固体撮像装置の製造方法に関
するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a solid-state image pickup device, such as an infrared solid-state image pickup device, which forms a light receiving portion by depositing a substance different from a substrate on a semiconductor substrate.

【0002】[0002]

【従来の技術】半導体基板上に、半導体基板とは異なる
物質を被着させて受光部を形成する固体撮像装置の一例
として赤外線固体撮像装置がある。この赤外線固体撮像
装置の従来の製造方法を図2、図3を参照して説明す
る。
2. Description of the Related Art There is an infrared solid-state imaging device as an example of a solid-state imaging device in which a light receiving portion is formed by depositing a substance different from a semiconductor substrate on a semiconductor substrate. A conventional method for manufacturing this infrared solid-state imaging device will be described with reference to FIGS.

【0003】まず、図2は赤外線固体撮像装置の全体的
な構成を説明するための平面図である。図において、1
09は光電変換を行う受光部であり、マトリックス状に
配列されている。ここでは簡単のため、3×3=9個の
受光部を示している。一方、104は受光部109で発
生した電荷を読み出すための通路となる電荷転送部であ
るが、実際に電荷を読み出すためには、電荷転送部10
4の上に設けられたCCD転送電極105(図では左上
りのハッチングを付して示した)に所定のクロックパル
スを印加することが必要である。なお、図2において
は、CCD転送電極105は1つのみ示し、他は省略し
てある。
First, FIG. 2 is a plan view for explaining the overall configuration of an infrared solid-state imaging device. In the figure, 1
Reference numeral 09 denotes a light receiving unit for performing photoelectric conversion, which is arranged in a matrix. Here, 3 × 3 = 9 light receiving sections are shown for simplicity. On the other hand, reference numeral 104 denotes a charge transfer unit serving as a path for reading out the charges generated in the light receiving unit 109. To actually read out the charges, the charge transfer unit 10
It is necessary to apply a predetermined clock pulse to the CCD transfer electrode 105 (shown with hatching on the left in the figure) provided on the top of FIG. In FIG. 2, only one CCD transfer electrode 105 is shown, and the others are omitted.

【0004】このCCD転送電極105へのクロックパ
ルスは半導体チップ113の周囲に設けられたボンディ
ングパッド112、金属配線111(図では共に右上り
のハッチングを付して示した)を介してチップ113の
外部から与えられる。尚、図2においてはボンディング
パッド112、金属配線111についても、その一部分
を示した。このボンディングパッド112、金属配線1
11はAlもしくはAl合金等の金属で構成される。
The clock pulse to the CCD transfer electrode 105 is applied to the chip 113 via a bonding pad 112 provided around the semiconductor chip 113 and a metal wiring 111 (both hatched at the upper right in the figure). Provided from outside. In FIG. 2, a part of the bonding pad 112 and the metal wiring 111 is also shown. This bonding pad 112, metal wiring 1
Reference numeral 11 is made of a metal such as Al or an Al alloy.

【0005】次に、図3を参照して図2に示したような
構造の固体撮像装置の製造方法を説明する。図3は第2
図のAA断面の表面付近の構造を製造工程毎に示したも
のである。まず最初に、従来から良く知られているLO
COS分離法(選択酸化分離法)によってSi基板10
1上に厚い熱酸化膜からなる分離領域102を形成す
る。
Next, a method of manufacturing the solid-state imaging device having the structure shown in FIG. 2 will be described with reference to FIG. FIG. 3 shows the second
The structure near the surface of the AA cross section in the figure is shown for each manufacturing process. First, the well-known LO
Si substrate 10 by COS separation method (selective oxidation separation method)
An isolation region 102 made of a thick thermal oxide film is formed on the substrate 1.

【0006】次に、電荷転送部(図2の104)にBC
CD拡散層104aを形成し、拡散層104a上にポリ
シリコンからなるCCD転送電極105を形成する。そ
の他図には示されていないが、電荷転送部出力部のMO
Sトランジスタを構成するソース・ドレイン拡散層を初
めとする種々の熱拡散層のすべて、及びすべてのポリシ
リコン電極を形成する。図3(a)は熱拡散層、ポリシ
リコン電極の形成を終了した状態を示す。尚、この時点
では受光部もポリシリコン電極もそれぞれ薄い酸化膜1
03,106で覆われている。
Next, BC is added to the charge transfer section (104 in FIG. 2).
A CD diffusion layer 104a is formed, and a CCD transfer electrode 105 made of polysilicon is formed on the diffusion layer 104a. Although not shown in other figures, the MO of the output section of the charge transfer section is
All of the various heat diffusion layers including the source / drain diffusion layers constituting the S transistor and all the polysilicon electrodes are formed. FIG. 3A shows a state in which the formation of the thermal diffusion layer and the polysilicon electrode has been completed. At this time, both the light receiving portion and the polysilicon electrode are thin oxide films 1 respectively.
03,106.

【0007】続いて、Si基板101表面全体にCVD
法(化学気相成長法)によって厚さ4000〜1000
0Å程度の酸化膜107を堆積させる。通常この酸化膜
107には、リン又はボロン又はヒ素等の不純物が含ま
れており、900℃程度の温度で熱処理すると、表面形
状が平坦になる。ここで述べた不純物を含んだCVD酸
化膜107を熱処理により平坦化する方法は”リフロー
処理”として広く知られており、後の工程で形成するA
l又はAl合金等からなる金属配線の電気的不良(断線
・ショート等)を防止するのに効果がある。
Subsequently, the entire surface of the Si substrate 101 is subjected to CVD.
Thickness of 4000 to 1000 by the chemical vapor deposition method
An oxide film 107 of about 0 ° is deposited. Usually, this oxide film 107 contains impurities such as phosphorus, boron, or arsenic, and when heat-treated at a temperature of about 900 ° C., the surface shape becomes flat. The method of flattening the CVD oxide film 107 containing impurities described above by heat treatment is widely known as "reflow treatment", and is used to form a film in a later step.
This is effective in preventing electrical failure (disconnection, short circuit, etc.) of metal wiring made of l or Al alloy.

【0008】リフロー処理終了後、レジスト108を塗
布し、引き続き露光・現像を行い、受光部となる部分の
酸化膜107だけを除去するためのパターンニングを行
う。このときの状態を図3(b)に示す。
After completion of the reflow process, a resist 108 is applied, exposure and development are subsequently performed, and patterning for removing only the oxide film 107 in a portion to be a light receiving portion is performed. The state at this time is shown in FIG.

【0009】次に、ウエットエッチング法により、CV
D酸化膜107及び薄い熱酸化膜103を同時にエッチ
ング除去し、Si基板101表面を露出させる。このと
きの状態を図3(c)に示す。なお、上述の図3
(b),(c)の工程については後に詳述する。
Next, CV is applied by wet etching.
The D oxide film 107 and the thin thermal oxide film 103 are simultaneously etched away to expose the surface of the Si substrate 101. The state at this time is shown in FIG. Note that FIG.
The steps (b) and (c) will be described later in detail.

【0010】受光部のSi基板101表面を露出させた
後、レジスト108の剥離・洗浄を行い、然る後受光部
を形成する。受光部の形成は、まず初めにPtを被着さ
せ、更に熱処理を行ってPtSi層109aを得る。こ
れにより、光電変換を行う受光部(ショットキーバリア
ダイオード)が形成される。この状態を図3(d)に示
す。
After exposing the surface of the Si substrate 101 of the light receiving portion, the resist 108 is peeled off and washed, and then the light receiving portion is formed. In the formation of the light receiving portion, first, Pt is deposited and heat treatment is performed to obtain a PtSi layer 109a. Thus, a light receiving unit (Schottky barrier diode) for performing photoelectric conversion is formed. This state is shown in FIG.

【0011】その後、図3(e)に示されるように、再
びCVD酸化膜110を全体に堆積させる。然る後に、
Al又はAl合金からなる配線層(図示せず)を形成し
て、赤外線固体撮像装置を完成する。
Thereafter, as shown in FIG. 3E, a CVD oxide film 110 is again deposited on the entire surface. After that,
A wiring layer (not shown) made of Al or an Al alloy is formed to complete an infrared solid-state imaging device.

【0012】ここで、上述した図3(b),(c)の工
程について更に詳しく説明すると、固体撮像装置におい
ては受光部は最も重要な素子活性領域であり、結晶欠陥
等の損傷があってはならない。このため、上述したCV
D酸化膜107に穴を開ける工程(図3(c))ではS
i基板101に損傷を与えやすいドライエッチング法は
適用できず、従来の製造方法ではCVD酸化膜107の
リフロー処理後(図3(b))、ウエットエッチング法
で穴開けが行われる。
Here, the steps shown in FIGS. 3B and 3C will be described in more detail. In the solid-state imaging device, the light receiving section is the most important element active region and has a damage such as a crystal defect. Not be. For this reason, the above-described CV
In the step of forming a hole in the D oxide film 107 (FIG. 3C), S
A dry etching method that easily damages the i-substrate 101 cannot be applied. In the conventional manufacturing method, holes are formed by a wet etching method after the reflow treatment of the CVD oxide film 107 (FIG. 3B).

【0013】このとき、ウエットエッチング法では、エ
ッチングはすべての方向に等速に進み、サイドエッチン
グが大きい。また、図中3(c)中Iで示した部分が露
出してしまうと、CCD転送電極105の電気的不良が
多発するため、レジスト108は受光部側に入り込んだ
位置まで設けておく必要がある。即ち、図3(c)のL
1 の寸法を余裕をもって十分に大きくする必要があり、
通常は1.5〜2μmとなっている。
At this time, in the wet etching method, the etching proceeds in all directions at a constant speed, and the side etching is large. Further, if the portion indicated by I in FIG. 3C is exposed, electrical failure of the CCD transfer electrode 105 frequently occurs. Therefore, it is necessary to provide the resist 108 to a position where it enters the light receiving unit side. is there. That is, L in FIG.
It is necessary to make the size of 1 large enough with a margin,
Usually, it is 1.5 to 2 μm.

【0014】従って、受光部が形成されるべき素子活性
領域の幅(図3(c)のW)を10μmとすると、実際
に受光部が形成される領域(図3(c)のL2 )は6〜
7μmである。
Therefore, assuming that the width (W in FIG. 3C) of the element active region where the light receiving portion is to be formed is 10 μm, the region where the light receiving portion is actually formed (L 2 in FIG. 3C). Is 6 ~
7 μm.

【0015】[0015]

【発明が解決しようとする課題】ところで、近年におい
ては、赤外線固体撮像装置等の固体撮像装置に対し、
1.チップサイズはより小さく、2.空間分解能はより
高く(画素数はより多く)3.受光感度はより高く、と
いった性能を同時に満たすことが各方面から要求されて
いる。
In recent years, however, solid-state imaging devices such as infrared solid-state imaging devices have been used.
1. 1. Chip size is smaller; 2. higher spatial resolution (more pixels); It is required from various fields to simultaneously satisfy the performance such as higher light receiving sensitivity.

【0016】この要求を満たすためには、固体撮像装置
の単位画素内で受光部が占有する面積率(開口率)を大
きくすることが必要であり、種々の試みがなされてい
る。その例としては、第3図に示した分離領域102の
幅を狭くする、BCCD拡散層104aの幅を狭くする
等のことが挙げられる。しかしながら、これだけでは開
口率を十分に向上させることができず、受光感度の高い
撮像装置を得ることは困難である。そこで、前述したL
1 の値をできるかぎり小さくすることが望まれるが、従
来の固体撮像装置の製造方法では、サイドエッチングが
避けられないためL1 を低減することはできなかった。
In order to satisfy this requirement, it is necessary to increase the area ratio (opening ratio) occupied by the light receiving section in the unit pixel of the solid-state imaging device, and various attempts have been made. As an example, the width of the isolation region 102 shown in FIG. 3 may be reduced, or the width of the BCCD diffusion layer 104a may be reduced. However, this alone cannot sufficiently improve the aperture ratio, and it is difficult to obtain an imaging device with high light receiving sensitivity. Therefore, the aforementioned L
Although it is desirable to reduce as much as possible a value of 1, in the conventional method of manufacturing a solid-state imaging device, it is not possible to reduce the L 1 for side etching can not be avoided.

【0017】本発明はこの点に鑑みてなされたもので、
電気的不良を発生させることなく開口率を向上させ、受
光感度の高い固体撮像装置を提供することを目的とする
ものである。
The present invention has been made in view of this point,
It is an object of the present invention to provide a solid-state imaging device having a high light-receiving sensitivity by improving an aperture ratio without causing an electrical failure.

【0018】[0018]

【課題を解決するための手段】請求項1の固体室像装置
の製造方法は、半導体基板上に該半導体基板とは異なる
物質を被着させることにより受光部を形成する工程と、
該受光部に蓄積された電荷を読み出すための電荷読み出
し部を形成する工程と、該電荷読み出し部を含む領域上
に絶縁膜を設けて表面を平坦化する1回以上の平坦化工
程と、該平坦化された絶縁膜上に前記電荷読み出し部を
駆動するための金属配線を形成する工程とを含む固体撮
像装置の製造方法において、前記電荷読み出し部を形成
する工程は、電荷転送電極を形成する工程を含み、且
つ、前記受光部を形成する工程の前に行い、前記受光部
を形成する工程は、受光部が形成される前記半導体基板
表面に絶縁膜として唯一配置された熱酸化膜を除去する
工程を含み、前記表面を平坦化する工程のうち最初に行
う平坦化工程は、前記受光部を形成する工程の後に行う
ものである。
According to a first aspect of the present invention, there is provided a method for manufacturing a solid-state image forming apparatus, comprising: forming a light receiving portion by applying a material different from the semiconductor substrate on the semiconductor substrate;
Forming a charge readout portion for reading out the charge stored in the light receiving portion; and providing one or more flattening steps of providing an insulating film on a region including the charge readout portion to flatten the surface; Forming a metal wiring for driving the charge readout unit on the planarized insulating film, wherein the charge readout unit is formed.
The step of forming includes a step of forming a charge transfer electrode, and
And before the step of forming the light receiving section,
Forming the semiconductor substrate on which the light receiving section is formed
Remove thermal oxide film that is only placed as an insulating film on the surface
The flattening step, which is performed first among the steps of flattening the surface, is performed after the step of forming the light receiving section.

【0019】請求項2の製造方法では、前記半導体基板
としてSi基板を用い、該Si基板に金属珪化物又は化
合物半導体を被着させることによって前記受光部を形成
するものである。
According to a second aspect of the present invention, the light receiving section is formed by using a Si substrate as the semiconductor substrate and depositing a metal silicide or a compound semiconductor on the Si substrate.

【0020】請求項3の製造方法は、前記平坦化工程
を、前記電荷転送電極を形成する工程の終了時から前記
金属配線を形成する工程の開始時までの間に1回行うも
のである。 請求項4の製造方法は、シリコン基板を準備
し、該シリコン基板上にLOCOS分離法により厚いシ
リコン熱酸化膜からなる分離領域を形成する工程と、電
荷転送部に拡散層を形成し該拡散層上にポリシリコンか
ならる電荷転送電極を形成する工程と、受光部が形成さ
れる素子活性領域に絶縁膜として唯一配置された薄いシ
リコン熱酸化膜を除去する工程と、白金を被着させた後
に熱処理を行って前記薄いシリコン熱酸化膜が除去され
た素子活性領域に白金シリサイドを形成する工程と、絶
縁膜による平坦化膜を形成する工程と、該絶縁膜による
平坦化膜上に金属薄膜による配線を形成する工程とを含
み、前記各工程は上記の順に行うものである。
According to a third aspect of the present invention, the flattening step is performed.
From the end of the step of forming the charge transfer electrode
It is performed once before the start of the process of forming the metal wiring.
It is. According to a fourth aspect of the present invention, a silicon substrate is prepared.
Then, a thick silicon film is formed on the silicon substrate by the LOCOS separation method.
A step of forming an isolation region made of a silicon thermal oxide film;
A diffusion layer is formed in the load transfer section, and polysilicon is formed on the diffusion layer.
A step of forming a charge transfer electrode, and a step of forming a light receiving section.
A thin film that is solely placed as an insulating film in the active
The process of removing the thermal oxide film of the silicon and after depositing platinum
Heat treatment to remove the thin silicon thermal oxide film
Process of forming platinum silicide in the active region of
Forming a planarization film by an edge film;
Forming a wiring of a metal thin film on the flattening film.
The above steps are performed in the order described above.

【0021】[0021]

【作用】本発明では、厚い絶縁膜(通常厚さ4000〜
10000Å程度のCVD酸化膜107)を設ける前
に、受光部が形成される素子活性領域の半導体基板表面
を露出させる。このため、ウエットエッチング工程で
は、素子活性領域に成長している薄い熱酸化膜103
(通常厚さ500〜1500Å程度)だけを除去すれば
良く、サイドエッチング量も極めて小さなもの(0.1
〜0.3μm程度)となる。
According to the present invention, a thick insulating film (usually having a thickness of 4000 to
Before providing the CVD oxide film 107) of about 10000 °, the surface of the semiconductor substrate in the element active region where the light receiving section is formed is exposed. For this reason, in the wet etching step, the thin thermal oxide film 103 growing in the element active region is formed.
(Usually a thickness of about 500-1500 °) only needs to be removed, and the amount of side etching is extremely small (0.1
〜0.3 μm).

【0022】従って、本発明においては、図3(c)に
示したL1 は、十分な余裕を見ても0.5μm程度とす
ることができ、その結果、受光部が形成される素子活性
領域(第3図(c)中のW)を10μmとしたとき、実
際に受光領域が形成される領域(第3図(c)中のL
2 )は9μmとれることになる。それ故、本発明では従
来に比較して単位画素中の受光部の面積を大幅に拡大す
ることが可能となる。
Therefore, in the present invention, L 1 shown in FIG. 3C can be set to about 0.5 μm even with a sufficient margin. When the area (W in FIG. 3 (c)) is 10 μm, the area where the light receiving area is actually formed (L in FIG. 3 (c)).
2 ) will be 9 μm. Therefore, in the present invention, it is possible to greatly increase the area of the light receiving section in the unit pixel as compared with the related art.

【0023】また、本発明においては上述のように受光
部の形成を絶縁膜を設ける前に行うので、受光部を形成
した後に、絶縁膜の平坦化処理を行うことになるが、そ
の際受光部の耐熱温度に応じて適宜平坦化の方法を選択
すれば、受光部を劣化させることなく絶縁膜表面の平坦
化を行うことができるので、絶縁膜上に形成する金属配
線の電気的不良も防止される。
Further, in the present invention, since the light receiving portion is formed before the insulating film is formed as described above, the flattening process of the insulating film is performed after the light receiving portion is formed. By appropriately selecting a flattening method according to the heat resistance temperature of the portion, the surface of the insulating film can be flattened without deteriorating the light receiving portion. Is prevented.

【0024】低温で平坦化が可能な絶縁膜の例として
は、液状のポリイミド樹脂を回転塗布し、熱処理するこ
とによって形成されるポリイミド膜、スピンオングラス
(SOG)膜、もしくはCVD法によりよる酸化膜、特
にテトラエトキシシラン(TEOS)を主材料としたC
VD酸化膜などが挙げられる。これらの絶縁膜は、従来
のリフロー処理温度(900℃程度)より低い500℃
以下の温度で平坦に形成することができ、受光部の熱的
損傷を防ぐ上で好ましい。
Examples of the insulating film which can be flattened at a low temperature include a polyimide film formed by spin-coating a liquid polyimide resin and heat-treating, a spin-on-glass (SOG) film, or an oxide film formed by a CVD method. , Especially C containing tetraethoxysilane (TEOS) as a main material.
VD oxide film and the like. These insulating films are 500 ° C. lower than the conventional reflow processing temperature (about 900 ° C.).
It can be formed flat at the following temperature, which is preferable in preventing thermal damage to the light receiving section.

【0025】[0025]

【実施例】図1を参照して、本発明実施例による赤外線
固体撮像装置の製造方法を説明する。なお図1は赤外線
固体撮像装置の単位画素断面の表面付近を示したもので
あり、前述した図3と比較するために同一スケールで示
してある。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A method for manufacturing an infrared solid-state imaging device according to an embodiment of the present invention will be described with reference to FIG. FIG. 1 shows the vicinity of the surface of a unit pixel section of the infrared solid-state imaging device, and is shown on the same scale for comparison with FIG. 3 described above.

【0026】まず最初に、従来から良く知られているL
OCOS分離法(選択酸化分離法)によってSi基板1
上に厚い熱酸化膜からなる分離領域2を形成する。
First, the well-known L
Si substrate 1 by OCOS separation method (selective oxidation separation method)
An isolation region 2 made of a thick thermal oxide film is formed thereon.

【0027】次に、電荷転送部(図2の104)にBC
CD拡散層4aを形成し、拡散層4a上にポリシリコン
からなるCCD転送電極5を形成する。その他図には示
されていないが、電荷転送部出力部のMOSトランジス
タを構成するソース・ドレイン拡散層を初めとする種々
の熱拡散層のすべて、及びすべてのポリシリコン電極を
形成する。熱拡散層、ポリシリコン電極の形成を終了し
た状態が図1(a)であり、ここまでの工程は従来例と
同じである。尚、この時点では受光部もポリシリコン電
極もそれぞれ薄い酸化膜3及び6で覆われている。
Next, BC is added to the charge transfer section (104 in FIG. 2).
A CD diffusion layer 4a is formed, and a CCD transfer electrode 5 made of polysilicon is formed on the diffusion layer 4a. Although not shown in the figures, all the various heat diffusion layers including the source / drain diffusion layers constituting the MOS transistor of the charge transfer section output section and all the polysilicon electrodes are formed. FIG. 1A shows a state in which the formation of the thermal diffusion layer and the polysilicon electrode has been completed, and the steps up to this point are the same as in the conventional example. At this point, both the light receiving portion and the polysilicon electrode are covered with thin oxide films 3 and 6, respectively.

【0028】次いで、本実施例では、受光部を形成する
ためのフォトリソグラフィー工程を行う。即ち、レジス
ト8を塗布し、引き続いて露光・現像を行ってレジスト
8をパターニングし、受光部を形成する素子活性領域以
外をレジスト8で保護する。このときの状態を図1
(b)に示す。
Next, in this embodiment, a photolithography step for forming a light receiving section is performed. That is, the resist 8 is applied, and subsequently, the resist 8 is patterned by performing exposure and development. The state at this time is shown in FIG.
It is shown in (b).

【0029】続いて、ウエットエッチング法により酸化
膜3に穴を開けて素子活性領域のSi基板1表面を露出
させる。このとき、本実施例においては、図1(c)に
示されるように、薄い酸化膜3(ゲート酸化膜とも呼ば
れ、厚さは通常2000Å以下)のみをウエットエッチ
ングすれば良いので、サイドエッチングの量は極めて小
さい。このため図1に示したL1 は余裕を見ても0.5
μmに設定できる。従って受光部が形成される素子活性
領域の幅(図1(c)中のW)を10μmとすると、実
際に受光領域が形成される領域の幅(図1(c)中のL
2 )は9μmとなり、単位画素の大きさが同じでも、図
3の従来例(L2 =6〜7μm)に比べて受光部の面積
を大幅に拡大することができる。
Subsequently, a hole is formed in the oxide film 3 by wet etching to expose the surface of the Si substrate 1 in the element active region. At this time, in this embodiment, as shown in FIG. 1C, only the thin oxide film 3 (also referred to as a gate oxide film, usually having a thickness of 2000 mm or less) is wet-etched. Is very small. Therefore, L1 shown in FIG.
μm. Therefore, assuming that the width of the element active region where the light receiving portion is formed ( W in FIG. 1C ) is 10 μm, the width of the region where the light receiving region is actually formed (L in FIG. 1C).
2) is 9 .mu.m, and the area of the light receiving section can be greatly increased as compared with the conventional example (L2 = 6 to 7 .mu.m) in FIG.

【0030】その後、レジスト8の剥離・洗浄を行った
のち、受光部の形成を行う。受光部の形成は、まず初め
にPtを被着させ、更に熱処理を行い、PtSi層9a
を得る。これにより、光電変換を行う受光部(ショット
キーバリアダイオード)が形成される。この状態を図1
(d)に示す。
Thereafter, after the resist 8 is peeled off and washed, a light receiving portion is formed. For the formation of the light receiving portion, first, Pt is deposited and heat treatment is further performed to form a PtSi layer 9a.
Get. Thus, a light receiving unit (Schottky barrier diode) for performing photoelectric conversion is formed. This state is shown in FIG.
(D) .

【0031】次に、〜500℃程度の比較的低温で得ら
れる平坦な絶縁膜7を形成する。この絶縁膜7は、液状
のポリイミド樹脂を回転塗布し、熱処理することによっ
て形成されるポリイミド膜、スピンオングラス(SO
G)膜、もしくはCVD法によりよる酸化膜、特にテト
ラエトキシシラン(TEOS)を主材料としたCVD酸
化膜など、種々のものから選択できる。
Next, a flat insulating film 7 obtained at a relatively low temperature of about 500 ° C. is formed. The insulating film 7 is formed by spin-coating a liquid polyimide resin and subjecting it to a heat treatment.
G) A film or an oxide film formed by a CVD method, in particular, a CVD oxide film containing tetraethoxysilane (TEOS) as a main material can be selected from various films.

【0032】図1(e)は絶縁膜7を形成して表面を平
坦化した状態を示す。然る後、絶縁膜7上にAl又はA
l合金からなる配線層(図示せず)を形成して、赤外線
固体撮像装置を完成する。本実施例では、上述のように
受光領域を形成した後に平坦な絶縁膜を形成するので、
図3の従来のように電荷転送電極を形成する工程の終了
時から金属配線を形成する工程の開始時までに平坦化用
絶縁膜を設ける工程を2回行う必要はない。
FIG. 1E shows a state where the insulating film 7 is formed and the surface is flattened. After that, Al or A is formed on the insulating film 7.
A wiring layer (not shown) made of a 1 alloy is formed to complete an infrared solid-state imaging device. In this embodiment, since a flat insulating film is formed after the light receiving region is formed as described above,
End of the process of forming the charge transfer electrode as in the prior art shown in FIG.
For flattening from the time until the start of the process of forming metal wiring
It is not necessary to perform the step of providing the insulating film twice.

【0033】尚、上記の実施例においては、赤外線固体
撮像装置を例にとって説明したが、本発明は赤外線固体
撮像装置に限定されるものでないことは言うまでもな
い、即ち、受光部としてはPtSiに限らず、その他の
シリサイド(パラジウムシリサイド,イリジウムシリサ
イド等)でも、その他の物質(GaAs,CdTe,I
nSb,InAs等の化合物半導体、CaF2 等のフッ
化物)でも良い。また、電荷読み出し部についても、C
CDに限らず、例えばMOS,CSD,CPD等いずれ
でも良い。
In the above embodiment, the infrared solid-state imaging device has been described as an example. However, it is needless to say that the present invention is not limited to the infrared solid-state imaging device. That is, the light receiving section is not limited to PtSi. In addition, other materials (GaAs, CdTe, I
Compound semiconductors such as nSb and InAs, and fluorides such as CaF 2 may be used. Also, the charge readout section
The invention is not limited to the CD, but may be any of, for example, MOS, CSD, and CPD.

【0034】[0034]

【発明の効果】以上のように、本発明においては、受光
部を形成してから厚い絶縁膜を設けて表面を平坦化する
ので、受光部となる領域を露出させるにはウエットエッ
チングで薄い酸化膜だけを除去すれば良く、サイドエッ
チング量は極めて小さくなる。このため、本来受光部が
形成されるべき素子活性領域にほぼ等しい面積の受光部
を形成することができ、開口率の大きい、受光感度に優
れた固体撮像装置を得ることができる。また、電荷転送
電極を形成する工程の終了時から金属配線を形成する工
程の開始時までにCVD酸化膜等の平坦化用の絶縁膜を
設ける工程を1回にすることも可能となる。この場合、
製造工程を簡略化でき、製造コストの低減にも寄与でき
る。
As described above, in the present invention, since the light receiving portion is formed, a thick insulating film is provided, and the surface is flattened. Only the film needs to be removed, and the amount of side etching becomes extremely small. Therefore, a light receiving portion having an area substantially equal to the element active region where the light receiving portion is to be formed can be formed, and a solid-state imaging device having a large aperture ratio and excellent light receiving sensitivity can be obtained. Also charge transfer
Forming metal wiring from the end of the electrode forming process
By the start of the process, an insulating film for planarization such as a CVD oxide film
It is also possible to perform the providing step only once. in this case,
The manufacturing process can be simplified and the manufacturing cost can be reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】(a)〜(e)は本発明実施例による固体撮像
装置の製造工程を説明するための断面図である。
FIGS. 1A to 1E are cross-sectional views illustrating a manufacturing process of a solid-state imaging device according to an embodiment of the present invention.

【図2】固体撮像装置の全体的な構成を説明するための
平面図である。
FIG. 2 is a plan view illustrating an overall configuration of the solid-state imaging device.

【図3】(a)〜(e)は従来例による固体撮像装置の
製造工程を説明するための断面図である。
FIGS. 3A to 3E are cross-sectional views illustrating a manufacturing process of a conventional solid-state imaging device.

【符号の説明】[Explanation of symbols]

1…Si基板、2…分離領域、3,6…薄い酸化膜、4
a…BCCD拡散層、5…CCD転送電極、7…絶縁
膜、8…レジスト、9a…PtSi層。
DESCRIPTION OF SYMBOLS 1 ... Si substrate, 2 ... isolation area, 3,6 ... Thin oxide film, 4
a: BCCD diffusion layer, 5: CCD transfer electrode, 7: insulating film, 8: resist, 9a: PtSi layer.

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 半導体基板上に該半導体基板とは異なる
物質を被着させることにより受光部を形成する工程と、
該受光部に蓄積された電荷を読み出すための電荷読み出
し部を形成する工程と、該電荷読み出し部を含む領域上
に絶縁膜を設けて表面を平坦化する1回以上の平坦化工
程と、該平坦化された絶縁膜上に前記電荷読み出し部を
駆動するための金属配線を形成する工程とを含む固体撮
像装置の製造方法において、前記電荷読み出し部を形成する工程は、電荷転送電極を
形成する工程を含み、且つ、前記受光部を形成する工程
の前に行い、 前記受光部を形成する工程は、受光部が形成される前記
半導体基板表面に絶縁膜として唯一配置された熱酸化膜
を除去する工程を含み、 前記表面を平坦化する工程のうち最初に行う平坦化工程
は、前記受光部を形成する工程の後に行うことを特徴と
する固体撮像装置の製造方法。
A step of forming a light receiving portion by depositing a substance different from the semiconductor substrate on the semiconductor substrate;
Forming a charge readout portion for reading out the charge stored in the light receiving portion; and providing one or more flattening steps of providing an insulating film on a region including the charge readout portion to flatten the surface; Forming a metal wiring for driving the charge readout portion on the planarized insulating film, wherein the step of forming the charge readout portion includes forming a charge transfer electrode.
Forming, and forming the light receiving unit
Performing the step of forming the light receiving section, the step of forming the light receiving section is performed.
Thermal oxide film only placed as an insulating film on the surface of the semiconductor substrate
A method of manufacturing a solid-state imaging device, wherein a flattening step performed first of the steps of flattening the surface is performed after a step of forming the light receiving section.
【請求項2】 前記半導体基板としてSi基板を用い、
該Si基板に金属珪化物又は化合物半導体を被着させる
ことによって前記受光部を形成することを特徴とする請
求項1の固体撮像装置の製造方法。
2. An Si substrate is used as the semiconductor substrate,
2. The method according to claim 1, wherein the light receiving section is formed by depositing a metal silicide or a compound semiconductor on the Si substrate.
【請求項3】 前記平坦化工程は、前記電荷転送電極を3. The step of flattening the charge transfer electrode.
形成する工程の終了時から前記金属配線を形成する工程Forming the metal wiring from the end of the forming step
の開始時までの間に1回行うことを特徴とする請求項12. The process is performed once before the start of the process.
又は請求項2のいずれかに記載の固体撮像装置の製造方A method of manufacturing the solid-state imaging device according to claim 2.
法。Law.
【請求項4】 シリコン基板を準備し、該シリコン基板4. A method for preparing a silicon substrate, comprising the steps of:
上にLOCOS分離法により厚いシリコン熱酸化膜からFrom thick silicon thermal oxide film by LOCOS isolation method
なる分離領域を形成する工程と、Forming an isolation region, 電荷転送部に拡散層を形成し該拡散層上にポリシリコンForming a diffusion layer in the charge transfer portion and forming polysilicon on the diffusion layer;
かならる電荷転送電極を形成する工程と、Forming a charge transfer electrode, 受光部が形成される素子活性領域に絶縁膜として唯一配Only an insulating film is provided in the active area where the light receiving section is formed.
置された薄いシリコン熱酸化膜を除去する工程と、Removing the placed thin silicon thermal oxide film; 白金を被着させた後に熱処理を行って、前記薄いシリコAfter depositing platinum, heat treatment is performed to
ン熱酸化膜が除去された素子活性領域に白金シリサイドPlatinum silicide in the active region where the thermal oxide film has been removed
を形成する工程と、Forming a; 絶縁膜による平坦化膜を形成する工程と、A step of forming a planarization film by an insulating film; 該絶縁膜による平坦化膜上に金属薄膜による配線を形成Forming a wiring made of a thin metal film on the flattening film made of the insulating film
する工程とを含み、And the step of 前記各工程は、上記の順に行うことを特徴とする固体撮Wherein each of the steps is performed in the order described above.
像装置の製造方法。A method for manufacturing an image device.
JP22098392A 1992-07-29 1992-07-29 Method for manufacturing solid-state imaging device Expired - Fee Related JP3278917B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP22098392A JP3278917B2 (en) 1992-07-29 1992-07-29 Method for manufacturing solid-state imaging device
US08/099,493 US5416344A (en) 1992-07-29 1993-07-28 Solid state imaging device and method for producing the same
US08/717,357 US5670382A (en) 1992-07-29 1996-09-25 Method for producing a solid state imaging device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22098392A JP3278917B2 (en) 1992-07-29 1992-07-29 Method for manufacturing solid-state imaging device

Publications (2)

Publication Number Publication Date
JPH0653473A JPH0653473A (en) 1994-02-25
JP3278917B2 true JP3278917B2 (en) 2002-04-30

Family

ID=16759635

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22098392A Expired - Fee Related JP3278917B2 (en) 1992-07-29 1992-07-29 Method for manufacturing solid-state imaging device

Country Status (1)

Country Link
JP (1) JP3278917B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020017838A (en) * 2000-08-31 2002-03-07 박종섭 Image sensor formation method capable of defining connection window structure by etching field oxide

Also Published As

Publication number Publication date
JPH0653473A (en) 1994-02-25

Similar Documents

Publication Publication Date Title
US6632700B1 (en) Method to form a color image sensor cell while protecting the bonding pad structure from damage
JP3204169B2 (en) Method for manufacturing semiconductor device
JP3060979B2 (en) Semiconductor device and manufacturing method thereof
US6465286B2 (en) Method of fabricating an imager array
TW448577B (en) Image sensor structure and the manufacturing method thereof
JP3252795B2 (en) Method for manufacturing semiconductor device
JP3672516B2 (en) Infrared sensor device and manufacturing method thereof
JP3278917B2 (en) Method for manufacturing solid-state imaging device
JP3189550B2 (en) Solid-state imaging device and method of manufacturing the same
US6787754B2 (en) Solid-state image pickup device having improved flatness and method for fabricating the same
EP0037244A2 (en) Method for fabricating a solid-state imaging device using photoconductive film
JP2773739B2 (en) Method for manufacturing solid-state imaging device
JP2004172249A (en) Semiconductor integrated device and its manufacturing method
JP3176422B2 (en) Semiconductor device and method of manufacturing the same
JPH03263330A (en) Semiconductor device
JPH05218439A (en) Semiconductor device and manufacture thereof
JPH10321828A (en) Manufacture of solid-state image pickup device
JPH06268187A (en) Manufacture of solid-state image sensing device
JP3498459B2 (en) Semiconductor device and manufacturing method thereof
JP3213844B2 (en) Method for manufacturing thin film transistor
JP2002296117A (en) Image pickup device
JP2002190587A (en) Method of manufacturing solid-state image pickup device
JP2867469B2 (en) Charge transfer device and method of manufacturing the same
JP2913681B2 (en) Semiconductor integrated circuit device
JPH01289166A (en) Semiconductor device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees