JP3276017B2 - 半導体力学センサの製造方法 - Google Patents
半導体力学センサの製造方法Info
- Publication number
- JP3276017B2 JP3276017B2 JP24444892A JP24444892A JP3276017B2 JP 3276017 B2 JP3276017 B2 JP 3276017B2 JP 24444892 A JP24444892 A JP 24444892A JP 24444892 A JP24444892 A JP 24444892A JP 3276017 B2 JP3276017 B2 JP 3276017B2
- Authority
- JP
- Japan
- Prior art keywords
- resist film
- film
- etching
- area
- separation groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Measurement Of Force In General (AREA)
- Measuring Fluid Pressure (AREA)
- Pressure Sensors (AREA)
Description
【0001】
【産業上の利用分野】本発明は、半導体加速度センサ又
は半導体圧力センサ(以下、半導体力学センサと総称す
る)の製造方法に関する。
は半導体圧力センサ(以下、半導体力学センサと総称す
る)の製造方法に関する。
【0002】
【従来の技術】従来の半導体力学センサの製造方法を図
10から図14に示す。まず図10に示すように、p型
基板41上にn型のエピタキシャル層42をもつウエハ
40を用意し、ピエゾ抵抗領域であるp+ 拡散層43を
形成し、電気化学エッチング時の電極コンタクトとして
n+ 拡散層44を形成する。続いて、ウエハ40の裏面
にプラズマ窒化膜(PーSiN)45を形成するととも
にフォトエッチングにより所定のパタ−ニングを行う。
10から図14に示す。まず図10に示すように、p型
基板41上にn型のエピタキシャル層42をもつウエハ
40を用意し、ピエゾ抵抗領域であるp+ 拡散層43を
形成し、電気化学エッチング時の電極コンタクトとして
n+ 拡散層44を形成する。続いて、ウエハ40の裏面
にプラズマ窒化膜(PーSiN)45を形成するととも
にフォトエッチングにより所定のパタ−ニングを行う。
【0003】次に図11に示すように、ウエハ40の表
面をワックスWで保護しつつアルミナ支持基板46に接
着し、エッチング液に浸漬し、n+ 拡散層44に通電し
て電気化学エッチングを行い、p型基板41に下部分離
溝10を形成する。次に図12に示すように、窒化膜4
5を除去するとともに、レジスト49をウエハ40の表
面に塗布してホトパターニングし、次にウエハ40の裏
面にレジスト50を全面塗布する。
面をワックスWで保護しつつアルミナ支持基板46に接
着し、エッチング液に浸漬し、n+ 拡散層44に通電し
て電気化学エッチングを行い、p型基板41に下部分離
溝10を形成する。次に図12に示すように、窒化膜4
5を除去するとともに、レジスト49をウエハ40の表
面に塗布してホトパターニングし、次にウエハ40の裏
面にレジスト50を全面塗布する。
【0004】次に図13に示すように、レジスト膜49
の開口からエピタキシャル層42をエッチングして上部
分離溝51を形成する。次に図14に示すように、レジ
スト49、50を剥離して、ウエハ裁断工程に進む。
の開口からエピタキシャル層42をエッチングして上部
分離溝51を形成する。次に図14に示すように、レジ
スト49、50を剥離して、ウエハ裁断工程に進む。
【0005】
【発明が解決しようとする課題】近年、センサの高感度
化または小型化が要望されているが、そのためにはピエ
ゾ抵抗領域43が形成される薄肉起歪部52の薄肉化が
効果的である。しかしながら、上記説明した半導体力学
センサの製造方法によれば、図11で基板41のエッチ
ングによりエピタキシャル層42の一部を薄肉部とした
後、図12でレジスト49をエピタキシャル層42の表
面にスピンニング塗布するため、ウエハ40の中央部を
スピニングテーブル上に真空チャックする必要があり、
その結果、エピタキシャル層42を薄肉化していくと、
エピタキシャル層42の薄肉部が真空圧により破損する
という問題が生じてしまう。 したがって従来の製造方
法によれば、基板41のエッチング後のホトパターニン
グのためのレジスト塗布工程における真空チャックに耐
える最低肉厚が薄肉起歪部52に要求され(例えば数+
μm)、薄肉起歪部52をそれ以上薄肉化して高感度化
を図ることができなかった。
化または小型化が要望されているが、そのためにはピエ
ゾ抵抗領域43が形成される薄肉起歪部52の薄肉化が
効果的である。しかしながら、上記説明した半導体力学
センサの製造方法によれば、図11で基板41のエッチ
ングによりエピタキシャル層42の一部を薄肉部とした
後、図12でレジスト49をエピタキシャル層42の表
面にスピンニング塗布するため、ウエハ40の中央部を
スピニングテーブル上に真空チャックする必要があり、
その結果、エピタキシャル層42を薄肉化していくと、
エピタキシャル層42の薄肉部が真空圧により破損する
という問題が生じてしまう。 したがって従来の製造方
法によれば、基板41のエッチング後のホトパターニン
グのためのレジスト塗布工程における真空チャックに耐
える最低肉厚が薄肉起歪部52に要求され(例えば数+
μm)、薄肉起歪部52をそれ以上薄肉化して高感度化
を図ることができなかった。
【0006】本発明は、上記問題点に鑑みなされたもの
であり、薄肉起歪部の破損を回避しつつセンサの高感度
化又は小型化が可能な半導体力学センサの製造方法を提
供することをその目的としている。
であり、薄肉起歪部の破損を回避しつつセンサの高感度
化又は小型化が可能な半導体力学センサの製造方法を提
供することをその目的としている。
【0007】
【課題を解決するための手段】本発明の半導体力学セン
サの製造方法は、表主面側の金属部材保護用のパッシベ
ーション絶縁膜に設けられた開口部分にコンタクト用の
金属部材が露出する半導体基板の前記表主面にポリイミ
ド膜からなるレジスト膜を形成し、上部分離溝形成予定
領域上の前記レジスト膜に開口を形成するホトパターニ
ング工程と、その後、前記半導体基板の裏主面の所定領
域を所定深さまでエッチングして前記上部分離溝形成予
定領域の下部及び薄肉起歪部形成予定領域の下部に下部
分離溝を形成する第1エッチング工程と、その後、前記
レジスト膜の前記開口から前記半導体基板の前記表主面
をエッチングして前記下部分離溝に連通する上部分離溝
を形成するとともに、前記両分離溝により前記薄肉起歪
部形成予定領域に薄肉起歪部を区画、形成する第2エッ
チング工程と、その後、前記ホトパターニング工程で塗
布した前記レジスト膜を除去するレジスト膜除去工程
と、を備えることを特徴としている。
サの製造方法は、表主面側の金属部材保護用のパッシベ
ーション絶縁膜に設けられた開口部分にコンタクト用の
金属部材が露出する半導体基板の前記表主面にポリイミ
ド膜からなるレジスト膜を形成し、上部分離溝形成予定
領域上の前記レジスト膜に開口を形成するホトパターニ
ング工程と、その後、前記半導体基板の裏主面の所定領
域を所定深さまでエッチングして前記上部分離溝形成予
定領域の下部及び薄肉起歪部形成予定領域の下部に下部
分離溝を形成する第1エッチング工程と、その後、前記
レジスト膜の前記開口から前記半導体基板の前記表主面
をエッチングして前記下部分離溝に連通する上部分離溝
を形成するとともに、前記両分離溝により前記薄肉起歪
部形成予定領域に薄肉起歪部を区画、形成する第2エッ
チング工程と、その後、前記ホトパターニング工程で塗
布した前記レジスト膜を除去するレジスト膜除去工程
と、を備えることを特徴としている。
【0008】
【発明の効果】以上説明したように本発明の半導体力学
センサの製造方法では、半導体基板の裏主面を第1エッ
チングして上部分離溝形成予定領域の下部及び薄肉起歪
部形成予定領域の下部に下部分離溝を形成する前に、半
導体基板の表主面に上部分離溝形成予定領域を除いてレ
ジスト膜をホトパターニングしているので、上記第1エ
ッチングにより上部分離溝形成予定領域及び薄肉起歪部
形成予定領域を薄肉化した後、従来のように半導体基板
の表主面にレジスト膜をスピンニング塗布してホトパタ
ーニングする必要が無い。
センサの製造方法では、半導体基板の裏主面を第1エッ
チングして上部分離溝形成予定領域の下部及び薄肉起歪
部形成予定領域の下部に下部分離溝を形成する前に、半
導体基板の表主面に上部分離溝形成予定領域を除いてレ
ジスト膜をホトパターニングしているので、上記第1エ
ッチングにより上部分離溝形成予定領域及び薄肉起歪部
形成予定領域を薄肉化した後、従来のように半導体基板
の表主面にレジスト膜をスピンニング塗布してホトパタ
ーニングする必要が無い。
【0009】したがって、上記レジスト膜のスピンニン
グ塗布時におけるウエハの真空チャックにより、これら
薄肉化された上部分離溝形成予定領域及び薄肉起歪部形
成予定領域が破損するのを回避できる。この結果、薄肉
起歪部を従来より一層、薄肉化(例えば数μm)するこ
とによりセンサの高感度化を実現でき、また、各部の小
型化を図ることができる。
グ塗布時におけるウエハの真空チャックにより、これら
薄肉化された上部分離溝形成予定領域及び薄肉起歪部形
成予定領域が破損するのを回避できる。この結果、薄肉
起歪部を従来より一層、薄肉化(例えば数μm)するこ
とによりセンサの高感度化を実現でき、また、各部の小
型化を図ることができる。
【0010】
【実施例】以下、この発明を適用した半導体加速度セン
サの一実施例を図面に従って説明する。図1にこの半導
体加速度センサの斜視図を示し、図2に半導体加速度セ
ンサの平面図を示し、図3に図2のAーA断面を示す。
本センサは自動車のABSシステムに用いられるもので
ある。
サの一実施例を図面に従って説明する。図1にこの半導
体加速度センサの斜視図を示し、図2に半導体加速度セ
ンサの平面図を示し、図3に図2のAーA断面を示す。
本センサは自動車のABSシステムに用いられるもので
ある。
【0011】パイレックスガラスよりなる四角板状の台
座1の上には四角板状のシリコンチップ2が接合されて
いる。シリコンチップ2はその裏主面が台座1と接合す
る四角枠状の第1支持部3を有し、第1支持部3はシリ
コンチップ2の4辺を用いて形成されている。シリコン
チップ2における第1支持部3の内側には上部分離溝4
a,4b,4c,4d及び下部分離溝10が凹設されて
おり、上部分離溝4a,4b,4c,4d及び下部分離
溝10は連通して、チップ2を貫通する貫通溝となって
いる。四角枠状の第1支持部3内に形成されたC形の上
部分離溝4d及び上部分離溝4d下部の下部分離溝10
により厚肉コ字状の第2支持部11及び厚肉の連結部1
2が区画、形成され、第2支持部11は連結部12によ
り第1支持部3に連結されている。更に、第2支持部1
1の内側面から薄肉の薄肉起歪部5,6,7,8が延設
されており、薄肉起歪部5,6,7,8の先端には厚肉
四角形状の重り部9が連結されている。
座1の上には四角板状のシリコンチップ2が接合されて
いる。シリコンチップ2はその裏主面が台座1と接合す
る四角枠状の第1支持部3を有し、第1支持部3はシリ
コンチップ2の4辺を用いて形成されている。シリコン
チップ2における第1支持部3の内側には上部分離溝4
a,4b,4c,4d及び下部分離溝10が凹設されて
おり、上部分離溝4a,4b,4c,4d及び下部分離
溝10は連通して、チップ2を貫通する貫通溝となって
いる。四角枠状の第1支持部3内に形成されたC形の上
部分離溝4d及び上部分離溝4d下部の下部分離溝10
により厚肉コ字状の第2支持部11及び厚肉の連結部1
2が区画、形成され、第2支持部11は連結部12によ
り第1支持部3に連結されている。更に、第2支持部1
1の内側面から薄肉の薄肉起歪部5,6,7,8が延設
されており、薄肉起歪部5,6,7,8の先端には厚肉
四角形状の重り部9が連結されている。
【0012】つまり、台座1と接合する厚肉の第1支持
部3に連結部12を介して第2支持部11が連結され、
第2支持部11から薄肉起歪部5〜8を介して重り部9
が両端支持されている。下部分離溝10は、上部分離溝
4a,4b,4c,4dと薄肉起歪部5〜8の下方に形
成され、上部分離溝4a,4b,4c,4dと下部分離
溝10とは連通して、チップ2を貫通する貫通溝を構成
している。
部3に連結部12を介して第2支持部11が連結され、
第2支持部11から薄肉起歪部5〜8を介して重り部9
が両端支持されている。下部分離溝10は、上部分離溝
4a,4b,4c,4dと薄肉起歪部5〜8の下方に形
成され、上部分離溝4a,4b,4c,4dと下部分離
溝10とは連通して、チップ2を貫通する貫通溝を構成
している。
【0013】薄肉起歪部5〜8の厚さは4μm程度とさ
れ、薄肉起歪部5〜8の表面部には各2個のピエゾ抵抗
領域13a,13b,14a,14b,15a,15
b,16a,16bが形成されている。更に図3に示す
ように、台座1の上面中央部には凹部17が形成され、
加速度が加わり重り部9が変位したときに接触しないよ
うになっている。
れ、薄肉起歪部5〜8の表面部には各2個のピエゾ抵抗
領域13a,13b,14a,14b,15a,15
b,16a,16bが形成されている。更に図3に示す
ように、台座1の上面中央部には凹部17が形成され、
加速度が加わり重り部9が変位したときに接触しないよ
うになっている。
【0014】シリコンチップ2の表面のアルミ配線パタ
−ンを図2に示す。アース用の配線18と、電源電圧V
cc印加用の配線19と、加速度に応じた電位差を取り
出すための出力用の配線20、21とが布設されてい
る。又、これら配線に対しもう1組の4つの配線が用意
されている。つまり、アース用の配線22と、電源電圧
印加用の配線23と、加速度に応じた電位差を取り出す
ための出力用の配線24,25とが形成されている。電
源電圧印加用の配線19の途中にはシリコンチップ2の
不純物拡散層26が介在され、その不純物拡散層26の
上をシリコン酸化膜を介してアース用の配線18が交差
している。同様に、電源電圧印加用の配線23は不純物
拡散層27を介して電源電圧印加用の配線19と接続さ
れ、アース用の配線22は不純物拡散層28を介してア
ース用の配線18と接続され、さらに、出力用の配線2
4は不純物拡散層29を介して出力用の配線20と接続
されている。又、出力用の配線21と25とは抵抗調整
のための不純物拡散層30を介して接続されている。な
お本実施例では、配線18〜21を用いた結線がなされ
ている。
−ンを図2に示す。アース用の配線18と、電源電圧V
cc印加用の配線19と、加速度に応じた電位差を取り
出すための出力用の配線20、21とが布設されてい
る。又、これら配線に対しもう1組の4つの配線が用意
されている。つまり、アース用の配線22と、電源電圧
印加用の配線23と、加速度に応じた電位差を取り出す
ための出力用の配線24,25とが形成されている。電
源電圧印加用の配線19の途中にはシリコンチップ2の
不純物拡散層26が介在され、その不純物拡散層26の
上をシリコン酸化膜を介してアース用の配線18が交差
している。同様に、電源電圧印加用の配線23は不純物
拡散層27を介して電源電圧印加用の配線19と接続さ
れ、アース用の配線22は不純物拡散層28を介してア
ース用の配線18と接続され、さらに、出力用の配線2
4は不純物拡散層29を介して出力用の配線20と接続
されている。又、出力用の配線21と25とは抵抗調整
のための不純物拡散層30を介して接続されている。な
お本実施例では、配線18〜21を用いた結線がなされ
ている。
【0015】各ピエゾ抵抗領域13a,13b,14
a,14b,15a,15b,16a,16bは図4に
示すようにホイートストーンブリッジ回路を構成してお
り、端子31はアース用端子であり、端子32は電源電
圧印加用端子であり、端子33及び34は加速度に応じ
た電位差を取り出すための出力端子である。次に、この
センサの製造方法を図5〜図9に基づいて説明する。た
だし、図5〜図9は図2のA−A断面を示す。
a,14b,15a,15b,16a,16bは図4に
示すようにホイートストーンブリッジ回路を構成してお
り、端子31はアース用端子であり、端子32は電源電
圧印加用端子であり、端子33及び34は加速度に応じ
た電位差を取り出すための出力端子である。次に、この
センサの製造方法を図5〜図9に基づいて説明する。た
だし、図5〜図9は図2のA−A断面を示す。
【0016】まず図5に示すように、面方位が(10
0)のp型基板(本発明でいう半導体基板)41上にn
型のエピタキシャル層(本発明でいう半導体基板)42
をもつウエハ40を用意し、ピエゾ抵抗領域13a,1
3b,14a,14b,15a,15b,16a,16
bとしてp+ 拡散層43を、電気化学エッチング時の電
極コンタクトとして上部分離溝4a,4b,4c,4d
をエッチングする予定領域の表面部にn+ 拡散層44を
形成する。その後、エピタキシャル層42上に形成した
シリコン酸化膜(図示せず)を選択開口し、その上にア
ルミ配線18〜25(図2参照、図5〜図8では図示省
略)を形成して、アルミ配線18〜25をp+ 拡散層4
3の所定位置にコンタクトさせ、その後、シリコン酸化
膜などからなるパッシベーション絶縁膜(図示せず)を
堆積し、このパッシベーション絶縁膜を選択開口してワ
イヤボンディング用のコンタクトホールを形成する。ま
た、この一連の工程においてn+ 拡散層44上にはアル
ミニウム膜が被着され、パッシベーション絶縁膜を開口
してn+ 拡散層44にコンタクトする通電用アルミコン
タクト部(図示せず)が設けられる。
0)のp型基板(本発明でいう半導体基板)41上にn
型のエピタキシャル層(本発明でいう半導体基板)42
をもつウエハ40を用意し、ピエゾ抵抗領域13a,1
3b,14a,14b,15a,15b,16a,16
bとしてp+ 拡散層43を、電気化学エッチング時の電
極コンタクトとして上部分離溝4a,4b,4c,4d
をエッチングする予定領域の表面部にn+ 拡散層44を
形成する。その後、エピタキシャル層42上に形成した
シリコン酸化膜(図示せず)を選択開口し、その上にア
ルミ配線18〜25(図2参照、図5〜図8では図示省
略)を形成して、アルミ配線18〜25をp+ 拡散層4
3の所定位置にコンタクトさせ、その後、シリコン酸化
膜などからなるパッシベーション絶縁膜(図示せず)を
堆積し、このパッシベーション絶縁膜を選択開口してワ
イヤボンディング用のコンタクトホールを形成する。ま
た、この一連の工程においてn+ 拡散層44上にはアル
ミニウム膜が被着され、パッシベーション絶縁膜を開口
してn+ 拡散層44にコンタクトする通電用アルミコン
タクト部(図示せず)が設けられる。
【0017】次に、ウエハ40の裏面、すなわち下部分
離溝10のエッチング予定領域を除く基板41の表面
(本発明でいう裏主面)にプラズマ窒化膜(PーSi
N)45を形成するとともに図示しないレジスト膜(図
示せず)を用いてプラズマ窒化膜45をホトパターニン
グする。次に、ウエハ40の表主面、すなわち上部分離
溝4a,4b,4c,4dのエッチング予定領域となる
エピタキシャル層42の表面にレジスト膜(本発明でい
うレジスト膜)49をスピンニング塗布し、ホトパター
ニングする。なお、この上部分離溝4a,4b,4c,
4dのエッチング予定領域上の上記シリコン酸化膜やパ
ッシベーション絶縁膜は予め除去されており、更にレジ
スト膜49のホトパターニングにより露出したエピタキ
シャル層42の表面には上記した通電用アルミコンタク
ト部が露出している。なお、レジスト膜49はワックス
を除去するための有機溶剤に耐性をもつポリイミド(P
IQ)膜とされる。
離溝10のエッチング予定領域を除く基板41の表面
(本発明でいう裏主面)にプラズマ窒化膜(PーSi
N)45を形成するとともに図示しないレジスト膜(図
示せず)を用いてプラズマ窒化膜45をホトパターニン
グする。次に、ウエハ40の表主面、すなわち上部分離
溝4a,4b,4c,4dのエッチング予定領域となる
エピタキシャル層42の表面にレジスト膜(本発明でい
うレジスト膜)49をスピンニング塗布し、ホトパター
ニングする。なお、この上部分離溝4a,4b,4c,
4dのエッチング予定領域上の上記シリコン酸化膜やパ
ッシベーション絶縁膜は予め除去されており、更にレジ
スト膜49のホトパターニングにより露出したエピタキ
シャル層42の表面には上記した通電用アルミコンタク
ト部が露出している。なお、レジスト膜49はワックス
を除去するための有機溶剤に耐性をもつポリイミド(P
IQ)膜とされる。
【0018】次に図6に示すように、ウエハ40の表面
を樹脂ワックスWで保護しつつアルミナからなる支持基
板46に接着し、エッチング液(例えば、33wt%KO
H溶液,82℃)に浸漬し、電気化学エッチングを行
う。なお、支持基板46は熱板(200℃、図示せず)
上に置かれ、この支持基板46上に樹脂ワックスWを載
せて軟化させ、更にその上にウエハ40を載せて接着さ
せ、その後、支持基板46及びウエハ40を熱板から下
ろしてワックスを硬化させる。支持基板46上には図示
しない白金電極が延設されており、この白金電極の先端
をアルミコンタクト部60に接触させてn+ 拡散層44
を通じてエピタキシャル層42及び基板41に通電して
上記電気化学エッチング(異方性エッチング)を行い、
これにより、基板41に下部分離溝10を形成する。な
お、ウエハ40に対向してエッチング液槽内には電極板
(図示せず)が懸垂されており、白金電極の基端とこの
電極板との間に白金電極を正として0.6V以上の電圧
が印加されている。 このようにしてエッチングが基板
41とエピタキシャル層42との接合部に達すると陽極
酸化膜(図示せず)が形成され、エッチング速度が格段
に減速するので、この接合部でエッチングが停止する。
を樹脂ワックスWで保護しつつアルミナからなる支持基
板46に接着し、エッチング液(例えば、33wt%KO
H溶液,82℃)に浸漬し、電気化学エッチングを行
う。なお、支持基板46は熱板(200℃、図示せず)
上に置かれ、この支持基板46上に樹脂ワックスWを載
せて軟化させ、更にその上にウエハ40を載せて接着さ
せ、その後、支持基板46及びウエハ40を熱板から下
ろしてワックスを硬化させる。支持基板46上には図示
しない白金電極が延設されており、この白金電極の先端
をアルミコンタクト部60に接触させてn+ 拡散層44
を通じてエピタキシャル層42及び基板41に通電して
上記電気化学エッチング(異方性エッチング)を行い、
これにより、基板41に下部分離溝10を形成する。な
お、ウエハ40に対向してエッチング液槽内には電極板
(図示せず)が懸垂されており、白金電極の基端とこの
電極板との間に白金電極を正として0.6V以上の電圧
が印加されている。 このようにしてエッチングが基板
41とエピタキシャル層42との接合部に達すると陽極
酸化膜(図示せず)が形成され、エッチング速度が格段
に減速するので、この接合部でエッチングが停止する。
【0019】次に図7に示すように、フッ酸により窒化
膜45を除去した後、支持基板46を熱板に載せて樹脂
ワックスWを軟化させ、ウエハ40を支持基板46から
分離し、分離したウエハ40を有機溶剤(例えば、トリ
クロロエタン)中に浸漬し、樹脂ワックスWを洗浄、溶
解してウェハ40を取り出し、その後、ウエハ40の裏
主面にレジスト50を全面塗布する。
膜45を除去した後、支持基板46を熱板に載せて樹脂
ワックスWを軟化させ、ウエハ40を支持基板46から
分離し、分離したウエハ40を有機溶剤(例えば、トリ
クロロエタン)中に浸漬し、樹脂ワックスWを洗浄、溶
解してウェハ40を取り出し、その後、ウエハ40の裏
主面にレジスト50を全面塗布する。
【0020】なお、このレジスト50はホトパターニン
グのためではないので、レジスト液を流下させるだけで
よく、ホトパターニングのためのレジスト塗布(例えば
第2レジスト膜49)の場合のように、スピンニング装
置のスピンニングテーブルにウエハ40を真空チャック
する必要はない。次に図8に示すように、第2レジスト
膜49の開口からエピタキシャル層42をドライエッチ
ングして上部分離溝4a,4b,4c,4dを形成す
る。
グのためではないので、レジスト液を流下させるだけで
よく、ホトパターニングのためのレジスト塗布(例えば
第2レジスト膜49)の場合のように、スピンニング装
置のスピンニングテーブルにウエハ40を真空チャック
する必要はない。次に図8に示すように、第2レジスト
膜49の開口からエピタキシャル層42をドライエッチ
ングして上部分離溝4a,4b,4c,4dを形成す
る。
【0021】次に図9に示すように、レジスト膜49を
酸素アッシングにより除去し、レジスト50を有機溶剤
にて除去して上部分離溝4a,4b,4c,4dを完成
し、この上部分離溝4a,4b,4c,4dと下部分離
溝10とを連通させて、貫通溝を形成する。続いてウエ
ハ40を台座1の上に接合し、最後にダイシングしてチ
ップ化する。
酸素アッシングにより除去し、レジスト50を有機溶剤
にて除去して上部分離溝4a,4b,4c,4dを完成
し、この上部分離溝4a,4b,4c,4dと下部分離
溝10とを連通させて、貫通溝を形成する。続いてウエ
ハ40を台座1の上に接合し、最後にダイシングしてチ
ップ化する。
【0022】以上説明したようにこの実施例の半導体圧
力センサの製造方法によれば、ウエハ(半導体基板)4
0の裏主面を第1エッチングして上部分離溝4a,4
b,4c,4d形成予定領域の下部及び薄肉起歪部5〜
8形成予定領域の下部に下部分離溝10を形成する前
に、ウエハ40の表主面に上部分離溝4a,4b,4
c,4d形成予定領域を除いてレジスト膜49をホトパ
ターニングしているので、上記第1エッチングにより上
部分離溝4a,4b,4c,4d形成予定領域及び薄肉
起歪部5〜8形成予定領域を薄肉化した後、従来のよう
にウエハ40の表主面にレジスト膜49をスピンニング
塗布してホトパターニングする必要が無い。
力センサの製造方法によれば、ウエハ(半導体基板)4
0の裏主面を第1エッチングして上部分離溝4a,4
b,4c,4d形成予定領域の下部及び薄肉起歪部5〜
8形成予定領域の下部に下部分離溝10を形成する前
に、ウエハ40の表主面に上部分離溝4a,4b,4
c,4d形成予定領域を除いてレジスト膜49をホトパ
ターニングしているので、上記第1エッチングにより上
部分離溝4a,4b,4c,4d形成予定領域及び薄肉
起歪部5〜8形成予定領域を薄肉化した後、従来のよう
にウエハ40の表主面にレジスト膜49をスピンニング
塗布してホトパターニングする必要が無い。
【0023】したがって、レジスト膜49のスピンニン
グ塗布時におけるウエハ40の真空チャックにより、こ
れら薄肉化された上部分離溝4a,4b,4c,4d形
成予定領域及び薄肉起歪部5〜8形成予定領域が破損す
るのを回避できる。この結果、薄肉起歪部5〜8を従来
より一層、薄肉化(例えば数μm)することによりセン
サの高感度化を実現でき、また、各部の小型化を図るこ
とができる。
グ塗布時におけるウエハ40の真空チャックにより、こ
れら薄肉化された上部分離溝4a,4b,4c,4d形
成予定領域及び薄肉起歪部5〜8形成予定領域が破損す
るのを回避できる。この結果、薄肉起歪部5〜8を従来
より一層、薄肉化(例えば数μm)することによりセン
サの高感度化を実現でき、また、各部の小型化を図るこ
とができる。
【0024】更に、レジスト膜49として、ワックスW
除去用の有機溶剤(トリクロロエタンやトリクロロエチ
レンなど)に耐性を有するポリイミド膜を採用したの
で、ホトパターニングしたレジスト膜49がその後のワ
ックス除去工程で損傷するのを防止することができる。
除去用の有機溶剤(トリクロロエタンやトリクロロエチ
レンなど)に耐性を有するポリイミド膜を採用したの
で、ホトパターニングしたレジスト膜49がその後のワ
ックス除去工程で損傷するのを防止することができる。
【図1】実施例の半導体加速度センサの斜視図である。
【図2】半導体加速度センサの平面図である。
【図3】図2のAーA断面図である。
【図4】このセンサのブリッジ回路図である。
【図5】図1のセンサの製造工程を示す断面図である。
【図6】図1のセンサの製造工程を示す断面図である。
【図7】図1のセンサの製造工程を示す断面図である。
【図8】図1のセンサの製造工程を示す断面図である。
【図9】図1のセンサの製造工程を示す断面図である。
【図10】従来例のセンサの製造工程を示す断面図であ
る。
る。
【図11】従来例のセンサの製造工程を示す断面図であ
る。
る。
【図12】従来例のセンサの製造工程を示す断面図であ
る。
る。
【図13】従来例のセンサの製造工程を示す断面図であ
る。
る。
【図14】従来例のセンサの製造工程を示す断面図であ
る。
る。
4a〜4d 上部分離溝 5〜8 薄肉起歪部 10 下部分離溝 41 p型基板(本発明でいう半導体基板) 41 n型エピタキシャル層(本発明でいう半導
体基板) 49 レジスト膜
体基板) 49 レジスト膜
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平1−315173(JP,A) 特開 平4−102066(JP,A) 特開 昭63−76483(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 29/84 G01L 1/22 G01L 9/00
Claims (1)
- 【請求項1】 表主面側の金属部材保護用のパッシベー
ション絶縁膜に設けられた開口部分にコンタクト用の金
属部材が露出する半導体基板の前記表主面にポリイミド
膜からなるレジスト膜を形成し、上部分離溝形成予定領
域上の前記レジスト膜に開口を形成するホトパターニン
グ工程と、 その後、前記半導体基板の裏主面の所定領域を所定深さ
までエッチングして前記上部分離溝形成予定領域の下部
及び薄肉起歪部形成予定領域の下部に下部分離溝を形成
する第1エッチング工程と、 その後、前記レジスト膜の前記開口から前記半導体基板
の前記表主面をエッチングして前記下部分離溝に連通す
る上部分離溝を形成するとともに、前記両分離溝により
前記薄肉起歪部形成予定領域に薄肉起歪部を区画、形成
する第2エッチング工程と、 その後、前記ホトパターニング工程で塗布した前記レジ
スト膜を除去するレジスト膜除去工程と、 を備えることを特徴とする半導体力学センサの製造方
法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24444892A JP3276017B2 (ja) | 1992-09-14 | 1992-09-14 | 半導体力学センサの製造方法 |
US08/120,380 US5549785A (en) | 1992-09-14 | 1993-09-14 | Method of producing a semiconductor dynamic sensor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24444892A JP3276017B2 (ja) | 1992-09-14 | 1992-09-14 | 半導体力学センサの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0697465A JPH0697465A (ja) | 1994-04-08 |
JP3276017B2 true JP3276017B2 (ja) | 2002-04-22 |
Family
ID=17118807
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24444892A Expired - Lifetime JP3276017B2 (ja) | 1992-09-14 | 1992-09-14 | 半導体力学センサの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3276017B2 (ja) |
-
1992
- 1992-09-14 JP JP24444892A patent/JP3276017B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH0697465A (ja) | 1994-04-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5461001A (en) | Method for making semiconductor structures having environmentally isolated elements | |
US3158788A (en) | Solid-state circuitry having discrete regions of semi-conductor material isolated by an insulating material | |
US5185292A (en) | Process for forming extremely thin edge-connectable integrated circuit structure | |
JP3904228B2 (ja) | 三次元回路装置の製造方法 | |
EP1119032A2 (en) | A method and an apparatus for producing a semiconductor device | |
US7326637B2 (en) | Method and system for bonding a semiconductor chip onto a carrier using micro-pins | |
JPS5835943A (ja) | 集積回路構造体 | |
US5549785A (en) | Method of producing a semiconductor dynamic sensor | |
JP3077316B2 (ja) | 集積回路装置 | |
JPH05190872A (ja) | 半導体圧力センサおよびその製造方法 | |
US3616348A (en) | Process for isolating semiconductor elements | |
JP2918299B2 (ja) | 半導体圧力センサおよびそれを有する半導体装置の製造方法 | |
US3313013A (en) | Method of making solid-state circuitry | |
JP3503146B2 (ja) | 半導体装置の製造方法 | |
JP3276017B2 (ja) | 半導体力学センサの製造方法 | |
JP3269536B2 (ja) | 半導体装置 | |
JP2001358345A (ja) | 半導体圧力センサの製造方法 | |
JP3275595B2 (ja) | 半導体センサの製造方法 | |
JP3225622B2 (ja) | 薄形半導体力学センサ | |
JP2943950B2 (ja) | 半導体装置と、その製造方法 | |
JP2876617B2 (ja) | 半導体圧力センサ及びその製造方法 | |
JPH11186566A (ja) | 微小装置の製造方法 | |
JPH0831608B2 (ja) | 半導体圧力センサの製造方法 | |
JP3156681B2 (ja) | 半導体歪みセンサ | |
JPH06260660A (ja) | 半導体歪みセンサ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080208 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20110208 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20120208 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130208 Year of fee payment: 11 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130208 Year of fee payment: 11 |