JP3276017B2 - 半導体力学センサの製造方法 - Google Patents
半導体力学センサの製造方法Info
- Publication number
- JP3276017B2 JP3276017B2 JP24444892A JP24444892A JP3276017B2 JP 3276017 B2 JP3276017 B2 JP 3276017B2 JP 24444892 A JP24444892 A JP 24444892A JP 24444892 A JP24444892 A JP 24444892A JP 3276017 B2 JP3276017 B2 JP 3276017B2
- Authority
- JP
- Japan
- Prior art keywords
- resist film
- film
- etching
- area
- separation groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Measurement Of Force In General (AREA)
- Measuring Fluid Pressure (AREA)
- Pressure Sensors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体加速度センサ又
は半導体圧力センサ（以下、半導体力学センサと総称す
る）の製造方法に関する。
は半導体圧力センサ（以下、半導体力学センサと総称す
る）の製造方法に関する。
【０００２】
【従来の技術】従来の半導体力学センサの製造方法を図
１０から図１４に示す。まず図１０に示すように、ｐ型
基板４１上にｎ型のエピタキシャル層４２をもつウエハ
４０を用意し、ピエゾ抵抗領域であるｐ+ 拡散層４３を
形成し、電気化学エッチング時の電極コンタクトとして
ｎ+ 拡散層４４を形成する。続いて、ウエハ４０の裏面
にプラズマ窒化膜（ＰーＳｉＮ）４５を形成するととも
にフォトエッチングにより所定のパタ−ニングを行う。
１０から図１４に示す。まず図１０に示すように、ｐ型
基板４１上にｎ型のエピタキシャル層４２をもつウエハ
４０を用意し、ピエゾ抵抗領域であるｐ+ 拡散層４３を
形成し、電気化学エッチング時の電極コンタクトとして
ｎ+ 拡散層４４を形成する。続いて、ウエハ４０の裏面
にプラズマ窒化膜（ＰーＳｉＮ）４５を形成するととも
にフォトエッチングにより所定のパタ−ニングを行う。
【０００３】次に図１１に示すように、ウエハ４０の表
面をワックスＷで保護しつつアルミナ支持基板４６に接
着し、エッチング液に浸漬し、ｎ+ 拡散層４４に通電し
て電気化学エッチングを行い、ｐ型基板４１に下部分離
溝１０を形成する。次に図１２に示すように、窒化膜４
５を除去するとともに、レジスト４９をウエハ４０の表
面に塗布してホトパターニングし、次にウエハ４０の裏
面にレジスト５０を全面塗布する。
面をワックスＷで保護しつつアルミナ支持基板４６に接
着し、エッチング液に浸漬し、ｎ+ 拡散層４４に通電し
て電気化学エッチングを行い、ｐ型基板４１に下部分離
溝１０を形成する。次に図１２に示すように、窒化膜４
５を除去するとともに、レジスト４９をウエハ４０の表
面に塗布してホトパターニングし、次にウエハ４０の裏
面にレジスト５０を全面塗布する。
【０００４】次に図１３に示すように、レジスト膜４９
の開口からエピタキシャル層４２をエッチングして上部
分離溝５１を形成する。次に図１４に示すように、レジ
スト４９、５０を剥離して、ウエハ裁断工程に進む。
の開口からエピタキシャル層４２をエッチングして上部
分離溝５１を形成する。次に図１４に示すように、レジ
スト４９、５０を剥離して、ウエハ裁断工程に進む。
【０００５】
【発明が解決しようとする課題】近年、センサの高感度
化または小型化が要望されているが、そのためにはピエ
ゾ抵抗領域４３が形成される薄肉起歪部５２の薄肉化が
効果的である。しかしながら、上記説明した半導体力学
センサの製造方法によれば、図１１で基板４１のエッチ
ングによりエピタキシャル層４２の一部を薄肉部とした
後、図１２でレジスト４９をエピタキシャル層４２の表
面にスピンニング塗布するため、ウエハ４０の中央部を
スピニングテーブル上に真空チャックする必要があり、
その結果、エピタキシャル層４２を薄肉化していくと、
エピタキシャル層４２の薄肉部が真空圧により破損する
という問題が生じてしまう。 したがって従来の製造方
法によれば、基板４１のエッチング後のホトパターニン
グのためのレジスト塗布工程における真空チャックに耐
える最低肉厚が薄肉起歪部５２に要求され（例えば数＋
μｍ）、薄肉起歪部５２をそれ以上薄肉化して高感度化
を図ることができなかった。
化または小型化が要望されているが、そのためにはピエ
ゾ抵抗領域４３が形成される薄肉起歪部５２の薄肉化が
効果的である。しかしながら、上記説明した半導体力学
センサの製造方法によれば、図１１で基板４１のエッチ
ングによりエピタキシャル層４２の一部を薄肉部とした
後、図１２でレジスト４９をエピタキシャル層４２の表
面にスピンニング塗布するため、ウエハ４０の中央部を
スピニングテーブル上に真空チャックする必要があり、
その結果、エピタキシャル層４２を薄肉化していくと、
エピタキシャル層４２の薄肉部が真空圧により破損する
という問題が生じてしまう。 したがって従来の製造方
法によれば、基板４１のエッチング後のホトパターニン
グのためのレジスト塗布工程における真空チャックに耐
える最低肉厚が薄肉起歪部５２に要求され（例えば数＋
μｍ）、薄肉起歪部５２をそれ以上薄肉化して高感度化
を図ることができなかった。
【０００６】本発明は、上記問題点に鑑みなされたもの
であり、薄肉起歪部の破損を回避しつつセンサの高感度
化又は小型化が可能な半導体力学センサの製造方法を提
供することをその目的としている。
であり、薄肉起歪部の破損を回避しつつセンサの高感度
化又は小型化が可能な半導体力学センサの製造方法を提
供することをその目的としている。
【０００７】
【課題を解決するための手段】本発明の半導体力学セン
サの製造方法は、表主面側の金属部材保護用のパッシベ
ーション絶縁膜に設けられた開口部分にコンタクト用の
金属部材が露出する半導体基板の前記表主面にポリイミ
ド膜からなるレジスト膜を形成し、上部分離溝形成予定
領域上の前記レジスト膜に開口を形成するホトパターニ
ング工程と、その後、前記半導体基板の裏主面の所定領
域を所定深さまでエッチングして前記上部分離溝形成予
定領域の下部及び薄肉起歪部形成予定領域の下部に下部
分離溝を形成する第１エッチング工程と、その後、前記
レジスト膜の前記開口から前記半導体基板の前記表主面
をエッチングして前記下部分離溝に連通する上部分離溝
を形成するとともに、前記両分離溝により前記薄肉起歪
部形成予定領域に薄肉起歪部を区画、形成する第２エッ
チング工程と、その後、前記ホトパターニング工程で塗
布した前記レジスト膜を除去するレジスト膜除去工程
と、を備えることを特徴としている。
サの製造方法は、表主面側の金属部材保護用のパッシベ
ーション絶縁膜に設けられた開口部分にコンタクト用の
金属部材が露出する半導体基板の前記表主面にポリイミ
ド膜からなるレジスト膜を形成し、上部分離溝形成予定
領域上の前記レジスト膜に開口を形成するホトパターニ
ング工程と、その後、前記半導体基板の裏主面の所定領
域を所定深さまでエッチングして前記上部分離溝形成予
定領域の下部及び薄肉起歪部形成予定領域の下部に下部
分離溝を形成する第１エッチング工程と、その後、前記
レジスト膜の前記開口から前記半導体基板の前記表主面
をエッチングして前記下部分離溝に連通する上部分離溝
を形成するとともに、前記両分離溝により前記薄肉起歪
部形成予定領域に薄肉起歪部を区画、形成する第２エッ
チング工程と、その後、前記ホトパターニング工程で塗
布した前記レジスト膜を除去するレジスト膜除去工程
と、を備えることを特徴としている。
【０００８】
【発明の効果】以上説明したように本発明の半導体力学
センサの製造方法では、半導体基板の裏主面を第１エッ
チングして上部分離溝形成予定領域の下部及び薄肉起歪
部形成予定領域の下部に下部分離溝を形成する前に、半
導体基板の表主面に上部分離溝形成予定領域を除いてレ
ジスト膜をホトパターニングしているので、上記第１エ
ッチングにより上部分離溝形成予定領域及び薄肉起歪部
形成予定領域を薄肉化した後、従来のように半導体基板
の表主面にレジスト膜をスピンニング塗布してホトパタ
ーニングする必要が無い。
センサの製造方法では、半導体基板の裏主面を第１エッ
チングして上部分離溝形成予定領域の下部及び薄肉起歪
部形成予定領域の下部に下部分離溝を形成する前に、半
導体基板の表主面に上部分離溝形成予定領域を除いてレ
ジスト膜をホトパターニングしているので、上記第１エ
ッチングにより上部分離溝形成予定領域及び薄肉起歪部
形成予定領域を薄肉化した後、従来のように半導体基板
の表主面にレジスト膜をスピンニング塗布してホトパタ
ーニングする必要が無い。
【０００９】したがって、上記レジスト膜のスピンニン
グ塗布時におけるウエハの真空チャックにより、これら
薄肉化された上部分離溝形成予定領域及び薄肉起歪部形
成予定領域が破損するのを回避できる。この結果、薄肉
起歪部を従来より一層、薄肉化（例えば数μｍ）するこ
とによりセンサの高感度化を実現でき、また、各部の小
型化を図ることができる。
グ塗布時におけるウエハの真空チャックにより、これら
薄肉化された上部分離溝形成予定領域及び薄肉起歪部形
成予定領域が破損するのを回避できる。この結果、薄肉
起歪部を従来より一層、薄肉化（例えば数μｍ）するこ
とによりセンサの高感度化を実現でき、また、各部の小
型化を図ることができる。
【００１０】
【実施例】以下、この発明を適用した半導体加速度セン
サの一実施例を図面に従って説明する。図１にこの半導
体加速度センサの斜視図を示し、図２に半導体加速度セ
ンサの平面図を示し、図３に図２のＡーＡ断面を示す。
本センサは自動車のＡＢＳシステムに用いられるもので
ある。
サの一実施例を図面に従って説明する。図１にこの半導
体加速度センサの斜視図を示し、図２に半導体加速度セ
ンサの平面図を示し、図３に図２のＡーＡ断面を示す。
本センサは自動車のＡＢＳシステムに用いられるもので
ある。
【００１１】パイレックスガラスよりなる四角板状の台
座１の上には四角板状のシリコンチップ２が接合されて
いる。シリコンチップ２はその裏主面が台座１と接合す
る四角枠状の第１支持部３を有し、第１支持部３はシリ
コンチップ２の４辺を用いて形成されている。シリコン
チップ２における第１支持部３の内側には上部分離溝４
ａ，４ｂ，４ｃ，４ｄ及び下部分離溝１０が凹設されて
おり、上部分離溝４ａ，４ｂ，４ｃ，４ｄ及び下部分離
溝１０は連通して、チップ２を貫通する貫通溝となって
いる。四角枠状の第１支持部３内に形成されたＣ形の上
部分離溝４ｄ及び上部分離溝４ｄ下部の下部分離溝１０
により厚肉コ字状の第２支持部１１及び厚肉の連結部１
２が区画、形成され、第２支持部１１は連結部１２によ
り第１支持部３に連結されている。更に、第２支持部１
１の内側面から薄肉の薄肉起歪部５，６，７，８が延設
されており、薄肉起歪部５，６，７，８の先端には厚肉
四角形状の重り部９が連結されている。
座１の上には四角板状のシリコンチップ２が接合されて
いる。シリコンチップ２はその裏主面が台座１と接合す
る四角枠状の第１支持部３を有し、第１支持部３はシリ
コンチップ２の４辺を用いて形成されている。シリコン
チップ２における第１支持部３の内側には上部分離溝４
ａ，４ｂ，４ｃ，４ｄ及び下部分離溝１０が凹設されて
おり、上部分離溝４ａ，４ｂ，４ｃ，４ｄ及び下部分離
溝１０は連通して、チップ２を貫通する貫通溝となって
いる。四角枠状の第１支持部３内に形成されたＣ形の上
部分離溝４ｄ及び上部分離溝４ｄ下部の下部分離溝１０
により厚肉コ字状の第２支持部１１及び厚肉の連結部１
２が区画、形成され、第２支持部１１は連結部１２によ
り第１支持部３に連結されている。更に、第２支持部１
１の内側面から薄肉の薄肉起歪部５，６，７，８が延設
されており、薄肉起歪部５，６，７，８の先端には厚肉
四角形状の重り部９が連結されている。
【００１２】つまり、台座１と接合する厚肉の第１支持
部３に連結部１２を介して第２支持部１１が連結され、
第２支持部１１から薄肉起歪部５〜８を介して重り部９
が両端支持されている。下部分離溝１０は、上部分離溝
４ａ，４ｂ，４ｃ，４ｄと薄肉起歪部５〜８の下方に形
成され、上部分離溝４ａ，４ｂ，４ｃ，４ｄと下部分離
溝１０とは連通して、チップ２を貫通する貫通溝を構成
している。
部３に連結部１２を介して第２支持部１１が連結され、
第２支持部１１から薄肉起歪部５〜８を介して重り部９
が両端支持されている。下部分離溝１０は、上部分離溝
４ａ，４ｂ，４ｃ，４ｄと薄肉起歪部５〜８の下方に形
成され、上部分離溝４ａ，４ｂ，４ｃ，４ｄと下部分離
溝１０とは連通して、チップ２を貫通する貫通溝を構成
している。
【００１３】薄肉起歪部５〜８の厚さは４μｍ程度とさ
れ、薄肉起歪部５〜８の表面部には各２個のピエゾ抵抗
領域１３ａ，１３ｂ，１４ａ，１４ｂ，１５ａ，１５
ｂ，１６ａ，１６ｂが形成されている。更に図３に示す
ように、台座１の上面中央部には凹部１７が形成され、
加速度が加わり重り部９が変位したときに接触しないよ
うになっている。
れ、薄肉起歪部５〜８の表面部には各２個のピエゾ抵抗
領域１３ａ，１３ｂ，１４ａ，１４ｂ，１５ａ，１５
ｂ，１６ａ，１６ｂが形成されている。更に図３に示す
ように、台座１の上面中央部には凹部１７が形成され、
加速度が加わり重り部９が変位したときに接触しないよ
うになっている。
【００１４】シリコンチップ２の表面のアルミ配線パタ
−ンを図２に示す。アース用の配線１８と、電源電圧Ｖ
ｃｃ印加用の配線１９と、加速度に応じた電位差を取り
出すための出力用の配線２０、２１とが布設されてい
る。又、これら配線に対しもう１組の４つの配線が用意
されている。つまり、アース用の配線２２と、電源電圧
印加用の配線２３と、加速度に応じた電位差を取り出す
ための出力用の配線２４，２５とが形成されている。電
源電圧印加用の配線１９の途中にはシリコンチップ２の
不純物拡散層２６が介在され、その不純物拡散層２６の
上をシリコン酸化膜を介してアース用の配線１８が交差
している。同様に、電源電圧印加用の配線２３は不純物
拡散層２７を介して電源電圧印加用の配線１９と接続さ
れ、アース用の配線２２は不純物拡散層２８を介してア
ース用の配線１８と接続され、さらに、出力用の配線２
４は不純物拡散層２９を介して出力用の配線２０と接続
されている。又、出力用の配線２１と２５とは抵抗調整
のための不純物拡散層３０を介して接続されている。な
お本実施例では、配線１８〜２１を用いた結線がなされ
ている。
−ンを図２に示す。アース用の配線１８と、電源電圧Ｖ
ｃｃ印加用の配線１９と、加速度に応じた電位差を取り
出すための出力用の配線２０、２１とが布設されてい
る。又、これら配線に対しもう１組の４つの配線が用意
されている。つまり、アース用の配線２２と、電源電圧
印加用の配線２３と、加速度に応じた電位差を取り出す
ための出力用の配線２４，２５とが形成されている。電
源電圧印加用の配線１９の途中にはシリコンチップ２の
不純物拡散層２６が介在され、その不純物拡散層２６の
上をシリコン酸化膜を介してアース用の配線１８が交差
している。同様に、電源電圧印加用の配線２３は不純物
拡散層２７を介して電源電圧印加用の配線１９と接続さ
れ、アース用の配線２２は不純物拡散層２８を介してア
ース用の配線１８と接続され、さらに、出力用の配線２
４は不純物拡散層２９を介して出力用の配線２０と接続
されている。又、出力用の配線２１と２５とは抵抗調整
のための不純物拡散層３０を介して接続されている。な
お本実施例では、配線１８〜２１を用いた結線がなされ
ている。
【００１５】各ピエゾ抵抗領域１３ａ，１３ｂ，１４
ａ，１４ｂ，１５ａ，１５ｂ，１６ａ，１６ｂは図４に
示すようにホイートストーンブリッジ回路を構成してお
り、端子３１はアース用端子であり、端子３２は電源電
圧印加用端子であり、端子３３及び３４は加速度に応じ
た電位差を取り出すための出力端子である。次に、この
センサの製造方法を図５〜図９に基づいて説明する。た
だし、図５〜図９は図２のＡ−Ａ断面を示す。
ａ，１４ｂ，１５ａ，１５ｂ，１６ａ，１６ｂは図４に
示すようにホイートストーンブリッジ回路を構成してお
り、端子３１はアース用端子であり、端子３２は電源電
圧印加用端子であり、端子３３及び３４は加速度に応じ
た電位差を取り出すための出力端子である。次に、この
センサの製造方法を図５〜図９に基づいて説明する。た
だし、図５〜図９は図２のＡ−Ａ断面を示す。
【００１６】まず図５に示すように、面方位が（１０
０）のｐ型基板（本発明でいう半導体基板）４１上にｎ
型のエピタキシャル層（本発明でいう半導体基板）４２
をもつウエハ４０を用意し、ピエゾ抵抗領域１３ａ，１
３ｂ，１４ａ，１４ｂ，１５ａ，１５ｂ，１６ａ，１６
ｂとしてｐ+ 拡散層４３を、電気化学エッチング時の電
極コンタクトとして上部分離溝４ａ，４ｂ，４ｃ，４ｄ
をエッチングする予定領域の表面部にｎ+ 拡散層４４を
形成する。その後、エピタキシャル層４２上に形成した
シリコン酸化膜（図示せず）を選択開口し、その上にア
ルミ配線１８〜２５（図２参照、図５〜図８では図示省
略）を形成して、アルミ配線１８〜２５をｐ+ 拡散層４
３の所定位置にコンタクトさせ、その後、シリコン酸化
膜などからなるパッシベーション絶縁膜（図示せず）を
堆積し、このパッシベーション絶縁膜を選択開口してワ
イヤボンディング用のコンタクトホールを形成する。ま
た、この一連の工程においてｎ+ 拡散層４４上にはアル
ミニウム膜が被着され、パッシベーション絶縁膜を開口
してｎ+ 拡散層４４にコンタクトする通電用アルミコン
タクト部（図示せず）が設けられる。
０）のｐ型基板（本発明でいう半導体基板）４１上にｎ
型のエピタキシャル層（本発明でいう半導体基板）４２
をもつウエハ４０を用意し、ピエゾ抵抗領域１３ａ，１
３ｂ，１４ａ，１４ｂ，１５ａ，１５ｂ，１６ａ，１６
ｂとしてｐ+ 拡散層４３を、電気化学エッチング時の電
極コンタクトとして上部分離溝４ａ，４ｂ，４ｃ，４ｄ
をエッチングする予定領域の表面部にｎ+ 拡散層４４を
形成する。その後、エピタキシャル層４２上に形成した
シリコン酸化膜（図示せず）を選択開口し、その上にア
ルミ配線１８〜２５（図２参照、図５〜図８では図示省
略）を形成して、アルミ配線１８〜２５をｐ+ 拡散層４
３の所定位置にコンタクトさせ、その後、シリコン酸化
膜などからなるパッシベーション絶縁膜（図示せず）を
堆積し、このパッシベーション絶縁膜を選択開口してワ
イヤボンディング用のコンタクトホールを形成する。ま
た、この一連の工程においてｎ+ 拡散層４４上にはアル
ミニウム膜が被着され、パッシベーション絶縁膜を開口
してｎ+ 拡散層４４にコンタクトする通電用アルミコン
タクト部（図示せず）が設けられる。
【００１７】次に、ウエハ４０の裏面、すなわち下部分
離溝１０のエッチング予定領域を除く基板４１の表面
（本発明でいう裏主面）にプラズマ窒化膜（ＰーＳｉ
Ｎ）４５を形成するとともに図示しないレジスト膜（図
示せず）を用いてプラズマ窒化膜４５をホトパターニン
グする。次に、ウエハ４０の表主面、すなわち上部分離
溝４ａ，４ｂ，４ｃ，４ｄのエッチング予定領域となる
エピタキシャル層４２の表面にレジスト膜（本発明でい
うレジスト膜）４９をスピンニング塗布し、ホトパター
ニングする。なお、この上部分離溝４ａ，４ｂ，４ｃ，
４ｄのエッチング予定領域上の上記シリコン酸化膜やパ
ッシベーション絶縁膜は予め除去されており、更にレジ
スト膜４９のホトパターニングにより露出したエピタキ
シャル層４２の表面には上記した通電用アルミコンタク
ト部が露出している。なお、レジスト膜４９はワックス
を除去するための有機溶剤に耐性をもつポリイミド（Ｐ
ＩＱ）膜とされる。
離溝１０のエッチング予定領域を除く基板４１の表面
（本発明でいう裏主面）にプラズマ窒化膜（ＰーＳｉ
Ｎ）４５を形成するとともに図示しないレジスト膜（図
示せず）を用いてプラズマ窒化膜４５をホトパターニン
グする。次に、ウエハ４０の表主面、すなわち上部分離
溝４ａ，４ｂ，４ｃ，４ｄのエッチング予定領域となる
エピタキシャル層４２の表面にレジスト膜（本発明でい
うレジスト膜）４９をスピンニング塗布し、ホトパター
ニングする。なお、この上部分離溝４ａ，４ｂ，４ｃ，
４ｄのエッチング予定領域上の上記シリコン酸化膜やパ
ッシベーション絶縁膜は予め除去されており、更にレジ
スト膜４９のホトパターニングにより露出したエピタキ
シャル層４２の表面には上記した通電用アルミコンタク
ト部が露出している。なお、レジスト膜４９はワックス
を除去するための有機溶剤に耐性をもつポリイミド（Ｐ
ＩＱ）膜とされる。
【００１８】次に図６に示すように、ウエハ４０の表面
を樹脂ワックスＷで保護しつつアルミナからなる支持基
板４６に接着し、エッチング液（例えば、３３wt％ＫＯ
Ｈ溶液，８２℃）に浸漬し、電気化学エッチングを行
う。なお、支持基板４６は熱板（２００℃、図示せず）
上に置かれ、この支持基板４６上に樹脂ワックスＷを載
せて軟化させ、更にその上にウエハ４０を載せて接着さ
せ、その後、支持基板４６及びウエハ４０を熱板から下
ろしてワックスを硬化させる。支持基板４６上には図示
しない白金電極が延設されており、この白金電極の先端
をアルミコンタクト部６０に接触させてｎ+ 拡散層４４
を通じてエピタキシャル層４２及び基板４１に通電して
上記電気化学エッチング（異方性エッチング）を行い、
これにより、基板４１に下部分離溝１０を形成する。な
お、ウエハ４０に対向してエッチング液槽内には電極板
（図示せず）が懸垂されており、白金電極の基端とこの
電極板との間に白金電極を正として０．６Ｖ以上の電圧
が印加されている。 このようにしてエッチングが基板
４１とエピタキシャル層４２との接合部に達すると陽極
酸化膜（図示せず）が形成され、エッチング速度が格段
に減速するので、この接合部でエッチングが停止する。
を樹脂ワックスＷで保護しつつアルミナからなる支持基
板４６に接着し、エッチング液（例えば、３３wt％ＫＯ
Ｈ溶液，８２℃）に浸漬し、電気化学エッチングを行
う。なお、支持基板４６は熱板（２００℃、図示せず）
上に置かれ、この支持基板４６上に樹脂ワックスＷを載
せて軟化させ、更にその上にウエハ４０を載せて接着さ
せ、その後、支持基板４６及びウエハ４０を熱板から下
ろしてワックスを硬化させる。支持基板４６上には図示
しない白金電極が延設されており、この白金電極の先端
をアルミコンタクト部６０に接触させてｎ+ 拡散層４４
を通じてエピタキシャル層４２及び基板４１に通電して
上記電気化学エッチング（異方性エッチング）を行い、
これにより、基板４１に下部分離溝１０を形成する。な
お、ウエハ４０に対向してエッチング液槽内には電極板
（図示せず）が懸垂されており、白金電極の基端とこの
電極板との間に白金電極を正として０．６Ｖ以上の電圧
が印加されている。 このようにしてエッチングが基板
４１とエピタキシャル層４２との接合部に達すると陽極
酸化膜（図示せず）が形成され、エッチング速度が格段
に減速するので、この接合部でエッチングが停止する。
【００１９】次に図７に示すように、フッ酸により窒化
膜４５を除去した後、支持基板４６を熱板に載せて樹脂
ワックスＷを軟化させ、ウエハ４０を支持基板４６から
分離し、分離したウエハ４０を有機溶剤（例えば、トリ
クロロエタン）中に浸漬し、樹脂ワックスＷを洗浄、溶
解してウェハ４０を取り出し、その後、ウエハ４０の裏
主面にレジスト５０を全面塗布する。
膜４５を除去した後、支持基板４６を熱板に載せて樹脂
ワックスＷを軟化させ、ウエハ４０を支持基板４６から
分離し、分離したウエハ４０を有機溶剤（例えば、トリ
クロロエタン）中に浸漬し、樹脂ワックスＷを洗浄、溶
解してウェハ４０を取り出し、その後、ウエハ４０の裏
主面にレジスト５０を全面塗布する。
【００２０】なお、このレジスト５０はホトパターニン
グのためではないので、レジスト液を流下させるだけで
よく、ホトパターニングのためのレジスト塗布（例えば
第２レジスト膜４９）の場合のように、スピンニング装
置のスピンニングテーブルにウエハ４０を真空チャック
する必要はない。次に図８に示すように、第２レジスト
膜４９の開口からエピタキシャル層４２をドライエッチ
ングして上部分離溝４ａ，４ｂ，４ｃ，４ｄを形成す
る。
グのためではないので、レジスト液を流下させるだけで
よく、ホトパターニングのためのレジスト塗布（例えば
第２レジスト膜４９）の場合のように、スピンニング装
置のスピンニングテーブルにウエハ４０を真空チャック
する必要はない。次に図８に示すように、第２レジスト
膜４９の開口からエピタキシャル層４２をドライエッチ
ングして上部分離溝４ａ，４ｂ，４ｃ，４ｄを形成す
る。
【００２１】次に図９に示すように、レジスト膜４９を
酸素アッシングにより除去し、レジスト５０を有機溶剤
にて除去して上部分離溝４ａ，４ｂ，４ｃ，４ｄを完成
し、この上部分離溝４ａ，４ｂ，４ｃ，４ｄと下部分離
溝１０とを連通させて、貫通溝を形成する。続いてウエ
ハ４０を台座１の上に接合し、最後にダイシングしてチ
ップ化する。
酸素アッシングにより除去し、レジスト５０を有機溶剤
にて除去して上部分離溝４ａ，４ｂ，４ｃ，４ｄを完成
し、この上部分離溝４ａ，４ｂ，４ｃ，４ｄと下部分離
溝１０とを連通させて、貫通溝を形成する。続いてウエ
ハ４０を台座１の上に接合し、最後にダイシングしてチ
ップ化する。
【００２２】以上説明したようにこの実施例の半導体圧
力センサの製造方法によれば、ウエハ（半導体基板）４
０の裏主面を第１エッチングして上部分離溝４ａ，４
ｂ，４ｃ，４ｄ形成予定領域の下部及び薄肉起歪部５〜
８形成予定領域の下部に下部分離溝１０を形成する前
に、ウエハ４０の表主面に上部分離溝４ａ，４ｂ，４
ｃ，４ｄ形成予定領域を除いてレジスト膜４９をホトパ
ターニングしているので、上記第１エッチングにより上
部分離溝４ａ，４ｂ，４ｃ，４ｄ形成予定領域及び薄肉
起歪部５〜８形成予定領域を薄肉化した後、従来のよう
にウエハ４０の表主面にレジスト膜４９をスピンニング
塗布してホトパターニングする必要が無い。
力センサの製造方法によれば、ウエハ（半導体基板）４
０の裏主面を第１エッチングして上部分離溝４ａ，４
ｂ，４ｃ，４ｄ形成予定領域の下部及び薄肉起歪部５〜
８形成予定領域の下部に下部分離溝１０を形成する前
に、ウエハ４０の表主面に上部分離溝４ａ，４ｂ，４
ｃ，４ｄ形成予定領域を除いてレジスト膜４９をホトパ
ターニングしているので、上記第１エッチングにより上
部分離溝４ａ，４ｂ，４ｃ，４ｄ形成予定領域及び薄肉
起歪部５〜８形成予定領域を薄肉化した後、従来のよう
にウエハ４０の表主面にレジスト膜４９をスピンニング
塗布してホトパターニングする必要が無い。
【００２３】したがって、レジスト膜４９のスピンニン
グ塗布時におけるウエハ４０の真空チャックにより、こ
れら薄肉化された上部分離溝４ａ，４ｂ，４ｃ，４ｄ形
成予定領域及び薄肉起歪部５〜８形成予定領域が破損す
るのを回避できる。この結果、薄肉起歪部５〜８を従来
より一層、薄肉化（例えば数μｍ）することによりセン
サの高感度化を実現でき、また、各部の小型化を図るこ
とができる。
グ塗布時におけるウエハ４０の真空チャックにより、こ
れら薄肉化された上部分離溝４ａ，４ｂ，４ｃ，４ｄ形
成予定領域及び薄肉起歪部５〜８形成予定領域が破損す
るのを回避できる。この結果、薄肉起歪部５〜８を従来
より一層、薄肉化（例えば数μｍ）することによりセン
サの高感度化を実現でき、また、各部の小型化を図るこ
とができる。
【００２４】更に、レジスト膜４９として、ワックスＷ
除去用の有機溶剤（トリクロロエタンやトリクロロエチ
レンなど）に耐性を有するポリイミド膜を採用したの
で、ホトパターニングしたレジスト膜４９がその後のワ
ックス除去工程で損傷するのを防止することができる。
除去用の有機溶剤（トリクロロエタンやトリクロロエチ
レンなど）に耐性を有するポリイミド膜を採用したの
で、ホトパターニングしたレジスト膜４９がその後のワ
ックス除去工程で損傷するのを防止することができる。
【図１】実施例の半導体加速度センサの斜視図である。
【図２】半導体加速度センサの平面図である。
【図３】図２のＡーＡ断面図である。
【図４】このセンサのブリッジ回路図である。
【図５】図１のセンサの製造工程を示す断面図である。
【図６】図１のセンサの製造工程を示す断面図である。
【図７】図１のセンサの製造工程を示す断面図である。
【図８】図１のセンサの製造工程を示す断面図である。
【図９】図１のセンサの製造工程を示す断面図である。
【図１０】従来例のセンサの製造工程を示す断面図であ
る。
る。
【図１１】従来例のセンサの製造工程を示す断面図であ
る。
る。
【図１２】従来例のセンサの製造工程を示す断面図であ
る。
る。
【図１３】従来例のセンサの製造工程を示す断面図であ
る。
る。
【図１４】従来例のセンサの製造工程を示す断面図であ
る。
る。
４ａ〜４ｄ 上部分離溝 ５〜８ 薄肉起歪部 １０ 下部分離溝 ４１ ｐ型基板（本発明でいう半導体基板） ４１ ｎ型エピタキシャル層（本発明でいう半導
体基板） ４９ レジスト膜
体基板） ４９ レジスト膜
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平１−315173（ＪＰ，Ａ) 特開 平４−102066（ＪＰ，Ａ) 特開 昭63−76483（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/84 G01L 1/22 G01L 9/00
Claims (1)
- 【請求項１】 表主面側の金属部材保護用のパッシベー
ション絶縁膜に設けられた開口部分にコンタクト用の金
属部材が露出する半導体基板の前記表主面にポリイミド
膜からなるレジスト膜を形成し、上部分離溝形成予定領
域上の前記レジスト膜に開口を形成するホトパターニン
グ工程と、 その後、前記半導体基板の裏主面の所定領域を所定深さ
までエッチングして前記上部分離溝形成予定領域の下部
及び薄肉起歪部形成予定領域の下部に下部分離溝を形成
する第１エッチング工程と、 その後、前記レジスト膜の前記開口から前記半導体基板
の前記表主面をエッチングして前記下部分離溝に連通す
る上部分離溝を形成するとともに、前記両分離溝により
前記薄肉起歪部形成予定領域に薄肉起歪部を区画、形成
する第２エッチング工程と、 その後、前記ホトパターニング工程で塗布した前記レジ
スト膜を除去するレジスト膜除去工程と、 を備えることを特徴とする半導体力学センサの製造方
法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24444892A JP3276017B2 (ja) | 1992-09-14 | 1992-09-14 | 半導体力学センサの製造方法 |
| US08/120,380 US5549785A (en) | 1992-09-14 | 1993-09-14 | Method of producing a semiconductor dynamic sensor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24444892A JP3276017B2 (ja) | 1992-09-14 | 1992-09-14 | 半導体力学センサの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0697465A JPH0697465A (ja) | 1994-04-08 |
| JP3276017B2 true JP3276017B2 (ja) | 2002-04-22 |
Family
ID=17118807
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24444892A Expired - Lifetime JP3276017B2 (ja) | 1992-09-14 | 1992-09-14 | 半導体力学センサの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3276017B2 (ja) |
-
1992
- 1992-09-14 JP JP24444892A patent/JP3276017B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0697465A (ja) | 1994-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5461001A (en) | Method for making semiconductor structures having environmentally isolated elements | |
| US3158788A (en) | Solid-state circuitry having discrete regions of semi-conductor material isolated by an insulating material | |
| US5185292A (en) | Process for forming extremely thin edge-connectable integrated circuit structure | |
| JP3904228B2 (ja) | 三次元回路装置の製造方法 | |
| EP1119032A2 (en) | A method and an apparatus for producing a semiconductor device | |
| US7326637B2 (en) | Method and system for bonding a semiconductor chip onto a carrier using micro-pins | |
| JPS5835943A (ja) | 集積回路構造体 | |
| US5549785A (en) | Method of producing a semiconductor dynamic sensor | |
| JP3077316B2 (ja) | 集積回路装置 | |
| JPH05190872A (ja) | 半導体圧力センサおよびその製造方法 | |
| US3616348A (en) | Process for isolating semiconductor elements | |
| JP2918299B2 (ja) | 半導体圧力センサおよびそれを有する半導体装置の製造方法 | |
| US3313013A (en) | Method of making solid-state circuitry | |
| JP3503146B2 (ja) | 半導体装置の製造方法 | |
| JP3276017B2 (ja) | 半導体力学センサの製造方法 | |
| JP3269536B2 (ja) | 半導体装置 | |
| JP2001358345A (ja) | 半導体圧力センサの製造方法 | |
| JP3275595B2 (ja) | 半導体センサの製造方法 | |
| JP3225622B2 (ja) | 薄形半導体力学センサ | |
| JP2943950B2 (ja) | 半導体装置と、その製造方法 | |
| JP2876617B2 (ja) | 半導体圧力センサ及びその製造方法 | |
| JPH11186566A (ja) | 微小装置の製造方法 | |
| JPH0831608B2 (ja) | 半導体圧力センサの製造方法 | |
| JP3156681B2 (ja) | 半導体歪みセンサ | |
| JPH06260660A (ja) | 半導体歪みセンサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080208 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20110208 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20120208 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130208 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130208 Year of fee payment: 11 |