JP3275699B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP3275699B2
JP3275699B2 JP10584096A JP10584096A JP3275699B2 JP 3275699 B2 JP3275699 B2 JP 3275699B2 JP 10584096 A JP10584096 A JP 10584096A JP 10584096 A JP10584096 A JP 10584096A JP 3275699 B2 JP3275699 B2 JP 3275699B2
Authority
JP
Japan
Prior art keywords
insulating film
electrode
impurity region
photoresist
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP10584096A
Other languages
English (en)
Other versions
JPH09293882A (ja
Inventor
義幸 杉浦
和志 富井
英雄 長浜
洋右 萩原
將有 鎌倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP10584096A priority Critical patent/JP3275699B2/ja
Publication of JPH09293882A publication Critical patent/JPH09293882A/ja
Application granted granted Critical
Publication of JP3275699B2 publication Critical patent/JP3275699B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に関するものである。
【０００２】
【従来の技術】図２は、従来例に係る半導体装置の横型
ダイオードの製造工程を示す略断面図である。ｎ型単結
晶シリコン基板１上にプラズマＣＶＤ法等によりシリコ
ン酸化膜２及び電極としてのポリシリコン層５ａを形成
し、ポリシリコン層５ａ上にフォトレジスト（図示せ
ず）を塗布した後、露光，現像を行うことにより所定形
状にパターニングし、パターニングされたフォトレジス
トをマスクとしてポリシリコン層５ａのエッチングを行
うことにより、ポリシリコン層５ａを所定形状にパター
ニングし、プラズマアッシング等によりフォトレジスト
を除去する（図２（ａ））。
【０００３】次に、ｎ型単結晶シリコン基板１のポリシ
リコン層５ａが形成された面上にプラズマＣＶＤ法等に
よりシリコン酸化膜２ａを形成し、シリコン酸化膜２ａ
上にフォトレジスト（図示せず）を塗布した後、露光，
現像を行うことにより所定形状にパターニングし、パタ
ーニングされたフォトレジストをマスクとしてシリコン
酸化膜２ａのエッチングを行うことにより、シリコン酸
化膜２ａを所定形状にパターニングし、プラズマアッシ
ング等によりフォトレジストを除去する（図２
（ｂ））。
【０００４】続いて、プラズマＣＶＤ法等により電極と
してのポリシリコン層５ｂを形成し、ポリシリコン層５
ｂ上に塗布された所定形状にパターニングされたフォト
レジスト（図示せず）をマスクとしてエッチングを行う
ことにより、ポリシリコン層５ｂを所定形状にパターニ
ングし、フォトレジストを除去する（図２（ｃ））。
【０００５】続いて、ｎ型単結晶シリコン基板１のポリ
シリコン層５ｂが形成された面上にプラズマＣＶＤ法等
によりシリコン酸化膜７を形成し（図２（ｄ））、所定
形状にパターニングされたフォトレジスト（図示せず）
をマスクとしてシリコン酸化膜７のエッチングを行うこ
とにより開口部８ａを形成し、フォトレジストを除去し
た後、再びフォトレジスト（図示せず）を塗布し、露
光，現像を行うことにより所定形状にパターニングし、
パターニングされたフォトレジストをマスクとしてポリ
シリコン層５ｂ及びシリコン酸化膜２のエッチングを行
うことにより開口部８ｂ，８ｃを形成し、フォトレジス
トを除去する（図２（ｅ））。
【０００６】最後に、開口部８ａ〜８ｃを埋め込むよう
に金属配線９を形成することにより横型ダイオードを製
造する。
【０００７】この横型ダイオードにおいては、２つの金
属配線９間に高電圧を印加した場合、対向する電極とし
てのポリシリコン層５ａ，５ｂの容量結合の働きによ
り、ドリフト領域のポテンシャル分布が均等化され、素
子の高耐圧に貢献していた。
【０００８】
【発明が解決しようとする課題】ところが、上述のよう
な構成の横型ダイオードの製造工程においては、一般的
な横型ダイオードの製造工程に比べて２層目の電極のポ
リシリコン層５ｂを形成する工程と、１層目の電極と２
層目の電極との間の層間膜であるシリコン酸化膜２ａを
形成する工程が追加され、工程時間が長くなるととも
に、マスク枚数が増加するという問題があった。
【０００９】本発明は、上記の点に鑑みて成されたもの
であり、その目的とするところは、容量結合を有する電
極を容易に形成でき、かつ、素子の高耐圧化を実現する
ことのできる半導体装置及びその製造方法を提供するこ
とにある。
【００１０】
【課題を解決するための手段】請求項１記載の発明は、
第一導電型半導体基板と、該第一導電型半導体基板の一
主表面に互いに分離形成された第一導電型高濃度不純物
領域及び第二導電型不純物領域と、前記第一導電型半導
体基板の一主表面上に形成された第一絶縁膜と、該第一
絶縁膜上に形成された複数の凸型の第二絶縁膜と、該第
二絶縁膜近傍において突起部を有するように前記第一絶
縁膜上に形成された電極と、前記第二絶縁膜及び電極上
に形成された第三絶縁膜と、前記第一導電型高濃度不純
物領域及び第二導電型不純物領域上の前記第一絶縁膜，
電極及び第三絶縁膜に形成された開口部と、該開口部を
埋め込むように形成された金属配線とを有して成り、該
金属配線を介して前記第一導電型高濃度不純物領域と前
記電極，前記第二導電型不純物領域と前記電極とが接続
され、前記第二絶縁膜を介して前記突起部が容量結合す
るようにしたことを特徴とするものである。
【００１１】請求項２記載の発明は、第一導電型半導体
基板表面の所望の位置にイオン注入及び熱拡散を行うこ
とにより第一導電型高濃度不純物領域及び第二導電型不
純物領域を形成し、前記第一導電型半導体基板の一主表
面上に第一絶縁膜及び第二絶縁膜を形成し、フォトレジ
ストをマスクとして前記第二絶縁膜の所望の位置を前記
第一絶縁膜に到達するようにエッチングを行うことによ
り前記第二絶縁膜から成る複数の凸部を形成した後、前
記フォトレジストを除去し、前記第一導電型半導体基板
の前記凸部が形成された面全面に電極を形成し、フォト
レジストをマスクとして前記凸部上に形成された前記電
極をエッチングにより除去した後、前記フォトレジスト
を除去し、前記凸部及び電極上に第三絶縁膜を形成し、
フォトレジストをマスクとして前記第一導電型高濃度不
純物領域及び第二導電型不純物領域上の前記第一絶縁
膜，電極及び第三絶縁膜に開口部を形成し、該開口部を
埋め込むように金属配線を形成し、該金属配線を介して
前記第一導電型高濃度不純物領域と前記電極，前記第二
導電型不純物領域と前記電極とが接続され、前記凸部近
傍において前記電極は突起部を有し、前記凸部を介して
前記突起部が容量結合するようにしたことを特徴とする
ものである。
【００１２】請求項３記載の発明は、請求項２記載の半
導体装置の製造方法において、前記凸部上の前記電極の
エッチングを行う際に、同時に前記電極に前記開口部を
形成するようにしたことを特徴とするものである。
【００１３】
【発明の実施の形態】以下、本発明の一実施形態につい
て図面に基づき説明する。図１は、本発明の一実施形態
に係る半導体装置の横型ダイオードの製造工程を示す略
断面図である。先ず、ｎ型単結晶シリコン基板１上にフ
ォトレジスト（図示せず）を塗布した後、露光，現像を
行うことにより開口部を形成し、開口部が形成されたフ
ォトレジストをマスクとしてボロン（Ｂ+）等のｐ型不
純物をイオン注入及び熱拡散を行うことによりｐ型不純
物拡散領域１ａを形成し、プラズマアッシング等により
フォトレジストを除去する。
【００１４】続いて、ｎ型単結晶シリコン基板１上にフ
ォトレジスト（図示せず）を塗布した後、露光，現像を
行うことにより開口部を形成し、開口部が形成されたフ
ォトレジストをマスクとして高濃度のリン（Ｐ+）等の
ｎ型不純物のイオン注入及び熱拡散を行うことによりｎ
型高濃度不純物拡散領域１ｂを形成し、フォトレジスト
を除去する。
【００１５】次に、ｎ型単結晶シリコン基板１上に、絶
縁膜であるシリコン酸化膜２及び窒化シリコン膜３を形
成し、窒化シリコン膜３上にフォトレジスト４を塗布し
た後、露光，現像を行うことによりフォトレジスト４を
所定形状にパターニングし（図１（ａ））、パターニン
グされたフォトレジスト４をマスクとして窒化シリコン
膜３のエッチングを行うことにより窒化シリコン膜３か
ら成る凸部３ａを形成し（図１（ｂ））、プラズマアッ
シング等によりフォトレジストを除去する。ここで、シ
リコン酸化膜２の形成方法の一例としては、シラン（Ｓ
ｉＨ4）を原料ガスとしてプラズマＣＶＤ法により形成
することができ、窒化シリコン膜４の形成方法の一例と
しては、シラン（ＳｉＨ4）とアンモニア（ＮＨ3）を原
料ガスとしてプラズマＣＶＤ法により形成できる。ま
た、窒化シリコン膜３のエッチング方法の一例として
は、ＣＦ4のガスプラズマ中で、フッ素ラジカルでエッ
チングを行う方法である。
【００１６】そして、ｎ型単結晶シリコン基板１の凸部
３ａが形成された面全面に電極としてのポリシリコン層
５を形成し（図１（ｃ））、フォトレジスト６を塗布し
た後、露光，現像を行うことにより所定形状にパターニ
ングし、パターニングされたフォトレジスト６をマスク
としてエッチングを行うことにより凸部３ａ上に形成さ
れたポリシリコン層５を除去し（図１（ｄ））、プラズ
マアッシング等によりフォトレジスト６を除去する。こ
こで、ポリシリコン層５の形成方法の一例としては、シ
ラン（ＳｉＨ4）を原料ガスとしてプラズマＣＶＤ法に
より形成することができ、本実施形態においては、抵抗
値調整のために三塩化ホスホリル（ＰＯＣｌ3）のイオ
ン注入及び熱拡散を行っている。また、ポリシリコン層
５のエッチャントの一例としては、フッ化水素（ＨＦ）
と硝酸（ＨＮＯ3）の混合液が用いられる。
【００１７】続いて、ｎ型単結晶シリコン基板１の凸部
３ａが形成された面全面にプラズマＣＶＤ法等により絶
縁膜としてのシリコン酸化膜７を形成し（図１
（ｅ））、シリコン酸化膜７上にフォトレジスト（図示
せず）を塗布した後、露光，現像を行うことにより所定
形状にパターニングし、パターニングされたフォトレジ
ストをマスクとしてシリコン酸化膜７のエッチングを行
うことにより開口部８ａを形成し、フォトレジストを除
去した後、再びフォトレジスト（図示せず）を塗布して
露光，現像を行うことにより所定形状にパターニング
し、パターニングされたフォトレジストをマスクとして
窒化シリコン膜３及びシリコン酸化膜２のエッチングを
行うことにより開口部８ｂ，８ｃを形成し、フォトレジ
ストを除去する（図１（ｆ））。ここで、シリコン酸化
膜２，７のエッチャントの一例としては、ＨＦ水溶液が
用いられる。
【００１８】なお、本実施形態においては、凸部３ａ上
のポリシリコン層５を除去した後に、シリコン酸化膜７
を形成し、シリコン酸化膜７，ポリシリコン層５，シリ
コン酸化膜２のエッチングを行うことにより開口部８ａ
〜８ｃを形成するようにしたが、これに限定される必要
はなく、凸部３ａ上のポリシリコン層５を除去する際
に、同時に開口部８ｂを形成するようにすれば、マスク
枚数を減らすことができる。
【００１９】最後に、開口部８ａ〜８ｃを埋め込むよう
にアルミニウム等の金属配線９を形成することにより横
型ダイオードを製造することができる。ここで、金属配
線９の形成方法の一例としては、ターゲットにアルミニ
ウムを用いてスパッタリングを行うことによりアルミニ
ウム層を形成し、フォトリソグラフィ技術及びエッチン
グ技術を用いて所定形状にパターニングすることにより
形成できる。
【００２０】従って、本実施形態においては、凸部３ａ
を形成した後、凸部３ａが形成された面全面に電極とし
てのポリシリコン層５ａを形成し、凸部３ａ上のポリシ
リコン層５ａをエッチングにより除去するようにしたの
で、１層の電極としてのポリシリコン層５の形成により
容量結合構造を実現することができる。また、凸部３ａ
の材料を変更するようにすれば、誘電率を変更すること
ができ、これにより容量調整が可能となる。更に、凸部
３ａの材料がｎ型単結晶シリコン基板１の一主表面に形
成された材料と異なるため、凸部３ａを形成する際のエ
ッチングに選択性ができ、エッチングがｎ型単結晶シリ
コン基板１の表面に及ぶのを避けることができる。
【００２１】
【発明の効果】請求項１または請求項２記載の発明は、
第一導電型半導体基板と、該第一導電型半導体基板の一
主表面に互いに分離形成された第一導電型高濃度不純物
領域及び第二導電型不純物領域と、前記第一導電型半導
体基板の一主表面上に形成された第一絶縁膜と、該第一
絶縁膜上に形成された複数の凸型の第二絶縁膜と、該第
二絶縁膜近傍において突起部を有するように前記第一絶
縁膜上に形成された電極と、前記第二絶縁膜及び電極上
に形成された第三絶縁膜と、前記第一導電型高濃度不純
物領域及び第二導電型不純物領域上の前記第一絶縁膜，
電極及び第三絶縁膜に形成された開口部と、該開口部を
埋め込むように形成された金属配線とを有して成り、該
金属配線を介して前記第一導電型高濃度不純物領域と前
記電極，前記第二導電型不純物領域と前記電極とが接続
され、前記第二絶縁膜を介して前記突起部が容量結合す
るようにしたので、１層の電極の形成により容量結合構
造を実現することができ、容量結合を有する電極を容易
に形成でき、かつ、素子の高耐圧化を実現することので
きる半導体装置及びその製造方法を提供することができ
た。
【００２２】請求項３記載の発明は、請求項２記載の半
導体装置の製造方法において、凸部上の電極のエッチン
グを行う際に、同時に電極に開口部を形成するようにし
たので、マスク枚数を減らすことができ、工程時間の短
縮及びコストの低減を図ることができる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る半導体装置の横型ダ
イオードの製造工程を示す略断面図である。
【図２】従来例に係る半導体装置の横型ダイオードの製
造工程を示す略断面図である。
【符号の説明】
１ ｎ型単結晶シリコン基板 １ａ ｐ型不純物拡散領域 １ｂ ｎ型高濃度不純物拡散領域 ２，２ａ シリコン酸化膜 ３ 窒化シリコン膜 ３ａ 凸部 ４ フォトレジスト ５，５ａ，５ｂ ポリシリコン層 ６ フォトレジスト ７ シリコン酸化膜 ８ａ〜８ｃ 開口部 ９ 金属配線
───────────────────────────────────────────────────── フロントページの続き (72)発明者 萩原 洋右 大阪府門真市大字門真1048番地松下電工 株式会社内 (72)発明者 鎌倉 將有 大阪府門真市大字門真1048番地松下電工 株式会社内 (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/861 H01L 29/06 H01L 21/28 H01L 21/768

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】 第一導電型半導体基板と、該第一導電型
    半導体基板の一主表面に互いに分離形成された第一導電
    型高濃度不純物領域及び第二導電型不純物領域と、前記
    第一導電型半導体基板の一主表面上に形成された第一絶
    縁膜と、該第一絶縁膜上に形成された複数の凸型の第二
    絶縁膜と、該第二絶縁膜近傍において突起部を有するよ
    うに前記第一絶縁膜上に形成された電極と、前記第二絶
    縁膜及び電極上に形成された第三絶縁膜と、前記第一導
    電型高濃度不純物領域及び第二導電型不純物領域上の前
    記第一絶縁膜，電極及び第三絶縁膜に形成された開口部
    と、該開口部を埋め込むように形成された金属配線とを
    有して成り、該金属配線を介して前記第一導電型高濃度
    不純物領域と前記電極，前記第二導電型不純物領域と前
    記電極とが接続され、前記第二絶縁膜を介して前記突起
    部が容量結合するようにしたことを特徴とする半導体装
    置。
  2. 【請求項２】 第一導電型半導体基板表面の所望の位置
    にイオン注入及び熱拡散を行うことにより第一導電型高
    濃度不純物領域及び第二導電型不純物領域を形成し、前
    記第一導電型半導体基板の一主表面上に第一絶縁膜及び
    第二絶縁膜を形成し、フォトレジストをマスクとして前
    記第二絶縁膜の所望の位置を前記第一絶縁膜に到達する
    ようにエッチングを行うことにより前記第二絶縁膜から
    成る複数の凸部を形成した後、前記フォトレジストを除
    去し、前記第一導電型半導体基板の前記凸部が形成され
    た面全面に電極を形成し、フォトレジストをマスクとし
    て前記凸部上に形成された前記電極をエッチングにより
    除去した後、前記フォトレジストを除去し、前記凸部及
    び電極上に第三絶縁膜を形成し、フォトレジストをマス
    クとして前記第一導電型高濃度不純物領域及び第二導電
    型不純物領域上の前記第一絶縁膜，電極及び第三絶縁膜
    に開口部を形成し、該開口部を埋め込むように金属配線
    を形成し、該金属配線を介して前記第一導電型高濃度不
    純物領域と前記電極，前記第二導電型不純物領域と前記
    電極とが接続され、前記凸部近傍において前記電極は突
    起部を有し、前記凸部を介して前記突起部が容量結合す
    るようにしたことを特徴とする半導体装置の製造方法。
  3. 【請求項３】 前記凸部上の前記電極のエッチングを行
    う際に、同時に前記電極に前記開口部を形成するように
    したことを特徴とする請求項２記載の半導体装置の製造
    方法。
JP10584096A 1996-04-25 1996-04-25 半導体装置及びその製造方法 Expired - Fee Related JP3275699B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10584096A JP3275699B2 (ja) 1996-04-25 1996-04-25 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10584096A JP3275699B2 (ja) 1996-04-25 1996-04-25 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPH09293882A JPH09293882A (ja) 1997-11-11
JP3275699B2 true JP3275699B2 (ja) 2002-04-15

Family

ID=14418227

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10584096A Expired - Fee Related JP3275699B2 (ja) 1996-04-25 1996-04-25 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP3275699B2 (ja)

Also Published As

Publication number Publication date
JPH09293882A (ja) 1997-11-11

Similar Documents

Publication Publication Date Title
US4641170A (en) Self-aligned lateral bipolar transistors
JPS6072268A (ja) バイポ−ラ・トランジスタ構造の製造方法
JP2000082682A (ja) 半導体―絶縁層の製造方法及びそれを有する素子の製造方法
US3986896A (en) Method of manufacturing semiconductor devices
JPS6318673A (ja) 半導体装置の製法
JPH0461326A (ja) 半導体装置の製造方法
US6329251B1 (en) Microelectronic fabrication method employing self-aligned selectively deposited silicon layer
US4551906A (en) Method for making self-aligned lateral bipolar transistors
JPH0923001A (ja) 半導体装置の製造方法
JP3275699B2 (ja) 半導体装置及びその製造方法
JP3277807B2 (ja) 半導体装置及びその製造方法
JPS61224360A (ja) 電界効果トランジスタの製造方法
JP3277806B2 (ja) 半導体装置及びその製造方法
JPH10149962A (ja) 半導体基板およびその製造方法
JPH09293883A (ja) 半導体装置及びその製造方法
KR100340853B1 (ko) 반도체소자의금속배선형성방법
KR100257062B1 (ko) 플러그 형성방법
JPS639156A (ja) 薄膜トランジスタの製造方法
JPH0547783A (ja) 半導体装置の製造方法
JP4230756B2 (ja) 半導体装置及びその製造方法。
KR100204911B1 (ko) 반도체장치의 플러그 형성 방법
KR100328709B1 (ko) 프로그래밍 부위 형성방법
EP0534530B1 (en) Method of manufacturing a device whereby a substance is implanted into a body
KR0156169B1 (ko) 반도체 메모리장치 제조방법
JPH11111916A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020108

LAPS Cancellation because of no payment of annual fees