JP3271102B2 - Digital image signal decoding device - Google Patents
Digital image signal decoding deviceInfo
- Publication number
- JP3271102B2 JP3271102B2 JP26940093A JP26940093A JP3271102B2 JP 3271102 B2 JP3271102 B2 JP 3271102B2 JP 26940093 A JP26940093 A JP 26940093A JP 26940093 A JP26940093 A JP 26940093A JP 3271102 B2 JP3271102 B2 JP 3271102B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- quantized
- circuit
- decoding
- quantized data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Television Signal Processing For Recording (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
【0001】[0001]
【産業上の利用分野】この発明は、ディジタル画像信号
を、例えばディジタルVTRによって記録/再生するの
に適用されるディジタル画像信号の受信/再生装置、特
に、量子化されたデータを復元値に変換するためのディ
ジタル画像信号の復号装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a digital image signal receiving / reproducing apparatus applied to record / reproduce a digital image signal by, for example, a digital VTR, and more particularly to a method for converting quantized data into a restored value. For decoding digital image signals.
【0002】[0002]
【従来の技術】ディジタルビデオ信号を磁気テープ等の
記録媒体に記録するときには、その情報量が多いので、
記録/再生できる程度の伝送レートを達成するために、
高能率符号化によって、ディジタルビデオ信号を圧縮す
るのが普通である。高能率符号化としては、ディジタル
ビデオ信号を多数の小ブロックに分割し、ブロック毎に
処理を行うADRC、DCT(Discrete Cosine Transf
orm )等が知られている。2. Description of the Related Art When a digital video signal is recorded on a recording medium such as a magnetic tape, the amount of information is large.
To achieve a recording / playback transmission rate,
It is common to compress digital video signals with high efficiency coding. ADRC and DCT (Discrete Cosine Transf) which divide a digital video signal into a number of small blocks and process each block
orm) is known.
【0003】ADRCは、例えば特開昭61−1449
89号公報に記載されているような、2次元ブロック内
に含まれる複数画素の最大値および最小値により規定さ
れるダイナッミクレンジを求め、このダイナッミクレン
ジに適応した符号化を行う高能率符号化である。DCT
は、ブロック内の画素をコサイン変換し、その変換によ
って得られた係数データは再量子化され、さらに、可変
長符号化するものである。ここで、ブロック毎の平均値
と、ブロック内の画素の平均値に対する差をベクトル量
子化する符号化方法も提案されている。The ADRC is disclosed in, for example, Japanese Patent Application Laid-Open No. 61-1449.
No. 89, the dynamic range defined by the maximum value and the minimum value of a plurality of pixels included in a two-dimensional block is determined, and high-efficiency coding that performs coding adapted to the dynamic range is performed. is there. DCT
Is to perform cosine transform on the pixels in a block, re-quantize the coefficient data obtained by the transform, and further perform variable length coding. Here, an encoding method has been proposed in which a difference between an average value for each block and an average value of pixels in the block is vector-quantized.
【0004】従来のADRCの復号は、量子化コードを
その量子化コードの代表値に変換し、代表値に対して最
小値を加算する処理である。図13は、一例として量子
化ビット数が2の場合の復号の様子を示す。各画素の量
子化コードは、00、01、10、11の何れかであ
る。これらの量子化コードは、図13において、黒いド
ットで示される代表値に復号される。この代表値に対し
て、そのブロックの最小値MINが加算される。量子化
コードのビット数は、固定あるいは可変である。このビ
ット数が少なくなるほど、原画像に対する復元画像の誤
差が増大し、復元画像が劣化する。[0004] Conventional ADRC decoding is a process of converting a quantized code into a representative value of the quantized code and adding a minimum value to the representative value. FIG. 13 shows an example of decoding when the number of quantization bits is two. The quantization code of each pixel is one of 00, 01, 10, and 11. These quantization codes are decoded into representative values indicated by black dots in FIG. The minimum value MIN of the block is added to this representative value. The number of bits of the quantization code is fixed or variable. As the number of bits decreases, the error of the restored image with respect to the original image increases, and the restored image deteriorates.
【0005】この問題を解決するために、本願出願人
は、周辺画素データ適応型復号装置を提案している(特
願平4−282376号参照)。この復号装置は、復号
注目画素の量子化データと複数の周辺画素の量子化デー
タのパターンから、予め用意されたマッピングテーブル
を参照することによって、従来よりも誤差の少ない復号
データを出力するものであり、これによって記録データ
を増大させることなく、再生画像の誤差を減少させるこ
とができる。In order to solve this problem, the present applicant has proposed a peripheral pixel data adaptive decoding apparatus (see Japanese Patent Application No. 4-282376). This decoding device outputs decoded data with a smaller error than before by referring to a mapping table prepared in advance from the pattern of the quantized data of the decoding target pixel and the quantized data of a plurality of peripheral pixels. Yes, this makes it possible to reduce errors in reproduced images without increasing recorded data.
【0006】[0006]
【発明が解決しようとする課題】ブロック単位に行う符
号化、例えばADRCは、上述の手法を用いようとする
と、注目画素の含まれる注目ブロックのブロック境界に
注目画素が存在する場合、周辺ブロックに含まれる周辺
画素の量子化データを使用する必要がある。この場合、
周辺ブロックに含まれる周辺画素の量子化データを一度
局所的に復号して、さらに、注目ブロックのダイナッミ
クレンジおよび最小値を用いて局所的に符号化したデー
タを使用することになる。In the coding performed on a block basis, for example, ADRC, when the above-described method is used, if a target pixel is present at a block boundary of a target block including the target pixel, the peripheral block may be used. It is necessary to use the quantized data of the included peripheral pixels. in this case,
The quantized data of the peripheral pixels included in the peripheral block is locally decoded once, and the data locally encoded using the dynamic range and the minimum value of the target block is used.
【0007】このとき、例えば4ビット固定長ADRC
を考えた場合、出現する量子化データは0〜15に限ら
れる。ところが、注目ブロックと異なる周辺ブロックに
周辺画素が含まれる場合は、局所的な符号化の結果得ら
れる周辺画素の量子化データが `0' より小さいこと、
または `15' より大きいことがありうる。図14Aにそ
の一例を示す。図中の太線が(3×3)画素の注目ブロ
ックのブロック境界を意味する。この注目ブロックの左
コーナー部の注目画素の値を補正するのに、周辺ブロッ
クに含まれる5つの周辺画素が使用される。At this time, for example, a 4-bit fixed-length ADRC
, The appearing quantized data is limited to 0 to 15. However, when a peripheral pixel is included in a peripheral block different from the target block, the quantized data of the peripheral pixel obtained as a result of local encoding is smaller than `0`,
Or it can be larger than `15 '. FIG. 14A shows an example. The bold line in the figure indicates the block boundary of the target block of (3 × 3) pixels. Five peripheral pixels included in the peripheral block are used to correct the value of the target pixel at the left corner of the target block.
【0008】図14Aでは、周辺画素の量子化値として
本来は生じないはずの `16' の値が含まれていることに
なる。勿論、 `17' 以上の値や、他の値が周辺ブロック
に含まれる周辺画素の量子化データとしても生じうる。
これは、注目画素の含まれる注目ブロックと周辺画素の
含まれる周辺ブロックとの間では、最小値MINあるい
は、ダイナッミクレンジDRが等しいとは限らないから
である。上述の手法では、補正データテーブルが0〜1
5以外のデータは受け付けない構造になっていたので、
このような場合、 `0' より小さいデータは `0' でク
リッピングを行い、 `15' より大きいデータは `15' で
クリッピングを行うことが考えられる。図14Aのデー
タをクリッピングした結果を図14Bに示す。In FIG. 14A, a value of `16` which should not be generated originally is included as a quantized value of a peripheral pixel. Of course, a value equal to or greater than '17' or another value may occur as quantized data of a peripheral pixel included in a peripheral block.
This is because the minimum value MIN or the dynamic range DR is not always equal between the target block including the target pixel and the peripheral block including the peripheral pixel. In the above method, the correction data table is
Since it was structured not to accept data other than 5,
In such a case, it is conceivable that data smaller than `0` is clipped with` 0` and data larger than `15 'is clipped with` 15'. FIG. 14B shows the result of clipping the data of FIG. 14A.
【0009】そのため、クリッピングが発生した場合、
上述の周辺画素データ適応型復号方法によると、必ずし
も期待どおりの性能を発揮せず、注目ブロックと周辺ブ
ロックのブロック間における符号化誤差の軽減、すなわ
ち、ブロック歪みの軽減に対しては効果が低い場合があ
った。なお、以降、量子化ビット数と対応し出現し得る
量子化データの最小値を、所定の最小値、出現し得る量
子化データの最大値を、所定の最大値と呼ぶ。Therefore, when clipping occurs,
According to the peripheral pixel data adaptive decoding method described above, performance is not always as expected, and the effect of reducing the coding error between the block of interest and the peripheral block, that is, reducing the block distortion, is low. There was a case. Hereinafter, the minimum value of quantized data that can appear in correspondence with the number of quantization bits is referred to as a predetermined minimum value, and the maximum value of quantized data that can appear is referred to as a predetermined maximum value.
【0010】この問題点を解決する1つの方法として
は、補正データテーブルを所定の最小値〜所定の最大値
以外のデータも受け付ける構造にすること、すなわち、
ブロック間のデータにおいてもトレーニングを行うこと
により、補正データテーブルを作成するという手法が考
えられる。この手法を用いた場合、例えば図14Aのパ
ターンをそのまま入力できることになり、画質的には、
注目ブロック内において量子化データを復号した画像
と、注目ブロックと周辺ブロックのブロック間において
量子化データを復号した画像の両方の復号方法につい
て、最高の性能が得られると考えられる。しかしなが
ら、周辺ブロックの量子化データを局所的復号したとき
のデータの取りうる範囲は、所定の最小値〜所定の最大
値よりもはるかに大きく、補正データテーブルの大きさ
が膨大になってしまい、この手法の現実性は極めて薄
い。また、実際には、所定の最小値より小さいデータ、
所定の最大値より大きいデータが出現する確率はそれほ
ど高くないことを考えると、補正データテーブルを大き
くすることの利点は、それ程期待できない。One method of solving this problem is to make the correction data table a structure that accepts data other than a predetermined minimum value to a predetermined maximum value.
A method of creating a correction data table by performing training also on data between blocks can be considered. When this method is used, for example, the pattern in FIG. 14A can be directly input, and in terms of image quality,
It is considered that the highest performance can be obtained for both the decoding method of the image in which the quantized data is decoded in the target block and the image in which the quantized data is decoded between the target block and the peripheral block. However, the range that the data can take when the quantized data of the peripheral block is locally decoded is much larger than a predetermined minimum value to a predetermined maximum value, and the size of the correction data table becomes enormous, The feasibility of this approach is extremely low. Also, in practice, data smaller than a predetermined minimum value,
Considering that the probability of appearance of data larger than the predetermined maximum value is not so high, the advantage of making the correction data table large cannot be expected so much.
【0011】従って、この発明の目的は、補正データテ
ーブルを大きくすることなく、ブロック境界の量子化デ
ータの復号において、周辺ブロックに含まれる周辺画素
のデータについて、所定の最小値より小さいデータ、所
定の最大値より大きいデータが夫々出現した場合、復号
画像の品質を向上させることができるディジタル画像信
号の復号装置を提供することにある。Accordingly, an object of the present invention is to provide a method of decoding quantized data at a block boundary without enlarging a correction data table, by using data smaller than a predetermined minimum value for data of peripheral pixels included in a peripheral block. It is an object of the present invention to provide a digital image signal decoding device capable of improving the quality of a decoded image when data larger than the maximum value of.
【0012】[0012]
【課題を解決するための手段】この発明は、ディジタル
画像信号がブロック単位で量子化された伝送データを復
号するようにしたディジタル画像信号の復号装置におい
て、注目画素の周辺に位置する周辺画素が注目画素と異
なるブロックに含まれる場合に、異なるブロックに属す
る量子化データを局所的に復号し、周辺画素を注目画素
を含む注目ブロックの最小値とダイナミックレンジとに
基づいて再度量子化を行うことで得られた周辺画素の量
子化データを算出し、周辺画素の量子化データが出現し
うる量子化データの範囲に収まらない場合は、周辺画素
の量子化データの値すべてが出現しうる量子化データの
範囲に収まるように、対応する量子化データに対してシ
フト、あるいはクリッピングの処理を施すためのデータ
変換手段と、データ変換手段から注目画素および周辺画
素の量子化データが与えられ、量子化データのパターン
に基づいて、注目画素の量子化データについての補正デ
ータを出力するための補正データ発生手段と、補正デー
タに基づいて、注目画素の復号データを発生するための
復号化手段とを有することを特徴とするディジタル画像
信号の復号装置である。SUMMARY OF THE INVENTION The present invention provides a digital
In a digital image signal decoding device configured to decode transmission data obtained by quantizing an image signal in block units , peripheral pixels located around the pixel of interest are different from the pixel of interest.
Belong to different blocks when included in different blocks
Local decoding of the quantized data
To the minimum value and dynamic range of the block of interest including
Of surrounding pixels obtained by performing quantization again based on
Calculate child data, and quantized data of surrounding pixels appear
If not within the scope of ur quantized data, to fit a range of quantized data all the values of the quantized data of the peripheral pixels may appear, shifted with respect to the corresponding quantized data, or the processing of clipping Data conversion means for applying the target pixel and the peripheral image from the data conversion means.
Given the raw quantized data, the quantized data pattern
Characterized by, a correction data generation means for outputting the corrected data for the quantized data of the pixel of interest, based on the correction data, to have a decoding means for generating decoded data of the pixel of interest based on Is a digital image signal decoding device.
【0013】[0013]
【作用】注目画素について、適切な復号値を発生するた
めのマッピングテーブルに入力する複数の周辺画素の量
子化データの何れかに所定外の量子化データが発生した
場合、量子化データのオフセットをシフトすることによ
り注目画素および複数の周辺画素の量子化データとで定
まるパターンのすべての量子化データを、所定の量子化
データの範囲内に収める。そして、シフトした量子化デ
ータをマッピングテーブルに入力し、それより得られた
補正データを反対方向に同じ量だけシフトすることによ
り、適切な補正データを得ることができる。In the case where non-predetermined quantized data is generated in any of the quantized data of a plurality of peripheral pixels input to the mapping table for generating an appropriate decoded value for the target pixel, the offset of the quantized data is changed. By shifting, all the quantized data of the pattern determined by the quantized data of the pixel of interest and the plurality of peripheral pixels fall within the range of the predetermined quantized data. Then, by inputting the shifted quantized data to the mapping table and shifting the obtained correction data by the same amount in the opposite direction, appropriate correction data can be obtained.
【0014】[0014]
【実施例】以下、この発明の一実施例について説明す
る。図1は、この一実施例、すなわち、ディジタルVT
Rの信号処理の概略的構成を示す。1で示す入力端子か
らビデオ信号が供給され、A/D変換器2によって1サ
ンプルが、例えば8ビットにディジタル化される。この
A/D変換器2の出力データがブロック化回路3に供給
される。この実施例では、ブロック化回路3では、1フ
レームの有効領域が(4×4)画素、(8×8)画素等
の大きさのブロックに分割される。An embodiment of the present invention will be described below. FIG. 1 illustrates this embodiment, namely, the digital VT.
1 shows a schematic configuration of R signal processing. A video signal is supplied from an input terminal 1 and one sample is digitized by the A / D converter 2 into, for example, 8 bits. The output data of the A / D converter 2 is supplied to the blocking circuit 3. In this embodiment, the blocking circuit 3 divides the effective area of one frame into blocks each having a size of (4 × 4) pixels, (8 × 8) pixels, or the like.
【0015】ブロック化回路3からのブロックの順序に
走査変換されたディジタルビデオ信号がシャッフリング
回路4に供給される。シャフリング回路4では、例えば
ブロック単位でシャフリングするものである。シャフリ
ング回路4の出力がブロック符号化回路5に供給され
る。ブロック符号化回路5は、ブロック毎に画素データ
を再量子化することで圧縮する。ここで、シャフリング
回路4がブロック符号化回路5の後に設けられることも
ある。A digital video signal scan-converted in the order of blocks from the blocking circuit 3 is supplied to a shuffling circuit 4. In the shuffling circuit 4, for example, shuffling is performed in block units. The output of the shuffling circuit 4 is supplied to the block encoding circuit 5. The block encoding circuit 5 compresses the pixel data by requantizing the pixel data for each block. Here, the shuffling circuit 4 may be provided after the block encoding circuit 5.
【0016】この実施例では、ブロック符号化として、
ADRCを用いる。図2は、ブロック符号化回路5とし
てADRC符号化回路の詳細な説明を行うブロック図の
一例を示す。図2において、21に示す入力端子にA/
D変換器2からのディジタル信号が供給され、ブロック
化回路3によりブロック構造に変換される。ブロック化
回路3の出力に対して、最大値検出回路22、最小値検
出回路23および遅延回路24が夫々接続される。In this embodiment, as the block coding,
ADRC is used. FIG. 2 is an example of a block diagram for explaining in detail the ADRC encoding circuit as the block encoding circuit 5. In FIG. 2, A /
The digital signal from the D converter 2 is supplied, and is converted by the blocking circuit 3 into a block structure. A maximum value detection circuit 22, a minimum value detection circuit 23, and a delay circuit 24 are connected to the output of the blocking circuit 3, respectively.
【0017】最大値検出回路22がブロック毎に画素デ
ータの値の最大値MAXを検出し、最小値検出回路23
がブロック毎に画素データの値の最小値MINを検出す
る。減算回路25において、(MAX−MIN)の演算
がされ、ダイナッミクレンジDRが検出される。減算回
路26において、遅延回路24を介された画素データか
ら最小値MINが減算される。この最小値MINが減算
された画素データ、すなわち、正規化された画素データ
が量子化回路27へ供給される。A maximum value detection circuit 22 detects a maximum value MAX of pixel data values for each block, and a minimum value detection circuit 23
Detects the minimum value MIN of the pixel data value for each block. In the subtraction circuit 25, (MAX-MIN) is calculated, and the dynamic range DR is detected. In the subtraction circuit 26, the minimum value MIN is subtracted from the pixel data passed through the delay circuit 24. Pixel data from which the minimum value MIN has been subtracted, that is, normalized pixel data is supplied to the quantization circuit 27.
【0018】量子化回路27では、最小値MINが除去
された画素データがダイナッミクレンジDRに適応して
再量子化される。一例として、4ビット固定長ADRC
の場合、ダイナッミクレンジDRを1/16とすること
により、量子化ステップΔが得られる。最小値MINが
除去された、すなわち、正規化された画素データがこの
量子化ステップΔで除算され、商を切捨てることにより
整数化した値が量子化データDTとされる。ダイナッミ
クレンジDR、最小値MINおよび量子化データDTが
ブロック符号化回路5の出力データである。ブロック符
号化回路5の出力データがフレーミング回路6へ供給さ
れる。フレーミング回路6から出力端子28へ記録デー
タが発生する。In the quantization circuit 27, the pixel data from which the minimum value MIN has been removed is re-quantized in accordance with the dynamic range DR. As an example, 4-bit fixed length ADRC
In the case of, the quantization step DR is obtained by reducing the dynamic range DR to 1/16. The pixel data from which the minimum value MIN has been removed, that is, the normalized pixel data is divided by the quantization step Δ, and a value converted to an integer by truncating the quotient is used as the quantized data DT. The dynamic range DR, the minimum value MIN, and the quantized data DT are output data of the block encoding circuit 5. Output data of the block encoding circuit 5 is supplied to a framing circuit 6. Recording data is generated from the framing circuit 6 to the output terminal 28.
【0019】フレーミング回路6は、エラー訂正符号の
パリティを発生するとともに、シンクブロックが連続す
る構造の記録データを発生する。エラー訂正符号として
は、例えばデータのマトリクス状配列の水平方向および
垂直方向の夫々に対してエラー訂正符号化を行う積符号
を採用することができる。シンクブロックは、符号化デ
ータおよびパリティに対して、シンクブロック同期信号
およびID信号が付加される。フレーミング回路6から
チャンネル符号化回路7へシンクブロックが連続する記
録データが供給され、チャンネル符号化回路7では、供
給された記録データの直流成分を低減させるための符号
化の処理を受ける。The framing circuit 6 generates parity of an error correction code and generates recording data having a structure in which sync blocks are continuous. As the error correction code, for example, a product code for performing error correction coding in each of the horizontal direction and the vertical direction of the matrix arrangement of data can be adopted. In the sync block, a sync block synchronization signal and an ID signal are added to encoded data and parity. Recording data in which sync blocks continue is supplied from the framing circuit 6 to the channel encoding circuit 7, and the channel encoding circuit 7 undergoes encoding processing for reducing the DC component of the supplied recording data.
【0020】チャンネル符号化回路7の出力データがビ
ットストリームに変換され、さらに記録アンプ8を介し
て回転ヘッドHに供給され、記録データが磁気テープT
上に斜めのトラックとして記録される。通常、複数の回
転ヘッドが使用されるが簡単のために、1つのヘッドの
みが図示されている。The output data of the channel encoding circuit 7 is converted into a bit stream, and is further supplied to the rotary head H via the recording amplifier 8 so that the recording data is transferred to the magnetic tape T.
Recorded as diagonal tracks on top. Usually, a plurality of rotating heads are used, but for simplicity only one head is shown.
【0021】磁気テープTから回転ヘッドHにより取り
出された再生データは、再生アンプ11を介してチャン
ネル復号化回路12に供給され、チャンネル符号化の復
号化が施される。チャンネル復号化回路12の出力デー
タがフレーム分解回路13に供給され、記録データから
の各種のデータの分離とエラー訂正がなされる。フレー
ム分解回路13から発生する出力データには、再生デー
タの他にエラー訂正した後の有無を示すエラーフラグが
含まれる。The reproduction data taken out of the magnetic tape T by the rotary head H is supplied to a channel decoding circuit 12 via a reproduction amplifier 11 and is subjected to channel coding decoding. Output data of the channel decoding circuit 12 is supplied to a frame decomposing circuit 13, where various data are separated from recording data and error correction is performed. The output data generated from the frame decomposition circuit 13 includes, in addition to the reproduced data, an error flag indicating whether or not the error has been corrected.
【0022】フレーム分解回路13の出力データが重要
語訂正回路14に供給される。重要語訂正回路14は、
エラーフラグによって、エラーであることが示される重
要語(すなわち、ブロック毎のダイナッミクレンジDR
および最小値MIN)を訂正するものである。ここで、
重要語訂正回路14は、エラーを訂正できない場合に、
重要語を推定する機能を有しているものが望ましい。重
要語訂正回路14の出力データがブロック復号化回路1
5に供給される。このブロック復号化回路15は、エラ
ーでない重要語を使用してADRC復号を行い、また、
重要語がエラーのブロックに関しては、重要語訂正回路
14において、訂正された重要語を使用してADRC復
号を行う。ブロック復号化回路15は、後述のように、
補正用のマッピングテーブルを参照して復号値を発生す
る。The output data of the frame decomposition circuit 13 is supplied to an important word correction circuit 14. The important word correction circuit 14
An important word indicating an error by the error flag (that is, the dynamic range DR for each block)
And the minimum value MIN). here,
When the important word correction circuit 14 cannot correct the error,
It is desirable to have a function of estimating an important word. The output data of the important word correction circuit 14 is the block decoding circuit 1
5 is supplied. The block decoding circuit 15 performs ADRC decoding by using a non-error key word.
For a block in which an important word is in error, the important word correction circuit 14 performs ADRC decoding using the corrected important word. The block decoding circuit 15, as described later,
A decoded value is generated with reference to a mapping table for correction.
【0023】ブロック復号化回路15の復号データ、す
なわち、各画素と対応する復元データがディシャフリン
グ回路16に供給される。このディシャフリング回路1
6は、記録側のシャフリング回路4と相補的なもので、
ブロックの空間的な位置を元の位置に戻す処理を行う。
ディシャフリング回路16の出力データがブロック分解
回路17へ供給される。ブロック分解回路17では、デ
ータの順序がラスター走査の順序へ戻される。このブロ
ック分解回路17の出力データがエラー補間回路18へ
供給される。エラー補間回路18は、画素単位でエラー
検出を行い。エラーとして検出された画素データを周辺
の画素データで補間する。The decoded data of the block decoding circuit 15, that is, restored data corresponding to each pixel is supplied to the deshuffling circuit 16. This deshuffling circuit 1
Numeral 6 is complementary to the shuffling circuit 4 on the recording side.
A process of returning the spatial position of the block to the original position is performed.
Output data of the deshuffling circuit 16 is supplied to a block decomposition circuit 17. In the block decomposition circuit 17, the order of the data is returned to the order of the raster scanning. The output data of the block decomposition circuit 17 is supplied to an error interpolation circuit 18. The error interpolation circuit 18 performs error detection on a pixel-by-pixel basis. The pixel data detected as an error is interpolated with peripheral pixel data.
【0024】補間処理としては、例えば空間的、すなわ
ち、2次元方向の補間回路と時間方向の補間回路が順次
接続されたものを使用できる。エラー補間回路18の出
力データがD/A変換器19に供給され、出力端子20
には、各画素と対応し、ラスター走査の順序の復元デー
タが得られる。As the interpolation processing, for example, a processing in which an interpolation circuit in a spatial direction, that is, a two-dimensional direction and an interpolation circuit in a time direction are sequentially connected can be used. Output data of the error interpolation circuit 18 is supplied to a D / A converter 19, and an output terminal 20
, Restored data in the raster scanning order corresponding to each pixel is obtained.
【0025】上述のブロック復号化回路15に対してこ
の発明が適用される。図3は、この発明によるブロック
復号化回路15の一例である。41で示す入力端子から
再生データがフレーム分解回路13へ供給され、フレー
ム分解回路13では、ダイナッミクレンジDR、最小値
MINおよび量子化データDTが供給された再生データ
から分離して取り出され、出力される。ここで、この図
3において、重要語訂正回路14は、この発明の要旨と
直接関係がないため、この図示から省略されている。The present invention is applied to the block decoding circuit 15 described above. FIG. 3 shows an example of the block decoding circuit 15 according to the present invention. Reproduction data is supplied from an input terminal denoted by reference numeral 41 to the frame decomposition circuit 13, where the dynamic range DR, the minimum value MIN, and the quantized data DT are separated from the supplied reproduction data, extracted, and output. You. Here, in FIG. 3, the important word correction circuit 14 is omitted from the drawing because it has no direct relation to the gist of the present invention.
【0026】量子化データDTがメモリ43に供給され
る。周辺画素が注目画素の含まれる注目ブロックに存在
する場合、メモリ43は、復号対象である注目画素を中
心とする、例えば(3×3)画素の量子化データを1ブ
ロックとして、データ変換回路44に出力する。周辺画
素が注目画素と異なる周辺ブロックに存在する場合、周
辺画素の量子化データを一度局所的に復号して、さら
に、注目画素の含まれる注目ブロックのダイナッミクレ
ンジDRおよび最小値MINを用いて局所的に量子化す
る。この量子化データがメモリ43からデータ変換回路
44へ出力される。The quantized data DT is supplied to the memory 43. When the peripheral pixel exists in the block of interest including the pixel of interest, the memory 43 sets the quantized data of, for example, (3 × 3) pixels around the pixel of interest to be decoded as one block, and the data conversion circuit 44 Output to When the peripheral pixel exists in a peripheral block different from the target pixel, the quantized data of the peripheral pixel is locally decoded once, and further, the local value is locally determined using the dynamic range DR and the minimum value MIN of the target block including the target pixel. Quantization. The quantized data is output from the memory 43 to the data conversion circuit 44.
【0027】ところで、例えば4ビット固定長ADRC
の場合、出現する量子化データDTは0〜15に限られ
る。そのため、補正データテーブル45は0〜15のデ
ータの組合せのみを受け付ける構成になっている。とこ
ろが、周辺画素が注目ブロックと異なる周辺ブロックに
含まれる場合、メモリ43から送られてくる周辺画素の
量子化データが `0' より小さいこと、または `15' よ
り大きいことがありうる。なお、以降、4ビット固定長
ADRCの例について説明し、この場合では `0' が所
定の最小値、 `15' が所定の最大値である。By the way, for example, a 4-bit fixed-length ADRC
In the case of, the appearing quantized data DT is limited to 0 to 15. Therefore, the correction data table 45 is configured to receive only a combination of 0 to 15 data. However, when the peripheral pixel is included in a peripheral block different from the target block, the quantized data of the peripheral pixel sent from the memory 43 may be smaller than '0' or larger than '15'. Hereinafter, an example of 4-bit fixed-length ADRC will be described. In this case, `0` is a predetermined minimum value and` 15 'is a predetermined maximum value.
【0028】そこで、データ変換回路44では、メモリ
43から送られたデータを、補正データテーブル45に
適用する形に変形する処理を行う。データ変換回路44
に供給された量子化データ中の最大値が、所定の最大値
より大きく、なおかつ、量子化データ中の最小値が所定
の最小値以上の場合、データ変換回路44では、(量子
化データ中の最小値−所定の最小値)の差分値だけ、す
べての量子化データから減算を行う。すなわち、差分値
の量だけ量子化データをシフトさせる。Therefore, the data conversion circuit 44 performs a process of transforming the data sent from the memory 43 into a form applicable to the correction data table 45. Data conversion circuit 44
Is larger than a predetermined maximum value and the minimum value in the quantized data is equal to or greater than the predetermined minimum value, the data conversion circuit 44 determines whether or not (in the quantized data, Subtraction is performed from all the quantized data by a difference value of (minimum value−predetermined minimum value). That is, the quantized data is shifted by the amount of the difference value.
【0029】例えば、図7Aに示す量子化データは、上
述の差分値が `14' となりデータ変換回路44は、各量
子化データに対して `14' のシフトを行い、図7Bの量
子化データを出力する。ここで、シフトされた量子化デ
ータにおいて、量子化データ中の最大値が所定の最大値
以下となった場合、データ変換は終了する。例えば、図
7Bのデータは、これ以上の変換は行われない。For example, in the quantized data shown in FIG. 7A, the above-mentioned difference value becomes “14”, and the data conversion circuit 44 shifts the quantized data by “14”, and the quantized data shown in FIG. Is output. Here, in the shifted quantized data, when the maximum value in the quantized data is equal to or smaller than a predetermined maximum value, the data conversion ends. For example, no further conversion is performed on the data of FIG. 7B.
【0030】一方、一度シフトされた量子化データにお
いて、量子化データ中の最大値が所定の最大値より大き
い場合、所定の最大値より大きい量子化データを所定の
最大値にクリッピングを行う処理を施す。例えば、図8
Aに示す量子化データは、差分値が `8' となり、各量
子化データに対して `8' のシフトを行い、図8Bの量
子化データに変換される。このシフト後でも、所定の最
大値より大きい量子化データ( `17' および `18' の
値)が存在するので、その所定の最大値より大きい量子
化データを所定の最大値( `15' )にクリッピングする
処理を施し、図8Bの量子化データが図8Cの量子化デ
ータに変換する。On the other hand, in the quantized data once shifted, if the maximum value in the quantized data is larger than the predetermined maximum value, a process of clipping the quantized data larger than the predetermined maximum value to the predetermined maximum value is performed. Apply. For example, FIG.
The difference value of the quantized data indicated by A is “8”, and the quantized data is shifted by “8” to each quantized data, and is converted into the quantized data of FIG. 8B. Even after this shift, there is quantized data (`17 'and` 18' values) larger than a predetermined maximum value, so that quantized data larger than the predetermined maximum value is converted to a predetermined maximum value (`15 '). Is performed, and the quantized data of FIG. 8B is converted into the quantized data of FIG. 8C.
【0031】ここで、データ変換回路44に供給された
量子化データ中の最大値が、所定の最大値以下であり、
なおかつ、量子化データ中の最小値が所定の最小値より
小さい場合、データ変換回路44では、(所定の最大値
−データ中の最大値)の差分値だけ、すべての量子化デ
ータに加算を行う。すなわち、差分値の量だけ量子化デ
ータをシフトさせる。Here, the maximum value in the quantized data supplied to the data conversion circuit 44 is equal to or less than a predetermined maximum value,
If the minimum value in the quantized data is smaller than the predetermined minimum value, the data conversion circuit 44 adds the difference value of (predetermined maximum value-maximum value in the data) to all the quantized data. . That is, the quantized data is shifted by the amount of the difference value.
【0032】例えば、図9Aに示す量子化データは、差
分値が `13' となり各量子化データに対して `13' のシ
フトを行い、図9Bの量子化データに変換される。ここ
で、シフトされた量子化データにおいて、量子化データ
中の最小値が所定の最小値以上となった場合、データ変
換は終了する。例えば、図9Bのデータは、これ以上の
変換は行われない。For example, the quantized data shown in FIG. 9A has a difference value of `13` and is shifted by` 13` to each quantized data, and is converted into the quantized data of FIG. 9B. Here, in the shifted quantized data, when the minimum value in the quantized data is equal to or larger than a predetermined minimum value, the data conversion ends. For example, no further conversion is performed on the data in FIG. 9B.
【0033】一方、一度シフトされた量子化データにお
いて、量子化データ中の最小値が所定の最小値より小さ
い場合、所定の最小値より小さい量子化データを所定の
最小値にクリッピングを行う処理を施す。例えば、図1
0Aに示す量子化データは、差分値が `10' となり、各
量子化データに対して `10' のシフトを行い、図10B
の量子化データに変換される。このシフト後でも、所定
の最小値より小さい量子化データ( `−2' の値)が存
在するので、その量子化データを所定の最小値( `0'
)にクリッピングを行う処理を施し、図10Bの量子
化データが図10Cの量子化データに変換する。On the other hand, in the quantized data once shifted, if the minimum value in the quantized data is smaller than the predetermined minimum value, a process of clipping the quantized data smaller than the predetermined minimum value to the predetermined minimum value is performed. Apply. For example, FIG.
10A, the difference value is “10”, and the quantized data is shifted by “10” for each quantized data.
Is converted to quantized data. Even after this shift, since there is quantized data (`-2` value) smaller than the predetermined minimum value, the quantized data is changed to the predetermined minimum value (` 0 ').
) Is subjected to clipping processing, and the quantized data in FIG. 10B is converted to the quantized data in FIG. 10C.
【0034】また、データ変換回路44に供給された量
子化データ中の最大値が、所定の最大値より大きく、な
おかつ、量子化データ中の最小値が所定の最小値よりも
小さい場合、データ変換回路44では、所定の最大値よ
り大きい量子化データを所定の最大値にクリッピングを
行い、所定の最小値より小さい量子化データを所定の最
小値に、クリッピングを行う処理を施す。例えば、図1
1Aに示す量子化データ中 `−6' と `18' の夫々の値
がこの上述の条件に該当する。よって、 `0'と `15'
に夫々クリッピングされ、図11Aの量子化データが図
11Bの量子化データに変換する。If the maximum value in the quantized data supplied to the data conversion circuit 44 is larger than the predetermined maximum value and the minimum value in the quantized data is smaller than the predetermined minimum value, the data conversion is performed. The circuit 44 performs a process of clipping quantized data larger than a predetermined maximum value to a predetermined maximum value and clipping quantized data smaller than a predetermined minimum value to a predetermined minimum value. For example, FIG.
Each value of `-6` and` 18` in the quantized data shown in 1A corresponds to the above-described condition. Therefore, `0 'and` 15'
Respectively, and the quantized data of FIG. 11A is converted into the quantized data of FIG. 11B.
【0035】しかし、データ変換回路44に供給された
量子化データ中の最大値が、所定の最大値以下であり、
なおかつ、量子化データ中の最小値が所定の最小値以上
である場合、データ変換回路44は量子化データに対し
てシフト処理を施さない。例えば、図12に示す量子化
データは、変換されない。However, the maximum value in the quantized data supplied to the data conversion circuit 44 is equal to or less than a predetermined maximum value,
When the minimum value in the quantized data is equal to or larger than the predetermined minimum value, the data conversion circuit 44 does not perform the shift processing on the quantized data. For example, the quantized data shown in FIG. 12 is not converted.
【0036】このデータ変換回路44において、量子化
データのシフトが行われた場合、そのシフト量、すなわ
ち、差分値はデータ変換回路44から補正データ変換回
路46へ伝送される。補正データ変換回路46は、この
シフト量を保持する。When quantization data is shifted in the data conversion circuit 44, the shift amount, that is, the difference value is transmitted from the data conversion circuit 44 to the correction data conversion circuit 46. The correction data conversion circuit 46 holds this shift amount.
【0037】データ変換回路44の出力は、補正データ
テーブル45に供給される。この量子化データの組合せ
が供給されると、補正データテーブル45は、注目画素
の量子化データDTを最適な補正値に変換して出力す
る。補正データテーブル45は、メモリにより構成さ
れ、後述のように予めトレーニングにより形成された補
正値が格納されている。この補正データテーブル45の
読み出し出力が、補正データ変換回路46に供給され
る。The output of the data conversion circuit 44 is supplied to a correction data table 45. When the combination of the quantized data is supplied, the correction data table 45 converts the quantized data DT of the pixel of interest into an optimal correction value and outputs it. The correction data table 45 is configured by a memory, and stores correction values formed in advance by training as described later. The read output of the correction data table 45 is supplied to the correction data conversion circuit 46.
【0038】データ変換回路44において、データのシ
フトが行われた場合、補正データ変換回路46では、デ
ータ変換回路44から供給され、保持していたシフト量
により、補正データテーブル45の出力データに対し
て、データ変換回路44で行われた補正とは逆方向にシ
フト量分だけ補正する。例えば、データ変換回路44に
おいて、 `+2' のシフトを行って、補正データテーブ
ル45の出力データが `7.2438' であった場合、補正デ
ータ変換回路46では、 `−2' のシフトが行われ、デ
ータは、 `5.2438' に変換される。補正データ変換回路
46の出力信号Fは、復号化回路47に供給される。When data is shifted in the data conversion circuit 44, the correction data conversion circuit 46 uses the amount of shift supplied from the data conversion circuit 44 to hold the output data of the correction data table 45. Then, the correction is performed by the shift amount in the direction opposite to the correction performed by the data conversion circuit 44. For example, if the data conversion circuit 44 performs a shift of “+2” and the output data of the correction data table 45 is “7.2438”, the correction data conversion circuit 46 performs a shift of “−2”, The data is converted to `5.2438 '. The output signal F of the correction data conversion circuit 46 is supplied to a decoding circuit 47.
【0039】復号化回路47は注目データの復号を行う
回路である。復号化回路47に対して、フレーム分解回
路13からダイナッミクレンジDRおよび最小値MIN
が夫々供給され、補正データ変換回路46から出力信号
Fが供給される。この復号化回路47は、乗算回路およ
び加算回路で構成され、復号化回路47から出力端子4
8に供給される復号値Lは次式で表される。 L=〔F×Δ+MIN+0.5 〕 ただし、Δは量子化ステップ、〔〕はガウス記号とす
る。The decoding circuit 47 is a circuit for decoding the data of interest. For the decoding circuit 47, the dynamic range DR and the minimum value MIN
And an output signal F is supplied from the correction data conversion circuit 46. The decoding circuit 47 includes a multiplication circuit and an addition circuit.
The decoded value L supplied to 8 is represented by the following equation. L = [F × Δ + MIN + 0.5] where Δ is a quantization step and [] is a Gaussian symbol.
【0040】図4は、補正データテーブル45を作成す
るためのトレーニング時のブロック図の一例を示す。図
4において、入力端子51には、ディジタルビデオ信号
が供給され、供給されたディジタルビデオ信号はADR
C符号化回路52に入力される。この入力データは、ト
レーニングのための標準的なディジタルビデオ信号であ
るのが好ましい。ここで、説明を容易にするため図6に
示すように1ブロックを(3×3)画素の領域として符
号化データC1〜C9を取り扱う。FIG. 4 shows an example of a block diagram at the time of training for creating the correction data table 45. 4, a digital video signal is supplied to an input terminal 51, and the supplied digital video signal is ADR.
It is input to the C encoding circuit 52. This input data is preferably a standard digital video signal for training. Here, for ease of explanation, as shown in FIG. 6, one block is treated as coded data C1 to C9 as an area of (3 × 3) pixels.
【0041】ADRC符号化回路52は、入力されたデ
ィジタルビデオ信号をADRC符号化の処理を施し、符
号化データC1〜C9を同時化回路53へ供給し、(3
×3)画素の中心に位置する注目画素C5を加算回路5
4へ供給する。このとき、同時化回路53に対して供給
される符号化データC1〜C9は、整数化された値であ
り、加算回路54に供給される注目画素C5は、整数化
される前のデータ、例えば小数点第4位までの値であ
る。The ADRC encoding circuit 52 performs an ADRC encoding process on the input digital video signal, and supplies encoded data C1 to C9 to the synchronization circuit 53.
× 3) The pixel of interest C5 located at the center of the pixel is added to the addition circuit 5
Supply to 4. At this time, the encoded data C1 to C9 supplied to the synchronization circuit 53 are integer-converted values, and the pixel of interest C5 supplied to the addition circuit 54 is data before conversion to integers, for example, This is the value up to the fourth decimal place.
【0042】メモリ55では、同時化回路53から符号
化データC1〜C9とアドレスカウンタ58からアドレ
スRADが夫々供給される。その符号化データC1〜C
9はアドレスADとして、同時化回路53からメモリ5
5へ供給される。このアドレスADから読み出されたデ
ータは、メモリ55から加算回路57へ供給され、加算
回路57において、 `1' が加算される。その加算回路
57の出力結果は、メモリ55から読み出されたアドレ
スADへ書き込まれる。したがって、メモリ55の各ア
ドレスには、そのアドレスの度数データが蓄えられる。
すなわち、メモリ55では、同時化回路53から供給さ
れる周辺画素の符号化データC1〜C9のパターン出現
回数を計数し、度数分布表を作成する。このメモリ55
は、1サイクル期間で、読み出しと書き込みが行われ
る。In the memory 55, the encoded data C1 to C9 are supplied from the synchronization circuit 53 and the address RAD is supplied from the address counter 58, respectively. The encoded data C1 to C
Reference numeral 9 denotes an address AD from the synchronization circuit 53 to the memory 5.
5. The data read from the address AD is supplied from the memory 55 to the adding circuit 57, and the adding circuit 57 adds "1". The output result of the adding circuit 57 is written to the address AD read from the memory 55. Therefore, each address of the memory 55 stores the frequency data of that address.
That is, the memory 55 counts the number of occurrences of the pattern of the coded data C1 to C9 of the peripheral pixels supplied from the synchronization circuit 53, and creates a frequency distribution table. This memory 55
In one cycle, reading and writing are performed in one cycle period.
【0043】メモリ56では、同時化回路53から符号
化データC1〜C9とアドレスカウンタ58からアドレ
スRADが夫々供給される。その符号化データC1〜C
9はアドレスADとして、同時化回路53からメモリ5
6へ供給される。このアドレスADから読み出されたデ
ータは、メモリ56から加算回路54へ供給され、加算
回路54において、注目画素の符号化データC5とメモ
リ56から読み出されたデータが加算される。その加算
回路54の出力結果は、メモリ56から読み出されたア
ドレスADへ書き込まれる。したがって、メモリ56の
各アドレスには、そのアドレスの注目画素の符号化デー
タの積算値が格納される。すなわち、メモリ56では、
同時化回路53から供給される周辺画素の符号化データ
C1〜C9のパターンに対して、注目符号化データC5
の積算値を作成する。また、このメモリ56は、メモリ
55と同じく、1サイクル期間で、読み出しと書き込み
が行われる。In the memory 56, the encoded data C1 to C9 are supplied from the synchronization circuit 53 and the address RAD is supplied from the address counter 58, respectively. The encoded data C1 to C
Reference numeral 9 denotes an address AD from the synchronization circuit 53 to the memory 5.
6. The data read from the address AD is supplied from the memory 56 to the addition circuit 54, and the addition circuit 54 adds the coded data C5 of the target pixel and the data read from the memory 56. The output result of the adding circuit 54 is written to the address AD read from the memory 56. Therefore, at each address of the memory 56, the integrated value of the encoded data of the pixel of interest at that address is stored. That is, in the memory 56,
The pattern of the encoded data C1 to C9 of the peripheral pixels supplied from the synchronization circuit 53 is compared with the encoded data C5 of interest.
Create an integrated value of. In addition, as with the memory 55, reading and writing are performed in the memory 56 in one cycle period.
【0044】種々の絵柄のディジタルビデオ信号の処理
が終了する、すなわち、トレーニングが終了すると、メ
モリ55には、度数分布表が蓄えられ、メモリ56に
は、符号化データの積算値が蓄えられる。アドレスカウ
ンタ58から供給されるアドレスRADによって、メモ
リ55および56の各アドレスのデータが読み出され
る。メモリ55および56から夫々読み出されたデータ
が割算回路59に供給され、割算回路59では、積算さ
れたデータを度数で割算し、平均値(例えば、小数点以
下第4位までの値)が発生し、その平均値は補正データ
テーブル60へ供給される。補正データテーブル60で
は、割算回路59から供給される平均値をアドレスカウ
ンタ58から供給されるアドレスRADへ書き込まれ
る。When the processing of the digital video signals of various patterns is completed, that is, when the training is completed, the frequency distribution table is stored in the memory 55, and the integrated value of the encoded data is stored in the memory 56. The data at each address in the memories 55 and 56 is read by the address RAD supplied from the address counter 58. The data respectively read from the memories 55 and 56 are supplied to a dividing circuit 59. The dividing circuit 59 divides the integrated data by a frequency and obtains an average value (for example, a value up to the fourth decimal place). ) Occurs, and the average value is supplied to the correction data table 60. In the correction data table 60, the average value supplied from the division circuit 59 is written to the address RAD supplied from the address counter 58.
【0045】このようにして、トレーニングを行った結
果、補正データテーブル60には、符号化データC1〜
C9で規定されるパターン毎に注目画素の符号化データ
C5の統計的に真値にもっとも近い値が格納される。こ
の補正データテーブル60に格納されたテーブルが上述
のように、ブロック復号化回路15において使用される
補正データテーブル45である。As a result of the training performed as described above, the encoded data C1 to C1 are stored in the correction data table 60.
A value statistically closest to the true value of the coded data C5 of the target pixel is stored for each pattern defined by C9. The table stored in the correction data table 60 is the correction data table 45 used in the block decoding circuit 15 as described above.
【0046】図5は、上述の補正データテーブルの一例
を示すものである。図5中の符号化コードC1〜C9の
パターンが同時化回路53から出力されるものである。
これは、ADRC符号化回路52が2ビットADRCの
例である。メモリ56には、図5の加算値がパターン毎
に蓄えられる。出現回数は、メモリ55に蓄えられる。
割算回路59により平均値、すなわち、補正データが形
成される。実際の画像を用いてトレーニングを行うこと
で。補正データの値を自動的に実際の画像に適したもの
とすることができる。FIG. 5 shows an example of the above-mentioned correction data table. The patterns of the encoded codes C1 to C9 in FIG. 5 are output from the synchronization circuit 53.
This is an example where the ADRC encoding circuit 52 is a 2-bit ADRC. 5 is stored in the memory 56 for each pattern. The number of appearances is stored in the memory 55.
The dividing circuit 59 forms an average value, that is, correction data. By training using actual images. The value of the correction data can be automatically made suitable for the actual image.
【0047】なお、上述の実施例は、2次元ブロックの
ADRCにおいてこの発明を実施した例であったが、こ
の発明は3次元ブロックのADRCに対しても適用でき
る。また、上述の実施例において平均値を用いて復号を
行う方法とは別に重み係数を用いて復号化を行う場合、
線形1次結合式を用いて、符号化データC1〜C9の夫
々に対応する重み係数を求める。その重み係数は注目画
素の符号化データC5との誤差が最も少なくなるように
求められる。よって、求められた重み係数は補正データ
テーブル60に格納され、線形1次結合式を用いて復号
される。Although the above embodiment is an example in which the present invention is applied to a two-dimensional block ADRC, the present invention can be applied to a three-dimensional block ADRC. Further, in the case of performing decoding using a weighting factor separately from the method of performing decoding using an average value in the above-described embodiment,
A weight coefficient corresponding to each of the encoded data C1 to C9 is obtained using a linear linear combination expression. The weight coefficient is determined so that the error between the pixel of interest and the encoded data C5 is minimized. Therefore, the obtained weight coefficient is stored in the correction data table 60 and is decoded using the linear combination equation.
【0048】[0048]
【発明の効果】この発明によれば、ブロック境界のデー
タの復号においても、復号注目画素の符号化データと複
数の周辺画素の符号化データのパターンを変形、例えば
クリッピしなければならない割合が大幅に減少するの
で、ブロック境界のデータの復号における性能劣化を軽
減することが出来る。また、伝送情報量の増加はなく、
ハードウェア的な負担もわずかであるという利点を有し
ている。According to the present invention, even in the decoding of data at a block boundary, the ratio of the pattern of the encoded data of the pixel of interest to be decoded and the encoded data of a plurality of peripheral pixels, for example, the clipping ratio, is greatly increased. , It is possible to reduce performance degradation in decoding data at block boundaries. Also, there is no increase in the amount of transmitted information,
It has the advantage that the hardware burden is small.
【図1】この発明を適用することが出来るディジタルV
TRの記録/再生回路のブロック図である。FIG. 1 shows a digital V to which the present invention can be applied.
It is a block diagram of a recording / reproducing circuit of TR.
【図2】この発明を適用することが出来るADRC符号
化回路の一例の構成を示すブロック図である。FIG. 2 is a block diagram illustrating a configuration of an example of an ADRC encoding circuit to which the present invention can be applied;
【図3】この発明が適用されたブロック復号回路の構成
の一例を示すブロック図である。FIG. 3 is a block diagram illustrating an example of a configuration of a block decoding circuit to which the present invention has been applied.
【図4】この発明の一実施例における補正データテーブ
ルを作成するためのトレーニング時の構成を示すブロッ
ク図である。FIG. 4 is a block diagram showing a configuration at the time of training for creating a correction data table in one embodiment of the present invention.
【図5】補正データテーブルを作成する時の説明のため
の略線図である。FIG. 5 is a schematic diagram for explaining a case where a correction data table is created.
【図6】補正データテーブルを作成する時の説明のため
の略線図である。FIG. 6 is a schematic diagram for explaining a case where a correction data table is created.
【図7】この発明のパターンデータ変形方式を説明する
ための略線図である。FIG. 7 is a schematic diagram for explaining a pattern data modification method according to the present invention;
【図8】この発明のパターンデータ変形方式を説明する
ための略線図である。FIG. 8 is a schematic diagram for explaining a pattern data modification method according to the present invention.
【図9】この発明のパターンデータ変形方式を説明する
ための略線図である。FIG. 9 is a schematic diagram for explaining a pattern data modification method according to the present invention.
【図10】この発明のパターンデータ変形方式を説明す
るための略線図である。FIG. 10 is a schematic diagram for explaining a pattern data modification method according to the present invention.
【図11】この発明のパターンデータ変形方式を説明す
るための略線図である。FIG. 11 is a schematic diagram for explaining a pattern data modification method according to the present invention.
【図12】この発明のパターンデータ変形方式を説明す
るための略線図である。FIG. 12 is a schematic diagram for explaining a pattern data modification method according to the present invention.
【図13】ADRCの量子化の一例を説明するための略
線図である。FIG. 13 is a schematic diagram illustrating an example of quantization of ADRC.
【図14】従来のパターンデータ変形方式を説明するた
めの略線図である。FIG. 14 is a schematic diagram for explaining a conventional pattern data deformation method.
13 フレーム分解回路 44 データ変換回路 45 補正データテーブル 46 補正データ変換回路 47 復号化回路 13 Frame decomposition circuit 44 Data conversion circuit 45 Correction data table 46 Correction data conversion circuit 47 Decoding circuit
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平1−200884(JP,A) (58)調査した分野(Int.Cl.7,DB名) H04N 7/24 - 7/68 ────────────────────────────────────────────────── ─── Continuation of front page (56) References JP-A-1-200884 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) H04N 7/ 24-7/68
Claims (3)
子化された伝送データを復号するようにしたディジタル
画像信号の復号装置において、注目画素の周辺に位置する周辺画素が上記注目画素と異
なるブロックに含まれる場合に、上記異なるブロックに
属する量子化データを局所的に復号し、上記周辺画素を
上記注目画素を含む注目ブロックの最小値とダイナミッ
クレンジとに基づいて再度量子化を行うことで得られた
上記周辺画素の量子化データを算出し、 上記周辺画素の
量子化データが出現しうる量子化データの範囲に収まら
ない場合は、上記周辺画素の量子化データの値すべてが
上記出現しうる量子化データの範囲に収まるように、対
応する上記量子化データに対してシフト、あるいはクリ
ッピングの処理を施すためのデータ変換手段と、 上記データ変換手段から上記注目画素および上記周辺画
素の量子化データが与えられ、上記量子化データのパタ
ーンに基づいて、上記注目画素の量子化データについて
の補正データを出力するための補正データ発生手段と、 上記補正データに基づいて、上記注目画素の復号データ
を発生するための復号化手段とを有することを特徴とす
るディジタル画像信号の復号装置。In a digital image signal decoding apparatus for decoding transmission data obtained by quantizing a digital image signal in block units , peripheral pixels located around the target pixel are different from the target pixel.
Are included in different blocks,
Locally belonging quantized data, and the above peripheral pixels are
The minimum value of the block of interest including the pixel of interest and the dynamics
Obtained by performing quantization again based on the cleanse
Calculating a quantized data of the peripheral pixels, if not included within the scope of the quantized data quantized data of the peripheral pixels can appear, the quantization of all values of the quantized data of the peripheral pixels can appear above Data conversion means for performing a shift or clipping process on the corresponding quantized data so as to fall within the range of data ; and
Given raw quantized data, the pattern of the quantized data
Correction data generating means for outputting correction data for the quantized data of the pixel of interest based on the pattern, and decoding data of the pixel of interest based on the correction data. decoding apparatus in a digital image signal; and a decoding means.
復号装置において、 上記注目画素の量子化データと上記複数の周辺画素の量
子化データとで定まるパターン毎に統計的に誤差を最小
とするような補正データが格納されたメモリを有するこ
とを特徴とするディジタル画像信号の復号装置。2. The digital image signal decoding device according to claim 1, wherein an error is statistically minimized for each pattern determined by the quantized data of the target pixel and the quantized data of the plurality of peripheral pixels. An apparatus for decoding a digital image signal, comprising a memory storing such correction data.
復号装置は、 上記補正データ発生手段から上記補正データが供給さ
れ、上記データ変換手段における上記シフトあるいはク
リッピングとは逆方向に、上記供給された補正データを
シフトするための補正データ変換手段を更に有し、 上記復号化手段は、上記補正データとして、上記補正デ
ータ変換手段でシフトされた補正データを使用して上記
注目画素の復号データを発生する ことを特徴とするディ
ジタル画像信号の復号装置。3. A decoding apparatus, the correction data supplied is from the correction data generating means of the digital image signal according to claim 1
The shift or clock in the data conversion means.
In the opposite direction to ripping, the supplied correction data is
The image processing apparatus further includes correction data conversion means for shifting, wherein the decoding means outputs the correction data as the correction data.
Using the correction data shifted by the
A decoding device for a digital image signal, which generates decoded data of a pixel of interest .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26940093A JP3271102B2 (en) | 1993-08-16 | 1993-08-16 | Digital image signal decoding device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26940093A JP3271102B2 (en) | 1993-08-16 | 1993-08-16 | Digital image signal decoding device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0759046A JPH0759046A (en) | 1995-03-03 |
JP3271102B2 true JP3271102B2 (en) | 2002-04-02 |
Family
ID=17471888
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP26940093A Expired - Lifetime JP3271102B2 (en) | 1993-08-16 | 1993-08-16 | Digital image signal decoding device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3271102B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100425614B1 (en) * | 1996-11-07 | 2004-04-01 | 마쯔시다덴기산교 가부시키가이샤 | Encoding method and encoding apparatus |
-
1993
- 1993-08-16 JP JP26940093A patent/JP3271102B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH0759046A (en) | 1995-03-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3259428B2 (en) | Apparatus and method for concealing digital image signal | |
US6463178B1 (en) | Image processing device and method, and transmission medium, transmission method and image format | |
JP3163837B2 (en) | Digital video signal encoding device | |
US5532837A (en) | Digital video signal processing apparatus | |
JP2723867B2 (en) | Image signal decoding device | |
JP3271102B2 (en) | Digital image signal decoding device | |
JP3326828B2 (en) | Digital image signal receiving / reproducing device | |
JP3271098B2 (en) | Digital image signal decoding apparatus and method | |
JP3271097B2 (en) | Digital image signal decoding device | |
JP3627256B2 (en) | Apparatus and method for receiving / reproducing digital image signal | |
JP3251002B2 (en) | Apparatus and method for receiving image data | |
JP3364939B2 (en) | Image coding device | |
JP3207739B2 (en) | Image playback device | |
JP3291785B2 (en) | Transmission device for block transform coded data | |
JP3748115B2 (en) | Image data decoding apparatus and image data decoding method | |
JP3780031B2 (en) | Image reproducing apparatus and image reproducing method | |
JP3170929B2 (en) | Digital signal quantizer | |
JP3896635B2 (en) | Image data conversion apparatus and method, prediction coefficient generation apparatus and method | |
JP3225667B2 (en) | Digital signal quantizer | |
JP3282245B2 (en) | Error correction device in block coding. | |
JP2900815B2 (en) | Method and device for adaptive coring | |
JP3271100B2 (en) | Digital image signal decoding apparatus and method | |
JP3036182B2 (en) | Image coding device | |
JP3291786B2 (en) | Transmission device for block transform coded data | |
JP3334140B2 (en) | Digital video signal recording apparatus, reproducing apparatus and recording method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080125 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090125 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100125 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100125 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110125 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110125 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120125 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120125 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130125 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140125 Year of fee payment: 12 |
|
EXPY | Cancellation because of completion of term |