JP3748115B2 - Image data decoding apparatus and image data decoding method - Google Patents

Description

の演算に基づく再量子化を行う。この結果８ビツトで表現されていた各画素は、これよりも小さいｎビツトの量子化コードＱ_i で表現されることになり、画像情報量が有効に削減される。フオーマツト化回路１０は、ブロツク内ダイナミツクレンジＤＲ、最小画素値ＭＩＮ及び量子化コードＱ_i を伝送路や記録系の種類に応じてフオーマツトすることにより最終的な圧縮画像データＳ２を形成する。
かくしてＡＤＲＣエンコーダ１においては、１画素当り８ビツトの画像情報をそのまま伝送する場合と比較して、情報量が格段に削減された圧縮画像データＳ２を得ることができる。
【０００８】
この圧縮符号化されてなる圧縮画像データＳ２を復号するＡＤＲＣデコーダは、図１１に示すように構成されている。すなわちＡＤＲＣデコーダ１１はフレーム分解回路１２に圧縮画像データＳ２を入力すると、これを最小画素値ＭＩＮ、ブロツク内ダイナミツクレンジＤＲ及び量子化コードＱ_i に分解し、このうちブロツク内ダイナミツクレンジＤＲ及び量子化コードＱ_i を適応逆量子化回路１３に供給すると共に、最小画素値ＭＩＮを加算回路１４に供給する。
【０００９】
ここで適応逆量子化回路１３及び加算回路１４は、次式
【数２】

の演算を行うことにより、各画素についての復号値Ｌ_i ′求め、これを復号画像データＳ３としてブロツク分解回路１５に送出する。ブロツク分解回路１５はＡＤＲＣエンコーダ１（図１０）のブロツク化回路３と逆の処理を行うことにより、復号画像データＳ３をテレビジヨン時系列に変換する。ブロツク分解された復号画像データはデイジタルアナログ変換回路１６によりアナログ変換され、このようにして復元画像信号Ｓ４が得られる。
【００１０】
【発明が解決しようとする課題】
ところが、従来のＡＤＲＣの符号化復号化においては、（１）及び（２）式の演算を行う際に、除算部分でいわゆる近似演算が行われる。このためＡＤＲＣの量子化ビツト数が少ない場合には、復元画質が劣化する問題があつた。
【００１１】
かかる問題点を解決する一つの方法として従来、画像信号の相関性を考慮して、復号対象となる画素のみで復号値を求めるのではなく、その周辺画素のレベルをも参照して復号対象画素の復号値を求めることにより、復号時の量子化誤差を低減する復号装置が提案されている（特開平1-200885号公報）。
【００１２】
しかしながら、この種の復号装置においては、注目復号画素の最近傍の画素による局所的な特徴のみを参照しているため、改善の効果はあるものの、真値に近い復号値を得る点で未だ不十分な問題がある。例えば注目復号画素の周囲の画素を含めた領域において、それらの画素値が原画像の画素値に対して全体としてどちらかにオフセツトしている場合がある（いわゆるオフセツト変動）。このような場合には、たとえ周辺画素のレベルを参照して復号対象画素を復号しても、その周辺画素全体に誤差があるので、正確な復号値を得ることはできなかつた。
【００１３】
本発明は以上の点を考慮してなされたもので、ＡＤＲＣ等のブロツク単位の符号化により得られた圧縮画像データを復号する際に量子化誤差を低減することにより、原画像に非常に近い復元画像を得ることができる画像データ復号装置及び方法を提案しようとするものである。
【００１４】
【課題を解決するための手段】
かかる課題を解決するため本発明においては、圧縮画像データ中の各注目画素を、当該注目画素を中心とするクラス分類ブロツク内の画素データを用いてクラス分類し、所定の学習用画像データを基に形成した学習用クラス分類ブロツクのブロツク内画素データを用いて学習用注目画素をクラス分類し、当該学習用注目画素を復号した際の復号値と当該学習用注目画素の真値との差分値を求め、分類されたクラス毎に当該差分値を上記学習用注目画素周辺の画素データと所定の係数との線形一次結合により表したときの各線形一次結合を解いて得た各係数が予め各クラスにそれぞれ対応付けて記憶された係数のうちクラス分類結果に応じた係数を用いて所定の演算を行うことにより上記注目画素を復号した際における上記真値と上記復号値との誤差に相当する補正値を求め、当該補正値を用いて注目画素データを補正して復号するようにする。
【００１５】
この結果、分類されたクラスに応じて真値との誤差に相当する補正値を求めることができるため、例えば注目復号画素の周囲の画素を含めた領域においてそれらの画素値が原画像の画素値に対して全体としてどちらかにオフセツトしているような場合でも、当該オフセツト量をも含めた誤差量が、求められた補正値によつて有効にキヤンセルされる。
【００１６】
【発明の実施の形態】
以下図面について、本発明の一実施例を詳述する。
【００１７】
（１）全体構成
図１１との対応部分に同一符号を付して示す図１において、２０は全体として本発明による画像データ復号方法を適用したＡＤＲＣデコーダを示す。ＡＤＲＣデコーダ２０はクラス分類適応処理部２１を有する。クラス分類適応処理部２１はフレーム分解回路１２から出力された量子化コードＱ_i に対してクラス分類適応処理を施すことにより、量子化コードＱ_i をより真値に近い量子化コードＱ_i ′に変換した後、適応逆量子化回路１３に供給する。
【００１８】
クラス分類適応処理部２１は、量子化コードＱ_i をクラス分類回路２２に入力し、ここで注目する画素の量子化コードＱ_i の周辺の情報を用いて注目画素をクラス分類し、当該分類結果を表わすクラスコードCLASS を出力する。係数ＲＯＭ２３には、予め学習によつて各クラス毎に求められた係数（この係数は複数の係数でなる係数組である）が記憶されており、クラスコードCLASS に応じた係数組ｗが読み出される。
【００１９】
積和演算回路２４は係数ＲＯＭ２３から読み出された係数組ｗと、注目画素の周辺画素の量子化コードＱ_i を用いて、次式
【数３】

で表わされる線形一次結合演算を行うことにより、注目画素に対する補正値δ_i を求める。そして加算回路２５において、注目画素の補正値δ_i と注目画素の量子化コードＱ_i が加算されることにより、注目画素についての新たな量子化コードＱ_i ′（＝Ｑ_i + δ_i ）が得られる。
【００２０】
適応逆量子化回路１３及び加算回路１４においては、クラス分類適応処理部２１によつて形成された新たな量子化コードＱ_i ′を用いて、次式
【数４】

に基づく復号処理を行うことにより復号値Ｌ_i ″を求め、これを復号画像データＳ１０として出力する。復号画像データＳ１０はブロツク分解回路１５及びデイジタルアナログ変換回路１６を順次通過させられることにより、復元画像信号Ｓ１１とされる。
【００２１】
（２）クラス分類回路の構成例
ここでクラス分類回路２２は、例えば図２又は図３に示すように構成されている。ここで図２に示すクラス分類回路３０及び図３に示すクラス分類回路４０は、基本的には、注目画素を中心とする狭い範囲のブロツクの情報とさらにその外側のブロツクの情報とをコード化し、これをクラスコードＣＬＡＳＳとして出力するものである。
【００２２】
なおＡＤＲＣのようにブロツク単位で符号化されて得られた圧縮画像データＳ２においては、注目画素が符号化ブロツクの境界にある場合もあり、このような場合に注目画素の量子化コードとその周辺の量子化コードがそれぞれ異なる符号化ブロツクに存在することとなるため、注目量子化コードとその周辺の量子化コードとの関連が無くなつてしまう。
【００２３】
そこでＡＤＲＣデコーダ２０においては、実際上、クラス分類回路２２の前段に図示しないブロツク調整回路を設け、当該ブロツク調整回路によつて注目画素周辺の量子化コードＱ_i を一旦復号し、注目画素の符号化ブロツクのダイナミツクレンジＤＲ及び最小値ＭＩＮに基づいてこの復号値を再量子化した量子化コードＱ_i をクラス分類回路２２に供給するようになされている。
【００２４】
（２−１）構成例Ｉ
先ず図２に示すクラス分類回路３０について説明する。クラス分類回路３０は、フレーム分解回路１２（図１）及び図示しないブロツク調整回路を介して入力された量子化コードＱ_i を第１のブロツク化回路３１及び第２のブロツク化回路３２に入力する。第１のブロツク化回路は、図４に示すように、注目画素とその周辺８画素により第１のブロツクを形成し、このブロツク化データをタイミング合せのための遅延回路３３を介してコード化回路３４に送出する。コード化回路３４は入力したブロツク化データに基づいて、注目画素の周囲８画素の量子化コードを所定の順に並べたものを第１のクラスコードＤ１として出力する。このようにして、注目画素の周辺の狭い範囲の画素レベル分布パターンを表わす第１のクラスコードＤ１が形成される。
【００２５】
第２のブロツク化回路３２は、図４に示すように、第１のブロツク化回路３１で形成したブロツクのさらに外側の８画素により第２のブロツクを形成し、このブロツク化データを最大値検出回路３５及び最小値検出回路３６に送出する。最大値検出回路３５及び最小値検出回路３６はそれぞれ８画素の中の最大値及び最小値を検出し、当該検出結果を方向コード化回路３７及び３８に送出する。
【００２６】
方向コード化回路３７及び３８は、中心からみた（すなわち注目画素からみた）最大値画素及び最小値画素の方向をコード化する。ここで中心からみた方向は８種類に別れるので、各方向コード化回路３７及び３８はそれぞれ３ビツトでなる方向コードを出力する。この方向コード化回路３７の方向コードと方向コード化回路３８の方向コードとを合わせたものが、第２のクラスコードＤ２として出力される。このようにして、注目画素周辺の画像の傾斜の方向を表わす第２のクラスコードＤ２が形成される。
【００２７】
第１及び第２のクラスコードＤ１及びＤ２は続く合成回路３９によつて合成され、この結果第１及び第２のクラスコードＤ１及びＤ２を合わせた最終的なクラスコードCLASS が形成され、当該クラスコードCLASS が係数ＲＯＭ２３に出力される。
【００２８】
（２−２）構成例II
次に図３に示すクラス分類回路４０について説明する。クラス分類回路４０は、量子化コードＱ_i を第１のブロツク化回路４１及び第２のブロツク化回路４２に入力する。第１のブロツク化回路４１は図２の第１のブロツク化回路３１と同様に注目画素とその周辺８画素により第１のブロツクを形成する。また第２のブロツク化回路４２も上述した第２ブロツク化回路３２と同様に外側の８画素により第２のブロツクを形成する。
【００２９】
第１のブロツク化回路４１により形成されたブロツク化データのうち、注目画素の周辺８画素の量子化値は順次比較回路４３に与えられると共に注目画素の量子化値がメモリ（Ｄ）４４を介して比較回路４３に与えられる。比較回路４３では、図５（Ａ）に示すように、注目画素の量子化値とその周辺８画素の各量子化値の大小が順次比較される。コード化回路４５は比較回路４３の比較結果を「１」又は「０」でコード化し、これを第１のクラスコードＤ３として出力する。
【００３０】
第２のブロツク化回路４２により形成されたブロツク化データは、タイミング合せのための遅延回路４６を介して比較回路４７に供給される。また比較回路４７には、第１のブロツク化回路４１によつて形成されたブロツク化データが平均値算出回路４８を介して供給される。この結果比較回路４７では、図５（Ｂ）に示すように、注目画素とその周辺８画素の合わせて９画素の平均値と、その外側の８画素との大小が順次比較される。コード化回路４９は比較回路４７の比較結果を「１」又は「０」にコード化し、これを第２のクラスコードＤ４として出力する。
【００３１】
このようにして、第１のクラスコードＤ３と比較して広い範囲の画素の状態を表わす第２のクラスコードＤ４が形成される。因にクラス分類回路４０は、第２のクラスコードＤ４を求める際、注目画素の値をそのまま用いて外側の周辺画素との比較を行なわずに、近傍８画素を含めた９画素によつて予め平均値を求め、その平均値と外側８画素との比較を行うようにしたことにより、例えば注目画素が特異点である場合やノイズ等があつた場合でも、これらの影響を第２のクラスコードＤ４に及ばせることなく、的確に注目画素周辺の状態を表わす第２のクラスコードＤ４を形成することができる。
【００３２】
第１及び第２のクラスコードＤ３及びＤ４は続く合成回路５０によつて合成され、この結果第１及び第２のクラスコードＤ３及びＤ４を合わせた最終的なクラスコードCLASS が形成され、当該クラスコードCLASS が係数ＲＯＭ２３に出力される。
【００３３】
（３）係数の選定
次に係数ＲＯＭ２３に記憶されるクラス毎の係数組ｗの選定の仕方について説明する。この係数組ｗは画質劣化の無い原画像データを用いた学習により求められる。図６に、これを実現するための学習回路６０の構成を示す。学習回路６０は劣化の無い学習用画像データＳ２０を時系列変換６１に入力すると、ここで当該学習用画像データＳ２０に対して注目画素の画素値ｙと、その周辺の８画素ｘ１ 〜ｘ８ （８画素でなくてもよい）とで１ブロツクを構成するような時系列変換処理を施し、これら９画素ｙ、ｘ１ 〜ｘ８ をＡＤＲＣエンコーダ６２に供給する。
【００３４】
ＡＤＲＣエンコーダ６２は、図１０において上述したＡＤＲＣエンコーダ１と同様の構成でなり入力画像データを圧縮符号化することにより、各画素値ｙ、ｘ₁ 〜ｘ₈ に対応する量子化コードＱ_i と、それらのダイナミツクレンジＤＲと、最小値ＭＩＮとでなる圧縮画像データＳ２１を生成し、当該圧縮画像データＳ２１を、図１１において上述した従来のＡＤＲＣデコーダ１１と同様の構成でなるＡＤＲＣデコーダ６３によつて復号する。
【００３５】
そしてＡＤＲＣデコーダ６３によつて得られた復号画素値のうち注目画素の復号画素値が差分回路６４に供給される。また差分回路６４には、注目画素の真の画素値ｙがタイミング合せのための遅延回路６５を介して供給される。この結果差分回路６４では、ＡＤＲＣエンコーダ６２及びＡＤＲＣデコーダ６３を介して得られた圧縮復号誤差の有る注目画素の画素値と、加工されていない注目画素の真の画素値ｙとの差分がとられ、当該差分結果が誤差値δｙとして係数算出回路６６に送出される。
【００３６】
また学習回路６０は、ＡＤＲＣエンコーダ６２から出力される量子化コードＱ_i をクラス分類回路６７に送出する。クラス分類回路６７は上述したクラス分類回路２２（図１）と同様の構成でなり、注目画素の周辺の複数の量子化コードＱ_i に基づいて当該注目画素のクラスを表わすクラスコードCLASS を形成し、当該クラスコードCLASS を係数算出回路６６に送出する。またＡＤＲＣエンコーダ６２から出力された量子化コードＱ_i はタイミング合せのための遅延回路６８を介して係数算出回路６６に与えられる。
【００３７】
このように係数算出回路６６はクラスコードCLASS を入力すると共に、注目画素周辺の量子化コードＱ₁ 〜Ｑ₈ 及び注目画素の真値からの誤差値δｙを入力し、クラスコードCLASS で表わされるクラス毎に、誤差値δｙと量子化コードＱ₁ 〜Ｑ₈ との相関関係を表わす係数Ｗを最小二乗法を用いた学習により求める。
【００３８】
すなわち係数算出回路６６は、先ず量子化コードＱ₁ 、Ｑ₂ 、……、Ｑ₈ にそれぞれ係数ｗ₁ 、ｗ₂ 、……、ｗ₈ を掛けることにより、誤差値δｙを周辺の量子化コードＱ₁ 〜Ｑ₈ と係数ｗ₁ 〜ｗ₈ との線形一次結合により表わす。具体的には、係数算出回路６６は同じクラスの誤差値δｙ₁ 〜δｙ_r それぞれについて、量子化コードＱ_(R.S) （但し、Ｒ＝１、２、……ｒ、Ｓ＝１、２、……、８とする）と係数ｗ₁ 〜ｗ₈ との線形一次結合式を立てて、この係数ｗ₁ 〜ｗ₈ を最小二乗法により求める。
【００３９】
これについて説明すると、先ず誤差値δｙ₁ 〜δｙ_r の行列式Ｙは、周辺量子化コードＱ_(R.S) の行列式Ｘと係数ｗ₁ 〜ｗ₈ の行列式Ｗを用いて、次式
【数５】

でなる観測方程式の形で表わすことができる。但し（５）式において、ｒは同一クラスの注目画素数を表わす。
【００４０】
ここで（５）式の連立方程式を解くことにより係数ｗ₁ 〜ｗ₈ を求めればよい。これを最小二乗法の演算により解く。すなわち先ず、（５）式を残差行列Ｅを用いて、次式
【数６】

のように残差方程式の形に表現し直す。
【００４１】
ここで（６）式から各係数ｗ₁ 〜ｗ₈ の最確値を求めるためには、ｅ₁ ²＋ｅ₂ ²＋……＋ｅ_r ² を最小にする条件、すなわち次式
【数７】

なる８個の条件を入れてこれを満足する各係数ｗ₁ 〜ｗ₈ を見つければ良い。ここで（６）式より、次式
【数８】

を得、（７）式の条件をｉ＝１、２、……、８について立てればそれぞれ、次式
【数９】

が得られる。ここで（６）式及び（９）式から次式の正規方程式が得られる。
【数１０】

【００４２】
ここで（１０）式で表わされる正規方程式は未知数が８個だけある連立方程式であるから、これにより最確値である各係数ｗ₁ 〜ｗ₈ を求めることができる。正確には（１０）式でｗ_i にかかる（ΣＱ_jkＱ_jl）（但しｊ＝１、……、ｒ、ｋ＝１、……、８、ｌ＝１、……、８）のマトリクスが正則であれば解くことができる。実際には、Gauss-Jordanの消去法（掃き出し法）を用いて連立方程式を解く。
【００４３】
実際上係数算出回路６６は、図７に示すように構成されている。すなわち係数算出回路６６は量子化コードＱ₁ 〜Ｑ_r 及び誤差値δｙを正規方程式生成回路７０に入力し、当該正規方程式生成回路７０によつてクラス毎に（１０）式で表わされるような正規方程式を生成し、続くＣＰＵ演算回路７１によつて掃き出し法の演算によりクラス毎の係数組ｗ（ｗ₁ 〜ｗ₈ ）を求める。
【００４４】
正規方程式生成回路７０は先ず乗算器アレイ７２によつて各画素同士の乗算を行う。乗算器アレイ７２は、図８に示すように構成されており、四角で表わす各セル毎に画素同士の乗算を行い、これにより得た各乗算結果を続く加算器メモリ７３に与える。
【００４５】
加算器メモリ７３は、図９に示すように、乗算器アレイ７２と同様に配列された複数のセルでなる加算器アレイ７４と複数のメモリ（又はレジスタ）アレイ７５Ａ、７５Ｂ、……とにより構成されている。メモリアレイ７５Ａ、７５Ｂ、……はクラスコードCLASS で表わされるクラス数分設けられており、クラスコードCLASS をデコードするクラスコードデコーダ７７の出力（クラス）に応答して一つのメモリアレイ７５Ａ、７５Ｂ、……が選択され、選択されたメモリアレイ７５Ａ、７５Ｂ、……の格納値が加算器アレイ７４に帰還される。このとき加算器アレイ７４により得られる加算結果が再び対応するメモリアレイ７５Ａ、７５Ｂ、……に格納される。
【００４６】
このようにして乗算器アレイ７２、加算器アレイ７４及びメモリアレイ７５によつて積和演算が行われ、クラスコードCLASS によつて決定されるクラス毎にメモリアレイ７５Ａ、７５Ｂ、……のいずれかが選択されて、積和演算の結果によつてメモリアレイ７５Ａ、７５Ｂ、……の内容が更新される。
【００４７】
なお、各々のアレイの位置は（１０）式で表わされる正規方程式のｗ_i にかかるΣＱ_jkＱ_jl（但し、ｊ＝１、……、ｒ、ｋ＝１、……、８、ｌ＝１、……、８）の位置に対応する。（１０）式の正規方程式を見れば明らかなように右上の項を反転すれば左下と同じものになるため、各アレイは三角形の形状をしている。
【００４８】
このようにして、ある一定期間の間に積和演算が行われて各画素位置毎のさらに各クラス毎の正規方程式が生成される。クラス毎の正規方程式の各項の結果はそれぞれのクラスに対応するメモリアレイ７５Ａ、７５Ｂ、……に記憶されており、次にそれらのクラス毎の正規方程式の各項が掃き出し法演算を実現するＣＰＵ演算回路７１によつて計算される。この結果クラス毎の係数組ｗ（ｗ₁ 〜ｗ₈ ）が求められ、当該係数組ｗ（ｗ₁ 〜ｗ₈ ）が係数ＲＯＭ２３（図１）の対応するクラスのアドレスに書き込まれる。
【００４９】
（４）動作
以上の構成において、ＡＤＲＣデコーダ２０はＡＤＲＣによる符号化により形成された圧縮画像データＳ２のうち量子化コードＱ_i をクラス分類回路２２に入力し、当該クラス分類回路２２によつて注目画素（注目量子化コード）を中心とした複数画素データ（量子化コード）を集めてブロツクを形成し、そのブロツクの情報に基づいてクラスコードCLASS を生成する。
【００５０】
次にこのクラスコードCLASS を読出しアドレスとして係数ＲＯＭ２３からクラスコードCLASS に応じた係数組ｗを読み出す。そして積和演算回路２４において、係数組ｗと注目画素周辺の画素データ（量子化コード）とを用いた積和演算を行うことにより、注目量子化コードＱ_i をそのまま続く適応逆量子化回路１３によつて復号した場合に生じる真値から誤差値δ_i を求める。
【００５１】
ＡＤＲＣデコーダ２０は加算回路２５において誤差値δ_i を量子化コードＱ_i に加算することにより、適応逆量子化回路１３における復号時に発生する復号誤差を予めキヤンセルする。この結果補正された量子化コードＱ_i ′が適応逆量子化回路１３において伸長復号されることにより、適応逆量子化回路１３からはほぼ真値に等しい復号画素値が出力される。
【００５２】
ここで誤差値δ_i を算出する際に用いる係数組ｗは、圧縮画像データＳ２を形成する際に用いたＡＤＲＣエンコーダ１（図１０）に対応したＡＤＲＣエンコーダ６２や適応逆量子化回路１３を有するＡＤＲＣデコーダ６３等によつて構成される学習回路６０によつて、原画像に含まれる真値ｙを使つた学習により求められているため、たとえ圧縮画像データＳ２がオフセツト変動している場合でも、真値ｙを基準とした誤差値δ_i を得ることができる。従つてＡＤＲＣデコーダ２０では、誤差値δ_i によつて、オフセツト変動さらには圧縮符号化時の圧縮誤差をも有効にキヤンセルし得る。
【００５３】
（５）効果
以上の構成によれば、原量子化ビツト数よりも小さいビツト数に圧縮符号化された圧縮画像データＳ２を復号する際に、当該圧縮画像データＳ２を注目画素毎にクラス分類し、予め原画素値（真値）ｙを使つて求められた係数組ｗの中からクラス分類結果CLASS に応じた係数組ｗを用いて誤差値δ_i を求め、当該誤差値δ_i によつてデータを補正するようにしたことにより、原画像にほぼ等しい復元画像を得ることができる。
【００５４】
（６）他の実施例
なお上述の実施例においては、本発明を、ＡＤＲＣによつて得られた圧縮画像データＳ２を復号するＡＤＲＣデコーダ２０に適用した場合について述べたが、本発明はこれに限らず、例えばＤＣＴ（Discrete Cosine Transform ）符号化、ＤＰＣＭ（Differential Pulse Code Modulation）、ＢＴＣ（Block Trancation Coding)等のようにブロツク単位で圧縮符号化された画像データを復号する場合に広く適用することができる。
【００５５】
また上述の実施例においては、本発明による画像データ復号方法を、図１に示すようなハードウエアで実現する場合について述べたが、本発明はこれに限らず、圧縮画像データを計算機に取り込むことによりソフトウエアによつて計算処理するようにしても良い。
【００５６】
さらに上述の実施例においては、クラスに対応した係数を記憶する係数記憶手段として係数ＲＯＭ２２を用いた場合について述べたが、本発明はこれに限らず、これに代えてＲＡＭ（Random Access Memory）やＳＲＡＭ等を用いるようにしても良い。
【００５７】
【発明の効果】
上述のように本発明によれば、圧縮画像データ中の各注目画素を、当該注目画素を中心とするクラス分類ブロツク内画素データを用いてクラス分類し、予めクラス毎に用意した係数中のクラス分類結果に応じた係数を用いて所定の演算を行うことにより復号値の真値との誤差に相当する補正値を求め、当該補正値を用いて注目画素データの復号誤差を補正するようにしたことにより、原画像に非常に近い復元画像を得ることができる。
【図面の簡単な説明】
【図１】本発明による画像データ復号方法を適用したＡＤＲＣデコーダの構成を示すブロツク図である。
【図２】クラス分類回路の構成例を示すブロツク図である。
【図３】クラス分類回路の構成例を示すブロツク図である。
【図４】図２のクラス分類回路による分類処理の説明に供する略線図である。
【図５】図３のクラス分類回路による分類処理の説明に供する略線図である。
【図６】係数を求めるための学習回路の構成を示すブロツク図である。
【図７】係数算出回路の構成を示すブロツク図である。
【図８】係数算出回路の乗算器アレイの構成を示す略線的ブロツク図である。
【図９】係数算出回路の加算器メモリの構成を示す略線的ブロツク図である。
【図１０】ＡＤＲＣエンコーダの構成を示すブロツク図である。
【図１１】従来のＡＤＲＣデコーダの構成を示すブロツク図である。
【符号の説明】
１、６２……ＡＤＲＣエンコーダ、９……適応量子化回路、１１、２０、６３……ＡＤＲＣデコーダ、１３……適応逆量子化、２１……クラス分類適応処理部、２２、３０、４０、６７……クラス分類回路、２３……係数ＲＯＭ、６０……学習回路、Ｓ１……入力画像信号、Ｓ２、Ｓ２１……圧縮画像データ、Ｓ３、Ｓ１０……復号画像データ、Ｓ４、Ｓ１１……復元画像信号、ＭＡＸ……最大画素値、ＭＩＮ……最小画素値、ＤＲ……ダイナミツクレンジ、Ｑ_i 、Ｑ_i ′……量子化コード、CLASS ……クラスコード、ｗ……係数組、δ_i ……補正値、ｙ……真値、δｙ……誤差データ。[0001]
【table of contents】
The present invention will be described in the following order.
Prior art (FIGS. 10 and 11)
Means for Solving the Problems to be Solved by the Invention Embodiment (1) Overall Configuration of the Invention (FIG. 1)
(2) Configuration example of class classification circuit (2-1) Configuration example I (FIGS. 2 and 4)
(2-2) Configuration Example II (FIGS. 3 and 5)
(3) Selection of coefficients (Figs. 6-9)
(4) Operation (5) Effects (6) Effects of other embodiments of the invention
BACKGROUND OF THE INVENTION
The present invention relates to an image data decoding apparatus and method, and can be applied to, for example, a compression decoder that decodes an image signal that has been compression-encoded for transmission or recording.
[0003]
[Prior art]
Conventionally, in a so-called image signal transmission system that transmits an image signal to a remote place, such as a video conference system, or in an apparatus that digitizes an image signal and records and reproduces it on a video tape recorder or a video disk recorder, In order to efficiently use recording media, significant information is efficiently encoded using the correlation of digitized image signals to reduce the amount of transmitted information and recorded information, thereby increasing transmission efficiency and recording efficiency. It is made like that.
[0004]
Specifically, the amount of data to be transmitted is greatly reduced by performing high-efficiency compression coding on image data. ADRC (Adaptive Dynamic Range Coding) has been proposed as one method of this high-efficiency encoding (see, for example, Japanese Patent Laid-Open No. 61-144989). ADRC divides input image data into blocks composed of a plurality of pixels, and encodes each pixel data into a number of bits smaller than the number of original quantization bits in the block unit. More specifically, a dynamic range defined by the maximum value and the minimum value of a plurality of pixels included in the two-dimensional block is obtained, and an image signal is encoded with high efficiency by performing encoding suitable for the dynamic range. Turn into.
[0005]
An ADRC encoder that realizes this ADRC is configured as shown in FIG. In FIG. 10, an ADRC encoder 1 converts an input image signal S1 into digital data of 8 bits per pixel by an analog digital conversion circuit (A / D) 2 and then supplies it to a block circuit 3. The blocking circuit 3 divides the image data into blocks of about 8 pixels × 8 lines.
[0006]
The maximum value calculation circuit 4 calculates the maximum pixel value MAX in the block, and the minimum value calculation circuit 5 calculates the minimum pixel value MIN in the block. The maximum pixel value MAX and the minimum pixel value MIN are supplied to the difference circuit 7, and the minimum pixel value MIN is further supplied to the difference circuit 8 and the framing circuit 10. As a result, the dynamic range DR in the block is output from the difference circuit 7 and sent to the framing circuit 10. Further, the difference circuit 8 performs a difference calculation between each pixel value input via the delay circuit 6 and the minimum pixel value MIN, and sends the difference value obtained as a result to the adaptive quantization circuit 9.
[0007]
Adaptive quantization circuit 9, when each pixel value in the block and the L _i, the following equation ## EQU1 ##

Requantization based on the operation of As a result, each pixel represented by 8 bits is represented by an n-bit quantization code Q _i smaller than this, and the amount of image information is effectively reduced. The formatting circuit 10 forms final compressed image data S2 by formatting the in-block dynamic range DR, the minimum pixel value MIN, and the quantization code Q _i in accordance with the type of transmission path and recording system.
Thus, the ADRC encoder 1 can obtain the compressed image data S2 in which the amount of information is remarkably reduced as compared with the case of transmitting 8-bit image information per pixel as it is.
[0008]
The ADRC decoder that decodes the compressed image data S2 that has been compression-encoded is configured as shown in FIG. That is, when the compressed image data S2 is input to the frame decomposition circuit 12, the ADRC decoder 11 decomposes the compressed image data S2 into the minimum pixel value MIN, the in-block dynamic range DR, and the quantization code Q _i. The quantization code Q _i is supplied to the adaptive inverse quantization circuit 13 and the minimum pixel value MIN is supplied to the addition circuit 14.
[0009]
Here, the adaptive inverse quantization circuit 13 and the adder circuit 14 are expressed by the following equation:

As a result, the decoded value L _i ′ for each pixel is obtained, and this is sent to the block decomposition circuit 15 as decoded image data S3. The block decomposition circuit 15 converts the decoded image data S3 into a television time series by performing the reverse process of the block circuit 3 of the ADRC encoder 1 (FIG. 10). The decoded image data subjected to the block decomposition is converted into an analog signal by the digital / analog conversion circuit 16, and thus the restored image signal S4 is obtained.
[0010]
[Problems to be solved by the invention]
However, in conventional ADRC encoding / decoding, when performing the calculations of equations (1) and (2), a so-called approximate calculation is performed in the division part. For this reason, when the number of ADRC quantization bits is small, there is a problem that the restored image quality deteriorates.
[0011]
Conventionally, as one method for solving such a problem, the decoding target pixel is not referred to by obtaining the decoding value only with the pixel to be decoded in consideration of the correlation of the image signal, but also referring to the level of the surrounding pixels. There has been proposed a decoding device that reduces the quantization error at the time of decoding by obtaining the decoded value (Japanese Patent Laid-Open No. 1-200885).
[0012]
However, since this type of decoding device refers only to local features of pixels closest to the target decoding pixel, it has an improvement effect, but is still unsatisfactory in terms of obtaining a decoding value close to the true value. There are enough problems. For example, in the region including the surrounding pixels of the target decoding pixel, the pixel value may be offset to either one of the pixel value of the original image as a whole (so-called offset fluctuation). In such a case, even if the decoding target pixel is decoded with reference to the level of the surrounding pixels, there is an error in the entire surrounding pixels, so that an accurate decoded value cannot be obtained.
[0013]
The present invention has been made in consideration of the above points, and is very close to the original image by reducing quantization error when decoding compressed image data obtained by block unit encoding such as ADRC. It is an object of the present invention to propose an image data decoding apparatus and method capable of obtaining a restored image.
[0014]
[Means for Solving the Problems]
In order to solve such a problem, in the present invention, each target pixel in the compressed image data is classified using the pixel data in the class classification block centered on the target pixel, and based on predetermined learning image data. The class value of the pixel of learning is classified using the pixel data in the block of the class classification block for learning formed in the class, and the difference value between the decoded value when the pixel of interest for decoding is decoded and the true value of the pixel of interest for learning Each coefficient obtained by solving each linear primary combination when the difference value is expressed by a linear primary combination of pixel data around the learning target pixel and a predetermined coefficient for each classified class is obtained in advance. the true value and the decoded value at the time of decoding the target pixel by performing a predetermined calculation using the coefficient corresponding to the class classification results of the coefficients associated with respectively stored in the class and Obtains a correction value corresponding to the error, by correcting the target pixel data to be decoded using the correction value.
[0015]
As a result, a correction value corresponding to an error from the true value can be obtained according to the classified class. For example, in a region including pixels around the target decoding pixel, those pixel values are the pixel values of the original image. On the other hand, even when the offset is set as a whole, the error amount including the offset amount is effectively canceled by the obtained correction value.
[0016]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, an embodiment of the present invention will be described in detail with reference to the drawings.
[0017]
(1) Overall Configuration In FIG. 1, in which parts corresponding to those in FIG. 11 are given the same reference numerals, 20 denotes an ADRC decoder to which the image data decoding method according to the present invention is applied as a whole. The ADRC decoder 20 has a class classification adaptive processing unit 21. The class classification adaptive processing unit 21 performs class classification adaptive processing on the quantization code Q _i output from the frame decomposition circuit 12, thereby changing the quantization code Q _i to a quantization code Q _i ′ closer to the true value. After the conversion, it is supplied to the adaptive inverse quantization circuit 13.
[0018]
The class classification adaptive processing unit 21 inputs the quantization code Q _i to the class classification circuit 22 and classifies the pixel of interest using information around the quantization code Q _i of the pixel of interest here, and the classification result The class code CLASS that represents is output. The coefficient ROM 23 stores coefficients previously obtained for each class by learning (this coefficient is a coefficient set made up of a plurality of coefficients), and a coefficient set w corresponding to the class code CLASS is read out. .
[0019]
The product-sum operation circuit 24 uses the coefficient set w read from the coefficient ROM 23 and the quantization code Q _i of the peripheral pixel of the target pixel, and

The correction value δ _i for the target pixel is obtained by performing a linear linear combination operation represented by: Then, the addition circuit 25 adds the correction value δ _i of the target pixel and the quantization code Q _i of the target pixel, so that a new quantization code Q _i ′ (= Q _i + δ _i ) for the target pixel is obtained. can get.
[0020]
The adaptive inverse quantization circuit 13 and the adder circuit 14 use the new quantization code Q _i ′ formed by the class classification adaptive processing unit 21, and

The decoding value L _i ″ is obtained by performing the decoding process based on the above and is output as decoded image data S10. The decoded image data S10 is restored by being sequentially passed through the block decomposition circuit 15 and the digital analog conversion circuit 16. The image signal is S11.
[0021]
(2) Configuration Example of Class Classification Circuit Here, the class classification circuit 22 is configured, for example, as shown in FIG. 2 or FIG. Here, the class classification circuit 30 shown in FIG. 2 and the class classification circuit 40 shown in FIG. 3 basically encode the information of a block in a narrow range centering on the pixel of interest and the information of the block outside it. This is output as a class code CLASS.
[0022]
In the compressed image data S2 obtained by encoding in units of blocks like ADRC, the target pixel may be at the boundary of the encoding block. In such a case, the quantization code of the target pixel and its surroundings Therefore, the relationship between the quantization code of interest and the surrounding quantization codes is lost.
[0023]
Therefore, in the ADRC decoder 20, a block adjustment circuit (not shown) is actually provided in the previous stage of the class classification circuit 22, and the block adjustment circuit temporarily decodes the quantization code Q _i around the pixel of interest to code the pixel of interest. The quantized code Q _i obtained by requantizing the decoded value based on the dynamic range DR and minimum value MIN of the quantization block is supplied to the class classification circuit 22.
[0024]
(2-1) Configuration example I
First, the class classification circuit 30 shown in FIG. 2 will be described. The class classification circuit 30 inputs the quantization code Q _i input via the frame decomposition circuit 12 (FIG. 1) and a block adjustment circuit (not shown) to the first block circuit 31 and the second block circuit 32. . As shown in FIG. 4, the first blocking circuit forms a first block by the pixel of interest and its surrounding 8 pixels, and the block data is coded via a delay circuit 33 for timing adjustment. 34. Based on the input block data, the encoding circuit 34 outputs a first class code D1 in which quantization codes of 8 pixels around the target pixel are arranged in a predetermined order. In this way, the first class code D1 representing the narrow pixel range distribution pattern around the target pixel is formed.
[0025]
As shown in FIG. 4, the second blocking circuit 32 forms a second block by 8 pixels further outside the block formed by the first blocking circuit 31, and detects the maximum value of the blocked data. The data is sent to the circuit 35 and the minimum value detection circuit 36. The maximum value detection circuit 35 and the minimum value detection circuit 36 detect the maximum value and the minimum value in the eight pixels, respectively, and send the detection results to the direction encoding circuits 37 and 38.
[0026]
The direction encoding circuits 37 and 38 encode the direction of the maximum value pixel and the minimum value pixel viewed from the center (that is, viewed from the target pixel). Here, since the directions viewed from the center are divided into eight types, each of the direction encoding circuits 37 and 38 outputs a 3-bit direction code. A combination of the direction code of the direction encoding circuit 37 and the direction code of the direction encoding circuit 38 is output as the second class code D2. In this way, the second class code D2 representing the inclination direction of the image around the target pixel is formed.
[0027]
The first and second class codes D1 and D2 are synthesized by the subsequent synthesizing circuit 39. As a result, a final class code CLASS combining the first and second class codes D1 and D2 is formed. The code CLASS is output to the coefficient ROM 23.
[0028]
(2-2) Configuration example II
Next, the class classification circuit 40 shown in FIG. 3 will be described. The class classification circuit 40 inputs the quantization code Q _i to the first block circuit 41 and the second block circuit 42. Similar to the first blocking circuit 31 of FIG. 2, the first blocking circuit 41 forms a first block by the pixel of interest and its surrounding eight pixels. Similarly to the second blocking circuit 32 described above, the second blocking circuit 42 also forms the second block with the outer eight pixels.
[0029]
Of the block data generated by the first block circuit 41, the quantized values of the eight pixels around the target pixel are sequentially supplied to the comparison circuit 43 and the quantized value of the target pixel is passed through the memory (D) 44. To the comparison circuit 43. As shown in FIG. 5A, the comparison circuit 43 sequentially compares the quantized value of the target pixel and the quantized values of the surrounding eight pixels. The encoding circuit 45 encodes the comparison result of the comparison circuit 43 with “1” or “0”, and outputs this as the first class code D3.
[0030]
The blocked data formed by the second blocking circuit 42 is supplied to the comparison circuit 47 via the delay circuit 46 for timing adjustment. The comparison circuit 47 is supplied with the block data formed by the first block circuit 41 via the average value calculation circuit 48. As a result, as shown in FIG. 5B, the comparison circuit 47 sequentially compares the average value of nine pixels, including the target pixel and the surrounding eight pixels, and the size of the outer eight pixels. The encoding circuit 49 encodes the comparison result of the comparison circuit 47 into “1” or “0”, and outputs this as the second class code D4.
[0031]
In this way, the second class code D4 representing the state of the pixels in a wider range compared to the first class code D3 is formed. Incidentally, when the class classification circuit 40 obtains the second class code D4, it uses the value of the target pixel as it is and does not perform comparison with the outer peripheral pixels, and uses 9 pixels including 8 neighboring pixels in advance. By calculating the average value and comparing the average value with the outer 8 pixels, for example, even when the pixel of interest is a singular point or there is noise or the like, these effects are expressed by the second class code. The second class code D4 that accurately represents the state around the target pixel can be formed without reaching D4.
[0032]
The first and second class codes D3 and D4 are synthesized by the subsequent synthesis circuit 50. As a result, a final class code CLASS is formed by combining the first and second class codes D3 and D4. The code CLASS is output to the coefficient ROM 23.
[0033]
(3) Selection of Coefficient Next, a method of selecting the coefficient set w for each class stored in the coefficient ROM 23 will be described. The coefficient set w is obtained by learning using original image data with no image quality deterioration. FIG. 6 shows a configuration of a learning circuit 60 for realizing this. When the learning circuit 60 inputs the learning image data S20 having no deterioration to the time-series conversion 61, the learning circuit 60 outputs the pixel value y of the target pixel and the surrounding eight pixels x1 to x8 (8) to the learning image data S20. Time-series conversion processing is performed so as to form one block, and these nine pixels y and x1 to x8 are supplied to the ADRC encoder 62.
[0034]
The ADRC encoder 62 has a configuration similar to that of the ADRC encoder 1 described above with reference to FIG. 10 and compresses and encodes input image data, whereby a quantization code Q _i corresponding to each pixel value y, x _{1 to} x ₈ , and Compressed image data S21 composed of the dynamic range DR and the minimum value MIN is generated, and the compressed image data S21 is generated by an ADRC decoder 63 having the same configuration as the conventional ADRC decoder 11 described above with reference to FIG. Decrypt.
[0035]
The decoded pixel value of the target pixel among the decoded pixel values obtained by the ADRC decoder 63 is supplied to the difference circuit 64. Further, the true pixel value y of the target pixel is supplied to the difference circuit 64 via a delay circuit 65 for timing adjustment. As a result, the difference circuit 64 calculates the difference between the pixel value of the target pixel having the compression decoding error obtained via the ADRC encoder 62 and the ADRC decoder 63 and the true pixel value y of the target pixel that has not been processed. The difference result is sent to the coefficient calculation circuit 66 as an error value δy.
[0036]
The learning circuit 60 sends the quantization code Q _i output from the ADRC encoder 62 to the class classification circuit 67. The class classification circuit 67 has the same configuration as the class classification circuit 22 (FIG. 1) described above, and forms a class code CLASS representing the class of the target pixel based on a plurality of quantization codes Q _i around the target pixel. The class code CLASS is sent to the coefficient calculation circuit 66. Further, the quantization code Q _i output from the ADRC encoder 62 is given to the coefficient calculation circuit 66 via a delay circuit 68 for timing adjustment.
[0037]
As described above, the coefficient calculation circuit 66 inputs the class code CLASS, and also inputs the quantization codes Q _{1 to} Q ₈ around the pixel of interest and the error value δy from the true value of the pixel of interest, and the class represented by the class code CLASS. Every time, a coefficient W representing the correlation between the error value δy and the quantization codes Q _{1 to} Q ₈ is obtained by learning using the least square method.
[0038]
That coefficient calculation circuit 66, first quantization code Q _1, Q _2, ......, coefficients w _1, w ₂ respectively Q _8, ......, by multiplying w _8, quantization code around the error value δy This is represented by a linear linear combination of Q _{1 to} Q ₈ and coefficients w _{1 to} w ₈ . Specifically, the coefficient calculation circuit 66 are each error value δy ₁ ~δy _r of the same class, the quantization code Q _(RS) (where, R = 1,2, ...... r, S = 1,2, ... ..., it makes a linear combination expression between 8) and the coefficient w ₁ to w _8, obtains the coefficients w ₁ to w ₈ by the least squares method.
[0039]
When this is explained, the determinant Y of first error values δy ₁ ~δy _r, using the matrix equation W determinant X and a coefficient w ₁ to w ₈ near quantization code Q _(RS), following equation 5]

Can be expressed in the form of an observation equation. However, in the formula (5), r represents the number of target pixels of the same class.
[0040]
Here, the coefficients w ₁ to w ₈ may be obtained by solving the simultaneous equations of equation (5). This is solved by the operation of the least square method. That is, firstly, using the residual matrix E, the following equation (5)

Re-express it in the form of a residual equation like
[0041]
Where (6) in order to determine the most probable value of each coefficient w ₁ to w ₈ from ^{_{formula, e 1 2 + e 2 2}} + ...... + e r 2 to minimize conditions, i.e. following equation 7]

It is _only necessary to find the coefficients w _{1 to} w ₈ that satisfy the following eight conditions. Here, from equation (6), the following equation:

If the conditions of the equation (7) are set for i = 1, 2,..., 8, respectively,

Is obtained. Here, the following normal equation is obtained from the equations (6) and (9).
[Expression 10]

[0042]
Here, since the normal equation represented by the equation (10) is a simultaneous equation having only eight unknowns, the coefficients w _{1 to} w ₈ which are the most probable values can be obtained. More precisely, according to the w _i in equation (10) (ΣQ _jk Q _jl) (however j = 1, ......, r, k = 1, ......, 8, l = 1, ......, 8) is a matrix of If it is regular, it can be solved. Actually, simultaneous equations are solved using Gauss-Jordan elimination (sweeping method).
[0043]
In practice, the coefficient calculation circuit 66 is configured as shown in FIG. That is, the coefficient calculation circuit 66 inputs the quantization codes Q _{1 to} Q _r and the error value δy to the normal equation generation circuit 70, and the normal equation generation circuit 70 uses the normal equation as expressed by equation (10) for each class. An equation is generated, and a coefficient set w (w _{1 to} w ₈ ) for each class is obtained by calculation of the sweep method by the CPU calculation circuit 71 that follows.
[0044]
The normal equation generation circuit 70 first multiplies each pixel by the multiplier array 72. The multiplier array 72 is configured as shown in FIG. 8, and performs multiplication of pixels for each cell represented by a square, and gives each multiplication result obtained thereby to the adder memory 73.
[0045]
As shown in FIG. 9, the adder memory 73 includes an adder array 74 composed of a plurality of cells arranged in the same manner as the multiplier array 72 and a plurality of memory (or register) arrays 75A, 75B,. Has been. Memory arrays 75A, 75B,... Are provided for the number of classes represented by class code CLASS, and one memory array 75A, 75B,... Is responded to the output (class) of class code decoder 77 for decoding class code CLASS. .. Is selected, and the stored values of the selected memory arrays 75A, 75B,... Are fed back to the adder array 74. At this time, the addition result obtained by the adder array 74 is stored again in the corresponding memory arrays 75A, 75B,.
[0046]
In this way, the multiply-accumulate operation is performed by the multiplier array 72, the adder array 74, and the memory array 75, and one of the memory arrays 75A, 75B,... For each class determined by the class code CLASS. Are selected, and the contents of the memory arrays 75A, 75B,... Are updated according to the result of the product-sum operation.
[0047]
Note that the position of each array is ΣQ _jk Q _jl (where j = 1,..., R, k = 1,..., 8, 1 = 1) applied to w _i of the normal equation expressed by equation (10). , ..., 8). As apparent from the normal equation (10), if the upper right term is inverted, it becomes the same as the lower left, so each array has a triangular shape.
[0048]
In this way, a product-sum operation is performed during a certain period, and a normal equation for each class is generated for each pixel position. The result of each term of the normal equation for each class is stored in the memory arrays 75A, 75B,... Corresponding to the respective class, and then each term of the normal equation for each class realizes the sweep method calculation. It is calculated by the CPU arithmetic circuit 71. Consequently coefficient set w (w ₁ to w ₈₎ for each class is determined, the coefficient set w (w ₁ to w ₈₎ is written to the address of the corresponding class of the coefficient ROM 23 (Figure 1).
[0049]
(4) Operation In the above configuration, the ADRC decoder 20 inputs the quantization code Q _i out of the compressed image data S 2 formed by ADRC encoding to the class classification circuit 22, and the class classification circuit 22 pays attention. A block is formed by collecting a plurality of pixel data (quantization code) centering on a pixel (target quantization code), and a class code CLASS is generated based on the information of the block.
[0050]
Next, the coefficient set w corresponding to the class code CLASS is read from the coefficient ROM 23 using the class code CLASS as a read address. Then, the product-sum operation circuit 24 performs a product-sum operation using the coefficient set w and pixel data (quantization code) around the pixel of interest, so that the adaptive inverse quantization circuit 13 that continues the attention quantization code Q _i as it is. The error value δ _i is obtained from the true value generated when decoding is performed.
[0051]
The ADRC decoder 20 adds in advance an error value δ _i to the quantization code Q _i in the adder circuit 25, thereby canceling in advance the decoding error that occurs during decoding in the adaptive inverse quantization circuit 13. As a result, the corrected quantization code Q _i ′ is subjected to decompression decoding in the adaptive inverse quantization circuit 13, so that a decoded pixel value substantially equal to a true value is output from the adaptive inverse quantization circuit 13.
[0052]
Here, the coefficient set w used when calculating the error value δ _i includes the ADRC encoder 62 and the adaptive inverse quantization circuit 13 corresponding to the ADRC encoder 1 (FIG. 10) used when forming the compressed image data S2. Since it is obtained by learning using the true value y included in the original image by the learning circuit 60 constituted by the ADRC decoder 63 and the like, even if the compressed image data S2 fluctuates in offset, An error value δ _{i based} on the true value y can be obtained. Therefore, the ADRC decoder 20 can effectively cancel offset fluctuations as well as compression errors at the time of compression coding by the error value δ _i .
[0053]
(5) According to the above configuration, when decoding the compressed image data S2 that has been compression-encoded to a number of bits smaller than the number of original quantized bits, the compressed image data S2 is classified into classes for each pixel of interest. obtains an error value [delta] _i using coefficient set w in accordance with the classification result cLASS from the pre-original pixel value (true value) y the use connexion the obtained coefficient set w, Yotsute to the error value [delta] _i By correcting the data, a restored image almost equal to the original image can be obtained.
[0054]
(6) Other Embodiments In the above-described embodiment, the case where the present invention is applied to the ADRC decoder 20 that decodes the compressed image data S2 obtained by ADRC has been described. The present invention is not limited to this, and is widely applied when decoding image data compression-coded in units of blocks such as DCT (Discrete Cosine Transform) coding, DPCM (Differential Pulse Code Modulation), BTC (Block Trancation Coding), etc. Can do.
[0055]
In the above-described embodiment, the case where the image data decoding method according to the present invention is realized by hardware as shown in FIG. 1 is described. However, the present invention is not limited to this, and compressed image data is taken into a computer. Thus, calculation processing may be performed by software.
[0056]
Further, in the above-described embodiment, the case where the coefficient ROM 22 is used as the coefficient storage means for storing the coefficient corresponding to the class has been described. However, the present invention is not limited to this, and instead of this, a RAM (Random Access Memory), An SRAM or the like may be used.
[0057]
【The invention's effect】
As described above, according to the present invention, each pixel of interest in the compressed image data is classified using the pixel data in the class classification block centered on the pixel of interest, and a class in a coefficient prepared for each class in advance. A correction value corresponding to an error from the true value of the decoded value is obtained by performing a predetermined calculation using a coefficient corresponding to the classification result, and the decoding error of the target pixel data is corrected using the correction value. Thus, a restored image that is very close to the original image can be obtained.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a configuration of an ADRC decoder to which an image data decoding method according to the present invention is applied.
FIG. 2 is a block diagram showing a configuration example of a class classification circuit.
FIG. 3 is a block diagram illustrating a configuration example of a class classification circuit.
4 is a schematic diagram for explaining classification processing by the class classification circuit of FIG. 2; FIG.
FIG. 5 is a schematic diagram for explaining classification processing by the class classification circuit of FIG. 3;
FIG. 6 is a block diagram showing a configuration of a learning circuit for obtaining coefficients.
FIG. 7 is a block diagram showing a configuration of a coefficient calculation circuit.
FIG. 8 is a schematic block diagram showing a configuration of a multiplier array of a coefficient calculation circuit.
FIG. 9 is a schematic block diagram showing a configuration of an adder memory of a coefficient calculation circuit.
FIG. 10 is a block diagram showing a configuration of an ADRC encoder.
FIG. 11 is a block diagram showing a configuration of a conventional ADRC decoder.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1,62 ... ADRC encoder, 9 ... Adaptive quantization circuit, 11, 20, 63 ... ADRC decoder, 13 ... Adaptive dequantization, 21 ... Class classification adaptive processing part, 22, 30, 40, 67 …… Class classification circuit, 23 …… Coefficient ROM, 60 …… Learning circuit, S1 …… Input image signal, S2, S21 …… Compressed image data, S3, S10 …… Decoded image data, S4, S11 …… Restored image Signal, MAX: Maximum pixel value, MIN: Minimum pixel value, DR: Dynamic range, Q _i , Q _i '... Quantization code, CLASS: Class code, w ... Coefficient group, δ _i ... … Correction value, y …… true value, δy …… error data.

Claims (10)

Compressed image data formed by image encoding means that divides input image data into encoding blocks consisting of a plurality of pixels and encodes each pixel data into a number of bits smaller than the number of original quantized bits in units of the encoding blocks. In the image data decoding apparatus for decoding
A class classification unit that forms a class classification block of a predetermined range centered on the target pixel from the compressed image data, and classifies the target pixel using pixel data in the block of the class classification block;
Classifying the target pixel for learning using the pixel data in the block of the class classification block for learning formed based on the predetermined learning image data, and corresponding the target pixel for learning to the encoding method of the image encoding means A difference value between a decoded value obtained by decoding using the decoding method and a true value of the learning target pixel is obtained, and the difference value is determined for each classified class, pixel data around the learning target pixel, and a predetermined coefficient. Coefficient coefficients obtained by solving each linear linear combination when expressed by the linear linear combination are stored in advance in association with each class, and the coefficient storage for outputting the coefficient of the class according to the classification result by the class classification means Means,
A correction value corresponding to an error between the true value and the decoded value when the pixel of interest is decoded by performing an operation using the coefficient output from the coefficient storage means and pixel data around the pixel of interest. Correction value calculating means for calculating
Correction means for correcting the data of the pixel of interest based on the correction value;
Decoding means for obtaining decoded data by decoding the pixel data corrected by the correcting means by using a decoding method corresponding to the encoding method of the image encoding means, Data decoding device. The classification means is
First blocking means for collecting peripheral pixels centered on the pixel of interest and forming a first block;
Second blocking means for collecting pixels outside the first block to form a second block;
First class code forming means for forming a first class code using in-block pixel data of the first block;
Second class code forming means for forming a second class code based on directions of maximum and minimum pixel levels of pixels in the block of the second block as viewed from the target pixel. The image data decoding apparatus according to claim 1, wherein both the first and second class codes are used as a classification result. The first class code forming means includes:
3. The image data decoding apparatus according to claim 2, wherein the first class code is formed based on a level distribution pattern of pixel data in the block in the first block. The classification means is
First blocking means for collecting peripheral pixels centered on the pixel of interest and forming a first block;
Second blocking means for collecting pixels outside the first block to form a second block;
First class code forming means for forming a first class code using in-block pixel data of the first block;
Second class code forming means for forming a second class code based on directions of maximum and minimum pixel levels of pixels in the block of the second block as viewed from the target pixel. The image data decoding apparatus according to claim 1, wherein the first and second class codes are combined to obtain a classification result. The classification means is
First blocking means for collecting peripheral pixels centered on the pixel of interest and forming a first block;
Second blocking means for collecting pixels outside the first block to form a second block;
A first class code is formed by encoding the magnitude of the pixel level of each pixel in the block of the first block and the pixel level of the pixel of interest into a logical value of “1” or “0”. Class code forming means,
By encoding the magnitude of the pixel level of each pixel in the block of the second block and the average value of the pixel level of the pixel in the block of the first block to a logical value of “1” or “0”, 2. The image data decoding apparatus according to claim 1, further comprising: a second class code forming unit that forms two class codes, wherein both the first and second class codes are used as a class classification result. . The classification means is
First blocking means for collecting peripheral pixels centered on the pixel of interest and forming a first block;
Second blocking means for collecting pixels outside the first block to form a second block;
A first class code is formed by encoding the magnitude of the pixel level of each pixel in the block of the first block and the pixel level of the pixel of interest into a logical value of “1” or “0”. Class code forming means,
By encoding the magnitude of the pixel level of each pixel in the block of the second block and the average value of the pixel level of the pixel in the block of the first block to a logical value of “1” or “0”, 2. The image data decoding according to claim 1, further comprising: a second class code forming unit that forms two class codes, and combining the first and second class codes into a class classification result. apparatus. The image encoding means includes
The input image data is divided into the encoding blocks, the dynamic range and minimum value for each encoding block are detected, and the pixel data from which the minimum value has been removed are requantized according to the dynamic range, 2. The image data decoding apparatus according to claim 1, wherein each pixel data is encoded to a number of bits smaller than the number of original quantization bits in units of the encoding block. Compressed image data formed by an image encoding method that divides input image data into encoding blocks consisting of a plurality of pixels and encodes each pixel data to a number of bits smaller than the number of original quantization bits in the unit of the encoding block. In the image data decoding method for decoding
A blocking step for forming a predetermined range of class classification blocks centered on the pixel of interest from the compressed image data;
A class classification step for classifying the pixel of interest using in-block pixel data of the class classification block formed in the blocking step;
The pixel of interest for learning is classified using the pixel data in the block of the learning class classification block formed based on the predetermined image data for learning, and the pixel of interest for learning is classified by a decoding method corresponding to the image coding method. A difference value between the decoded value at the time of decoding and the true value of the target pixel for learning is obtained, and for each classified class, the difference value is linearly combined with pixel data around the target pixel for learning and a predetermined coefficient. The coefficient of the class corresponding to the classification result by the class classification step is selected from the coefficients stored in association with the classes obtained by solving each linear linear combination when expressed by and by performing a calculation using pixel data around the pixel of interest, calculates a correction value corresponding to the error between the true value and the decoded value at the time of decoding the target pixel corrected A calculation step,
Decoded data by the using the correction value calculating the correction value obtained in step to correct the data of the pixel of interest is decoded using the decoding technique of the target pixel data after correction corresponding to the image coding method An image data decoding method comprising: a decoding step for obtaining In the blocking step,
Collecting peripheral pixels centered on the target pixel to form a first block, and collecting pixel data outside the first block to form a second block;
In the above classification step,
The first class code is formed using the pixel data in the block of the first block, and based on the direction of the maximum value and the minimum value of the pixel data in the block of the second block as viewed from the target pixel. The image data decoding method according to claim 8 , wherein a second class code is formed, and both the first and second class codes are used as a classification result. In the blocking step,
Collecting peripheral pixels centered on the pixel of interest to form a first block, and collecting pixels outside the first block to form a second block;
In the above classification step,
The first class code is formed by coding the size of each block pixel data of the first block and the target pixel data into a logical value of “1” or “0”, and the second class code. A second class code is formed by coding the size of each block pixel data of the block and the average value of the block block pixel data of the first block into a logical value of "1" or "0"; The image data decoding method according to claim 8 , wherein both the first and second class codes are used as a classification result.

Images