JP3261351B2 - 位相補正回路及びその方法 - Google Patents
位相補正回路及びその方法Info
- Publication number
- JP3261351B2 JP3261351B2 JP05541198A JP5541198A JP3261351B2 JP 3261351 B2 JP3261351 B2 JP 3261351B2 JP 05541198 A JP05541198 A JP 05541198A JP 5541198 A JP5541198 A JP 5541198A JP 3261351 B2 JP3261351 B2 JP 3261351B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- signal
- corrected
- error
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/02—Amplitude-modulated carrier systems, e.g. using on-off keying; Single sideband or vestigial sideband modulation
- H04L27/06—Demodulator circuits; Receiver circuits
- H04L27/066—Carrier recovery circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/20—Circuitry for controlling amplitude response
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/455—Demodulation-circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0044—Control loops for carrier regulation
- H04L2027/0046—Open loops
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0044—Control loops for carrier regulation
- H04L2027/0063—Elements of loops
- H04L2027/0069—Loop filters
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/41—Structure of client; Structure of client peripherals
- H04N21/426—Internal components of the client ; Characteristics thereof
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Computer Networks & Wireless Communication (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Synchronizing For Television (AREA)
- Television Systems (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は位相補正分野に係
り、特に入力信号の逆位相を補正する回路及びその方法
に関する。
り、特に入力信号の逆位相を補正する回路及びその方法
に関する。
【０００２】
【従来の技術】テレビ受信機を含む多くの受信機におい
て、例えばＡＴＳＣ(Advanced Television Systems Com
mittee）より提案された米国のＨＤＴＶ(High-Definiti
on Television)受信機のＶＳＢ(Vestigial Side Band）
受信機は、デジタル変調信号を復調する他の復調器とは
違い、Ｉ(In-phase)チャンネルの一次元信号だけでデー
タを検出する。このような受信機で受信される信号の位
相が適正に補正できないと、受信システムの復号性能が
劣化してしまう。
て、例えばＡＴＳＣ(Advanced Television Systems Com
mittee）より提案された米国のＨＤＴＶ(High-Definiti
on Television)受信機のＶＳＢ(Vestigial Side Band）
受信機は、デジタル変調信号を復調する他の復調器とは
違い、Ｉ(In-phase)チャンネルの一次元信号だけでデー
タを検出する。このような受信機で受信される信号の位
相が適正に補正できないと、受信システムの復号性能が
劣化してしまう。
【０００３】従って、従来の位相補正回路として、入力
された一次元信号を位相補正のために直角(quadrature:
Ｑ）信号成分を含む二次元信号（Ｉ、Ｑ）に変換させ、
入力信号の判定により得られた判定エラーを利用して廃
ループ帰還方式で位相補正するエラートラッキングルー
プがゼニス電子株式会社の米国特許番号第5406587 号に
開示されている。上述した特許に開示された位相追跡器
は、一次元入力信号の大きさ調整のための乗算器、大き
さの調整された入力信号を二次元信号に変換させるため
の遅延器とヒルベルト変換フィルタ、入力信号の残留直
流成分を除去するための加算器、位相補正のための複素
数乗算器、該位相補正のための判定エラー成分を検出す
るルックアップテーブル及び振幅エラーを補正するため
に複素数乗算器から出力されるＱ信号成分に基づいた補
正値を乗算器及び加算器にフィードバック入力するルッ
クアップテーブルを含む廃ループよりなる。
された一次元信号を位相補正のために直角(quadrature:
Ｑ）信号成分を含む二次元信号（Ｉ、Ｑ）に変換させ、
入力信号の判定により得られた判定エラーを利用して廃
ループ帰還方式で位相補正するエラートラッキングルー
プがゼニス電子株式会社の米国特許番号第5406587 号に
開示されている。上述した特許に開示された位相追跡器
は、一次元入力信号の大きさ調整のための乗算器、大き
さの調整された入力信号を二次元信号に変換させるため
の遅延器とヒルベルト変換フィルタ、入力信号の残留直
流成分を除去するための加算器、位相補正のための複素
数乗算器、該位相補正のための判定エラー成分を検出す
るルックアップテーブル及び振幅エラーを補正するため
に複素数乗算器から出力されるＱ信号成分に基づいた補
正値を乗算器及び加算器にフィードバック入力するルッ
クアップテーブルを含む廃ループよりなる。
【０００４】一方、図１に示したように、入力信号が一
次元信号の場合、位相は正位相又は逆位相に補正でき
る。ここで、Ｉチャンネルデータには実際に伝達しよう
とする情報が含まれており、Ｑチャンネルデータは実際
に情報は伝達しないが、変調信号の周波数スペクトルを
減らす役割を果たす。これにより、復調時に位相エラー
が生じた場合、ＩチャンネルサンプリングデータにはＩ
チャンネルデータの他にＱチャンネルデータも含まれ
る。従って、位相追跡器で位相エラーを補正するために
はＱチャンネルの情報も必要である。このＱチャンネル
の情報はＩチャンネルのデータをヒルベルト変換フィル
タでフィルタリングすることで得られる。
次元信号の場合、位相は正位相又は逆位相に補正でき
る。ここで、Ｉチャンネルデータには実際に伝達しよう
とする情報が含まれており、Ｑチャンネルデータは実際
に情報は伝達しないが、変調信号の周波数スペクトルを
減らす役割を果たす。これにより、復調時に位相エラー
が生じた場合、ＩチャンネルサンプリングデータにはＩ
チャンネルデータの他にＱチャンネルデータも含まれ
る。従って、位相追跡器で位相エラーを補正するために
はＱチャンネルの情報も必要である。このＱチャンネル
の情報はＩチャンネルのデータをヒルベルト変換フィル
タでフィルタリングすることで得られる。
【０００５】従って、一次元入力信号の位相エラーが判
定によるエラー成分だけで補正される場合には必然的に
逆位相へのロックが発生する問題点があった。これを解
決するために、一次元信号を入力とする全ての位相補正
回路は逆位相を補正するための別途の処理が望まれる。
かつ、上述した特許の位相追跡器でも、既知信号を利用
して位相エラー成分が得られる構成をさらに備えると逆
位相が補正されるので前記問題点を解決し得る。しか
し、この場合、前記位相追跡器は本発明より遥かに複雑
な回路を有し、９０°以上の位相エラーに対して過渡な
回転を要求するため、初期収斂速度が落ちてしまう。ま
た、上述した特許の乗算器で処理される自動利得制御
（ＡＧＣ）の動作が不安になり、よって全体システムの
性能が劣化する恐れがある。
定によるエラー成分だけで補正される場合には必然的に
逆位相へのロックが発生する問題点があった。これを解
決するために、一次元信号を入力とする全ての位相補正
回路は逆位相を補正するための別途の処理が望まれる。
かつ、上述した特許の位相追跡器でも、既知信号を利用
して位相エラー成分が得られる構成をさらに備えると逆
位相が補正されるので前記問題点を解決し得る。しか
し、この場合、前記位相追跡器は本発明より遥かに複雑
な回路を有し、９０°以上の位相エラーに対して過渡な
回転を要求するため、初期収斂速度が落ちてしまう。ま
た、上述した特許の乗算器で処理される自動利得制御
（ＡＧＣ）の動作が不安になり、よって全体システムの
性能が劣化する恐れがある。
【０００６】
【発明が解決しようとする課題】本発明の第１目的は、
既知信号を含む入力信号列において、逆位相成分を取り
除くことによって信号の位相エラーを補正する回路を提
供することにある。本発明の第２目的は、正位相と逆位
相の両方にループのロックポイントが存在する点を利用
して、一次元信号の入力が既に位相補正された信号に対
して逆位相関係を有するかを判別することによって、簡
単なハードウェアを有する位相補正回路を提供すること
にある。
既知信号を含む入力信号列において、逆位相成分を取り
除くことによって信号の位相エラーを補正する回路を提
供することにある。本発明の第２目的は、正位相と逆位
相の両方にループのロックポイントが存在する点を利用
して、一次元信号の入力が既に位相補正された信号に対
して逆位相関係を有するかを判別することによって、簡
単なハードウェアを有する位相補正回路を提供すること
にある。
【０００７】本発明の第３目的は、既知信号を含む入力
信号において、逆位相成分を取り除くことによって信号
の位相エラーを補正する方法を提供することにある。本
発明の第４目的は、正位相と逆位相の両方にループのロ
ックポイントが存在する点を利用して、一次元信号の入
力が既に位相補正された信号に対して逆位相関係を有す
るかを判別することによって、速い初期収斂特性が得ら
れる位相補正方法を提供することにある。
信号において、逆位相成分を取り除くことによって信号
の位相エラーを補正する方法を提供することにある。本
発明の第４目的は、正位相と逆位相の両方にループのロ
ックポイントが存在する点を利用して、一次元信号の入
力が既に位相補正された信号に対して逆位相関係を有す
るかを判別することによって、速い初期収斂特性が得ら
れる位相補正方法を提供することにある。
【０００８】
【課題を解決するための手段】上記第１及び第２目的を
達成するために、本発明の位相補正回路内の位相追跡器
は、位相エラーを含む一次元入力信号の位相判定エラー
を検出し、該検出された位相判定エラーに基づいて入力
信号の位相を正位相又は逆位相に補正して、その位相補
正された信号を出力し、逆位相検出器は位相補正された
信号の位相が逆位相かを検出して位相調整信号を出力
し、逆位相補正器は位相調整信号に応じて位相補正され
た信号の位相を補正する。
達成するために、本発明の位相補正回路内の位相追跡器
は、位相エラーを含む一次元入力信号の位相判定エラー
を検出し、該検出された位相判定エラーに基づいて入力
信号の位相を正位相又は逆位相に補正して、その位相補
正された信号を出力し、逆位相検出器は位相補正された
信号の位相が逆位相かを検出して位相調整信号を出力
し、逆位相補正器は位相調整信号に応じて位相補正され
た信号の位相を補正する。
【０００９】上記第３及び第４目的を達成するために、
本発明の位相補正方法は、位相エラーを含む一次元入力
信号の位相判定エラーを検出し、該検出された位相判定
エラーに基づいて入力信号の位相を正位相又は逆位相に
補正して、その位相補正された信号を出力する段階と、
位相補正された信号の位相が逆位相かを検出して位相調
整信号を出力する段階と、位相調整信号に応じて位相補
正された信号を逆位相に補正する段階とを含むことを特
徴とする。
本発明の位相補正方法は、位相エラーを含む一次元入力
信号の位相判定エラーを検出し、該検出された位相判定
エラーに基づいて入力信号の位相を正位相又は逆位相に
補正して、その位相補正された信号を出力する段階と、
位相補正された信号の位相が逆位相かを検出して位相調
整信号を出力する段階と、位相調整信号に応じて位相補
正された信号を逆位相に補正する段階とを含むことを特
徴とする。
【００１０】
【発明の実施の形態】以下、添付した図面に基づき本発
明の好ましい実施例を詳細に説明する。図２において、
本発明の位相補正回路は、位相エラーを含む一次元入力
信号の判定エラーを検出し、該検出された判定エラーに
基づいて入力信号の位相を補正して位相補正された信号
を出力する位相追跡器１１０と、位相追跡器１１０から
出力される位相補正された信号の位相が逆位相かを検出
して位相調整信号を出力する逆位相検出器１２０と、逆
位相検出器１２０から出力される位相調整信号に応じて
位相追跡器１１０から出力される位相補正された信号の
位相を補正する逆位相補正器１３０とよりなる。ここ
で、一次元入力信号の位相を補正する構成を有する位相
追跡器なら全て適用でき、例えば前述した米国特許番号
第5406587 号に示した位相追跡器も適用できる。
明の好ましい実施例を詳細に説明する。図２において、
本発明の位相補正回路は、位相エラーを含む一次元入力
信号の判定エラーを検出し、該検出された判定エラーに
基づいて入力信号の位相を補正して位相補正された信号
を出力する位相追跡器１１０と、位相追跡器１１０から
出力される位相補正された信号の位相が逆位相かを検出
して位相調整信号を出力する逆位相検出器１２０と、逆
位相検出器１２０から出力される位相調整信号に応じて
位相追跡器１１０から出力される位相補正された信号の
位相を補正する逆位相補正器１３０とよりなる。ここ
で、一次元入力信号の位相を補正する構成を有する位相
追跡器なら全て適用でき、例えば前述した米国特許番号
第5406587 号に示した位相追跡器も適用できる。
【００１１】図３は本発明による図２の点線で囲まれた
逆位相検出器１２０と逆位相補正器１３０の詳細ブロッ
ク図である。図３において、逆位相検出器１２０の既知
信号発生器１２１は入力信号の既知信号の区間に対応す
る第１所定期間のタイミング信号（ＥＮ）により駆動さ
れ、該タイミング信号のアクティブ区間の間、既知信号
を発生する。ここで、既知信号発生器１２１はロジック
回路になり、ＲＯＭなどのメモリより具現できる。そし
て、入力される信号がＶＳＢ信号の場合、既知信号はフ
ィールド同期信号となり、第１所定期間はフィールド同
期セグメント内の５１１ＰＮ(Pseudo Number）に該当す
る期間になり得る。さらに、受信されるＶＳＢデータフ
レームは二つのフィールドよりなり、各フィールドで、
一番目のセグメントのフィールド同期セグメントにはフ
ィールドの開始を表すフィールド同期信号が挿入されて
いる。該フィールド同期信号は一定の形態を有する信号
列なので既知信号として用いられる。
逆位相検出器１２０と逆位相補正器１３０の詳細ブロッ
ク図である。図３において、逆位相検出器１２０の既知
信号発生器１２１は入力信号の既知信号の区間に対応す
る第１所定期間のタイミング信号（ＥＮ）により駆動さ
れ、該タイミング信号のアクティブ区間の間、既知信号
を発生する。ここで、既知信号発生器１２１はロジック
回路になり、ＲＯＭなどのメモリより具現できる。そし
て、入力される信号がＶＳＢ信号の場合、既知信号はフ
ィールド同期信号となり、第１所定期間はフィールド同
期セグメント内の５１１ＰＮ(Pseudo Number）に該当す
る期間になり得る。さらに、受信されるＶＳＢデータフ
レームは二つのフィールドよりなり、各フィールドで、
一番目のセグメントのフィールド同期セグメントにはフ
ィールドの開始を表すフィールド同期信号が挿入されて
いる。該フィールド同期信号は一定の形態を有する信号
列なので既知信号として用いられる。
【００１２】シンボルエラー判定器１２２は最も簡単な
構成としてＸＯＲゲートよりなり得る。図２に示した位
相追跡器１１０から位相補正された信号の符号ビット
（一名、最上位ビット）と既知信号発生器１２１から出
力される既知信号の符号ビットをＸＯＲして入力された
信号の位相補正された信号のシンボルがエラーかを判定
し、シンボルエラーならロジック”ハイ(1)"信号を累積
器１２３に累積する。該シンボルエラー判定器１２２の
判定結果は、図４（Ａ）に示したような比較区間に該当
するタイミング信号のアクティブ期間（ここではロジッ
ク”ハイ”信号）の間累積器１２３に累積され、図４
（Ｂ）に示したような保持信号ＨＯＬＤにより累積器１
２３に累積された値Ａが逆位相判定器１２４に印加さ
れ、図４（Ｃ）に示したようなリセット信号ＲＳＴによ
り前記値Ａがリセットされる。逆位相判定器１２４は累
積器１２３に累積された値ＡとスレショルドＴＨとを比
較して位相が正しいかを示すロジック”ハイ”の位相調
整信号を出力する。該逆位相判定器１２４の最小構成は
比較器になり得る。ここで、シンボルエラー判定器１２
２乃至逆位相判定器１２４は比較手段と指称できる。そ
して、保持信号ＨＯＬＤはタイミング信号ＥＮの下降エ
ッジでロジック”ハイ”を示す信号であり、リセット信
号ＲＳＴは保持信号の下降エッジでロジック”ロー”を
示す信号である。
構成としてＸＯＲゲートよりなり得る。図２に示した位
相追跡器１１０から位相補正された信号の符号ビット
（一名、最上位ビット）と既知信号発生器１２１から出
力される既知信号の符号ビットをＸＯＲして入力された
信号の位相補正された信号のシンボルがエラーかを判定
し、シンボルエラーならロジック”ハイ(1)"信号を累積
器１２３に累積する。該シンボルエラー判定器１２２の
判定結果は、図４（Ａ）に示したような比較区間に該当
するタイミング信号のアクティブ期間（ここではロジッ
ク”ハイ”信号）の間累積器１２３に累積され、図４
（Ｂ）に示したような保持信号ＨＯＬＤにより累積器１
２３に累積された値Ａが逆位相判定器１２４に印加さ
れ、図４（Ｃ）に示したようなリセット信号ＲＳＴによ
り前記値Ａがリセットされる。逆位相判定器１２４は累
積器１２３に累積された値ＡとスレショルドＴＨとを比
較して位相が正しいかを示すロジック”ハイ”の位相調
整信号を出力する。該逆位相判定器１２４の最小構成は
比較器になり得る。ここで、シンボルエラー判定器１２
２乃至逆位相判定器１２４は比較手段と指称できる。そ
して、保持信号ＨＯＬＤはタイミング信号ＥＮの下降エ
ッジでロジック”ハイ”を示す信号であり、リセット信
号ＲＳＴは保持信号の下降エッジでロジック”ロー”を
示す信号である。
【００１３】逆位相補正器１３０の選択器１３２はマル
チプレクサＭＵＸよりなり、位相調整信号に応じて位相
追跡器１１０から出力される位相補正された信号を選択
したり、位相変換器１３１を通じて出力される位相補正
された信号の逆位相の信号を選択する。ここで、逆位相
の信号は数学的に正位相に−１をかけて得られ、位相変
換器１３１はインバータなどのロジックで具現できる。
チプレクサＭＵＸよりなり、位相調整信号に応じて位相
追跡器１１０から出力される位相補正された信号を選択
したり、位相変換器１３１を通じて出力される位相補正
された信号の逆位相の信号を選択する。ここで、逆位相
の信号は数学的に正位相に−１をかけて得られ、位相変
換器１３１はインバータなどのロジックで具現できる。
【００１４】図５は本発明の他の実施例による図３に示
した逆位相判定器１２４のハードウェアロジック構成を
示した回路図である。図５において、信頼性高い位相調
整信号を得るために、第２所定期間（ここではＮ個のフ
ィールド期間）の間、位相が連続的に正位相または逆位
相と判別される時に限って位相調整信号を変化させる。
その他の場合は、位相調整信号が以前の値を保つことに
よって位相検出器の信頼度を向上させ得る。ここで、図
３に示した逆位相判定器１２４は位相調整信号の発生を
マイクロプロセッサを利用してソフトウェアとして具現
しても良い。
した逆位相判定器１２４のハードウェアロジック構成を
示した回路図である。図５において、信頼性高い位相調
整信号を得るために、第２所定期間（ここではＮ個のフ
ィールド期間）の間、位相が連続的に正位相または逆位
相と判別される時に限って位相調整信号を変化させる。
その他の場合は、位相調整信号が以前の値を保つことに
よって位相検出器の信頼度を向上させ得る。ここで、図
３に示した逆位相判定器１２４は位相調整信号の発生を
マイクロプロセッサを利用してソフトウェアとして具現
しても良い。
【００１５】図５において、逆位相判定器１２４は、累
積器１２３の累積された値Ａとスレショルド値ＴＨとを
比較し、その比較信号”１”または”０”を図４（Ｂ）
に示した保持信号ＨＯＬＤにより維持する比較回路１２
５と、比較回路１２５の比較信号が第２所定期間中維持
されるかを検索する保持検索回路１２６と、第２所定期
間中保持検索回路１２６で維持される値を選択し、第２
所定期間中同一の値が維持されない場合は以前値を選択
する選択回路１２７とよりなる。
積器１２３の累積された値Ａとスレショルド値ＴＨとを
比較し、その比較信号”１”または”０”を図４（Ｂ）
に示した保持信号ＨＯＬＤにより維持する比較回路１２
５と、比較回路１２５の比較信号が第２所定期間中維持
されるかを検索する保持検索回路１２６と、第２所定期
間中保持検索回路１２６で維持される値を選択し、第２
所定期間中同一の値が維持されない場合は以前値を選択
する選択回路１２７とよりなる。
【００１６】ここで、比較回路１２５は、図３に示した
累積器１２３から出力される累積された値Ａと所定のス
レショルド値ＴＨとを比較する比較器１４１と、保持信
号ＨＯＬＤに応じて比較器１４１の出力を保持するＤ型
フリップフロップ１４２とよりなる。さらに、保持検索
回路１２６は、比較回路１２５に直列に連結され、保持
信号ＨＯＬＤに応じて動作するＮ個のＤ型フリップフロ
ップ151.1 〜151.N と、Ｎ個のＤ型フリップフロップ15
1.1 〜151.N から出力される各々の出力信号を論理積す
るＡＮＤゲート１５２と、Ｎ個のＤ型フリップフロップ
151.1 〜151.N から出力される各々の出力信号をＸＯＲ
するＮＯＲゲート１５３とよりなる。
累積器１２３から出力される累積された値Ａと所定のス
レショルド値ＴＨとを比較する比較器１４１と、保持信
号ＨＯＬＤに応じて比較器１４１の出力を保持するＤ型
フリップフロップ１４２とよりなる。さらに、保持検索
回路１２６は、比較回路１２５に直列に連結され、保持
信号ＨＯＬＤに応じて動作するＮ個のＤ型フリップフロ
ップ151.1 〜151.N と、Ｎ個のＤ型フリップフロップ15
1.1 〜151.N から出力される各々の出力信号を論理積す
るＡＮＤゲート１５２と、Ｎ個のＤ型フリップフロップ
151.1 〜151.N から出力される各々の出力信号をＸＯＲ
するＮＯＲゲート１５３とよりなる。
【００１７】選択回路１２７は、第２入力端（１）には
ロジック”１”が入力され、第１入力端（０）には位相
調整信号をフィードバック入力し、選択端（ｓ）はＡＮ
Ｄゲート１５２に結合されている第１マルチプレクサ１
６１と、第１入力端（０）は第１マルチプレクサ１６１
の出力端に結合され、第２入力端（１）にはロジック”
０”が入力され、選択端（ｓ）葉ＮＯＲゲート１６３に
結合されている第２マルチプレクサ１６２と、第２マル
チプレクサ１６２の出力を保持信号ＨＯＬＤに応じて保
持するＤ型フリップフロップ１６３とよりなる。
ロジック”１”が入力され、第１入力端（０）には位相
調整信号をフィードバック入力し、選択端（ｓ）はＡＮ
Ｄゲート１５２に結合されている第１マルチプレクサ１
６１と、第１入力端（０）は第１マルチプレクサ１６１
の出力端に結合され、第２入力端（１）にはロジック”
０”が入力され、選択端（ｓ）葉ＮＯＲゲート１６３に
結合されている第２マルチプレクサ１６２と、第２マル
チプレクサ１６２の出力を保持信号ＨＯＬＤに応じて保
持するＤ型フリップフロップ１６３とよりなる。
【００１８】逆位相判定器１２４の動作は、累積された
値Ａとスレショルド値ＴＨとを比較し、該比較された値
がいずれも”０”又は”１”の場合に限って比較された
値の出力を位相調整信号として発生することと要約され
る。即ち、比較回路１２５は累積された値Ａとスレショ
ルド値ＴＨとを比較し、Ａ＞ＴＨなら”１”を出力し、
Ａ≦ＴＨなら”０”を出力する。従って、直列に連結さ
れたＮ個のＤ型フリップフロップ151.1 〜151.N は保持
信号ＨＯＬＤに応答して比較回路１２５の出力信号を継
続的にシフトさせる。ＡＮＤゲート１５２はＮ個のＤ型
フリップフロップ151.1 〜151.N の各々の出力が全てロ
ジック”１”の場合に限ってロジック”１”を第１マル
チプレクサ１６１の選択端（ｓ）に出力する。そして、
ＮＯＲゲート１５３はＮ個のＤ型フリップフロップ151.
1 〜151.N の出力がいすれもロジック”０”の場合に限
ってロジック”１”を第２マルチプレクサ１６２の選択
端（ｓ）に出力する。
値Ａとスレショルド値ＴＨとを比較し、該比較された値
がいずれも”０”又は”１”の場合に限って比較された
値の出力を位相調整信号として発生することと要約され
る。即ち、比較回路１２５は累積された値Ａとスレショ
ルド値ＴＨとを比較し、Ａ＞ＴＨなら”１”を出力し、
Ａ≦ＴＨなら”０”を出力する。従って、直列に連結さ
れたＮ個のＤ型フリップフロップ151.1 〜151.N は保持
信号ＨＯＬＤに応答して比較回路１２５の出力信号を継
続的にシフトさせる。ＡＮＤゲート１５２はＮ個のＤ型
フリップフロップ151.1 〜151.N の各々の出力が全てロ
ジック”１”の場合に限ってロジック”１”を第１マル
チプレクサ１６１の選択端（ｓ）に出力する。そして、
ＮＯＲゲート１５３はＮ個のＤ型フリップフロップ151.
1 〜151.N の出力がいすれもロジック”０”の場合に限
ってロジック”１”を第２マルチプレクサ１６２の選択
端（ｓ）に出力する。
【００１９】累積された値Ａがスレショルド値ＴＨより
大きい場合、即ち比較回路１２５の出力はロジック”
１”であり、該比較回路１２５の出力がＮ個の比較区間
の間保ち続くと、ＡＮＤゲート１５２の出力はロジッ
ク”１”となり、ＮＯＲゲート１５３の出力はロジッ
ク”０”となるので、第１マルチプレクサ１６１は第２
入力端（１）に入力されるロジック”１”を選択し、第
２マルチプレクサ１６２は第１入力端（０）を選択して
第１マルチプレクサ１６１の出力のロジック”１”をＤ
型フリップフロップ１６３に入力する。従って、Ｄ型フ
リップフロップ１６３からロジック”１”の位相調整信
号が出力される。該ロジック”１”の位相調整信号は図
３の選択器１３２に印加され、選択器１３２は前記位相
調整信号に応じて位相変換器１３１で位相補正された信
号の逆位相信号を選択する。
大きい場合、即ち比較回路１２５の出力はロジック”
１”であり、該比較回路１２５の出力がＮ個の比較区間
の間保ち続くと、ＡＮＤゲート１５２の出力はロジッ
ク”１”となり、ＮＯＲゲート１５３の出力はロジッ
ク”０”となるので、第１マルチプレクサ１６１は第２
入力端（１）に入力されるロジック”１”を選択し、第
２マルチプレクサ１６２は第１入力端（０）を選択して
第１マルチプレクサ１６１の出力のロジック”１”をＤ
型フリップフロップ１６３に入力する。従って、Ｄ型フ
リップフロップ１６３からロジック”１”の位相調整信
号が出力される。該ロジック”１”の位相調整信号は図
３の選択器１３２に印加され、選択器１３２は前記位相
調整信号に応じて位相変換器１３１で位相補正された信
号の逆位相信号を選択する。
【００２０】図５に示した回路の多様な変形及び変更を
通じて位相調整信号を発生するハードウェアの構成が具
現できることは当分野の通常の知識を有する者にとって
自明であろう。
通じて位相調整信号を発生するハードウェアの構成が具
現できることは当分野の通常の知識を有する者にとって
自明であろう。
【００２１】
【発明の効果】本発明は、位相補正された出力信号が逆
位相であるか否かだけを判別して逆位相を補正するの
で、速い収斂特性が得られ、かつ簡単なハードウェアで
具現できる。
位相であるか否かだけを判別して逆位相を補正するの
で、速い収斂特性が得られ、かつ簡単なハードウェアで
具現できる。
【図１】逆位相発生の例を示した図である。
【図２】本発明の一実施例による位相補正回路のブロッ
ク図である。
ク図である。
【図３】図２の位相補正回路の詳細ブロック図である。
【図４】図３の逆位相検出器のタイミング図である。
【図５】図３の逆位相判定器の詳細回路図である。
１１０ 位相追跡器 １２０ 逆位相検出器 １２１ 既知信号発生器 １２２ シンボルエラー判定器 １２３ 累積器 １２４ 逆位相判定器 １２５ 比較回路 １２６ 保持検索回路 １２７ 選択回路 １３０ 逆位相補正器 １３１ 位相変換器 １３２ 選択器 １４１ 比較器 １４２ Ｄ型フリップフロップ １５１．１〜１５１．Ｎ Ｄ型フリップフロップ １５２ ＡＮＤゲート １５３ ＮＯＲゲート １６１ 第１マルチプレクサ １６２ 第２マルチプレクサ １６３ Ｄ型フリップフロップ
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H04L 27/00 - 27/38
Claims (16)
- 【請求項１】 位相エラーを含む一次元入力信号の位相
判定エラーを検出し、該検出された位相判定エラーに基
づいて入力信号の位相を正位相又は逆位相に補正して、
その位相補正された信号を出力する位相追跡手段と、 前記位相補正された信号の位相が逆位相かを検出して位
相調整信号を出力する逆位相検出手段と、 前記位相調整信号に応じて前記位相補正された信号の位
相を補正する逆位相補正手段とを含み、 前記逆位相検出手段は、 既知信号列を発生する既知信号発生器と、 前記位相補正された信号を前記既知信号列に基づいてシ
ンボルエラーかを判定し、この判定結果を出力するシン
ボルエラー判定器と、 前記判定結果を第１所定期間中累積して累積された値を
出力する累積器と、 第２所定期間中、連続的に前記累積された値がスレショ
ルド値以上の時、位相調整信号を発生する逆位相判定器
とを含 むことを特徴とする位相補正回路。 - 【請求項２】 前記シンボルエラー判定器は、前記位相
補正された信号の符号ビットと前記既知信号列の符号ビ
ットとを比較して判定することを特徴とする請求項１に
記載の位相補正回路。 - 【請求項３】 前記シンボルエラー判定器はＸＯＲゲー
トよりなることを特徴とする請求項２に記載の位相補正
回路。 - 【請求項４】 前記第１所定期間はフィールド同期セグ
メント内の既知信号列期間であることを特徴とする請求
項１に記載の位相補正回路。 - 【請求項５】 前記逆位相判定器は、前記累積された値
とスレショルド値とを比較し、該比較結果に基づいて位
相補正信号を発生する比較器よりなることを特徴とする
請求項４に記載の位相補正回路。 - 【請求項６】 前記逆位相判定器は、 前記累積された値と前記スレショルド値とを比較して比
較信号を出力する比較回路と、 前記比較信号が第２所定期間中維持されるかを検索する
保持検索回路と、 前記第２所定期間中、前記保持検索回路で同一の値が維
持されると、該値を選択して出力し、前記第２所定期間
中、同一の値が維持されないと、以前に選択された値を
そのまま出力する選択回路とを含むことを特徴とする請
求項４に記載の位相補正回路。 - 【請求項７】 前記第２所定期間は所定の整数Ｎ個のフ
ィールド期間であることを特徴とする請求項６に記載の
位相補正回路。 - 【請求項８】 前記保持検索回路は、 前記比較回路に直列に連結され、保持信号に応じて保持
するＮ個のＤ型フリップフロップと、 前記Ｎ個のＤ型フリップフロップから出力される各々の
出力信号が第１ロジック状態かを検出して第１アクティ
ブ信号を出力する第１ゲートと、 前記Ｎ個のＤ型フリップフロップから出力される各々の
出力信号が第２ロジック状態かを検出して第２アクティ
ブ信号を出力する第２ゲートとを含むことを特徴とする
請求項７に記載の位相補正回路。 - 【請求項９】 前記選択回路は、 前記第１アクティブ信号に応じてフィードバック入力さ
れる前記位相調整信号と設定された第１ロジック値のう
ち一つを選択する第１選択器と、 前記第２アクティブ信号に応じて設定された第２ロジッ
ク値と前記第１選択器の出力のうち一つを選択して位相
調整信号として出力する第２選択器とを含むことを特徴
とする請求項８に記載の位相補正回路。 - 【請求項１０】 前記逆位相判定器は、前記累積された
値とスレショルド値とを比較し、該比較結果に基づいて
位相補正信号を発生するマイクロプロセッサよりなるこ
とを特徴とする請求項４に記載の位相補正回路。 - 【請求項１１】 (ａ）位相エラーを含む一次元入力信号
の位相判定エラーを検出し、検出された位相判定エラー
に基づいて入力信号の位相を正位相又は逆位相に補正し
て、その位相補正された信号を出力する段階と、 （ｂ）前記位相補正された信号の位相が逆位相かを検出
して位相調整信号を出力する段階と、 （ｃ）前記位相調整信号に応じて前記位相補正された信
号の位相を補正する段階とを含み、 前記（ｂ）段階では、既知信号列の符号ビットと前記位
相補正された信号の符号ビットとを比較して位相調整信
号を出力する ことを特徴とする位相補正方法。 - 【請求項１２】 (ａ）位相エラーを含む一次元入力信号
の位相判定エラーを検出し、検出された位相判定エラー
に基づいて入力信号の位相を正位相又は逆位相に補正し
て、その位相補正された信号を出力する段階と、 （ｂ）前記位相補正された信号の位相が逆位相かを検出
して位相調整信号を出力する段階と、 （ｃ）前記位相調整信号に応じて前記位相補正された信
号の位相を補正する段階とを含み、 前記（ｂ）段階では、既知信号列と前記位相補正された
信号との比較を通じて位相補正された信号にシンボルエ
ラーが含まれているかを検出して前記位相調整信号を出
力することを特徴とする位相補正方法。 - 【請求項１３】 (ａ）位相エラーを含む一次元入力信号
の位相判定エラーを検出し、検出された位相判定エラー
に基づいて入力信号の位相を正位相又は逆位相に補正し
て、その位相補正された信号を出力する段階と、 （ｂ）前記位相補正された信号の位相が逆位相かを検出
して位相調整信号を出力する段階と、 （ｃ）前記位相調整信号に応じて前記位相補正された信
号の位相を補正する段階とを含み、 前記（ｂ）段階は、 （ｂ１）既知信号列と前記位相補正された信号との比較
を通じてシンボルエラーを検出する段階と、 （ｂ２）前記シンボルエラーを第１所定期間中累積して
累積値を出力する段階と、 （ｂ３）前記累積値と所定のスレショルド値とを比較し
て位相調整信号を出力する段階とを含むことを特徴とす
る位相補正方法。 - 【請求項１４】 前記第１所定期間はフィールド同期セ
グメントの既知信号列期間であることを特徴とする請求
項１３に記載の位相補正方法。 - 【請求項１５】 前記（ｂ３）段階は、 （ｂ３１）前記累積値とスレショルド値とを比較して比
較信号を出力する段階と、 （ｂ３２）前記比較信号が第２所定期間中維持されるか
を検索する段階と、 （ｂ３３）前記（ｂ３２）段階で前記第２所定期間中同
一の値が維持されると、その値を選択して出力し、前記
第２所定期間中同一の値が維持されないと、以前に選択
された値を出力する段階とを含むことを特徴とする請求
項１３に記載の位相補正方法。 - 【請求項１６】 前記第２所定期間は所定の整数Ｎ個の
フィールド期間であることを特徴とする請求項１５に記
載の位相補正方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR18328/1997 | 1997-05-12 | ||
| KR1019970018328A KR100238284B1 (ko) | 1997-05-12 | 1997-05-12 | 위상 보정 회로 및 그 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10341262A JPH10341262A (ja) | 1998-12-22 |
| JP3261351B2 true JP3261351B2 (ja) | 2002-02-25 |
Family
ID=19505621
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05541198A Expired - Fee Related JP3261351B2 (ja) | 1997-05-12 | 1998-03-06 | 位相補正回路及びその方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6046618A (ja) |
| JP (1) | JP3261351B2 (ja) |
| KR (1) | KR100238284B1 (ja) |
| CN (1) | CN1077378C (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1127424B1 (en) * | 1998-11-03 | 2004-09-29 | Broadcom Corporation | Dual mode qam/vsb receiver |
| US8107512B2 (en) * | 2004-03-08 | 2012-01-31 | Thomson Licensing | Method and apparatus for robust automatic frequency control in CDMA systems with constant pilot signals |
| US7936087B2 (en) * | 2007-03-12 | 2011-05-03 | System General Corp. | Switching controller for parallel power converters |
| EP2217213B1 (en) * | 2007-10-31 | 2017-05-24 | Johnson & Johnson Consumer Inc. | Orally disintegrative dosage form |
| CN101741789B (zh) * | 2008-11-06 | 2012-08-29 | 瑞昱半导体股份有限公司 | 相位校正电路及其相位校正方法 |
| WO2020195139A1 (ja) * | 2019-03-26 | 2020-10-01 | パナソニックＩｐマネジメント株式会社 | 信号処理装置、慣性力センサ、信号処理方法、及びプログラム |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5141489B2 (ja) * | 1971-08-28 | 1976-11-10 | ||
| JPS5250487B2 (ja) * | 1972-02-04 | 1977-12-24 | ||
| JPS5358753A (en) * | 1976-11-08 | 1978-05-26 | Nippon Telegr & Teleph Corp <Ntt> | Automatic phase control device for carrier wave |
| JPS5464959A (en) * | 1977-11-01 | 1979-05-25 | Fujitsu Ltd | Cycle slipping correcting method |
| JPS59198052A (ja) * | 1983-04-26 | 1984-11-09 | Fujitsu Ltd | 位相同期回路 |
| JPS62180634A (ja) * | 1986-02-04 | 1987-08-07 | Toshiba Corp | フレ−ム同期方式 |
| JPH0241049A (ja) * | 1988-07-30 | 1990-02-09 | Nec Corp | 位相変復調装置の同期制御回路 |
| EP0570190A3 (en) * | 1992-05-14 | 1994-07-06 | Matsushita Electric Ind Co Ltd | Waveform equalizing system |
| JP2522144B2 (ja) * | 1993-01-14 | 1996-08-07 | 日本電気株式会社 | 位相曖昧度除去回路 |
| US5406587A (en) * | 1993-02-08 | 1995-04-11 | Zenith Electronics Corporation | Error tracking loop |
| US5706057A (en) * | 1994-03-21 | 1998-01-06 | Rca Thomson Licensing Corporation | Phase detector in a carrier recovery network for a vestigial sideband signal |
| KR0163729B1 (ko) * | 1995-04-19 | 1999-01-15 | 김광호 | 디지탈 잔류 측파대 변조 통신 시스템의 위상 검출 방법 및 위상 트랙킹 루프 회로 |
| JPH09261285A (ja) * | 1996-03-19 | 1997-10-03 | Pioneer Electron Corp | 多値ｖｓｂ復調器 |
| US5798803A (en) * | 1996-10-02 | 1998-08-25 | Samsung Electronics Co., Ltd. | NTSC interference detectors using comb filters that suppress HDTV pilot carrier for NTSC extraction |
-
1997
- 1997-05-12 KR KR1019970018328A patent/KR100238284B1/ko not_active IP Right Cessation
-
1998
- 1998-01-06 CN CN98103925A patent/CN1077378C/zh not_active Expired - Fee Related
- 1998-01-20 US US09/009,124 patent/US6046618A/en not_active Expired - Fee Related
- 1998-03-06 JP JP05541198A patent/JP3261351B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6046618A (en) | 2000-04-04 |
| KR19980083160A (ko) | 1998-12-05 |
| KR100238284B1 (ko) | 2000-01-15 |
| CN1199305A (zh) | 1998-11-18 |
| CN1077378C (zh) | 2002-01-02 |
| JPH10341262A (ja) | 1998-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2193817C (en) | Symbol timing recovery circuit and method | |
| JP3423547B2 (ja) | 位相エラー補正方法及び位相トラッキングループ回路 | |
| US7480009B2 (en) | Synchronization signal detection in a digital television receiver | |
| US6707861B1 (en) | Demodulator for an HDTV receiver | |
| US6298100B1 (en) | Phase error estimation method for a demodulator in an HDTV receiver | |
| KR0170345B1 (ko) | 고해상도 텔레비젼 수신기의 자동 이득 조절회로 및 방법 | |
| EP0828366A2 (en) | Carrier recovery in a QAM receiver | |
| US20070172001A1 (en) | Demodulation circuit and demodulation method | |
| US6731698B1 (en) | Quadrature demodulation circuit capable for canceling offset | |
| KR100320477B1 (ko) | 디지털 텔레비전의 타이밍 복원 장치 | |
| CN1518820B (zh) | 一种相位跟踪系统 | |
| CA2338411A1 (en) | Vsb/qam receiver and method | |
| JP3261351B2 (ja) | 位相補正回路及びその方法 | |
| US6477215B1 (en) | Sampling control loop for a receiver for digitally transmitted signals | |
| JPH08340359A (ja) | ディジタル残留側波帯変調通信装置の位相検出方法及び位相トラッキングループ回路 | |
| US6751270B1 (en) | Carrier frequency recovery apparatus capable of simultaneously reducing frequency offset and phase error and method of the same | |
| JP3344353B2 (ja) | 位相同期ループ回路と受信システム | |
| US6505220B1 (en) | Method and apparatus for detecting a unique word | |
| US6192090B1 (en) | Circuit and method for adaptively calculating decision error of digital signal in digital modulation system | |
| US6204725B1 (en) | Circuit for demodulating digital signal undergoing different modulation schemes | |
| US6445752B1 (en) | Apparatus and method for phase tracking in a demodulator | |
| KR100300947B1 (ko) | 디지털텔레비젼수신장치의세그먼트동기신호검출장치 | |
| KR100390433B1 (ko) | 디지털 ｔｖ 수신기의 에러 추적 장치 | |
| JP3394276B2 (ja) | Ａｆｃ回路 | |
| JP2003218967A (ja) | タイミング同期方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |