JP3261351B2 - 位相補正回路及びその方法 - Google Patents

位相補正回路及びその方法

Info

Publication number
JP3261351B2
JP3261351B2 JP05541198A JP5541198A JP3261351B2 JP 3261351 B2 JP3261351 B2 JP 3261351B2 JP 05541198 A JP05541198 A JP 05541198A JP 5541198 A JP5541198 A JP 5541198A JP 3261351 B2 JP3261351 B2 JP 3261351B2
Authority
JP
Japan
Prior art keywords
phase
signal
corrected
error
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP05541198A
Other languages
English (en)
Other versions
JPH10341262A (ja
Inventor
命 煥 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JPH10341262A publication Critical patent/JPH10341262A/ja
Application granted granted Critical
Publication of JP3261351B2 publication Critical patent/JP3261351B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/02Amplitude-modulated carrier systems, e.g. using on-off keying; Single sideband or vestigial sideband modulation
    • H04L27/06Demodulator circuits; Receiver circuits
    • H04L27/066Carrier recovery circuits
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/14Picture signal circuitry for video frequency region
    • H04N5/20Circuitry for controlling amplitude response
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/44Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/455Demodulation-circuits
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/0014Carrier regulation
    • H04L2027/0044Control loops for carrier regulation
    • H04L2027/0046Open loops
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/0014Carrier regulation
    • H04L2027/0044Control loops for carrier regulation
    • H04L2027/0063Elements of loops
    • H04L2027/0069Loop filters
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41Structure of client; Structure of client peripherals
    • H04N21/426Internal components of the client ; Characteristics thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Synchronizing For Television (AREA)
  • Television Systems (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は位相補正分野に係
り、特に入力信号の逆位相を補正する回路及びその方法
に関する。
【0002】
【従来の技術】テレビ受信機を含む多くの受信機におい
て、例えばATSC(Advanced Television Systems Com
mittee)より提案された米国のHDTV(High-Definiti
on Television)受信機のVSB(Vestigial Side Band)
受信機は、デジタル変調信号を復調する他の復調器とは
違い、I(In-phase)チャンネルの一次元信号だけでデー
タを検出する。このような受信機で受信される信号の位
相が適正に補正できないと、受信システムの復号性能が
劣化してしまう。
【0003】従って、従来の位相補正回路として、入力
された一次元信号を位相補正のために直角(quadrature:
Q)信号成分を含む二次元信号(I、Q)に変換させ、
入力信号の判定により得られた判定エラーを利用して廃
ループ帰還方式で位相補正するエラートラッキングルー
プがゼニス電子株式会社の米国特許番号第5406587 号に
開示されている。上述した特許に開示された位相追跡器
は、一次元入力信号の大きさ調整のための乗算器、大き
さの調整された入力信号を二次元信号に変換させるため
の遅延器とヒルベルト変換フィルタ、入力信号の残留直
流成分を除去するための加算器、位相補正のための複素
数乗算器、該位相補正のための判定エラー成分を検出す
るルックアップテーブル及び振幅エラーを補正するため
に複素数乗算器から出力されるQ信号成分に基づいた補
正値を乗算器及び加算器にフィードバック入力するルッ
クアップテーブルを含む廃ループよりなる。
【0004】一方、図1に示したように、入力信号が一
次元信号の場合、位相は正位相又は逆位相に補正でき
る。ここで、Iチャンネルデータには実際に伝達しよう
とする情報が含まれており、Qチャンネルデータは実際
に情報は伝達しないが、変調信号の周波数スペクトルを
減らす役割を果たす。これにより、復調時に位相エラー
が生じた場合、IチャンネルサンプリングデータにはI
チャンネルデータの他にQチャンネルデータも含まれ
る。従って、位相追跡器で位相エラーを補正するために
はQチャンネルの情報も必要である。このQチャンネル
の情報はIチャンネルのデータをヒルベルト変換フィル
タでフィルタリングすることで得られる。
【0005】従って、一次元入力信号の位相エラーが判
定によるエラー成分だけで補正される場合には必然的に
逆位相へのロックが発生する問題点があった。これを解
決するために、一次元信号を入力とする全ての位相補正
回路は逆位相を補正するための別途の処理が望まれる。
かつ、上述した特許の位相追跡器でも、既知信号を利用
して位相エラー成分が得られる構成をさらに備えると逆
位相が補正されるので前記問題点を解決し得る。しか
し、この場合、前記位相追跡器は本発明より遥かに複雑
な回路を有し、90°以上の位相エラーに対して過渡な
回転を要求するため、初期収斂速度が落ちてしまう。ま
た、上述した特許の乗算器で処理される自動利得制御
(AGC)の動作が不安になり、よって全体システムの
性能が劣化する恐れがある。
【0006】
【発明が解決しようとする課題】本発明の第1目的は、
既知信号を含む入力信号列において、逆位相成分を取り
除くことによって信号の位相エラーを補正する回路を提
供することにある。本発明の第2目的は、正位相と逆位
相の両方にループのロックポイントが存在する点を利用
して、一次元信号の入力が既に位相補正された信号に対
して逆位相関係を有するかを判別することによって、簡
単なハードウェアを有する位相補正回路を提供すること
にある。
【0007】本発明の第3目的は、既知信号を含む入力
信号において、逆位相成分を取り除くことによって信号
の位相エラーを補正する方法を提供することにある。本
発明の第4目的は、正位相と逆位相の両方にループのロ
ックポイントが存在する点を利用して、一次元信号の入
力が既に位相補正された信号に対して逆位相関係を有す
るかを判別することによって、速い初期収斂特性が得ら
れる位相補正方法を提供することにある。
【0008】
【課題を解決するための手段】上記第1及び第2目的を
達成するために、本発明の位相補正回路内の位相追跡器
は、位相エラーを含む一次元入力信号の位相判定エラー
を検出し、該検出された位相判定エラーに基づいて入力
信号の位相を正位相又は逆位相に補正して、その位相補
正された信号を出力し、逆位相検出器は位相補正された
信号の位相が逆位相かを検出して位相調整信号を出力
し、逆位相補正器は位相調整信号に応じて位相補正され
た信号の位相を補正する。
【0009】上記第3及び第4目的を達成するために、
本発明の位相補正方法は、位相エラーを含む一次元入力
信号の位相判定エラーを検出し、該検出された位相判定
エラーに基づいて入力信号の位相を正位相又は逆位相に
補正して、その位相補正された信号を出力する段階と、
位相補正された信号の位相が逆位相かを検出して位相調
整信号を出力する段階と、位相調整信号に応じて位相補
正された信号を逆位相に補正する段階とを含むことを特
徴とする。
【0010】
【発明の実施の形態】以下、添付した図面に基づき本発
明の好ましい実施例を詳細に説明する。図2において、
本発明の位相補正回路は、位相エラーを含む一次元入力
信号の判定エラーを検出し、該検出された判定エラーに
基づいて入力信号の位相を補正して位相補正された信号
を出力する位相追跡器110と、位相追跡器110から
出力される位相補正された信号の位相が逆位相かを検出
して位相調整信号を出力する逆位相検出器120と、逆
位相検出器120から出力される位相調整信号に応じて
位相追跡器110から出力される位相補正された信号の
位相を補正する逆位相補正器130とよりなる。ここ
で、一次元入力信号の位相を補正する構成を有する位相
追跡器なら全て適用でき、例えば前述した米国特許番号
第5406587 号に示した位相追跡器も適用できる。
【0011】図3は本発明による図2の点線で囲まれた
逆位相検出器120と逆位相補正器130の詳細ブロッ
ク図である。図3において、逆位相検出器120の既知
信号発生器121は入力信号の既知信号の区間に対応す
る第1所定期間のタイミング信号(EN)により駆動さ
れ、該タイミング信号のアクティブ区間の間、既知信号
を発生する。ここで、既知信号発生器121はロジック
回路になり、ROMなどのメモリより具現できる。そし
て、入力される信号がVSB信号の場合、既知信号はフ
ィールド同期信号となり、第1所定期間はフィールド同
期セグメント内の511PN(Pseudo Number)に該当す
る期間になり得る。さらに、受信されるVSBデータフ
レームは二つのフィールドよりなり、各フィールドで、
一番目のセグメントのフィールド同期セグメントにはフ
ィールドの開始を表すフィールド同期信号が挿入されて
いる。該フィールド同期信号は一定の形態を有する信号
列なので既知信号として用いられる。
【0012】シンボルエラー判定器122は最も簡単な
構成としてXORゲートよりなり得る。図2に示した位
相追跡器110から位相補正された信号の符号ビット
(一名、最上位ビット)と既知信号発生器121から出
力される既知信号の符号ビットをXORして入力された
信号の位相補正された信号のシンボルがエラーかを判定
し、シンボルエラーならロジック”ハイ(1)"信号を累積
器123に累積する。該シンボルエラー判定器122の
判定結果は、図4(A)に示したような比較区間に該当
するタイミング信号のアクティブ期間(ここではロジッ
ク”ハイ”信号)の間累積器123に累積され、図4
(B)に示したような保持信号HOLDにより累積器1
23に累積された値Aが逆位相判定器124に印加さ
れ、図4(C)に示したようなリセット信号RSTによ
り前記値Aがリセットされる。逆位相判定器124は累
積器123に累積された値AとスレショルドTHとを比
較して位相が正しいかを示すロジック”ハイ”の位相調
整信号を出力する。該逆位相判定器124の最小構成は
比較器になり得る。ここで、シンボルエラー判定器12
2乃至逆位相判定器124は比較手段と指称できる。そ
して、保持信号HOLDはタイミング信号ENの下降エ
ッジでロジック”ハイ”を示す信号であり、リセット信
号RSTは保持信号の下降エッジでロジック”ロー”を
示す信号である。
【0013】逆位相補正器130の選択器132はマル
チプレクサMUXよりなり、位相調整信号に応じて位相
追跡器110から出力される位相補正された信号を選択
したり、位相変換器131を通じて出力される位相補正
された信号の逆位相の信号を選択する。ここで、逆位相
の信号は数学的に正位相に−1をかけて得られ、位相変
換器131はインバータなどのロジックで具現できる。
【0014】図5は本発明の他の実施例による図3に示
した逆位相判定器124のハードウェアロジック構成を
示した回路図である。図5において、信頼性高い位相調
整信号を得るために、第2所定期間(ここではN個のフ
ィールド期間)の間、位相が連続的に正位相または逆位
相と判別される時に限って位相調整信号を変化させる。
その他の場合は、位相調整信号が以前の値を保つことに
よって位相検出器の信頼度を向上させ得る。ここで、図
3に示した逆位相判定器124は位相調整信号の発生を
マイクロプロセッサを利用してソフトウェアとして具現
しても良い。
【0015】図5において、逆位相判定器124は、累
積器123の累積された値Aとスレショルド値THとを
比較し、その比較信号”1”または”0”を図4(B)
に示した保持信号HOLDにより維持する比較回路12
5と、比較回路125の比較信号が第2所定期間中維持
されるかを検索する保持検索回路126と、第2所定期
間中保持検索回路126で維持される値を選択し、第2
所定期間中同一の値が維持されない場合は以前値を選択
する選択回路127とよりなる。
【0016】ここで、比較回路125は、図3に示した
累積器123から出力される累積された値Aと所定のス
レショルド値THとを比較する比較器141と、保持信
号HOLDに応じて比較器141の出力を保持するD型
フリップフロップ142とよりなる。さらに、保持検索
回路126は、比較回路125に直列に連結され、保持
信号HOLDに応じて動作するN個のD型フリップフロ
ップ151.1 〜151.N と、N個のD型フリップフロップ15
1.1 〜151.N から出力される各々の出力信号を論理積す
るANDゲート152と、N個のD型フリップフロップ
151.1 〜151.N から出力される各々の出力信号をXOR
するNORゲート153とよりなる。
【0017】選択回路127は、第2入力端(1)には
ロジック”1”が入力され、第1入力端(0)には位相
調整信号をフィードバック入力し、選択端(s)はAN
Dゲート152に結合されている第1マルチプレクサ1
61と、第1入力端(0)は第1マルチプレクサ161
の出力端に結合され、第2入力端(1)にはロジック”
0”が入力され、選択端(s)葉NORゲート163に
結合されている第2マルチプレクサ162と、第2マル
チプレクサ162の出力を保持信号HOLDに応じて保
持するD型フリップフロップ163とよりなる。
【0018】逆位相判定器124の動作は、累積された
値Aとスレショルド値THとを比較し、該比較された値
がいずれも”0”又は”1”の場合に限って比較された
値の出力を位相調整信号として発生することと要約され
る。即ち、比較回路125は累積された値Aとスレショ
ルド値THとを比較し、A>THなら”1”を出力し、
A≦THなら”0”を出力する。従って、直列に連結さ
れたN個のD型フリップフロップ151.1 〜151.N は保持
信号HOLDに応答して比較回路125の出力信号を継
続的にシフトさせる。ANDゲート152はN個のD型
フリップフロップ151.1 〜151.N の各々の出力が全てロ
ジック”1”の場合に限ってロジック”1”を第1マル
チプレクサ161の選択端(s)に出力する。そして、
NORゲート153はN個のD型フリップフロップ151.
1 〜151.N の出力がいすれもロジック”0”の場合に限
ってロジック”1”を第2マルチプレクサ162の選択
端(s)に出力する。
【0019】累積された値Aがスレショルド値THより
大きい場合、即ち比較回路125の出力はロジック”
1”であり、該比較回路125の出力がN個の比較区間
の間保ち続くと、ANDゲート152の出力はロジッ
ク”1”となり、NORゲート153の出力はロジッ
ク”0”となるので、第1マルチプレクサ161は第2
入力端(1)に入力されるロジック”1”を選択し、第
2マルチプレクサ162は第1入力端(0)を選択して
第1マルチプレクサ161の出力のロジック”1”をD
型フリップフロップ163に入力する。従って、D型フ
リップフロップ163からロジック”1”の位相調整信
号が出力される。該ロジック”1”の位相調整信号は図
3の選択器132に印加され、選択器132は前記位相
調整信号に応じて位相変換器131で位相補正された信
号の逆位相信号を選択する。
【0020】図5に示した回路の多様な変形及び変更を
通じて位相調整信号を発生するハードウェアの構成が具
現できることは当分野の通常の知識を有する者にとって
自明であろう。
【0021】
【発明の効果】本発明は、位相補正された出力信号が逆
位相であるか否かだけを判別して逆位相を補正するの
で、速い収斂特性が得られ、かつ簡単なハードウェアで
具現できる。
【図面の簡単な説明】
【図1】逆位相発生の例を示した図である。
【図2】本発明の一実施例による位相補正回路のブロッ
ク図である。
【図3】図2の位相補正回路の詳細ブロック図である。
【図4】図3の逆位相検出器のタイミング図である。
【図5】図3の逆位相判定器の詳細回路図である。
【符号の説明】
110 位相追跡器 120 逆位相検出器 121 既知信号発生器 122 シンボルエラー判定器 123 累積器 124 逆位相判定器 125 比較回路 126 保持検索回路 127 選択回路 130 逆位相補正器 131 位相変換器 132 選択器 141 比較器 142 D型フリップフロップ 151.1〜151.N D型フリップフロップ 152 ANDゲート 153 NORゲート 161 第1マルチプレクサ 162 第2マルチプレクサ 163 D型フリップフロップ
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H04L 27/00 - 27/38

Claims (16)

    (57)【特許請求の範囲】
  1. 【請求項1】 位相エラーを含む一次元入力信号の位相
    判定エラーを検出し、該検出された位相判定エラーに基
    づいて入力信号の位相を正位相又は逆位相に補正して、
    その位相補正された信号を出力する位相追跡手段と、 前記位相補正された信号の位相が逆位相かを検出して位
    相調整信号を出力する逆位相検出手段と、 前記位相調整信号に応じて前記位相補正された信号の位
    相を補正する逆位相補正手段とを含み、 前記逆位相検出手段は、 既知信号列を発生する既知信号発生器と、 前記位相補正された信号を前記既知信号列に基づいてシ
    ンボルエラーかを判定し、この判定結果を出力するシン
    ボルエラー判定器と、 前記判定結果を第1所定期間中累積して累積された値を
    出力する累積器と、 第2所定期間中、連続的に前記累積された値がスレショ
    ルド値以上の時、位相調整信号を発生する逆位相判定器
    とを含 むことを特徴とする位相補正回路。
  2. 【請求項2】 前記シンボルエラー判定器は、前記位相
    補正された信号の符号ビットと前記既知信号列の符号ビ
    ットとを比較して判定することを特徴とする請求項
    記載の位相補正回路。
  3. 【請求項3】 前記シンボルエラー判定器はXORゲー
    トよりなることを特徴とする請求項に記載の位相補正
    回路。
  4. 【請求項4】 前記第1所定期間はフィールド同期セグ
    メント内の既知信号列期間であることを特徴とする請求
    に記載の位相補正回路。
  5. 【請求項5】 前記逆位相判定器は、前記累積された値
    とスレショルド値とを比較し、該比較結果に基づいて位
    相補正信号を発生する比較器よりなることを特徴とする
    請求項に記載の位相補正回路。
  6. 【請求項6】 前記逆位相判定器は、 前記累積された値と前記スレショルド値とを比較して比
    較信号を出力する比較回路と、 前記比較信号が第2所定期間中維持されるかを検索する
    保持検索回路と、 前記第2所定期間中、前記保持検索回路で同一の値が維
    持されると、該値を選択して出力し、前記第2所定期間
    中、同一の値が維持されないと、以前に選択された値を
    そのまま出力する選択回路とを含むことを特徴とする請
    求項に記載の位相補正回路。
  7. 【請求項7】 前記第2所定期間は所定の整数N個のフ
    ィールド期間であることを特徴とする請求項に記載の
    位相補正回路。
  8. 【請求項8】 前記保持検索回路は、 前記比較回路に直列に連結され、保持信号に応じて保持
    するN個のD型フリップフロップと、 前記N個のD型フリップフロップから出力される各々の
    出力信号が第1ロジック状態かを検出して第1アクティ
    ブ信号を出力する第1ゲートと、 前記N個のD型フリップフロップから出力される各々の
    出力信号が第2ロジック状態かを検出して第2アクティ
    ブ信号を出力する第2ゲートとを含むことを特徴とする
    請求項に記載の位相補正回路。
  9. 【請求項9】 前記選択回路は、 前記第1アクティブ信号に応じてフィードバック入力さ
    れる前記位相調整信号と設定された第1ロジック値のう
    ち一つを選択する第1選択器と、 前記第2アクティブ信号に応じて設定された第2ロジッ
    ク値と前記第1選択器の出力のうち一つを選択して位相
    調整信号として出力する第2選択器とを含むことを特徴
    とする請求項に記載の位相補正回路。
  10. 【請求項10】 前記逆位相判定器は、前記累積された
    値とスレショルド値とを比較し、該比較結果に基づいて
    位相補正信号を発生するマイクロプロセッサよりなるこ
    とを特徴とする請求項に記載の位相補正回路。
  11. 【請求項11】 (a)位相エラーを含む一次元入力信号
    の位相判定エラーを検出し、検出された位相判定エラー
    に基づいて入力信号の位相を正位相又は逆位相に補正し
    て、その位相補正された信号を出力する段階と、 (b)前記位相補正された信号の位相が逆位相かを検出
    して位相調整信号を出力する段階と、 (c)前記位相調整信号に応じて前記位相補正された信
    号の位相を補正する段階とを含み、 前記(b)段階では、既知信号列の符号ビットと前記位
    相補正された信号の符号ビットとを比較して位相調整信
    号を出力する ことを特徴とする位相補正方法。
  12. 【請求項12】 (a)位相エラーを含む一次元入力信号
    の位相判定エラーを検出し、検出された位相判定エラー
    に基づいて入力信号の位相を正位相又は逆位相に補正し
    て、その位相補正された信号を出力する段階と、 (b)前記位相補正された信号の位相が逆位相かを検出
    して位相調整信号を出力する段階と、 (c)前記位相調整信号に応じて前記位相補正された信
    号の位相を補正する段階とを含み、 前記(b)段階では、既知信号列と前記位相補正された
    信号との比較を通じて位相補正された信号にシンボルエ
    ラーが含まれているかを検出して前記位相調整信号を出
    力することを特徴とする位相補正方法。
  13. 【請求項13】 (a)位相エラーを含む一次元入力信号
    の位相判定エラーを検出し、検出された位相判定エラー
    に基づいて入力信号の位相を正位相又は逆位相に補正し
    て、その位相補正された信号を出力する段階と、 (b)前記位相補正された信号の位相が逆位相かを検出
    して位相調整信号を出力する段階と、 (c)前記位相調整信号に応じて前記位相補正された信
    号の位相を補正する段階とを含み、 前記(b)段階は、 (b1)既知信号列と前記位相補正された信号との比較
    を通じてシンボルエラーを検出する段階と、 (b2)前記シンボルエラーを第1所定期間中累積して
    累積値を出力する段階と、 (b3)前記累積値と所定のスレショルド値とを比較し
    て位相調整信号を出力する段階とを含むことを特徴とす
    る位相補正方法。
  14. 【請求項14】 前記第1所定期間はフィールド同期セ
    グメントの既知信号列期間であることを特徴とする請求
    項1に記載の位相補正方法。
  15. 【請求項15】 前記(b3)段階は、 (b31)前記累積値とスレショルド値とを比較して比
    較信号を出力する段階と、 (b32)前記比較信号が第2所定期間中維持されるか
    を検索する段階と、 (b33)前記(b32)段階で前記第2所定期間中同
    一の値が維持されると、その値を選択して出力し、前記
    第2所定期間中同一の値が維持されないと、以前に選択
    された値を出力する段階とを含むことを特徴とする請求
    項1に記載の位相補正方法。
  16. 【請求項16】 前記第2所定期間は所定の整数N個の
    フィールド期間であることを特徴とする請求項15に記
    載の位相補正方法。
JP05541198A 1997-05-12 1998-03-06 位相補正回路及びその方法 Expired - Fee Related JP3261351B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR18328/1997 1997-05-12
KR1019970018328A KR100238284B1 (ko) 1997-05-12 1997-05-12 위상 보정 회로 및 그 방법

Publications (2)

Publication Number Publication Date
JPH10341262A JPH10341262A (ja) 1998-12-22
JP3261351B2 true JP3261351B2 (ja) 2002-02-25

Family

ID=19505621

Family Applications (1)

Application Number Title Priority Date Filing Date
JP05541198A Expired - Fee Related JP3261351B2 (ja) 1997-05-12 1998-03-06 位相補正回路及びその方法

Country Status (4)

Country Link
US (1) US6046618A (ja)
JP (1) JP3261351B2 (ja)
KR (1) KR100238284B1 (ja)
CN (1) CN1077378C (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1127424B1 (en) * 1998-11-03 2004-09-29 Broadcom Corporation Dual mode qam/vsb receiver
US8107512B2 (en) * 2004-03-08 2012-01-31 Thomson Licensing Method and apparatus for robust automatic frequency control in CDMA systems with constant pilot signals
US7936087B2 (en) * 2007-03-12 2011-05-03 System General Corp. Switching controller for parallel power converters
EP2217213B1 (en) * 2007-10-31 2017-05-24 Johnson & Johnson Consumer Inc. Orally disintegrative dosage form
CN101741789B (zh) * 2008-11-06 2012-08-29 瑞昱半导体股份有限公司 相位校正电路及其相位校正方法
WO2020195139A1 (ja) * 2019-03-26 2020-10-01 パナソニックIpマネジメント株式会社 信号処理装置、慣性力センサ、信号処理方法、及びプログラム

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5141489B2 (ja) * 1971-08-28 1976-11-10
JPS5250487B2 (ja) * 1972-02-04 1977-12-24
JPS5358753A (en) * 1976-11-08 1978-05-26 Nippon Telegr & Teleph Corp <Ntt> Automatic phase control device for carrier wave
JPS5464959A (en) * 1977-11-01 1979-05-25 Fujitsu Ltd Cycle slipping correcting method
JPS59198052A (ja) * 1983-04-26 1984-11-09 Fujitsu Ltd 位相同期回路
JPS62180634A (ja) * 1986-02-04 1987-08-07 Toshiba Corp フレ−ム同期方式
JPH0241049A (ja) * 1988-07-30 1990-02-09 Nec Corp 位相変復調装置の同期制御回路
EP0570190A3 (en) * 1992-05-14 1994-07-06 Matsushita Electric Ind Co Ltd Waveform equalizing system
JP2522144B2 (ja) * 1993-01-14 1996-08-07 日本電気株式会社 位相曖昧度除去回路
US5406587A (en) * 1993-02-08 1995-04-11 Zenith Electronics Corporation Error tracking loop
US5706057A (en) * 1994-03-21 1998-01-06 Rca Thomson Licensing Corporation Phase detector in a carrier recovery network for a vestigial sideband signal
KR0163729B1 (ko) * 1995-04-19 1999-01-15 김광호 디지탈 잔류 측파대 변조 통신 시스템의 위상 검출 방법 및 위상 트랙킹 루프 회로
JPH09261285A (ja) * 1996-03-19 1997-10-03 Pioneer Electron Corp 多値vsb復調器
US5798803A (en) * 1996-10-02 1998-08-25 Samsung Electronics Co., Ltd. NTSC interference detectors using comb filters that suppress HDTV pilot carrier for NTSC extraction

Also Published As

Publication number Publication date
US6046618A (en) 2000-04-04
KR19980083160A (ko) 1998-12-05
KR100238284B1 (ko) 2000-01-15
CN1199305A (zh) 1998-11-18
CN1077378C (zh) 2002-01-02
JPH10341262A (ja) 1998-12-22

Similar Documents

Publication Publication Date Title
CA2193817C (en) Symbol timing recovery circuit and method
JP3423547B2 (ja) 位相エラー補正方法及び位相トラッキングループ回路
US7480009B2 (en) Synchronization signal detection in a digital television receiver
US6707861B1 (en) Demodulator for an HDTV receiver
US6298100B1 (en) Phase error estimation method for a demodulator in an HDTV receiver
KR0170345B1 (ko) 고해상도 텔레비젼 수신기의 자동 이득 조절회로 및 방법
EP0828366A2 (en) Carrier recovery in a QAM receiver
US20070172001A1 (en) Demodulation circuit and demodulation method
US6731698B1 (en) Quadrature demodulation circuit capable for canceling offset
KR100320477B1 (ko) 디지털 텔레비전의 타이밍 복원 장치
CN1518820B (zh) 一种相位跟踪系统
CA2338411A1 (en) Vsb/qam receiver and method
JP3261351B2 (ja) 位相補正回路及びその方法
US6477215B1 (en) Sampling control loop for a receiver for digitally transmitted signals
JPH08340359A (ja) ディジタル残留側波帯変調通信装置の位相検出方法及び位相トラッキングループ回路
US6751270B1 (en) Carrier frequency recovery apparatus capable of simultaneously reducing frequency offset and phase error and method of the same
JP3344353B2 (ja) 位相同期ループ回路と受信システム
US6505220B1 (en) Method and apparatus for detecting a unique word
US6192090B1 (en) Circuit and method for adaptively calculating decision error of digital signal in digital modulation system
US6204725B1 (en) Circuit for demodulating digital signal undergoing different modulation schemes
US6445752B1 (en) Apparatus and method for phase tracking in a demodulator
KR100300947B1 (ko) 디지털텔레비젼수신장치의세그먼트동기신호검출장치
KR100390433B1 (ko) 디지털 tv 수신기의 에러 추적 장치
JP3394276B2 (ja) Afc回路
JP2003218967A (ja) タイミング同期方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees