JP3257811B2 - Syndrome generation circuit - Google Patents

Syndrome generation circuit

Info

Publication number
JP3257811B2
JP3257811B2 JP32669191A JP32669191A JP3257811B2 JP 3257811 B2 JP3257811 B2 JP 3257811B2 JP 32669191 A JP32669191 A JP 32669191A JP 32669191 A JP32669191 A JP 32669191A JP 3257811 B2 JP3257811 B2 JP 3257811B2
Authority
JP
Japan
Prior art keywords
input
data
syndrome
multiplying
holding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP32669191A
Other languages
Japanese (ja)
Other versions
JPH05143376A (en
Inventor
恵市 岩村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP32669191A priority Critical patent/JP3257811B2/en
Publication of JPH05143376A publication Critical patent/JPH05143376A/en
Application granted granted Critical
Publication of JP3257811B2 publication Critical patent/JP3257811B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、情報記録装置や通信路
等における誤りを訂正するためのシンドロームを生成す
るためのシンドローム生成回路に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a syndrome generation circuit for generating a syndrome for correcting an error in an information recording device, a communication path or the like.

【0002】[0002]

【従来の技術】図3は従来のシンドローム生成回路の一
例を示すブロック図である。
2. Description of the Related Art FIG. 3 is a block diagram showing an example of a conventional syndrome generation circuit.

【0003】図において、1はシンドロームを保持する
レジスタ、2は乗算器で、レジスタ1の出力にある定数
をかける。3は論理加算器で、乗算器2の出力と入力デ
ータとを加算する。
In FIG. 1, reference numeral 1 denotes a register for holding a syndrome, and 2 denotes a multiplier, which multiplies an output of the register 1 by a certain constant. Numeral 3 denotes a logical adder for adding the output of the multiplier 2 and the input data.

【0004】[0004]

【発明が解決しようとする課題】従来のシンドローム生
成回路は、上記のように構成されているので、例えば図
4に示すようなデータ入力の方向と誤り訂正符号語の方
向が異なるデータフォーマットに対してシンドロームを
生成する場合、一度メモリに入力データを蓄積し、符号
語の順に誤り訂正回路に入力し直す必要があった。ま
た、積符号化されたデータフォーマットに対してシンド
ロームを生成する場合も同様であり、かつC1(データ
入力方向と処理方向が異なる符号語),C2(データ入
力方向と処理方向が同一の符号語)のシンドロームを同
時に生成する場合も符号語C1,C2の処理順序が異な
るため回路が複雑になるという問題点があった。
Since the conventional syndrome generation circuit is constructed as described above, it is applicable to a data format in which the direction of the data input and the direction of the error correction codeword are different as shown in FIG. In order to generate a syndrome, it is necessary to once accumulate input data in a memory and input it to an error correction circuit in the order of codewords. The same applies to the case where a syndrome is generated for a product encoded data format, and C1 (a code word whose processing direction is different from the data input direction) and C2 (a code word whose processing direction is the same as the data input direction). Also, when the syndromes of (1) and (2) are simultaneously generated, there is a problem that the processing order of the codewords C1 and C2 is different and the circuit becomes complicated.

【0005】本発明は、上記の問題点を解決するために
なされたもので、積符号化されたデータフォーマットに
対して入力データのインタリーブを解くために一度メモ
リに蓄積する必要がなく、かつ複数の符号語に対するシ
ンドロームを簡単に生成できるシンドローム生成回路を
提供することを目的とする。
SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and it is not necessary to accumulate in a memory once to deinterleave input data with respect to a product encoded data format. It is an object of the present invention to provide a syndrome generation circuit that can easily generate a syndrome for a code word of.

【0006】[0006]

【問題点を解決するための手段】本発明に係るシンドロ
ーム生成回路は、複数の保持位置の各データを次の保持
位置に順次シフトさせて入力データを最初の保持位置に
保持し、最後の保持位置のデータを出力する保持手段
と、この最後の保持位置より出力されたデータに所定の
定数を乗じる乗算手段と、この乗算手段の出力と2次元
配列に対応する入力語群から所定方向に沿って順に読み
出される入力語とを論理加算して、加算結果を前記保持
手段に入力する加算手段とを有し、当該論理加算を前記
入力語群の全ての入力語について行なって、当該入力語
群に対して前記所定方向と直交する方向のシンドローム
を生成するものである。
According to the present invention, there is provided a syndrome generation circuit which stores each data at a plurality of holding positions in the next holding position.
Input data to the first holding position
Holding, holding means for outputting the data of the last holding position, and multiplying means for multiplying a predetermined <br/> constant output data from the last holding position, output and 2D of the multiplication means
Read in order from the input word group corresponding to the array in a predetermined direction
Logically add the input word to be output and hold the addition result
And an adding means for inputting to the device, the said logical sum
Perform for all input words in the input word group, and
A syndrome is generated for the group in a direction orthogonal to the predetermined direction .

【0007】また、複数のアドレスを備えたメモリ手段
と、前記複数のアドレスにおいて順次アクセスアドレス
を巡回シフトさせるアドレス制御手段と、当該アクセス
アドレスより読み出されたデータに所定の定数を乗じる
乗算手段と、この乗算手段の出力と2次元配列に対応す
る入力語群から所定方向に沿って順に読み出される入力
語とを論理加算して、加算結果を前記アクセスアドレス
に書き込む加算手段とを有し、当該論理加算を前記入力
語群の全ての入力語について行なって、当該入力語群に
対して前記所定方向と直交する方向のシンドロームを生
成するものである。
Also, a memory means having a plurality of addresses
And a sequential access address among the plurality of addresses.
Address control means for cyclically shifting
Multiply the data read from the address by a predetermined constant
A multiplying means corresponding to the output of the multiplying means and the two-dimensional array.
Input sequentially read from a group of input words along a predetermined direction
And the logical sum of the word and the result of addition
And an adding means for writing the logical addition into the input
Perform for all input words in the word group, and
On the other hand, a syndrome in a direction orthogonal to the predetermined direction is generated.
Is what it does .

【0008】[0008]

【0009】[0009]

【0010】[0010]

【実施例】図1は本発明の一実施例を示すシンドローム
生成回路の一例を示すブロック図である。
FIG. 1 is a block diagram showing an example of a syndrome generation circuit according to an embodiment of the present invention.

【0011】図において、11はシンドロームを巡回的
に保持するレジスタ、12はそのレジスタ出力にある定
数をかける乗算器、13は前記乗算器12の出力と入力
データとを加算処理する論理加算器である。
Referring to FIG. 1, reference numeral 11 denotes a register for cyclically holding a syndrome, 12 a multiplier for multiplying the register output by a constant, and 13 a logical adder for adding the output of the multiplier 12 to input data. is there.

【0012】このように構成されたシンドローム生成回
路において、入力符号語を順次保持位置を巡回シフトさ
せながら保持する保持手段(本実施例ではレジスタ1
1)と、前記保持位置のそれぞれの保持内容に所定の定
数を乗じる乗算手段(乗算器12)と、この乗算手段の
出力と後続の入力符号語との論理加算演算を行ない、演
算結果を順次保持位置を巡回シフトさせながら前記保持
手段に保持させる論理加算手段(論理加算器13)とを
有し、前記論理加算演算を所定回数行なって入力符号語
のシンドロームを生成するので、データ入力方向が異な
るシンドロームを求めることを可能とする。
In the syndrome generation circuit configured as described above, the input code words are sequentially shifted in the holding position.
Holding means (in this embodiment, register 1
1) and a predetermined fixed value for each held content of the holding position.
Multiplication means (multiplier 12) for multiplying a number;
Performs a logical addition operation on the output and the subsequent input codeword,
Holding the calculation result while sequentially shifting the holding position cyclically
Logical addition means (logical adder 13) held by the means
The input code word
Is generated, it is possible to obtain a syndrome having a different data input direction.

【0013】以下、図4を参照しながら図1の動作につ
いて説明する。
The operation of FIG. 1 will be described below with reference to FIG.

【0014】図4に示すデータフォーマットの入力順
は、図に示すように入力R11,R21,…,Rm1,
R12,R22,…,Rm2、R1n,R2n,…,R
mnである。この場合の符号語の順序は、各々[Rm
1,Rm2,…,Rmn]となる。そこで、レジスタ1
1をm段として、入力R11,R21,…,Rm1に対
して巡回シフトさせて用いると、各々のレジスタ11に
R11,R21,…,Rm1が保持される。次の入力R
12,R22,…,Rm2の入力に対応してレジスタ1
1を再び巡回シフトさせると、前の保持データの各々の
値に乗算器12の値αi をかけた結果と、入力データの
排他的論理和であるR11・αi +R12,R21・α
i +R22,…,Rm1・αi +Rm2が論理加算器1
3から出力され、再びレジスタ11に入力され各々保持
される。これを繰り返すことによって、データフォーマ
ットの全データを入力し終えると、各レジスタ11に各
符号語毎のαi に対するシンドロームが生成される。
The input order of the data format shown in FIG. 4 is, as shown in the figure, input R11, R21,.
R12, R22, ..., Rm2, R1n, R2n, ..., R
mn. The order of the codewords in this case is [Rm
1, Rm2,..., Rmn]. So register 1
.., Rm1 are cyclically shifted with respect to inputs R11, R21,..., Rm1, and R11, R21,. Next input R
12, R22,..., Rm2
When the 1 is cyclically shifted again, the result of multiplying each value of the previous held data by the value α i of the multiplier 12 and the exclusive OR of the input data, R11 · α i + R12, R21 · α
i + R22,..., Rm1 · α i + Rm2 are logical adders 1
3 and are again input to the register 11 and held. By repeating this, when all the data in the data format has been input, a syndrome for α i for each codeword is generated in each register 11.

【0015】従って、図1に示すシンドローム生成回路
をシンドロームの個数だけ乗算器12の値αi に対応し
て用いることにより、一度のデータ入力で処理方向の異
なる符号語C1についてのシンドロームをすべて求める
ことができる。また、データの入力方向と処理方向が同
一の符号語C2については、図3に示したシンドローム
生成回路で求めることができるので、各シンドローム生
成回路を組み合わせることにより、データの入力方向と
処理方向が同一の符号語C2およびデータ入力で処理方
向の異なる符号語C1のシンドロームを一度に求めるこ
とができる。
Therefore, by using the syndrome generation circuit shown in FIG. 1 in correspondence with the value α i of the multiplier 12 by the number of syndromes, all the syndromes for the code word C1 having different processing directions can be obtained by one data input. be able to. Further, the code word C2 having the same data input direction and processing direction can be obtained by the syndrome generation circuit shown in FIG. 3, so that the data input direction and the processing direction can be changed by combining the syndrome generation circuits. With the same codeword C2 and data input, syndromes of a codeword C1 having different processing directions can be obtained at a time.

【0016】なお、上記実施例ではシンドローム生成回
路のレジスタ部は、レジスタでなくメモリのアドレス制
御を巡回的に行う構成(図2参照)であっても同様に達
成できることは言うまでもない。
In the above-described embodiment, it goes without saying that the register section of the syndrome generation circuit can be similarly achieved even if the configuration is such that the address control of the memory, not the register, is performed cyclically (see FIG. 2).

【0017】図2は本発明の他の実施例を示すシンドロ
ーム生成回路の一例を示すブロック図であり、図1と同
一のものには同じ符号を付してある。
FIG. 2 is a block diagram showing an example of a syndrome generation circuit according to another embodiment of the present invention. The same components as those in FIG. 1 are denoted by the same reference numerals.

【0018】図において、5は例えば0〜m−1の値を
巡回出力するカウンタにより構成されるアドレス制御手
段で、記憶媒体4のアクセスを制御する。
In the figure, reference numeral 5 denotes an address control means constituted by a counter for cyclically outputting values from 0 to m-1, for example, for controlling access to the storage medium 4.

【0019】このように構成されたシンドローム生成回
路において、保持手段を各保持位置が夫々異なるアドレ
スで指定される記憶媒体4で構成し、アドレス制御手段
5がアクセスアドレスを巡回しながら入力データを記憶
媒体4に保持させ、乗算器12がアドレスから読み出
されるデータと定数との乗算を順次行い、論理加算器1
3が乗算器12の出力と入力データとの論理加算演算を
実行し、この演算結果をアドレス制御手段5がアクセス
アドレスを巡回しながら記録媒体4に保持させ、この論
理加算演算を所定回数行なって、データ入力方向と符号
語の方向とが異なる符号語のシンドロームを求めること
を可能とする。
In the syndrome generation circuit having the above-described configuration, the holding means is provided with an address having a different holding position.
Constituted by a storage medium 4, which is specified by the scan, then hold the input data in the storage medium 4 while the address control unit 5 is visited access address, successively multiplies the data and constants multiplier 12 is read from each address Do, logical adder 1
3 executes a logical addition operation between the output of the multiplier 12 and the input data, and the address control means 5 accesses the operation result.
The address is stored in the recording medium 4 while circulating ,
Perform logical addition operation a predetermined number of times, and
It is possible to obtain a syndrome of a code word having a different word direction .

【0020】[0020]

【発明の効果】以上説明したように、本発明のシンドロ
ーム生成回路は、複数の保持位置の各データを次の保持
位置に順次シフトさせて入力データを最初の保持位置に
保持し、最後の保持位置のデータを出力する保持手段
と、この最後の保持位置より出力されたデータに所定の
定数を乗じる乗算手段と、この乗算手段の出力と2次元
配列に対応する入力語群から所定方向に沿って順に読み
出される入力語とを論理加算して、加算結果を前記保持
手段に入力する加算手段とを有し、当該論理加算を前記
入力語群の全ての入力語について行なって、当該入力語
群に対して前記所定方向と直交する方向のシンドローム
を生成するので、入力データのインタリーブを解くため
に入力データ全体を蓄積するメモリを設ける必要がなく
なり、回路構成を簡単にできる。また、データの入力方
向と異なる方向の符号語のシンドロームを簡単な回路構
成で求めることができる。
As described above, according to the present invention,
The memory generation circuit stores each data at multiple
Input data to the first holding position
Holding, holding means for outputting the data of the last holding position, and multiplying means for multiplying a predetermined constant on the data output from the last holding position, output and 2D of the multiplication means
Read in order from the input word group corresponding to the array in a predetermined direction
Logically add the input word to be output and hold the addition result
And an adding means for inputting to the device, the said logical sum
Perform for all input words in the input word group, and
Since the syndrome is generated for the group in the direction orthogonal to the predetermined direction, it is not necessary to provide a memory for storing the entire input data in order to deinterleave the input data, and the circuit configuration can be simplified. Further, a syndrome of a code word in a direction different from the data input direction can be obtained with a simple circuit configuration.

【0021】また、他の態様のシンドローム生成回路
は、複数のアドレスを備えたメモリ手段と、前記複数の
アドレスにおいて順次アクセスアドレスを巡回シフトさ
せるアドレス制御手段と、当該アクセスアドレスより読
み出されたデータに所定の定数を乗じる乗算手段と、こ
の乗算手段の出力と2次元配列に対応する入力語群から
所定方向に沿って順に読み出される入力語とを論理加算
して、加算結果を前記アクセスアドレスに書き込む加算
手段とを有し、当該論理加算を前記入力語群の全ての入
力語について行なって、当該入力語群に対して前記所定
方向と直交する方向のシンドロームを生成するので、入
力データのインタリーブを解くために入力データ全体を
蓄積するメモリを設ける必要がなくなり、回路構成を簡
単にできる。また、データの入力方向と異なる方向の符
号語のシンドロームをアドレス制御により容易に求める
ことができる。
A syndrome generation circuit according to another aspect.
Comprises a memory means having a plurality of addresses;
The address is sequentially shifted cyclically in the address.
Address control means to read from the access address.
Multiplication means for multiplying the found data by a predetermined constant;
From the output of the multiplication means and the input words corresponding to the two-dimensional array
Logical addition of input words read in order along the specified direction
And writing the addition result to the access address.
Means for performing the logical addition on all the input words in the input word group.
For the input word group, and
Generates a syndrome in the direction orthogonal to the direction.
The entire input data to deinterleave the force data
There is no need to provide a memory for storage, and the circuit configuration can be simplified.
Simply can. In addition, marks in a direction different from the data input direction
The syndrome of the issue language can be found in the barber easily by the address control.

【0022】従って、従来のシンドローム生成回路の規
模を大幅に小さくできるとともに、シンドローム生成制
御を簡素化できる等の効果を奏する。
Therefore, there are the effects that the scale of the conventional syndrome generation circuit can be significantly reduced and the syndrome generation control can be simplified.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施例を示すシンドローム生成回路
の一例を示すブロック図である。
FIG. 1 is a block diagram illustrating an example of a syndrome generation circuit according to an embodiment of the present invention.

【図2】図2は本発明の他の実施例を示すシンドローム
生成回路の一例を示すブロック図である。
FIG. 2 is a block diagram showing an example of a syndrome generation circuit showing another embodiment of the present invention.

【図3】従来のシンドローム生成回路の一例を示すブロ
ック図である。
FIG. 3 is a block diagram illustrating an example of a conventional syndrome generation circuit.

【図4】入力データのデータフォーマットを示す図であ
る。
FIG. 4 is a diagram showing a data format of input data.

【符号の説明】[Explanation of symbols]

11 レジスタ 12 乗算器 13 論理加算器 11 Register 12 Multiplier 13 Logical adder

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 複数の保持位置の各データを次の保持位
置に順次シフトさせて入力データを最初の保持位置に保
持し、最後の保持位置のデータを出力する保持手段と、
この最後の保持位置より出力されたデータに所定の定数
を乗じる乗算手段と、この乗算手段の出力と2次元配列
に対応する入力語群から所定方向に沿って順に読み出さ
れる入力語とを論理加算して、加算結果を前記保持手段
に入力する加算手段とを有し、当該論理加算を前記入力
語群の全ての入力語について行なって、当該入力語群に
対して前記所定方向と直交する方向のシンドロームを生
成することを特徴とするシンドローム生成回路。
1. A method according to claim 1 , wherein each data at a plurality of holding positions is stored in a next holding position
Input data in the first holding position
Holding means for holding and outputting data of the last holding position ;
Multiplying means for multiplying the data output from the last holding position by a predetermined constant, and an output of the multiplying means and a two-dimensional array
From the input word group corresponding to
Means for logically adding the input word to
And an adding means for inputting the logical addition to the input.
Perform for all input words in the word group, and
A syndrome generation circuit that generates a syndrome in a direction orthogonal to the predetermined direction .
【請求項2】 複数のアドレスを備えたメモリ手段と、
前記複数のアドレスにおいて順次アクセスアドレスを巡
回シフトさせるアドレス制御手段と、当該アクセスアド
レスより読み出されたデータに所定の定数を乗じる乗算
手段と、この乗算手段の出力と2次元配列に対応する入
力語群から所定方向に沿って順に読み出される入力語と
を論理加算して、加算結果を前記アクセスアドレスに書
き込む加算手段とを有し、当該論理加算を前記入力語群
の全ての入力語について行なって、当該入力語群に対し
て前記所定方向と直交する方向のシンドロームを生成す
ことを特徴とするシンドローム生成回路。
2. A memory means having a plurality of addresses;
The access addresses are sequentially cycled through the plurality of addresses.
Address control means for shifting the access address
Multiplying the data read from the address by a predetermined constant
Means, an output of the multiplication means and an input corresponding to the two-dimensional array.
Input words that are sequentially read from the group of power words along a predetermined direction;
Is logically added, and the addition result is written to the access address.
Input means for performing the logical addition on the input word group.
For all input words of
To generate a syndrome in a direction orthogonal to the predetermined direction.
Syndrome generating circuit, characterized in that that.
JP32669191A 1991-11-15 1991-11-15 Syndrome generation circuit Expired - Fee Related JP3257811B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32669191A JP3257811B2 (en) 1991-11-15 1991-11-15 Syndrome generation circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32669191A JP3257811B2 (en) 1991-11-15 1991-11-15 Syndrome generation circuit

Publications (2)

Publication Number Publication Date
JPH05143376A JPH05143376A (en) 1993-06-11
JP3257811B2 true JP3257811B2 (en) 2002-02-18

Family

ID=18190586

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32669191A Expired - Fee Related JP3257811B2 (en) 1991-11-15 1991-11-15 Syndrome generation circuit

Country Status (1)

Country Link
JP (1) JP3257811B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4906821B2 (en) * 2008-09-16 2012-03-28 株式会社日立製作所 Concatenated code arithmetic circuit and address control method

Also Published As

Publication number Publication date
JPH05143376A (en) 1993-06-11

Similar Documents

Publication Publication Date Title
EP0387924B1 (en) Method and apparatus for decoding error correction code
US4763332A (en) Shared circuitry for the encoding and syndrome generation functions of a Reed-Solomon code
KR20020032038A (en) Memory device for applying to high speed block pipelined reed-solomon decoder and method of memory access and reed-solomon decoder having the memory device
US5694330A (en) Error correction method including erasure correction, and apparatus therefor
US5276827A (en) Data buffer for the duration of cyclically recurrent buffer periods
US7089276B2 (en) Modular Galois-field subfield-power integrated inverter-multiplier circuit for Galois-field division over GF(256)
US5983389A (en) Error correction decoding apparatus
US6802040B1 (en) Error correction device
Zhang et al. Fast factorization architecture in soft-decision Reed-Solomon decoding
JP3257811B2 (en) Syndrome generation circuit
JP2001127645A (en) Error correction method and error correction device
KR100336234B1 (en) Data error correction apparatus
JP3614978B2 (en) Galois field division method and division apparatus
US5448510A (en) Method and apparatus for producing the reciprocal of an arbitrary element in a finite field
JP2662472B2 (en) Syndrome operation circuit for error correction processing
EP0986182A2 (en) Encoding apparatus and method, decoding apparatus and method and providing medium
JP2718481B2 (en) Error correction device for long distance codes
JP2800598B2 (en) Error correction decoding device
JP2907138B2 (en) Error correction arithmetic processing method and processing circuit
JPH0834439B2 (en) Galois field arithmetic unit
JPH1032497A (en) Error evaluation polynomial coefficient computing device
JP2914813B2 (en) Error correction decoding device
JP2718478B2 (en) Error correction device for long distance codes
JPH1013253A (en) Convolutional interleaver
JPH0962585A (en) Interleave device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081207

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081207

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091207

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091207

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101207

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees