KR100336234B1 - Data error correction apparatus - Google Patents

Data error correction apparatus

Info

Publication number
KR100336234B1
KR100336234B1 KR1020000007723A KR20000007723A KR100336234B1 KR 100336234 B1 KR100336234 B1 KR 100336234B1 KR 1020000007723 A KR1020000007723 A KR 1020000007723A KR 20000007723 A KR20000007723 A KR 20000007723A KR 100336234 B1 KR100336234 B1 KR 100336234B1
Authority
KR
South Korea
Prior art keywords
error correction
syndrome
syndrome calculation
data
code
Prior art date
Application number
KR1020000007723A
Other languages
Korean (ko)
Other versions
KR20000076689A (en
Inventor
노구치노부아키
와타나베다카히로
Original Assignee
마츠시타 덴끼 산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마츠시타 덴끼 산교 가부시키가이샤 filed Critical 마츠시타 덴끼 산교 가부시키가이샤
Publication of KR20000076689A publication Critical patent/KR20000076689A/en
Application granted granted Critical
Publication of KR100336234B1 publication Critical patent/KR100336234B1/en

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B02—CRUSHING, PULVERISING, OR DISINTEGRATING; PREPARATORY TREATMENT OF GRAIN FOR MILLING
    • B02B—PREPARING GRAIN FOR MILLING; REFINING GRANULAR FRUIT TO COMMERCIAL PRODUCTS BY WORKING THE SURFACE
    • B02B7/00—Auxiliary devices
    • B02B7/02—Feeding or discharging devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/159—Remainder calculation, e.g. for encoding and syndrome calculation
    • H03M13/1595—Parallel or block-wise remainder calculation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B07—SEPARATING SOLIDS FROM SOLIDS; SORTING
    • B07B—SEPARATING SOLIDS FROM SOLIDS BY SIEVING, SCREENING, SIFTING OR BY USING GAS CURRENTS; SEPARATING BY OTHER DRY METHODS APPLICABLE TO BULK MATERIAL, e.g. LOOSE ARTICLES FIT TO BE HANDLED LIKE BULK MATERIAL
    • B07B13/00—Grading or sorting solid materials by dry methods, not otherwise provided for; Sorting articles otherwise than by indirectly controlled devices
    • B07B13/08—Grading or sorting solid materials by dry methods, not otherwise provided for; Sorting articles otherwise than by indirectly controlled devices according to weight
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B07—SEPARATING SOLIDS FROM SOLIDS; SORTING
    • B07B—SEPARATING SOLIDS FROM SOLIDS BY SIEVING, SCREENING, SIFTING OR BY USING GAS CURRENTS; SEPARATING BY OTHER DRY METHODS APPLICABLE TO BULK MATERIAL, e.g. LOOSE ARTICLES FIT TO BE HANDLED LIKE BULK MATERIAL
    • B07B4/00—Separating solids from solids by subjecting their mixture to gas currents
    • B07B4/02—Separating solids from solids by subjecting their mixture to gas currents while the mixtures fall
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/1515—Reed-Solomon codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/158—Finite field arithmetic processing

Abstract

복수의 오류 정정 부호에 의해서 데이터의 오류를 정정하는 데이터 오류 정정 장치에 있어서, 정정 능력이 큰 부호의 신드롬 계산 회로를 효율적으로 사용함으로써, 정정 능력이 작은 부호의 신드롬 계산의 병렬 처리 부호어수를 크게 하여, 오류 정정 처리의 고속화를 실현한다.In a data error correction apparatus for correcting an error in data by using a plurality of error correction codes, by effectively using a syndrome calculation circuit of a code having a large correction capability, a large number of parallel processing codewords for syndrome calculation of a code having a small correction capability is greatly increased. This speeds up the error correction process.

갈로아체의 가산기(140∼155), 플립플롭 회로(160∼175) 및 갈로아체의 원의 제 1 상수 승산기(180∼195)에 의해, 8중 오류 정정 리드 솔로몬 부호의 1부호어의 신드롬을 계산하는 16개의 신드롬 계산 회로가 구성된다. 이들 일부의 신드롬 계산 회로(102∼115)에, 갈로아체의 원의 제 2 상수 승산기(200∼213)와, 제 1 상수 승산기와 제 2 상수 승산기를 선택하는 선택 회로(222∼235)를 부가하여, 1중(重)오류 정정 리드 솔로몬 부호를 8병렬 처리할 수 있는 신드롬 계산 회로(100∼115)가 구성된다.The syndrome of the one-sign of the eight-error correcting Reed Solomon code is obtained by the adders 140 to 155 of the Galoache, the flip-flop circuits 160 to 175, and the first constant multipliers 180 to 195 of the Galoache. Sixteen syndrome calculation circuits for calculating are constructed. To some of these syndrome calculation circuits 102 to 115, a second constant multiplier 200 to 213 of the original galoache and a selection circuit 222 to 235 for selecting the first constant multiplier and the second constant multiplier are added. In this way, syndrome calculation circuits 100 to 115 which can process eight parallel error correction Reed Solomon codes in parallel are constructed.

Description

데이터 오류 정정 장치{DATA ERROR CORRECTION APPARATUS}Data Error Correction Device {DATA ERROR CORRECTION APPARATUS}

본 발명은 복수의 오류 정정 부호에 의해 데이터의 오류를 정정하는 데이터 오류 정정 장치에 관한 것이다.The present invention relates to a data error correction apparatus for correcting an error of data by a plurality of error correction codes.

데이터 처리 시스템의 고신뢰도화의 한 방법으로서, 데이터의 오류를 정정하는 오류 정정 부호가 여러가지 기기에 적용되고 있다. 특히 리드 솔로몬 부호를 포함하는 BCH(Bose-Chaundhuri-Hocqenghen) 부호는, 부호 효율이 높기 때문에 중요한 부호의 하나로 되어 있다. 리드 솔로몬 부호는, 원시 다항식을 W(z)로 하고, W(z)=0의 근을 α로 할 때, 이 근 α를 원시원으로 하는 갈로아체(Galois field)상의 부호로서, 블럭 오류 정정 부호의 하나이다.As a method of high reliability of the data processing system, error correction codes for correcting errors in data have been applied to various devices. In particular, the BCH (Bose-Chaundhuri-Hocqenghen) code including the Reed Solomon code is an important code because of its high coding efficiency. The Reed Solomon code is a code on the Galois field where the root α is the source when the source polynomial is W (z) and the root of W (z) = 0 is α. One of the signs.

도 3은 일본 특허 공개 제1993-55926호 공보에 기재된 오류 정정 장치의 구성을 나타내는 블럭도이다. 이 오류 정정 장치는, 입력 데이터를 기억하는 데이터 메모리(72)와, 입력 데이터에 부가된 다중 오류 정정 부호의 신드롬(syndrome)을 계산하는 신드롬 계산 회로(76, 78)와, 해당 신드롬 계산 회로(76, 78)에 의해 계산된 신드롬을 기억하는 신드롬 메모리(80)와, 신드롬 메모리(80)에 기억되는 신드롬을 판독하여 데이터 메모리(72)상의 오류 데이터를 재기록하는 오류 검출 정정 처리 회로(86)를 갖는 것이다. 또한, OR 회로(82)는 계산된 신드롬의 전체 비트의 논리합을 취하고, 그 결과에 따라 데이터 오류의 존재를 나타내는 플래그 정보로서 플래그 메모리(84)에 기억된다. 또한, 타이밍 제어 회로(88)는 해당 오류 정정 장치의 동작 타이밍을 제어한다. 신드롬 계산 회로(76, 78)는, 가산기(20, 22, 24, 36, 38, 40), 지연기(26, 28, 30, 42, 44, 46, 52, 54, 56) 및 갈로아체의 원의 상수 승산기(32, 34, 48, 50)로 이루어지고, 입력 데이터 Wi, 생성 다항식의 근을 αm으로 할 경우, 다음 수학식 1의 (1), (2), (3)에 따라서 신드롬 S0, S1, S2를 계산한다.3 is a block diagram showing the configuration of the error correction apparatus described in Japanese Patent Laid-Open No. 193-55926. The error correction apparatus includes a data memory 72 for storing input data, syndrome calculation circuits 76 and 78 for calculating a syndrome of multiple error correction codes added to the input data, and a corresponding syndrome calculation circuit ( A syndrome memory 80 for storing the syndrome calculated by 76 and 78, and an error detection correction processing circuit 86 for reading the syndrome stored in the syndrome memory 80 and rewriting error data on the data memory 72; To have. In addition, the OR circuit 82 takes a logical sum of all the calculated bits of the syndrome and, according to the result, is stored in the flag memory 84 as flag information indicating the presence of a data error. The timing control circuit 88 also controls the operation timing of the error correction apparatus. Syndrome calculation circuits 76 and 78 include adders 20, 22, 24, 36, 38, 40, delays 26, 28, 30, 42, 44, 46, 52, 54, 56 and galloche. When the root of the input data Wi and the generated polynomial is αm, and the root of the input data Wi and the generated polynomial is αm, the syndrome is obtained according to the following equation (1), (2), (3) Calculate S0, S1, S2.

그리고, 오류 검출 처리 회로(86)가 신드롬 메모리(80)로부터 신드롬 S0, S1, S2를 판독하여, 적어도 1개의 신드롬이 '0'이 아닌 경우에는, S0∼S2에 의해 오류의 위치 및 크기를 산출하고, 그 결과에 따라 데이터 메모리(72)상의 입력 데이터 중 잘못된 데이터를 재기록한다.When the error detection processing circuit 86 reads syndromes S0, S1, and S2 from the syndrome memory 80, and at least one syndrome is not '0', the position and size of the error are determined by S0 to S2. The wrong data among the input data on the data memory 72 is rewritten according to the result.

이와 같이, 상기 오류 정정 장치에 따르면, 입력 단자(70)로부터 입력된 데이터가 데이터 메모리(72)에 기입되는 동시에, 신드롬 계산 회로(76, 78)에서 해당 데이터에 부가된 오류 정정 부호의 신드롬이 계산되고, 이 신드롬의 결과에 근거하여 데이터의 오류를 정정하며, 정정된 데이터는 출력 단자(74)로부터 출력되게 된다.As described above, according to the error correcting apparatus, the data input from the input terminal 70 is written into the data memory 72, and the syndrome of the error correction code added to the data by the syndrome calculating circuits 76 and 78 is stored. Calculations are made to correct errors in the data based on the result of this syndrome, and the corrected data is output from the output terminal 74.

일반적으로, t(t는 1 이상의 정수)중 오류 정정 BCH 부호의 오류 정정 처리를 행할 때 2t개의 신드롬이 계산된다. 예를 들어, 디지털 오디오 테이프 레코더(DAT)에서는, 데이터의 오류를 정정하기 위해 3중 오류 정정 리드 솔로몬 부호 및 2중 오류 정정 리드 솔로몬 부호가 부가되어 있고, 이 경우 1 부호어에 대하여, 3중 오류 정정 리드 솔로몬 부호로는 6개의 신드롬이 계산되고, 2중 오류 정정 리드 솔로몬 부호로는 4개의 신드롬이 계산된다.Generally, 2t syndromes are calculated when performing error correction processing of an error correction BCH code among t (t is an integer of 1 or more). For example, in a digital audio tape recorder (DAT), a triple error correction Reed Solomon code and a double error correction Reed Solomon code are added to correct an error in data, and in this case, triple Six syndromes are calculated with the error correction Reed Solomon code, and four syndromes are calculated with the double error correction Reed Solomon code.

도 2는 데이터 오류 정정 장치에 이용되고 있는 종래의 신드롬 계산 회로의 구성도이다. 신드롬 계산 회로는, 도 2에 도시한 바와 같이 6개의 신드롬 계산 회로(300∼305)로 구성되어 있으며, 이들 신드롬 계산 회로(300∼305)의 각각에, 입력 데이터의 입력 단자(320∼325), 갈로아체의 가산기(340∼345), 지연기로서의 플립플롭 회로(360∼365) 및 갈로아체의 원 α의 0승(이하 「α^0」로 표기함)∼α^5를 승산하는 상수 승산기(380∼385)를 갖는 것이다. 그리고, 이들 신드롬 계산 회로(300∼305)에 있어서는, 부호어의 선두 데이터부터 순차적으로, 각 입력 단자(320∼325)로 데이터가 입력될 때마다 플립플롭 회로(360∼365)의 유지 데이터를 상수 승산기(380∼385)에서 상수 승산하고, 가산기(340∼345)에서 해당 상수 승산 데이터와 상기 입력 데이터를 가산하여, 해당 가산기(340∼345)로부터 출력되는 데이터로 상기 플립플롭 회로(360∼365)의 유지 데이터를 갱신하며, 이에 따라 오류 정정 부호의 신드롬이 계산된다. 예를 들어, 3중 오류 정정 리드 솔로몬 부호는 6개의 신드롬이 계산되기 때문에, 상기 신드롬 계산 회로(300∼305)를 이용하여 3중 오류 정정 리드 솔로몬 부호의 신드롬을 계산할 경우에는, 6개의 신드롬 계산 회로 모두를 사용한다. 한편, 2중 오류 정정 리드 솔로몬 부호는 4개의 신드롬이 계산되기 때문에, 상기 신드롬 계산 회로(300∼305)를 이용하여 2중 오류 정정 리드 솔로몬 부호의 신드롬을 계산할 경우에는, 상기 신드롬 계산 회로(300∼305) 중, 정정 능력이 작은 쪽의 신드롬 계산 회로(300∼303) 4개만을 사용하고, 나머지 2개의 신드롬 계산 회로(304, 305)에 의한 계산 결과는 사용되지 않는다.2 is a configuration diagram of a conventional syndrome calculation circuit used in the data error correction apparatus. The syndrome calculation circuit is comprised of six syndrome calculation circuits 300-305, as shown in FIG. 2, and each of these syndrome calculation circuits 300-305 has input terminals 320-325 of input data. Constants that multiply the zero powers of the circle α of the Gallois (hereinafter referred to as "α ^ 0") to α ^ 5 as the adders (340 to 345) of the Galloiche, the flip-flop circuits (360 to 365) as the retarders, and It has multipliers 380-385. In the syndrome calculation circuits 300 to 305, the data of the flip-flop circuits 360 to 365 are stored every time data is input to the input terminals 320 to 325 sequentially from the head data of the code word. The constant multipliers 380 to 385 multiply the constants, and the adders 340 to 345 add the corresponding constant multiplication data and the input data, and output the data from the adders 340 to 345. 365 is updated, so that the syndrome of the error correction code is calculated. For example, since six syndromes are calculated for the triple error correction Reed Solomon code, when calculating the syndrome of the triple error correction Reed Solomon code using the syndrome calculation circuits 300 to 305, six syndrome calculations are performed. Use both circuits. On the other hand, since four syndromes are calculated for the double error correction Reed Solomon code, when the syndrome of the double error correction Reed Solomon code is calculated using the syndrome calculation circuits 300 to 305, the syndrome calculation circuit 300 is used. In ˜305, only four syndrome calculation circuits 300 to 303 having the smaller correction capability are used, and the calculation results by the remaining two syndrome calculation circuits 304 and 305 are not used.

이와 같이 상기 신드롬 계산 회로에서는 3중 오류 정정 리드 솔로몬 부호와 2중 오류 정정 리드 솔로몬 부호와 같은 정정 능력이 서로 다른 부호의 신드롬 계산을 공통의 하드웨어로 실현한다.As described above, in the syndrome calculation circuit, syndrome calculation of codes having different correction capabilities, such as triple error correction Reed Solomon code and double error correction Reed Solomon code, is realized by common hardware.

그러나, 상기 종래예에서는, 정정 능력이 서로 다른 부호의 신드롬 계산을 공통의 하드웨어로 실현하였는데, 3중 오류 정정 리드 솔로몬 부호와 2중 오류 정정 리드 솔로몬 부호와 같이 오류 정정 부호의 정정 능력의 차가 작기 때문에, 3중 오류 정정 리드 솔로몬 부호의 신드롬 계산의 처리 부호어수와, 2중 오류 정정 리드 솔로몬 부호의 신드롬 계산의 처리 부호어수를 같게 하지 않으면 안되었다. 즉, 3중 오류 정정 리드 솔로몬 부호의 신드롬 계산을 하는 경우와, 정정 능력이작은 2중 오류 정정 리드 솔로몬 부호의 신드롬 계산을 하는 경우에는, 모두 1회 처리에 1 부호어밖에 처리할 수 없다는 것이다. 특히, 부호 길이가 큰 경우나 부호어에 오류가 없는 경우, 신드롬 계산에 따라서 오류 정정 장치의 정정 속도가 율속(rate-limiting)되기 때문에, 오류 정정의 고속화를 위해서는 신드롬 계산의 고효율화가 요망된다.However, in the above-described conventional example, syndrome calculations of codes having different correction capacities are realized by common hardware, and the difference between the correction capacities of the error correction codes is small, such as the triple error correction Reed Solomon code and the double error correction Reed Solomon code. Therefore, the number of processing codewords in the syndrome calculation of the triple error correction Reed Solomon code and the number of processing codewords in the syndrome calculation of the double error correction Reed Solomon code must be equal. In other words, only one codeword can be processed in one process in the case of the syndrome calculation of the triple error correction Reed Solomon code and the syndrome calculation of the double error correction Reed Solomon code with small correction capability. . In particular, when the code length is large or there is no error in the code word, since the correction speed of the error correction apparatus is rate-limited in accordance with the syndrome calculation, high efficiency of the syndrome calculation is required to speed up error correction.

그런데, 예를 들어 DVD-ROM용 데이터 오류 정정 장치에서는, DVD-ROM뿐만 아니라 CD-ROM이나 CD-R 등의 데이터를 처리하지 않으면 안된다. DVD-ROM에는 8중 오류 정정 리드 솔로몬 부호 및 5중 오류 정정 리드 솔로몬 부호가 부가되고, CD-ROM에는 1중 오류 정정 리드 솔로몬 부호가 부가되어 있기 때문에, 정정 능력이 크게 상이한 오류 정정 부호의 신드롬 계산이 필요하게 된다. 이 경우, 도 2에 도시한 상기 신드롬 계산 회로에서는, DVD-ROM과 같은 정정 능력이 큰 부호, 예컨대 8중 오류 정정 리드 솔로몬 부호로는 16개의 신드롬을 계산하기 때문에, 이 경우, 신드롬 계산을 하기 위해서 16개의 신드롬 계산 회로를 필요로 한다. 따라서, 이러한 신드롬 계산 회로를 가진 데이터 오류 정정 장치에서는, 상기 DVD-ROM과 같은 정정 능력이 큰 부호의 신드롬 계산을 하는 16개의 신드롬 계산 회로를 이용하여, CD-ROM과 같은 정정 능력이 작은 부호, 예컨대 1중 오류 정정 리드 솔로몬 부호로는 2개의 신드롬을 계산하기 때문에, 그 신드롬 계산을 할 때, 상기 16개의 신드롬 계산 회로 중 2개밖에 사용되지 않아, 나머지의 14개의 신드롬 계산 회로는 사용되지 않게 된다. 특히, 정정 능력이 크게 상이한 부호를 공통의 신드롬 계산 회로로 처리하는 경우, 저능력 부호의 신드롬 계산시에 사용하지 않았던 신드롬 계산 회로가 많이 존재하기 때문에, 신드롬 계산의 효율이 나쁘고, 그 결과 데이터 오류 정정의 처리를 고속화하는 것이 곤란해진다고 하는 문제가 있었다.By the way, for example, in the data error correction apparatus for DVD-ROM, not only the DVD-ROM but also data such as CD-ROM and CD-R must be processed. The DVD-ROM is equipped with an 8 error correction Reed Solomon code and a 5 error correction Reed Solomon code, and the CD-ROM has a 1 error correction Reed Solomon code. Calculation is necessary. In this case, since the syndrome calculation circuit shown in Fig. 2 calculates 16 syndromes with a code having a large correction capability such as a DVD-ROM, for example, an 8 error correction Reed Solomon code, a syndrome calculation is performed in this case. This requires 16 syndrome calculation circuits. Therefore, in the data error correction device having such a syndrome calculation circuit, a code having a small correction ability such as a CD-ROM is used by using sixteen syndrome calculation circuits that perform syndrome calculation of a code having a large correction capability such as the DVD-ROM. For example, since two syndromes are calculated by the single error correction Reed Solomon code, only two of the sixteen syndrome calculation circuits are used when calculating the syndrome, so that the remaining fourteen syndrome calculation circuits are not used. do. In particular, when a code having a large difference in correction capability is processed by a common syndrome calculation circuit, there are many syndrome calculation circuits that are not used in the calculation of the syndrome of the low-capacity code, resulting in poor efficiency of calculation of the syndrome, resulting in a data error. There has been a problem that it is difficult to speed up the correction process.

본 발명은 상기 과제를 감안하여 이루어진 것으로, 그 목적은 데이터 오류 정정 장치에 있어서, 정정 능력이 상이한 부호를 처리하는 공통의 신드롬 계산 회로에서 정정 능력이 작은 부호의 신드롬 계산을 병렬 처리할 수 있도록 구성함으로써 오류 정정 처리의 고속화를 실현하는 것이다.SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and an object thereof is to provide a data error correction apparatus, which is capable of performing parallel processing of syndrome calculation of a code having a small correction capability in a common syndrome calculation circuit that processes a code having a different correction capability. This speeds up the error correction process.

도 1은 본 발명의 실시예 1에 의한 신드롬 계산 회로의 구성도,1 is a configuration diagram of a syndrome calculation circuit according to a first embodiment of the present invention;

도 2는 종래의 신드롬 계산 회로의 구성도,2 is a configuration diagram of a conventional syndrome calculation circuit,

도 3은 종래의 데이터 오류 정정 장치의 구성도.3 is a configuration diagram of a conventional data error correction apparatus.

도면의 주요 부분에 대한 부호의 설명Explanation of symbols for the main parts of the drawings

20, 22, 24, 36, 38, 40 : 갈로아체의 가산기20, 22, 24, 36, 38, 40: adder of galloise

26, 28, 30, 42, 44, 46, 52, 54, 56 : 지연기26, 28, 30, 42, 44, 46, 52, 54, 56: delay

32, 34, 48, 50 : 갈로아체의 원의 상수 승산기32, 34, 48, 50: constant multiplier of circles of galloise

7O : 입력 단자 72 : 데이터 메모리7O: input terminal 72: data memory

74 : 출력 단자 76, 78 : 신드롬 계산 회로74: output terminal 76, 78: syndrome calculation circuit

8O : 신드롬 메모리 82 : OR 회로8O: syndrome memory 82: OR circuit

84 : 플래그 메모리 86 : 오류 검출 정정 처리 회로84: flag memory 86: error detection correction processing circuit

88 : 타이밍 제어 회로88: timing control circuit

100∼115, 300∼305 : 신드롬 계산 회로100-115, 300-305: syndrome calculation circuit

120∼135, 320∼325 : 입력 단자120 to 135, 320 to 325: input terminal

140∼155, 340∼345 : 갈로아체의 가산기140 to 155 and 340 to 345: an adder of galloace

160∼175, 360∼365 : 플립플롭 회로(지연기)160-175, 360-365: flip-flop circuit (delay)

180∼195 : 갈로아체의 원의 제 1 상수 승산기180 to 195: first constant multiplier of a circle of galloace

200∼213 : 갈로아체의 원의 제 2 상수 승산기200 to 213: second constant multiplier of a circle of galloche

222∼235 : 선택 회로222 to 235: selection circuit

380∼385 : 갈로아체의 원의 상수 승산기380-385: Constant multiplier of the circle of galoache

본 발명에 관한 데이터 오류 정정 장치는, 2t(t는 1 이상의 정수)중(重) 이상의 n(n은 1 이상의 정수)중 오류 정정 BCH 부호의 신드롬을 계산하는 데 이용되는, 갈로아체의 원을 구하는 제 1 상수 승산기, 해당 제 1 상수 승산기로부터 구한 데이터와 입력 단자로부터의 입력 데이터를 가산하는 가산기, 해당 가산기로부터의 가산 데이터로 그 유지 데이터를 갱신하는 지연기를 각각 갖는 2n개의 신드롬 계산 회로를 포함하며, 2t중 이상의 n중 오류 정정 BCH 부호가 부가된 데이터의 오류 정정 처리를 하는 데이터 오류 정정 장치에 있어서, t중 오류 정정 BCH 부호가 부가된 데이터의 오류 정정 처리를 하는 경우에, 해당 t중 오류 정정 BCH 부호의 신드롬 계산의 병렬 처리 부호어수가, 상기 2t중 이상의 n중 오류 정정 BCH 부호의 신드롬 계산의 처리 부호어수의 2배 이상이 되도록, 상기 2n개의 신드롬 계산 회로 중 정정 능력이 작은 쪽의 2t개 이외의 임의의 2t개 이상의 신드롬 계산 회로는, 상기 t중 오류 정정 BCH 부호의 신드롬을 계산하는 데 이용되는, 갈로아체의 원을 구하는 제 2 상수 승산기와, 상기 가산기와의 접속을 상기 제 1 상수 승산기로부터 상기 제 2 상수 승산기로 전환하는 선택 수단을 갖는 것을 특징으로 하는 것이다.The data error correcting apparatus according to the present invention comprises a circle of galloche, which is used to calculate a syndrome of an error correcting BCH code in at least n (n is an integer of 1 or more) in 2t (t is an integer of 1 or more). 2n syndrome calculation circuits each having a first constant multiplier to be obtained, an adder for adding data obtained from the first constant multiplier and an input data from the input terminal, and a delayer for updating the holding data with the addition data from the adder. In the data error correction apparatus for performing error correction processing of data to which n or more error correction BCH codes of 2t or more are added, when the error correction processing of data to which an error correction BCH code is added is performed, The number of parallel processing codewords in the syndrome calculation of the error correction BCH code is at least twice the number of processing codewords in the syndrome calculation of the n-value error correction BCH code in the above 2t. In the above 2n syndrome calculation circuits, any 2t or more syndrome calculation circuits other than 2t having the smaller correcting ability are used to calculate the syndrome of the error correction BCH code among t, And a selection means for switching the connection of the adder from the first constant multiplier to the second constant multiplier.

본 발명의 상기 및 그 밖의 목적, 특징, 국면 및 이익 등은 첨부 도면을 참조로 하여 설명하는 이하의 상세한 실시예로부터 더욱 명백해질 것이다.The above and other objects, features, aspects, advantages, and the like of the present invention will become more apparent from the following detailed embodiments described with reference to the accompanying drawings.

발명의 실시예Embodiment of the Invention

도 1에 본 발명의 실시예 1에 의한 데이터 오류 정정 장치에 사용되고 있는 신드롬 계산 회로의 구성도를 나타낸다.Fig. 1 shows a configuration diagram of a syndrome calculation circuit used in the data error correcting apparatus according to the first embodiment of the present invention.

본 실시예에서는, DVD-ROM의 8중 오류 정정 리드 솔로몬 부호의 1 부호어에 대하여 16개의 신드롬 계산 회로를 갖는 경우에, CD-ROM의 1중 오류 정정 리드 솔로몬 부호의 8 부호어를 1회에 병렬 처리하는 예를 나타내고 있다. 즉, 본 실시예에 있어서의 신드롬 계산 회로는, 도 1에 도시하는 바와 같이 DVD-ROM의 8중 오류 정정 리드 솔로몬 부호에 대한 16개의 신드롬 계산 회로(100∼115)로 구성되어 있고, 이들 신드롬 계산 회로(100∼115)의 각각에, 입력 데이터의 입력 단자(120∼135), 갈로아체의 가산기(140∼155), 지연기로서의 플립플롭 회로(160∼175) 및 갈로아체의 원 α의 0승(이하 「α^0」으로 표기)∼α^15를 승산하는 제 1 상수 승산기(180∼195)를 갖는 것이다.In the present embodiment, in the case of having 16 syndrome calculation circuits for one codeword of the eight-error correcting Reed Solomon code of the DVD-ROM, the eight codewords of the single-error correcting Reed Solomon code of the CD-ROM are used once. An example of parallel processing is shown below. That is, the syndrome calculation circuit in this embodiment is composed of sixteen syndrome calculation circuits 100 to 115 for the eight error correction Reed-Solomon code of the DVD-ROM as shown in FIG. In each of the calculation circuits 100 to 115, the input terminals 120 to 135 of the input data, the adders 140 to 155 of the galloche, the flip-flop circuits 160 to 175 as the retarder, and the circle α of the galloche. It has a 1st constant multiplier 180-195 which multiplies 0th power (it describes as "(alpha) ^ 0" hereafter)-(alpha) ^ 15.

또한, 본 실시예에 있어서의 신드롬 계산 회로는, CD-ROM의 1중 오류 정정 리드 솔로몬 부호의 신드롬을 병렬 처리할 수 있도록 하기 위해서, 상기 16개의 신드롬 계산 회로(100∼115) 중 정정 능력이 작은 쪽의 2개(100, 101)를 제외한 나머지의 신드롬 계산 회로(102∼115)의 각각에, 상기 CD-ROM의 1중 오류 정정 리드 솔로몬 부호의 신드롬을 계산하는 데 이용되는 갈로아체의 원 α^0 및 α^1을 구하는 제 2 상수 승산기(200∼213)와, 상기 가산기(142∼155)와의 접속을 상기 제 1 상수 승산기(182∼195)로부터 해당 제 2 상수 승산기(200∼213)로 전환하는 선택 회로(222∼235)를 갖는 것이다. 즉, 새롭게 α^0을 승산하는 제 2 상수 승산기(200∼206) 및 α^1을 승산하는 제 2 상수 승산기(207∼213)와, 상기 제 1 상수 승산기와 해당 제 2 상수 승산기를 선택하는 선택 회로(222∼235)를 각 신드롬 계산 회로(102∼115)에 부가하고, 이에 따라 8조(組)의 1중 오류 정정 리드 솔로몬 부호의 신드롬 계산 회로((100, 101), (102, 103), (104, 105), (106, 107), (108, 109), (110, 111), (112, 113), (114, 115))를 구성한다.In addition, the syndrome calculation circuit in this embodiment has a correction capability among the sixteen syndrome calculation circuits 100 to 115 in order to be able to process the syndrome of the single error correction Reed Solomon code of the CD-ROM in parallel. Each of the remaining syndrome calculation circuits 102 to 115 except for the two smaller ones 100 and 101 is used to calculate the syndrome of the single error correction Reed Solomon code of the CD-ROM. The second constant multipliers 200 to 213 for obtaining α ^ 0 and α ^ 1 and the adders 142 to 155 are connected to the second constant multipliers 200 to 213 from the first constant multipliers 182 to 195. Has selection circuits 222 to 235 that switch to (). That is, the second constant multipliers 200 to 206 newly multiplying α ^ 0 and the second constant multipliers 207 to 213 multiplying α ^ 1, the first constant multiplier and the second constant multiplier are selected. Select circuits 222 to 235 are added to the syndrome calculation circuits 102 to 115, and accordingly, eight sets of single error correction Reed Solomon code syndrome calculation circuits ((100, 101), (102) 103, 104, 105, 106, 107, 108, 109, 110, 111, 112, 113, 114, 115).

다음에 상기 신드롬 계산 회로의 동작을 설명한다.Next, the operation of the syndrome calculation circuit will be described.

DVD-ROM의 8중 오류 정정 리드 솔로몬 부호의 신드롬을 계산하는 경우, 1 부호어에 대하여 16개의 신드롬을 계산한다. 이 경우, 갈로아체의 원 α^0∼α^15까지를 승산하기 때문에, 도 1에 나타내는 신드롬 계산 회로(102∼115)에 있어서의 선택 회로(222∼235)는 모두 제 1 상수 승산기(182∼195)에 접속된다. 그리고, DVD-ROM의 8중 오류 정정 리드 솔로몬 부호의 1 부호어에 대하여, 그 선두 데이터에서부터 순차적으로, 신드롬 계산 회로(100∼115)의 각 입력 단자(120∼135)에 데이터가 입력된다. 데이터가 각 입력 단자(120∼135)에 입력될 때마다, 플립플롭 회로(160∼175)의 유지 데이터를 제 1 상수 승산기(180∼195)에서 상수 승산하고, 가산기(140∼155)에서 해당 상수 승산 데이터와 상기 입력 데이터를 가산하며, 해당 가산기(140∼155)로부터 출력되는 데이터로, 상기 플립플롭 회로(160∼175)의 유지 데이터를 갱신하여, 이에 따라 8중 오류 정정 리드 솔로몬 부호의 신드롬이 계산되어 간다. 또, 신드롬 S의 계산은 종래 기술에서 설명한 수학식 1의 (1)∼(3)에 따라 계산되며, 여기서는 그 상세한 것은 생략한다.When calculating the syndrome of the eight-error correction Reed Solomon code of the DVD-ROM, 16 syndromes are calculated for one codeword. In this case, since the circles α ^ 0 to α ^ 15 of the gallo are multiplied, all of the selection circuits 222 to 235 in the syndrome calculation circuits 102 to 115 shown in FIG. 1 are the first constant multipliers 182. 195). Data is input to the respective input terminals 120 to 135 of the syndrome calculation circuits 100 to 115 sequentially from the head data of one codeword of the eight-error correcting Reed Solomon code of the DVD-ROM. Each time data is input to each of the input terminals 120 to 135, the holding data of the flip-flop circuits 160 to 175 is constant multiplied by the first constant multipliers 180 to 195, and corresponding to the adders 140 to 155. The constant multiplication data and the input data are added, and the holding data of the flip-flop circuits 160 to 175 is updated with data output from the adders 140 to 155, thereby updating the 8 error correction Reed Solomon code. The syndrome is calculated. The syndrome S is calculated according to the equations (1) to (3) described in the prior art, and details thereof are omitted here.

한편, CD-ROM의 1중 오류 정정 리드 솔로몬 부호의 신드롬 계산의 경우, 1 부호어에 대하여 2개의 신드롬을 계산한다. 이 경우, 갈로아체의 원 α^0와 α^1를 승산하기 때문에, 도 1에 나타내는 신드롬 계산 회로(102∼115)에 있어서의 선택 수단(222∼235)은 모두 제 2 상수 승산기(200∼213)에 접속된다. 그리고, CD-ROM의 1중 오류 정정 리드 솔로몬 부호의 제 1 부호어는 신드롬 계산 회로(100, 101)에서, 제 2 부호어는 신드롬 계산 회로(102, 103)에서, 제 3 부호어는 신드롬 계산 회로(104, 105)에서, 제 4 부호어는 신드롬 계산 회로(106, 107)에서, 제 5 부호어는 신드롬 계산 회로(108, 109)에서, 제 6 부호어는 신드롬 계산 회로(110, 111)에서, 제 7 부호어는 신드롬 계산 회로(112, 113)에서, 제 8 부호어는 신드롬 계산 회로(114, 115)에서 각각 신드롬 계산된다. 이들 제 1∼8 부호어에 관하여, 그 선두 데이터에서부터 순차적으로, 신드롬 계산 회로(100∼115)의 각 입력 단자(120∼135)로 데이터가 입력된다. 입력 데이터가 각 입력 단자(120∼135)에 입력될 때마다, 플립플롭 회로(160∼175)의 유지 데이터를 제 1 상수 승산기(180, 181), 제 2 상수 승산기(200∼213)에서 상수 승산하고, 가산기(140∼155)에서 해당 상수 승산 데이터와 상기 입력 데이터를 가산하며, 해당 가산기(140∼155)부터의 출력 데이터로, 상기 플립플롭(160∼175)의 유지 데이터를 갱신하고, 이에 따라 1중 오류 정정 리드 솔로몬 부호의 신드롬이 계산된다.On the other hand, in the case of the syndrome calculation of the single error correction Reed Solomon code of the CD-ROM, two syndromes are calculated for one codeword. In this case, since the circle α ^ 0 of the gallo is multiplied by α ^ 1, the selecting means 222 to 235 in the syndrome calculation circuits 102 to 115 shown in FIG. 213). The first codeword of the single error correction Reed-Solomon code of the CD-ROM is the syndrome calculation circuit (100, 101), the second codeword is the syndrome calculation circuit (102, 103), and the third codeword is the syndrome calculation circuit ( 104 and 105, the fourth codeword is in the syndrome calculation circuits 106 and 107, the fifth codeword is in the syndrome calculation circuits 108 and 109, and the sixth codeword is in the syndrome calculation circuits 110 and 111, the seventh. Codewords are syndrome calculated in the syndrome calculation circuits 112 and 113, and eighth codewords are syndrome calculated in the syndrome calculation circuits 114 and 115, respectively. With respect to these first to eighth code words, data is sequentially input from the head data to the respective input terminals 120 to 135 of the syndrome calculation circuits 100 to 115. Each time input data is input to each of the input terminals 120 to 135, the holding data of the flip-flop circuits 160 to 175 is stored in the first constant multipliers 180 and 181 and the second constant multipliers 200 to 213. Multiply and add the constant multiplication data and the input data by the adders 140 to 155, update the holding data of the flip-flops 160 to 175 with output data from the adders 140 to 155, and Accordingly, the syndrome of the single error correction Reed Solomon code is calculated.

이와 같이, 1회의 신드롬 계산 처리에 있어서, 8중 오류 정정 리드 솔로몬 부호로는 1 부호어 밖에 처리할 수 없지만, 1중 오류 정정 리드 솔로몬 부호의 신드롬을 계산하는 경우에는, 8 부호어를 병렬 처리하게 된다. 따라서, 1중 오류 정정 리드 솔로몬 부호의 신드롬을 계산하는 경우, 8중 오류 정정 리드 솔로몬 부호의 신드롬 계산에서 사용되는 신드롬 계산 회로(100∼115)를 모두 효율적으로 사용하여, 1중 오류 정정 리드 솔로몬 부호의 신드롬 계산을 8개 병렬 처리할 수 있어, 이 결과 오류 정정 처리를 고속화할 수 있다고 하는 효과가 있다.In this way, in one syndrome calculation process, only one codeword can be processed by the eight-error correcting Reed Solomon code, but when calculating the syndrome of the single-error correcting Reed Solomon code, eight codewords are processed in parallel. Done. Therefore, when calculating the syndrome of the single error correction Reed-Solomon code, the single error correction Reed Solomon is efficiently used by using all the syndrome calculation circuits 100 to 115 used in the calculation of the syndrome of the eight-error correction Reed Solomon code. Eight calculations of sign syndrome can be performed in parallel, and as a result, an error correction process can be speeded up.

또, 상기 신드롬 계산 회로(100∼115)는, 예컨대 도 3에 도시한 데이터 오류 정정 장치에 내장하여 이용할 수 있다.The syndrome calculation circuits 100 to 115 can be incorporated in, for example, the data error correction apparatus shown in FIG. 3.

또한, 상기 실시예에서는, 상수 승산기의 조합으로서, 갈로아체의 원 α^15와 α^1(신드롬 계산 회로(115)), α^14와 α^0(신드롬 계산 회로(114)), α^13와 α^1(신드롬 계산 회로(113)), α^12와 α^0(신드롬 계산 회로(112)), α^11와 α^1(신드롬 계산 회로(111)), α^10과 α^O(신드롬 계산 회로(110)), α^9와 α^1(신드롬 계산 회로(109)), α^8과 α^0(신드롬 계산 회로(108)), α^7과 α^1(신드롬 계산 회로(107)), α^6과 α^0(신드롬 계산 회로(106)), α^5와 α^1(신드롬 계산 회로(105)), α^4와 α^0(신드롬 계산 회로(104)), α^3과 α^1(신드롬 계산 회로(103)) 및 α^2와 α^0 (신드롬 계산 회로(102))에 있어서, 그 중 어느 하나의 상수 승산기를 선택하는 예를 나타내고 있는데, 본 발명은 상기한 예에 한정되는 것이 아니라 임의로 조합시키더라도 무방하다.Further, in the above embodiment, as the combination of the constant multipliers, the original α ^ 15 and α ^ 1 (syndrome calculation circuit 115) of galoache, α ^ 14 and α ^ 0 (syndrome calculation circuit 114), α ^ 13 and α ^ 1 (the syndrome calculation circuit 113), α ^ 12 and α ^ 0 (the syndrome calculation circuit 112), α ^ 11 and α ^ 1 (the syndrome calculation circuit 111), α ^ 10 And α ^ O (the syndrome calculation circuit 110), α ^ 9 and α ^ 1 (the syndrome calculation circuit 109), α ^ 8 and α ^ 0 (the syndrome calculation circuit 108), α ^ 7 and α ^ 1 (the syndrome calculation circuit 107), α ^ 6 and α ^ 0 (the syndrome calculation circuit 106), α ^ 5 and α ^ 1 (the syndrome calculation circuit 105), α ^ 4 and α ^ 0 (The syndrome calculation circuit 104), α ^ 3 and α ^ 1 (the syndrome calculation circuit 103) and α ^ 2 and α ^ 0 (the syndrome calculation circuit 102), the constant multiplier of any of them Although an example of selecting is shown, the present invention is not limited to the above example but may be arbitrarily combined.

또한, 상기의 실시예에서는, 신드롬 계산 회로(100, 101)에 제 2 상수 승산기와 선택 회로를 갖고 있지 않은 예를 나타내고 있지만, 본 발명은 상기한 예에 한정되는 것이 아니라, 신드롬 계산 회로(100, 101)에 제 2 상수 승산기와 선택 회로를 갖는 구성으로 하더라도 무방하다.In the above embodiment, an example is shown in which the syndrome calculation circuits 100 and 101 do not have a second constant multiplier and a selection circuit. However, the present invention is not limited to the above example, but the syndrome calculation circuit 100 is not limited to the above example. , 101 may have a second constant multiplier and a selection circuit.

또한, 상기 실시예에서는, 정정 능력이 작은 부호의 병렬 처리 부호어수에 대해서도, 정정 능력이 큰 부호의 신드롬 계산 회로를 모두 사용하는 예를 나타내고 있지만, 본 발명은 정정 능력이 작은 부호의 신드롬 계산을 2 병렬 이상으로 처리하게 되면 오류 정정 처리의 고속화라는 목적은 달성되기 때문에, 정정 능력이 작은 부호의 신드롬 계산에 있어서, 정정 능력이 큰 부호의 신드롬 계산 회로를 모두 사용하는 일 없이 2 병렬, 3 병렬 또는 4 병렬 등으로 병렬 처리할 수 있도록 하여도 무방하다.In the above embodiment, an example in which all of the syndrome calculation circuits of codes with large correction capabilities are used also for the parallel processing codewords of codes having small correction capabilities is described. If the processing is performed in parallel or more, the object of speeding up the error correction process is achieved. Therefore, in the calculation of a syndrome of a code having a small correction ability, two parallel and three parallel without using all the syndrome calculation circuits of a symbol having a large correction ability. Alternatively, the parallel processing may be performed in four parallel or the like.

또한, 상기 실시예에서는, 8중 오류 정정 부호와 1중 오류 정정 부호의 능력이 서로 다른 2종류의 오류 정정 부호에 대한 예를 나타내고 있지만, 본 발명은, 예컨대 8중 오류 정정 부호와 2중 오류 정정 부호와 1중 오류 정정 부호 등과 같이 3종류 또는 그 이상의 능력이 서로 다른 오류 정정 부호에 대하여, 복수의 갈로아체의 원의 상수 승산기와, 이들 복수의 상수 승산기를 선택하는 선택 수단을 갖도록 하여도 무방하다.In addition, in the above embodiment, examples of two types of error correction codes having different capabilities of the eight error correction code and the single error correction code are shown, but the present invention is, for example, an eight error correction code and a double error. Even if the three or more kinds of error correction codes, such as a correction code and a single error correction code, are different from each other, they may have a constant constant multiplier of a plurality of galloaches and a selection means for selecting the plurality of constant multipliers. It's okay.

또한, 상기 실시예에서는, 8중 오류 정정 부호와 1중 오류 정정 부호에 대한예를 나타내고 있지만, 본 발명은, 예컨대 8중 오류 정정 부호와 2중 오류 정정 부호, 8중 오류 정정 부호와 3중 오류 정정 부호, 5중 오류 정정 부호와 1중 오류 정정 부호 등과 같이 임의의 2종 또는 그 이상의 능력이 서로 다른 오류 정정 부호에 대하여 적용할 수 있도록 구성해도 무방하다.Incidentally, in the above embodiment, examples of the eight error correction code and the single error correction code are shown, but the present invention is, for example, the eight error correction code, the double error correction code, the eight error correction code and the triplet. Any two or more capabilities, such as an error correction code, a five error correction code and a single error correction code, may be applied to different error correction codes.

이상과 같이, 본 발명에 관한 데이터 오류 정정 장치에 따르면, t(t는 1 이상의 정수)중 오류 정정 BCH 부호가 부가된 데이터의 오류 정정 처리를 하는 경우에, 해당 t중 오류 정정 BCH 부호의 신드롬 계산의 병렬 처리 부호어수가, 2t 중 이상의 n(n은 1 이상의 정수)중 오류 정정 BCH 부호의 신드롬 계산의 처리 부호어수의 2배 이상으로 되도록, 2n개의 신드롬 계산 회로 중 정정 능력이 작은 쪽의 2t 개 이외의 임의의 2t개 이상의 신드롬 계산 회로는, 상기 t중 오류 정정 BCH 부호의 신드롬을 계산하는 데 이용되는 갈로아체의 원을 구하는 제 2 상수 승산기와, 상기 가산기와의 접속을 상기 제 1 상수 승산기로부터 상기 제 2 상수 승산기로 전환하는 선택 수단을 갖고, 이에 따라 정정 능력이 큰 2t중 이상의 n중 오류 정정 BCH 부호의 신드롬 계산 회로를 효율적으로 사용함으로써, 정정 능력이 작은 t중 오류 정정 BCH 부호의 신드롬 계산이 고속화되어, 그 결과 오류 정정 처리의 고속화를 실현할 수 있다고 하는 효과를 갖는다.As described above, according to the data error correcting apparatus according to the present invention, when performing error correction processing of data to which an error correction BCH code is added in t (t is an integer of 1 or more), the syndrome of the error correction BCH code in t is correct. The smaller the correction capability of the 2n syndrome calculation circuits, the number of parallel processing codewords in the calculation is greater than or equal to twice the number of processing codewords in the error correction BCH code in n (n is an integer of 1 or more) in 2t or more. An arbitrary 2t or more syndrome calculation circuit other than 2t includes a second constant multiplier for obtaining a circle of a Galloiche used for calculating a syndrome of the error correction BCH code of t, and a connection with the adder. It has a selection means for switching from a constant multiplier to the second constant multiplier, whereby a syndrome calculation circuit of an n-error error correcting BCH code of 2t or more having a large correction capability can be efficiently used. This speeds up the syndrome calculation of the t-error correction BCH code with a small correction ability, and as a result, speeds up the error correction process.

이상 본 발명자에 의해서 이루어진 발명을 상기 실시예에 따라 구체적으로 설명하였지만, 본 발명은 상기 실시예에 한정되는 것이 아니고, 그 요지를 이탈하지 않는 범위에서 여러 가지로 변경 가능한 것은 물론이다.As mentioned above, although the invention made by this inventor was demonstrated concretely according to the said Example, this invention is not limited to the said Example and can be variously changed in the range which does not deviate from the summary.

Claims (1)

2t(t는 1 이상의 정수)중(重) 이상의 n(n은 1 이상의 정수)중(重) 오류 정정 BCH 부호의 신드롬을 계산하는데 이용되는 갈로아체(體)의 원(元)을 구하는 제 1 상수 승산기, 상기 제 1 상수 승산기에 의해 구한 데이터와 입력 단자로부터의 입력 데이터를 가산하는 가산기, 상기 가산기로부터의 가산 데이터로 그 유지 데이터를 갱신하는 지연기를 각각 갖는 2n개의 신드롬 계산 회로를 포함하고, 2t중 이상의 n중 오류 정정 BCH 부호가 부가된 데이터의 오류 정정 처리를 행하는 데이터 오류 정정 장치에 있어서,First to obtain circles of galloaches used to calculate syndromes of error correction BCH codes of 2t (t is an integer of 1 or more) or more n (n is an integer of 1 or more) 2n syndrome calculation circuits each having a constant multiplier, an adder for adding data obtained by said first constant multiplier and input data from an input terminal, and a delayer for updating the sustaining data with addition data from said adder, A data error correction apparatus for performing error correction processing of data to which n error correction BCH codes of 2t or more are added. t중 오류 정정 BCH 부호가 부가된 데이터의 오류 정정 처리를 수행하는 경우에, 상기 t중 오류 정정 BCH 부호의 신드롬 계산의 병렬 처리 부호어수가, 상기 2t중 이상의 n중 오류 정정 BCH 부호의 신드롬 계산의 처리 부호어수의 2배 이상으로 되도록, 상기 2n개의 신드롬 계산 회로 중 정정 능력이 작은 쪽의 2t개 이외의 임의의 2t개 이상의 신드롬 계산 회로는,In the case of performing error correction processing of data to which the error correction BCH code is added, the parallel processing codeword number of the syndrome calculation of the error correction BCH code of t is the syndrome calculation of the n error correction BCH code of 2t or more. Any 2t or more syndrome calculation circuits other than 2t of the 2n syndrome calculation circuits having the smaller correction capability, so as to be twice or more the number of processing codewords, 상기 t중 오류 정정 BCH 부호의 신드롬을 계산하는 데 이용되는 갈로아체의 원을 구하는 제 2 상수 승산기와,A second constant multiplier for obtaining a circle of galoache used to calculate a syndrome of the error correction BCH code among t; 상기 가산기와의 접속을 상기 제 1 상수 승산기로부터 상기 제 2 상수 승산기로 전환하는 선택 수단을 갖는 것을 특징으로 하는 데이터 오류 정정 장치.And selecting means for switching the connection with said adder from said first constant multiplier to said second constant multiplier.
KR1020000007723A 1999-02-19 2000-02-18 Data error correction apparatus KR100336234B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP11042187A JP2000244332A (en) 1999-02-19 1999-02-19 Data error correction device
JP99-42187 1999-02-19

Publications (2)

Publication Number Publication Date
KR20000076689A KR20000076689A (en) 2000-12-26
KR100336234B1 true KR100336234B1 (en) 2002-05-09

Family

ID=12629012

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000007723A KR100336234B1 (en) 1999-02-19 2000-02-18 Data error correction apparatus

Country Status (5)

Country Link
US (1) US6470471B1 (en)
JP (1) JP2000244332A (en)
KR (1) KR100336234B1 (en)
CN (1) CN1264032B (en)
TW (1) TW457418B (en)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100386979B1 (en) * 2000-05-25 2003-06-09 주식회사데이콤 Method of paralleling bit serial multiplier for Galois field and a bit serial-parallel multipiler using thereof
JP4095587B2 (en) * 2004-06-30 2008-06-04 株式会社東芝 Data processing apparatus and data processing method
CN105227192B (en) * 2014-06-05 2018-12-21 深圳衡宇芯片科技有限公司 A kind of method encoded for multi-mode BCH code and the encoder using this method
CN104950478B (en) * 2015-05-20 2017-08-01 吉林大学 A kind of active composite optical wave guide based on organic polymer material and preparation method thereof
US10230399B2 (en) * 2015-06-18 2019-03-12 Altera Corporation Circuitry and method for decomposable decoder
CN106941356B (en) * 2016-01-04 2020-10-27 阿尔特拉公司 Circuit arrangement and method for a decomposable decoder
US11750223B2 (en) * 2018-03-28 2023-09-05 Maxlinear, Inc. Low-power block code forward error correction decoder
US20230089736A1 (en) * 2021-09-21 2023-03-23 Nvidia Corporation Single-cycle byte correcting and multi-byte detecting error code

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0555926A (en) * 1991-08-27 1993-03-05 Canon Inc Error correction device
JPH0574066A (en) * 1991-02-28 1993-03-26 Nec Home Electron Ltd Method for correcting error
US5699368A (en) * 1994-03-25 1997-12-16 Mitsubishi Denki Kabushiki Kaisha Error-correcting encoder, error-correcting decoder, and data transmitting system with error-correcting codes
JPH10150367A (en) * 1996-11-15 1998-06-02 Seiko Epson Corp Error correction device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5130990A (en) * 1990-02-15 1992-07-14 The United States Of America, As Represented By The Administrator, National Aeronautics And Space Administration VLSI architecture for a Reed-Solomon decoder
US5912905A (en) * 1994-03-25 1999-06-15 Mitsubishi Denki Kabushiki Kaisha Error-correcting encoder, error-correcting decoder and data transmitting system with error-correcting codes
JP3863252B2 (en) * 1996-11-15 2006-12-27 富士通株式会社 Error correction method, error correction device, data reading device, and data mapping method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0574066A (en) * 1991-02-28 1993-03-26 Nec Home Electron Ltd Method for correcting error
JPH0555926A (en) * 1991-08-27 1993-03-05 Canon Inc Error correction device
US5699368A (en) * 1994-03-25 1997-12-16 Mitsubishi Denki Kabushiki Kaisha Error-correcting encoder, error-correcting decoder, and data transmitting system with error-correcting codes
JPH10150367A (en) * 1996-11-15 1998-06-02 Seiko Epson Corp Error correction device

Also Published As

Publication number Publication date
CN1264032A (en) 2000-08-23
JP2000244332A (en) 2000-09-08
KR20000076689A (en) 2000-12-26
TW457418B (en) 2001-10-01
CN1264032B (en) 2010-05-26
US6470471B1 (en) 2002-10-22

Similar Documents

Publication Publication Date Title
US5170399A (en) Reed-Solomon Euclid algorithm decoder having a process configurable Euclid stack
US4142174A (en) High speed decoding of Reed-Solomon codes
JP2005218098A (en) Reed-solomon decoder circuit of a forward directional chain search system
US5778009A (en) Dedicated ALU architecture for 10-bit Reed-Solomon error correction module
EP0233075A2 (en) Method and apparatus for generating error detection check bytes for a data record
JPH0728227B2 (en) Decoding device for BCH code
EP0249982A2 (en) Decoder
KR100260415B1 (en) High speed serial error position polynomual calculation circuit
KR100336234B1 (en) Data error correction apparatus
US20060168495A1 (en) Computation of cyclic redundancy check
US3571795A (en) Random and burst error-correcting systems utilizing self-orthogonal convolution codes
KR100258951B1 (en) Rs decoder having serial expansion architecture and method therefor
JP2001127645A (en) Error correction method and error correction device
US3781791A (en) Method and apparatus for decoding bch codes
JP3248098B2 (en) Syndrome calculation device
JP3614978B2 (en) Galois field division method and division apparatus
US6859905B2 (en) Parallel processing Reed-Solomon encoding circuit and method
EP0341851A2 (en) Method and apparatus for interleaved encoding
EP0793352B1 (en) Apparatus for determining the error evaluator polynomial for use in a Reed-Solomon decoder
JPH0750595A (en) Decoding device
US5862159A (en) Parallelized cyclical redundancy check method
KR20000037517A (en) Reed-solomon decoder circuit
JP2000295116A (en) Error correction encoding method
KR100298833B1 (en) circuit for operating Euclid alhorizn
JP2591611B2 (en) Encoding / decoding circuit for t-error correction code

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110318

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee