JP3256261B2 - Ｄｃ−ｄｃ変換器 - Google Patents
Ｄｃ−ｄｃ変換器Info
- Publication number
- JP3256261B2 JP3256261B2 JP05436992A JP5436992A JP3256261B2 JP 3256261 B2 JP3256261 B2 JP 3256261B2 JP 05436992 A JP05436992 A JP 05436992A JP 5436992 A JP5436992 A JP 5436992A JP 3256261 B2 JP3256261 B2 JP 3256261B2
- Authority
- JP
- Japan
- Prior art keywords
- switching
- converter
- switching means
- magnetic circuit
- transformer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
- H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/337—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only in push-pull configuration
- H02M3/3372—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only in push-pull configuration of the parallel type
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ＤＣ−ＤＣ変換器に関
し、特に、ＭＯＳ形電界効果トランジスタ（以下、単に
ＭＯＳ ＦＥＴという）を備えるプッシュプル形式のＤ
Ｃ−ＤＣ変換器に関する。
し、特に、ＭＯＳ形電界効果トランジスタ（以下、単に
ＭＯＳ ＦＥＴという）を備えるプッシュプル形式のＤ
Ｃ−ＤＣ変換器に関する。
【０００２】
【従来の技術】従来、ＤＣ−ＤＣ変換器は、基本的に
は、逆極性に接続された２つの一次巻線を備え、その一
次巻線の各々が適当なスイッチング手段を介して、定電
圧電源に接続される変圧器を含めて構成される。
は、逆極性に接続された２つの一次巻線を備え、その一
次巻線の各々が適当なスイッチング手段を介して、定電
圧電源に接続される変圧器を含めて構成される。
【０００３】各交番時、かかるスイッチ手段は、随意
に、その回路内で自己発振して、該変圧器内の磁束を対
応して逆動作させ、これにより該変圧器の二次巻線から
交流電圧を発生させ、次いで、その交流電圧を適当な方
法で整流しかつフィルタしている。
に、その回路内で自己発振して、該変圧器内の磁束を対
応して逆動作させ、これにより該変圧器の二次巻線から
交流電圧を発生させ、次いで、その交流電圧を適当な方
法で整流しかつフィルタしている。
【０００４】このような変換器においては、装置の寸法
（従って、重量）は、前記一次巻線を交番時に切り替え
る作動周波数の増加により、低減することができる。こ
の作動周波数が増加するとき、ＭＯＳ ＦＥＴは高周波
において優れたスイッチ機能を備えているため、そのス
イッチング手段として該ＭＯＳ ＦＥＴを使用すること
が特に有利である。
（従って、重量）は、前記一次巻線を交番時に切り替え
る作動周波数の増加により、低減することができる。こ
の作動周波数が増加するとき、ＭＯＳ ＦＥＴは高周波
において優れたスイッチ機能を備えているため、そのス
イッチング手段として該ＭＯＳ ＦＥＴを使用すること
が特に有利である。
【０００５】しかし、これら構成要素、特に高出力のＭ
ＯＳ ＦＥＴは、ドレインとソースとの間、及びドレイ
ンとゲートとの間の双方で無視し得ない漂遊容量を生じ
させる。その理由は、かかる構成要素とともに採用され
るスイッチングサイクルは、スイッチング速度における
これら漂遊容量の充電及び放電時間を考慮しなければな
らないからである。
ＯＳ ＦＥＴは、ドレインとソースとの間、及びドレイ
ンとゲートとの間の双方で無視し得ない漂遊容量を生じ
させる。その理由は、かかる構成要素とともに採用され
るスイッチングサイクルは、スイッチング速度における
これら漂遊容量の充電及び放電時間を考慮しなければな
らないからである。
【０００６】かかる交互の充電及び放電は不可避である
ため、前記変換器の回路は、かかる現象に拘わらず、損
失を生ぜず、又、波形率を可能な限り劣化させることな
く（これらは該変換器の作動効率を左右するパラメータ
である）、スイッチング機能が発揮されるように設計す
ることが特に重要である。
ため、前記変換器の回路は、かかる現象に拘わらず、損
失を生ぜず、又、波形率を可能な限り劣化させることな
く（これらは該変換器の作動効率を左右するパラメータ
である）、スイッチング機能が発揮されるように設計す
ることが特に重要である。
【０００７】
【発明が解決しようとする課題】しかしながら、この点
に関し、損失を生ぜずに、ＭＯＳ ＦＥＴの漂遊容量の
充電及び放電が、確実に行なわれるようにすることは可
能であるが、充電及び放電時間（これは、その間に該変
換器が出力を送出していないスイッチング、又はスイッ
チング間隔段階に対応する）は、選択されたスイッチン
グ周波数に合うように調整することが重要である。
に関し、損失を生ぜずに、ＭＯＳ ＦＥＴの漂遊容量の
充電及び放電が、確実に行なわれるようにすることは可
能であるが、充電及び放電時間（これは、その間に該変
換器が出力を送出していないスイッチング、又はスイッ
チング間隔段階に対応する）は、選択されたスイッチン
グ周波数に合うように調整することが重要である。
【０００８】このように、例えば、２００ｋＨｚにて作
動するプッシュプル変換器の場合、各変換回路における
最大導通時間は２．５μｓであり、この場合、該トラン
ジスタの導通時間が過度に短くなり、その結果、波形率
が過度に劣化される可能性があるため、スイッチング間
隔は１μｓ以上となることは許容し得ないという問題点
があった。
動するプッシュプル変換器の場合、各変換回路における
最大導通時間は２．５μｓであり、この場合、該トラン
ジスタの導通時間が過度に短くなり、その結果、波形率
が過度に劣化される可能性があるため、スイッチング間
隔は１μｓ以上となることは許容し得ないという問題点
があった。
【０００９】この問題点は、スイッチング手段としてＭ
ＯＳ ＦＥＴを使用する場合、該ＭＯＳ ＦＥＴの静電
容量が該変圧器の漂遊容量を決定するため一層重大なも
のとなる。このことは、スイッチング間隔の持続時間
は、該変圧器の特性から決定することは不可能であるこ
とを意味する（この点に関し、米国特許第４，４４３，
８４０号には、従来のトランジスタを使用し、変圧器と
出力整流器の固有の共振を利用して、スイッチング間隔
の持続時間を作動周波数に合うように調整する変換器が
記載されているが、かかる機能はＭＯＳ ＦＥＴを使用
しては実現不可能であった。）
ＯＳ ＦＥＴを使用する場合、該ＭＯＳ ＦＥＴの静電
容量が該変圧器の漂遊容量を決定するため一層重大なも
のとなる。このことは、スイッチング間隔の持続時間
は、該変圧器の特性から決定することは不可能であるこ
とを意味する（この点に関し、米国特許第４，４４３，
８４０号には、従来のトランジスタを使用し、変圧器と
出力整流器の固有の共振を利用して、スイッチング間隔
の持続時間を作動周波数に合うように調整する変換器が
記載されているが、かかる機能はＭＯＳ ＦＥＴを使用
しては実現不可能であった。）
【００１０】本発明の１つの目的は、スイッチング手段
の静電容量が、変圧器の静電容量より大きい変換器にお
けるスイッチング間隔の持続時間を、作動周波数に合う
ように調整する手段を提供することにあり、これは、典
型的には、ＭＯＳＦＥＴによりスイッチング動作を行う
変換器に適用されるものである。
の静電容量が、変圧器の静電容量より大きい変換器にお
けるスイッチング間隔の持続時間を、作動周波数に合う
ように調整する手段を提供することにあり、これは、典
型的には、ＭＯＳＦＥＴによりスイッチング動作を行う
変換器に適用されるものである。
【００１１】この種の変換器は、例えば、本出願人によ
るフランス特許第２，６２７，６４４号（ＦＲ−Ａ−２
６２７６４４）に記載されている。この明細書によれ
ば、ＭＯＳ ＦＥＴの漂遊容量が考慮されるスイッチン
グモードについて記載しているが、スイッチング間隔の
持続時間を、選択されたスイッチング周波数の関数とし
て調整する手段に関しては、何等示唆されていない。
るフランス特許第２，６２７，６４４号（ＦＲ−Ａ−２
６２７６４４）に記載されている。この明細書によれ
ば、ＭＯＳ ＦＥＴの漂遊容量が考慮されるスイッチン
グモードについて記載しているが、スイッチング間隔の
持続時間を、選択されたスイッチング周波数の関数とし
て調整する手段に関しては、何等示唆されていない。
【００１２】更に、以下に説明するように、スイッチン
グ間隔の持続時間を調整すべく本発明により提供される
手段は、回路の構成に関係なくかつ関係する各種の電気
的パラメータに影響されず、共振形変換器（すなわち、
瞬間的な発振により作動する変換器）及び非共振形変換
器（すなわち、強制的な発振により作動する変換器）の
双方に同様に適用可能であり、又、電流制御変換器及び
電圧制御変換器の双方にも同様に適用可能である。
グ間隔の持続時間を調整すべく本発明により提供される
手段は、回路の構成に関係なくかつ関係する各種の電気
的パラメータに影響されず、共振形変換器（すなわち、
瞬間的な発振により作動する変換器）及び非共振形変換
器（すなわち、強制的な発振により作動する変換器）の
双方に同様に適用可能であり、又、電流制御変換器及び
電圧制御変換器の双方にも同様に適用可能である。
【００１３】
【課題を解決するための手段】前記目的を達成するた
め、本発明の構成は、中央タップの両側に逆極性に接続
された２つの一次巻線を有する変圧器と、その一方の端
子が前記変圧器の前記中央タップに接続された定電圧電
源と、２つの電界効果トランジスタスイッチング手段と
から成り、前記スイッチング手段の各々が前記定電圧電
源の他方の端子と前記一次巻線のそれぞれの間に直列に
接続されるとともに、前記一次巻線のそれぞれを、周期
的にかつ交互に、スイッチングし得るように制御され、
前記スイッチング手段、例えば、ＭＯＳ ＦＥＴが、ス
イッチング動作時、充電しかつ放電することを必要とす
る漂遊容量を発生させ、これにより、一方のスイッチン
グ手段がスイッチオフになるときとその後、他方のスイ
ッチング手段がスイッチオンになるときの間にスイッチ
ング時間を付与するようにしたＤＣ−ＤＣ変換器におい
て、次のとおりである。ここで、前記スイッチング手段
については、前記ＭＯＳ ＦＥＴに限定しない。
め、本発明の構成は、中央タップの両側に逆極性に接続
された２つの一次巻線を有する変圧器と、その一方の端
子が前記変圧器の前記中央タップに接続された定電圧電
源と、２つの電界効果トランジスタスイッチング手段と
から成り、前記スイッチング手段の各々が前記定電圧電
源の他方の端子と前記一次巻線のそれぞれの間に直列に
接続されるとともに、前記一次巻線のそれぞれを、周期
的にかつ交互に、スイッチングし得るように制御され、
前記スイッチング手段、例えば、ＭＯＳ ＦＥＴが、ス
イッチング動作時、充電しかつ放電することを必要とす
る漂遊容量を発生させ、これにより、一方のスイッチン
グ手段がスイッチオフになるときとその後、他方のスイ
ッチング手段がスイッチオンになるときの間にスイッチ
ング時間を付与するようにしたＤＣ−ＤＣ変換器におい
て、次のとおりである。ここで、前記スイッチング手段
については、前記ＭＯＳ ＦＥＴに限定しない。
【００１４】前記変圧器が空隙を有する磁気回路を備
え、前記一次巻線の各々が、該磁気回路内の許容可能な
鉄損値によってほぼ決定される巻線数を有し、前記空隙
の寸法は、該一次巻線の磁化インダクタンスが、前記ス
イッチング時間を、１つのしきい値以下の値で持続す
る、値まで低下し得るように、形成されるＤＣ−ＤＣ変
換器である。
え、前記一次巻線の各々が、該磁気回路内の許容可能な
鉄損値によってほぼ決定される巻線数を有し、前記空隙
の寸法は、該一次巻線の磁化インダクタンスが、前記ス
イッチング時間を、１つのしきい値以下の値で持続す
る、値まで低下し得るように、形成されるＤＣ−ＤＣ変
換器である。
【００１５】換言すれば、該一次巻線の巻数は、所要の
磁化インダクタンスではなく、許容可能な損失によって
決定される（この選択は、以下に説明する理由で正しい
ことが分かる）。
磁化インダクタンスではなく、許容可能な損失によって
決定される（この選択は、以下に説明する理由で正しい
ことが分かる）。
【００１６】既に、空隙を有する磁気回路を使用する変
換器が提供されているが（欧州特許第０，３０３，９９
４号，ＥＰ−Ａ−０３０３９９４参照）、ここに提案さ
れた回路は、前述のように、変圧器の漂遊容量以上の漂
遊容量を有する高出力のＭＯＳ ＦＥＴに限って問題と
なる、スイッチングのオフ及びオン動作間のスイッチン
グ時間ではなく、該変圧器の一次側インダクタンスを低
減しようとするものである。
換器が提供されているが（欧州特許第０，３０３，９９
４号，ＥＰ−Ａ−０３０３９９４参照）、ここに提案さ
れた回路は、前述のように、変圧器の漂遊容量以上の漂
遊容量を有する高出力のＭＯＳ ＦＥＴに限って問題と
なる、スイッチングのオフ及びオン動作間のスイッチン
グ時間ではなく、該変圧器の一次側インダクタンスを低
減しようとするものである。
【００１７】ここで、ｅを空隙の寸法、ｌe を磁気回路
の平均長さ及びμを磁気回路の材料の固有の透過率とし
た場合、比ｅ／ｌe は１／μより著しく大きくすること
が最も有利である。
の平均長さ及びμを磁気回路の材料の固有の透過率とし
た場合、比ｅ／ｌe は１／μより著しく大きくすること
が最も有利である。
【００１８】以下に更に詳細に説明するように、かかる
状況時、スイッチング間隔の持続時間は、純然たる幾何
学的特性（空隙の寸法）によって決まり、温度（固有の
透磁率は温度の関数として著しく変化するファクタであ
る）及び鉄心毎に著しく異なる透磁率の分布の双方とは
無関係である。
状況時、スイッチング間隔の持続時間は、純然たる幾何
学的特性（空隙の寸法）によって決まり、温度（固有の
透磁率は温度の関数として著しく変化するファクタであ
る）及び鉄心毎に著しく異なる透磁率の分布の双方とは
無関係である。
【００１９】
【実施例】以下、添付図面を参照しつつ、本発明の一実
施例について詳細に説明する。図１は、スイッチング手
段がＭＯＳ ＦＥＴにより行われるプッシュプル形ＤＣ
−ＤＣ変換器の構成を示す回路図である。該変換器は、
基本的には、直流の入力電圧ＶINを受ける中央タップの
両側に逆極性に接続された２つの一次巻線Ｐ1 、Ｐ2 を
有する変圧器を備えている。２つの二次巻線Ｓ1 、Ｓ2
は発生される交流電圧をダイオードＤ1 、Ｄ2 により整
流し、出力電圧ＶOUT を送出する。
施例について詳細に説明する。図１は、スイッチング手
段がＭＯＳ ＦＥＴにより行われるプッシュプル形ＤＣ
−ＤＣ変換器の構成を示す回路図である。該変換器は、
基本的には、直流の入力電圧ＶINを受ける中央タップの
両側に逆極性に接続された２つの一次巻線Ｐ1 、Ｐ2 を
有する変圧器を備えている。２つの二次巻線Ｓ1 、Ｓ2
は発生される交流電圧をダイオードＤ1 、Ｄ2 により整
流し、出力電圧ＶOUT を送出する。
【００２０】又、適当なフィルタ手段（図示せず）を設
けることもできる。更に、２つのプッシュプル形鉄心の
一次巻線Ｐ1 、Ｐ2 及び二次巻線Ｓ1 、Ｓ2 は、実際に
は単一の鉄心上に巻き付けられているが、図面を明確に
するため、別個に示してある。
けることもできる。更に、２つのプッシュプル形鉄心の
一次巻線Ｐ1 、Ｐ2 及び二次巻線Ｓ1 、Ｓ2 は、実際に
は単一の鉄心上に巻き付けられているが、図面を明確に
するため、別個に示してある。
【００２１】この一次巻線Ｐ1 、Ｐ2 の各々は、この場
合、それぞれの出力用ＭＯＳ ＦＥＴにより構成された
それぞれのスイッチング手段Ｔ1 又はＴ2 と協働する。
又、図面には、該変圧器の巻線の巻線部分間、各スイッ
チングトランジスタＴ1 、Ｔ2 のドレインとソースとの
間、ゲートとドレインとの間、ゲートとソースとの間に
は、各種の漂遊容量が点線で示してある。
合、それぞれの出力用ＭＯＳ ＦＥＴにより構成された
それぞれのスイッチング手段Ｔ1 又はＴ2 と協働する。
又、図面には、該変圧器の巻線の巻線部分間、各スイッ
チングトランジスタＴ1 、Ｔ2 のドレインとソースとの
間、ゲートとドレインとの間、ゲートとソースとの間に
は、各種の漂遊容量が点線で示してある。
【００２２】前記一次巻線Ｐ1 、Ｐ2 の中央タップは、
該変換器に電力を供給する直流電圧電源ＶINに接続さ
れ、該一次巻線の各々の他の端子（反対側の端子）は、
対応するスイッチングトランジスタＴ1 又はＴ2 を介し
て選択的に接地接続されている。逆の形態とし、中央タ
ップを接地接続する一方、該一次巻線の反対側の両端子
を交互に選択的にスイッチングトランジスタＴ1 、Ｔ2
を介して電圧電源ＶINに接続することも同様に可能であ
る。
該変換器に電力を供給する直流電圧電源ＶINに接続さ
れ、該一次巻線の各々の他の端子（反対側の端子）は、
対応するスイッチングトランジスタＴ1 又はＴ2 を介し
て選択的に接地接続されている。逆の形態とし、中央タ
ップを接地接続する一方、該一次巻線の反対側の両端子
を交互に選択的にスイッチングトランジスタＴ1 、Ｔ2
を介して電圧電源ＶINに接続することも同様に可能であ
る。
【００２３】従来形式であるこの形態において、２つの
スイッチングトランジスタＴ1 、Ｔ2 は、そのゲートＧ
にそれぞれの制御信号を付与することで適当に制御さ
れ、これらスイッチングトランジスタＴ1 、Ｔ2 がプッ
シュプル状に機能することを許容する、すなわち、スイ
ッチングトランジスタＴ1 、Ｔ2 の一方をオンに切り替
えるためには、他方は当然オフにしなければならない。
スイッチングトランジスタＴ1 、Ｔ2 は、そのゲートＧ
にそれぞれの制御信号を付与することで適当に制御さ
れ、これらスイッチングトランジスタＴ1 、Ｔ2 がプッ
シュプル状に機能することを許容する、すなわち、スイ
ッチングトランジスタＴ1 、Ｔ2 の一方をオンに切り替
えるためには、他方は当然オフにしなければならない。
【００２４】例えば、前記フランス特許第２，６２７，
６４４号には、１つの適当な制御モードが記載されてお
り、本発明はいかなるモードにも限定されるものではな
いが、１つの特定の実施例について該特許を更に参照す
ることができる。
６４４号には、１つの適当な制御モードが記載されてお
り、本発明はいかなるモードにも限定されるものではな
いが、１つの特定の実施例について該特許を更に参照す
ることができる。
【００２５】何れの場合でも、スイッチングトランジス
タの一方がオフであるときと他方のスイッチングトラン
ジスタがオンであるときとの間では、前述のように、ト
ランジスタに関係する漂遊容量が、充電又は放電を許容
するのに十分な時間が経過するようにすることが必要で
ある。
タの一方がオフであるときと他方のスイッチングトラン
ジスタがオンであるときとの間では、前述のように、ト
ランジスタに関係する漂遊容量が、充電又は放電を許容
するのに十分な時間が経過するようにすることが必要で
ある。
【００２６】図２は、図１の変換器の２つの変換回路の
何れかに対応する等価回路図である（「変換回路」とい
う用語は、Ｐ1、Ｓ1、Ｔ1及びＤ 1 か、又はＰ2、Ｓ2、Ｔ
2及びＤ2のいずれかを示す）。
何れかに対応する等価回路図である（「変換回路」とい
う用語は、Ｐ1、Ｓ1、Ｔ1及びＤ 1 か、又はＰ2、Ｓ2、Ｔ
2及びＤ2のいずれかを示す）。
【００２７】この等価回路図においては、次の符号を使
用する。ＶINは入力電圧、ＶOUT は出力電圧、Ｒp は一
次巻線の抵抗値、Ｒc は磁気回路内の損失を示す等価抵
抗値、Ｌp は磁化インダクタンス（空隙により修正した
値。以下参照）、Ｌ1 は漏洩インダクタンス、Ｃp は変
圧器の漂遊容量、Ｒs は二次巻線の抵抗値である。高い
作動周波数を考慮して、鉄心の材料は一般にフェライト
材である。
用する。ＶINは入力電圧、ＶOUT は出力電圧、Ｒp は一
次巻線の抵抗値、Ｒc は磁気回路内の損失を示す等価抵
抗値、Ｌp は磁化インダクタンス（空隙により修正した
値。以下参照）、Ｌ1 は漏洩インダクタンス、Ｃp は変
圧器の漂遊容量、Ｒs は二次巻線の抵抗値である。高い
作動周波数を考慮して、鉄心の材料は一般にフェライト
材である。
【００２８】本実施例によれば、磁気回路の鉄心は、そ
の寸法を独立的に調整し得る空隙を備えており、以下に
詳細に説明するように、その他のパラメータの何れをも
修正せずに空隙の寸法を変えることで磁化インダクタン
スを変化させることができる。図２の等価回路におい
て、この磁化インダクタンスは、可変磁化インダクタン
スＬp で示してある。
の寸法を独立的に調整し得る空隙を備えており、以下に
詳細に説明するように、その他のパラメータの何れをも
修正せずに空隙の寸法を変えることで磁化インダクタン
スを変化させることができる。図２の等価回路におい
て、この磁化インダクタンスは、可変磁化インダクタン
スＬp で示してある。
【００２９】各種の構成要素が相互に作用する方法は以
下に説明してあり、この形態を左右する各種のファクタ
は本発明に従って設定される。従来の方法により、プッ
シュプル状態で機能する変圧器における方形波の場合、
マックスウェルの方程式により、磁気材料中の磁束Ｂ
は、巻線の端子に付与される電圧Ｅ、スイッチング周波
数Ｆs 、磁気材料の断面積Ｓ及び巻数Ｎの関数として示
される。 Ｂ ＝ Ｅ／４・Ｓ・Ｎ・Ｆs ……………（１）
下に説明してあり、この形態を左右する各種のファクタ
は本発明に従って設定される。従来の方法により、プッ
シュプル状態で機能する変圧器における方形波の場合、
マックスウェルの方程式により、磁気材料中の磁束Ｂ
は、巻線の端子に付与される電圧Ｅ、スイッチング周波
数Ｆs 、磁気材料の断面積Ｓ及び巻数Ｎの関数として示
される。 Ｂ ＝ Ｅ／４・Ｓ・Ｎ・Ｆs ……………（１）
【００３０】更に、磁気回路内の損失Ｐc は、次式で示
すようにスイッチング周波数Ｆs 及び磁束Ｂの関数とし
て示される。 Ｐc ＝ ｋ・Ｂa ・Ｆs b ……………（２） ここで、ｋ、ａ、ｂは使用する材料の関数であるパラメ
ータであり、ａ、ｂはフェライトの場合、一般に２であ
る。
すようにスイッチング周波数Ｆs 及び磁束Ｂの関数とし
て示される。 Ｐc ＝ ｋ・Ｂa ・Ｆs b ……………（２） ここで、ｋ、ａ、ｂは使用する材料の関数であるパラメ
ータであり、ａ、ｂはフェライトの場合、一般に２であ
る。
【００３１】一次インダクタンス（磁化インダクタン
ス）Ｌmが次式から求められる。 Ｌm＝Ａ1・Ｎ 2 …………（３） ここで、Ａ1は空隙の存在及び磁気回路の幾何学的形状
に関係する寸法上の特性である係数ｃにより、修正され
る磁気回路の材料の透磁率μeの関数である特性であ
る。 Ａ1＝μe・ｃ
ス）Ｌmが次式から求められる。 Ｌm＝Ａ1・Ｎ 2 …………（３） ここで、Ａ1は空隙の存在及び磁気回路の幾何学的形状
に関係する寸法上の特性である係数ｃにより、修正され
る磁気回路の材料の透磁率μeの関数である特性であ
る。 Ａ1＝μe・ｃ
【００３２】該式（４）を式（３）に適用することによ
り得られる磁化インダクタンスＬm 自体を使用して、変
換器のスイッチング特性が求められる。
り得られる磁化インダクタンスＬm 自体を使用して、変
換器のスイッチング特性が求められる。
【００３３】磁気回路内の損失を制限する状態に対応す
る方法で、巻数Ｎを選択すると仮定した場合、パラメー
タＡ1 のみを利用して、該変換器のスイッチング特性を
調整することができ、鉄心の幾何学的形状が変化しない
ならば、Ａ1 の範囲内でμe のみを変化させることが可
能である。
る方法で、巻数Ｎを選択すると仮定した場合、パラメー
タＡ1 のみを利用して、該変換器のスイッチング特性を
調整することができ、鉄心の幾何学的形状が変化しない
ならば、Ａ1 の範囲内でμe のみを変化させることが可
能である。
【００３４】本発明に従いかかる調整を行う方法につい
ては、以下に説明する。第一に、特に、二次巻線のスプ
リット（分割）、矯正及び積み重ねにより、特に高電圧
を適用する場合には、可能な限り、変圧器の漂遊容量を
最小限になし得るように注意しなければならない。
ては、以下に説明する。第一に、特に、二次巻線のスプ
リット（分割）、矯正及び積み重ねにより、特に高電圧
を適用する場合には、可能な限り、変圧器の漂遊容量を
最小限になし得るように注意しなければならない。
【００３５】選択されたスイッチング周波数に対して、
変圧器が磁気回路内及び巻銅線内の損失状態を満足させ
得るような方法で特定されたならば、次に磁化インダク
タンスＬm が決定され、変換器の各々の鉄心の漂遊容量
を計算しかつ測定することができる。
変圧器が磁気回路内及び巻銅線内の損失状態を満足させ
得るような方法で特定されたならば、次に磁化インダク
タンスＬm が決定され、変換器の各々の鉄心の漂遊容量
を計算しかつ測定することができる。
【００３６】より正確には、その漂遊容量は、該変圧器
の巻線の漂遊容量と並列に接続される変圧器を駆動する
ＭＯＳ ＦＥＴのドレイン・ソース間及びドレイン・ゲ
ート間の静電容量に起因するものである。
の巻線の漂遊容量と並列に接続される変圧器を駆動する
ＭＯＳ ＦＥＴのドレイン・ソース間及びドレイン・ゲ
ート間の静電容量に起因するものである。
【００３７】プッシュプルを構成する各変換回路内にお
いて、該変圧器に加えて該ＭＯＳＦＥＴを備える組立部
分の共振周波数は次式から求められる。 Ｆn＝π／２・√（Ｌm・Ｃeq） ここで、Ｃeqは前述のように総容量である
いて、該変圧器に加えて該ＭＯＳＦＥＴを備える組立部
分の共振周波数は次式から求められる。 Ｆn＝π／２・√（Ｌm・Ｃeq） ここで、Ｃeqは前述のように総容量である
【００３８】これにより、プッシュプル変換器の一方の
変換回路から他方の変換回路に切り替えるのに必要な時
間間隔の持続時間、すなわち、換言すれば、スイッチン
グトランジスタの一方がオフであり、他方のスイッチン
グトランジスタの電圧を零まで低下させるのに必要とさ
れる時間間隔の持続時間を検出することも可能である。
変換回路から他方の変換回路に切り替えるのに必要な時
間間隔の持続時間、すなわち、換言すれば、スイッチン
グトランジスタの一方がオフであり、他方のスイッチン
グトランジスタの電圧を零まで低下させるのに必要とさ
れる時間間隔の持続時間を検出することも可能である。
【００３９】設計工程のこの段階において、この時間間
隔の持続時間は、選択されたスイッチング周波数に対し
て過度に長く、従って波形率は著しく劣化する。
隔の持続時間は、選択されたスイッチング周波数に対し
て過度に長く、従って波形率は著しく劣化する。
【００４０】本実施例によれば、スイッチング間隔の持
続時間が制御され、かつ変圧器の設計計算値を著しく変
えることなく、スイッチング周波数を調整する値が得ら
れる。これは磁気材料内に空隙を備え、かつ磁化インダ
クタンスに対して満足し得る値が得られるまで、空隙の
寸法を増加させることにより行われる。
続時間が制御され、かつ変圧器の設計計算値を著しく変
えることなく、スイッチング周波数を調整する値が得ら
れる。これは磁気材料内に空隙を備え、かつ磁化インダ
クタンスに対して満足し得る値が得られるまで、空隙の
寸法を増加させることにより行われる。
【００４１】このパラメータの導入により、材料の透磁
率は次式に従って修正される。 （１／μe ）＝（１／μ）＋（ｅ／ｌe ）……（６） ここで、μe は、空隙の存在により、修正された磁気回
路の材料の透磁率、μは該材料の固有の透磁率、ｅは空
隙の寸法、ｌe は磁気回路の平均長さである。
率は次式に従って修正される。 （１／μe ）＝（１／μ）＋（ｅ／ｌe ）……（６） ここで、μe は、空隙の存在により、修正された磁気回
路の材料の透磁率、μは該材料の固有の透磁率、ｅは空
隙の寸法、ｌe は磁気回路の平均長さである。
【００４２】図３には、パラメータμe が所定の磁気回
路に対する空隙の寸法の関数として変化する傾向が示し
てある。一定の巻数の場合、Ｎ・Ｌm の積は、μe に比
例する関数である。
路に対する空隙の寸法の関数として変化する傾向が示し
てある。一定の巻数の場合、Ｎ・Ｌm の積は、μe に比
例する関数である。
【００４３】スイッチング間隔の持続時間を求めるこの
方法は、変圧器の漏洩インダクタンスＬ1 に何等の影響
も及ぼさないことが確認されており、このことは、この
インダクタンスを共振形態のパラメータとして使用する
場合に重要なことである。
方法は、変圧器の漏洩インダクタンスＬ1 に何等の影響
も及ぼさないことが確認されており、このことは、この
インダクタンスを共振形態のパラメータとして使用する
場合に重要なことである。
【００４４】一旦巻いたならば、変圧器の幾何学的特性
のみにより、漏洩インダクタンスＬ1 が決まる。故に、
この値は、実際には、次式で示す巻数に依存する。 Ｌ1 ＝ Ｋ・Ｎ2 ………………（７） ここで、Ｋは巻き寸法及びその巻間の距離の関数である
が、μとは無関係のパラメータである。
のみにより、漏洩インダクタンスＬ1 が決まる。故に、
この値は、実際には、次式で示す巻数に依存する。 Ｌ1 ＝ Ｋ・Ｎ2 ………………（７） ここで、Ｋは巻き寸法及びその巻間の距離の関数である
が、μとは無関係のパラメータである。
【００４５】勿論、空隙の存在により所定の導通時間に
おける磁化電流が増す。しかし、この増加の結果、ＭＯ
Ｓ ＦＥＴの導通損失は相対的に僅かに対応して増加す
るに過ぎない。この点に関し、図４には、導通終了時に
おける空隙の寸法の関数として磁化電流Ｉmag が変化す
る状態が示してあり、電流は次式で示される。 Ｉmag ＝ Ｅ・Ｔc ／Ｌm ………………（８） ここで、Ｅは変圧器の中間点に付与される電圧であり、
Ｔc は導通時間間隔の持続時間である。
おける磁化電流が増す。しかし、この増加の結果、ＭＯ
Ｓ ＦＥＴの導通損失は相対的に僅かに対応して増加す
るに過ぎない。この点に関し、図４には、導通終了時に
おける空隙の寸法の関数として磁化電流Ｉmag が変化す
る状態が示してあり、電流は次式で示される。 Ｉmag ＝ Ｅ・Ｔc ／Ｌm ………………（８） ここで、Ｅは変圧器の中間点に付与される電圧であり、
Ｔc は導通時間間隔の持続時間である。
【００４６】具体的な実施例において、前記フランス特
許第２，６２７，６４４号に記載したのと同一形式の共
振変換器は、９００ｋＨｚまで上昇させ得るスイッチン
グ周波数にて作動するように構成してある。該変換器
は、３Ｆ３型の材料から成る３４×１７×１１ＥＴＤ型
の磁気回路を使用して構成され、フィリップ（Ｐｈｉｌ
ｉｐｓ）社により販売されており、そのＡ1 ＝２２５０
±２５％、μ＝１４５０±２５％である。
許第２，６２７，６４４号に記載したのと同一形式の共
振変換器は、９００ｋＨｚまで上昇させ得るスイッチン
グ周波数にて作動するように構成してある。該変換器
は、３Ｆ３型の材料から成る３４×１７×１１ＥＴＤ型
の磁気回路を使用して構成され、フィリップ（Ｐｈｉｌ
ｉｐｓ）社により販売されており、そのＡ1 ＝２２５０
±２５％、μ＝１４５０±２５％である。
【００４７】前記変圧器の一次巻線Ｎ＝１０であると仮
定すれば、磁化インダクタンスはＬm ＝Ａ1 ×Ｎ2 ＝２
２５０×１００＝０．２２５ｍＨ±２５％となる。
定すれば、磁化インダクタンスはＬm ＝Ａ1 ×Ｎ2 ＝２
２５０×１００＝０．２２５ｍＨ±２５％となる。
【００４８】空隙が磁気回路内に存在する場合、前記式
（３）、（４）、（６）から、Ｌm の値が空隙の寸法ｅ
の関数として求められる。これら値はプロットして図５
の曲線に示してあり、ここに示した値は、平均長さｌe
＝７９ｍｍの磁気回路に対応する値である。
（３）、（４）、（６）から、Ｌm の値が空隙の寸法ｅ
の関数として求められる。これら値はプロットして図５
の曲線に示してあり、ここに示した値は、平均長さｌe
＝７９ｍｍの磁気回路に対応する値である。
【００４９】空隙を形成することにより、値μe の分散
範囲は著しく縮小される。それは、比ｅ／ｌe は数パー
セントの値にまで調整し、式（６）の右辺の主たる項を
構成し、μe の±２５％の分散が軽微なものになるから
である（１／μe は０．１％以下で、その効果は極めて
僅かである）。
範囲は著しく縮小される。それは、比ｅ／ｌe は数パー
セントの値にまで調整し、式（６）の右辺の主たる項を
構成し、μe の±２５％の分散が軽微なものになるから
である（１／μe は０．１％以下で、その効果は極めて
僅かである）。
【００５０】更に、μe は温度と共に著しく変化するが
（典型的に、５０℃ないし１００℃の範囲内で５０
％）、温度変化の影響も又無視し得る程度である。同様
に、ｅ／ｌe の値（それは温度とともに変化しない純粋
の幾何学的値である）が式（６）の右辺で大きな値であ
る限り、これら変化は無視し得る程度の影響しか及ぼさ
ない。
（典型的に、５０℃ないし１００℃の範囲内で５０
％）、温度変化の影響も又無視し得る程度である。同様
に、ｅ／ｌe の値（それは温度とともに変化しない純粋
の幾何学的値である）が式（６）の右辺で大きな値であ
る限り、これら変化は無視し得る程度の影響しか及ぼさ
ない。
【００５１】実際的な実施例において、各種の異なる厚
さ（１０μｍ、２５μｍ等）の校正された紙状のものが
存在しており、空隙の寸法を設定するために使用するこ
とができるが、これにより、かかる空隙を形成し、かつ
その寸法を正確に調整することが容易になることが理解
される。
さ（１０μｍ、２５μｍ等）の校正された紙状のものが
存在しており、空隙の寸法を設定するために使用するこ
とができるが、これにより、かかる空隙を形成し、かつ
その寸法を正確に調整することが容易になることが理解
される。
【００５２】
【発明の効果】以上の説明から明らかなように本発明の
ＤＣ−ＤＣ変換器によれば、該変換器内の変圧器が空隙
を有する磁気回路を備え、前記一次巻線の各々が、該磁
気回路内の許容可能な鉄損値によってほぼ決定される巻
線数を有し、前記空隙の寸法は、該一次巻線の磁化イン
ダクタンスが、前記スイッチング時間を、１つのしきい
値以下の値で持続する、値まで低下し得るように、形成
されるので、スイッチング時のスイッチング時間を、前
記変換器の波形率を可能な限り劣化させない範囲内で、
小さくすることができる。このため、スイッチング時の
前記スイッチング時間に起因する損失をなくすことがで
きるという効果を奏する。
ＤＣ−ＤＣ変換器によれば、該変換器内の変圧器が空隙
を有する磁気回路を備え、前記一次巻線の各々が、該磁
気回路内の許容可能な鉄損値によってほぼ決定される巻
線数を有し、前記空隙の寸法は、該一次巻線の磁化イン
ダクタンスが、前記スイッチング時間を、１つのしきい
値以下の値で持続する、値まで低下し得るように、形成
されるので、スイッチング時のスイッチング時間を、前
記変換器の波形率を可能な限り劣化させない範囲内で、
小さくすることができる。このため、スイッチング時の
前記スイッチング時間に起因する損失をなくすことがで
きるという効果を奏する。
【図１】変換器の構成要素と関係する各種の漂遊容量と
ともに、ＭＯＳ ＦＥＴを使用するプッシュプル形変換
器の構成を示す回路図である。
ともに、ＭＯＳ ＦＥＴを使用するプッシュプル形変換
器の構成を示す回路図である。
【図２】図１の変換器の変圧器鉄心の１つを示す等価回
路図である。
路図である。
【図３】所定の磁気回路内の鉄心の透磁率が空隙の寸法
の関数として変化する傾向を示す図である。
の関数として変化する傾向を示す図である。
【図４】磁化電流が所定の磁気回路に対し空隙の寸法の
関数として変化する傾向を示す図である。
関数として変化する傾向を示す図である。
【図５】磁化インダクタンスが空隙の寸法の関数として
変化する傾向を示し、計算例に適用可能な図である。
変化する傾向を示し、計算例に適用可能な図である。
Ｄ1 ダイオード Ｄ2 ダイオード Ｐ1 一次巻線 Ｐ2 一次巻線 Ｓ1 二次巻線 Ｓ2 二次巻線 Ｔ1 スイッチングトランジスタ Ｔ2 スイッチングトランジスタ Ｃp 変圧器の漂遊容量 Ｆs スイッチング周波数 Ｌ1 漏洩インダクタンス Ｌp 磁化インダクタンス Ｒc 等価抵抗値 Ｒp 一次巻線の抵抗値 Ｒs 二次巻線の抵抗値 Ｅ 電圧 Ｎ 巻数 Ｓ 磁気材料の断面積 ＶIN 入力電圧 ＶOUT 出力電圧
Claims (3)
- 【請求項１】 中央タップの両側に逆極性に接続された
２つの一次巻線を有する変圧器と、その一方の端子が前
記変圧器の前記中央タップに接続された定電圧電源と、
２つの電界効果トランジスタスイッチング手段とから成
り、 前記スイッチング手段の各々が前記定電圧電源の他方の
端子と前記一次巻線のそれぞれの間に直列に接続される
とともに、前記一次巻線のそれぞれを、周期的にかつ交
互に、スイッチングし得るように制御され、前記スイッ
チング手段がスイッチング動作時、充電しかつ放電する
ことを必要とする漂遊容量を発生させ、これにより、一
方のスイッチング手段がスイッチオフになるときとその
後、他方のスイッチング手段がスイッチオンになるとき
の間にスイッチング時間を付与するようにしたＤＣ−Ｄ
Ｃ変換器において、 前記変圧器が空隙を有する磁気回路を備え、前記一次巻
線の各々が、該磁気回路内の許容可能な鉄損値によって
ほぼ決定される巻線数を有し、前記空隙の寸法は、該一
次巻線の磁化インダクタンスが、前記スイッチング時間
を、１つのしきい値以下の値で持続する、値まで低下し
得るように、形成されることを特徴とするＤＣ−ＤＣ変
換器。 - 【請求項２】 前記磁気回路の空隙について、該空隙の
寸法がｅ、前記磁気回路の平均長さがｌｅ、前記磁気回
路の材料の透磁率がμであるとき、比ｅ／ｌｅが、１／
μより著しく大きいことを特徴とする請求項１に記載の
ＤＣ−ＤＣ変換器。 - 【請求項３】 前記電界効果トランジスタスイッチング
手段が、ＭＯＳ形電界効果トランジスタにより行われる
ことを特徴とする請求項１に記載のＤＣ−ＤＣ変換器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9101267A FR2672447B1 (fr) | 1991-02-05 | 1991-02-05 | Convertisseur continu-continu, en particulier convertisseur push-pull a mosfets. |
| FR9101267 | 1991-02-05 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0568371A JPH0568371A (ja) | 1993-03-19 |
| JP3256261B2 true JP3256261B2 (ja) | 2002-02-12 |
Family
ID=9409356
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05436992A Expired - Lifetime JP3256261B2 (ja) | 1991-02-05 | 1992-02-05 | Ｄｃ−ｄｃ変換器 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5249113A (ja) |
| JP (1) | JP3256261B2 (ja) |
| CA (1) | CA2060747C (ja) |
| FR (1) | FR2672447B1 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5485362A (en) * | 1993-09-08 | 1996-01-16 | Eos Corporation | Resonant power converter for changing the magnitude of a DC voltage |
| EP0696102B1 (de) * | 1994-08-01 | 1997-12-03 | Siemens Aktiengesellschaft | Durchflussumrichter mit einen weiteren Ausgangskreis |
| US5663873A (en) * | 1996-02-26 | 1997-09-02 | Electronic Measurements, Inc. | Bias power having a gapped transformer component |
| WO2002086747A1 (en) * | 2001-04-24 | 2002-10-31 | Broadcom Corporation | Integrated gigabit ethernet pci-x controller |
| US6404176B1 (en) * | 2001-07-31 | 2002-06-11 | Hewlett-Packard Company | Push-pull auto transformer |
| US8823370B2 (en) * | 2011-08-31 | 2014-09-02 | Virginia Tech Intellectual Properties, Inc. | High frequency loss measurement apparatus and methods for inductors and transformers |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3142304A1 (de) * | 1981-10-24 | 1983-05-11 | AEG-Telefunken Nachrichtentechnik GmbH, 7150 Backnang | Gleichspannungswandler |
| DE3880760T2 (de) * | 1987-08-21 | 1994-01-05 | Nippon Telegraph & Telephone | Push-Pull-Stromgespeister Gleichstromwandler. |
| FR2627644B1 (fr) * | 1988-02-24 | 1991-05-03 | Europ Agence Spatiale | Convertisseur continu-continu, sans pertes de commutation, notamment pour alimentation continue haute frequence ou pour amplificateur a tube a ondes progressives |
-
1991
- 1991-02-05 FR FR9101267A patent/FR2672447B1/fr not_active Expired - Lifetime
-
1992
- 1992-02-03 US US07/830,392 patent/US5249113A/en not_active Expired - Lifetime
- 1992-02-05 JP JP05436992A patent/JP3256261B2/ja not_active Expired - Lifetime
- 1992-02-05 CA CA002060747A patent/CA2060747C/fr not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| CA2060747C (fr) | 1999-01-12 |
| FR2672447B1 (fr) | 1995-06-16 |
| CA2060747A1 (fr) | 1992-08-06 |
| FR2672447A1 (fr) | 1992-08-07 |
| JPH0568371A (ja) | 1993-03-19 |
| US5249113A (en) | 1993-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6687137B1 (en) | Resonant switching power supply circuit with voltage doubler output | |
| JP2914439B2 (ja) | 被制御インダクタを有する共振コンバータ | |
| US10020687B2 (en) | Coupled-coil power control for inductive power transfer systems | |
| US7301785B2 (en) | Switching power supply circuit | |
| US8315073B2 (en) | Isolated switching power supply device | |
| EP0123147B1 (en) | Regulated dc to dc converter | |
| US6744643B2 (en) | Push-pull booster circuit with a pair of inductors for coupling | |
| US5231563A (en) | Square wave converter having an improved zero voltage switching operation | |
| US7110268B2 (en) | Switching power supply circuit | |
| US7289338B2 (en) | Input to output isolated DC-DC converter | |
| US7423887B2 (en) | Switching power supply circuit | |
| EP0418492A2 (en) | Switching power supply | |
| US6452817B1 (en) | Switching power supply circuit | |
| CN110352551B (zh) | 感应负载的两极性电流控制驱动电路 | |
| US7447048B2 (en) | Switching power supply circuit | |
| KR100835329B1 (ko) | 전압 변환기 | |
| JP3256261B2 (ja) | Ｄｃ−ｄｃ変換器 | |
| EP1290779A1 (en) | Switching power supply | |
| JP6902673B2 (ja) | 直流電圧変換回路および電源装置 | |
| JP4258939B2 (ja) | 非接触電力伝達装置 | |
| US11342858B2 (en) | Power converter apparatus including LLC resonant circuits and wide range of output voltage with higher efficiency | |
| KR101787991B1 (ko) | 자기유도 픽업장치 | |
| JP2000125560A (ja) | スイッチング電源装置 | |
| US6081435A (en) | Cross-conduction limiting circuit, method of operation thereof and DC/DC converter employing the same | |
| CN112106287B (zh) | 谐振回路电路和用于配置谐振回路电路的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071130 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081130 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091130 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091130 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101130 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111130 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121130 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121130 Year of fee payment: 11 |