JP3253098B2 - 低抵抗ゲートのためのｓｏｉ設計 - Google Patents
低抵抗ゲートのためのｓｏｉ設計Info
- Publication number
- JP3253098B2 JP3253098B2 JP03607891A JP3607891A JP3253098B2 JP 3253098 B2 JP3253098 B2 JP 3253098B2 JP 03607891 A JP03607891 A JP 03607891A JP 3607891 A JP3607891 A JP 3607891A JP 3253098 B2 JP3253098 B2 JP 3253098B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- mesa
- gate
- transistors
- poly
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 claims description 16
- 239000000463 material Substances 0.000 claims description 13
- 239000010409 thin film Substances 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 150000003377 silicon compounds Chemical class 0.000 description 6
- 238000002955 isolation Methods 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 5
- 239000007943 implant Substances 0.000 description 4
- 238000000926 separation method Methods 0.000 description 4
- 230000005669 field effect Effects 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229910021332 silicide Inorganic materials 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 210000000746 body region Anatomy 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 229940126142 compound 16 Drugs 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 244000045947 parasite Species 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Thin Film Transistor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明はメサ分離ＳＯＩ構造に関
する。
する。
【０００２】
【従来の技術】メサ分離された絶縁層上シリコン（ＳＯ
Ｉ）構造に於ける従来のトランジスタの形成は、トラン
ジスタのエッジでのメサエッジを伴い、そのメサエッジ
の段を覆うためのゲート材料を必要とした。これは結果
としてゲート材料についての段被覆問題を生じ、ゲート
抵抗も増加し得る。更にはトランジスタのエッジではト
ランジスタ漏れが発生し得る。
Ｉ）構造に於ける従来のトランジスタの形成は、トラン
ジスタのエッジでのメサエッジを伴い、そのメサエッジ
の段を覆うためのゲート材料を必要とした。これは結果
としてゲート材料についての段被覆問題を生じ、ゲート
抵抗も増加し得る。更にはトランジスタのエッジではト
ランジスタ漏れが発生し得る。
【０００３】図１は、上述の問題を起し易い従来技術の
メサ分離ＳＯＩ構造の三次元図を示す。示されている様
に、多結晶半導体材料、例えば、多結晶シリコン（以下
ポリと称す）２は、単結晶シリコン又は他の半導体材料
からパターン抜きされた各メサ４上に段のような型に設
けられる。ケイ素化合物６がポリ２上に、ケイ素化合物
多結晶シリコンで形成される電界効果トランジスタの為
のゲートの表面抵抗を減少するべく成長させられる。選
択的に他の金属がポリ２上に設けられ得る。メサは、例
えばシリコン７の半導体材料上に載せられ得る二酸化シ
リコンの様な絶縁層５の上に横たわる。各メサはソース
／ドレイン領域８とボディ領域（ポリ２によって覆い隠
されている）を含む。メサのソース／ドレイン領域は、
トランジスタ・ソース或いはトランジスタ・ドレインと
しての働きをする能力が有る。ボディ領域はトランジス
タのボディとしての働きをする能力が有る。ボディは、
ゲートの下に横たわるソース及びドレイン間の電界効果
トランジスタの基板を指し、ＳＯＩ技術に於いて通常用
いられる用語である。ケイ素化合物６は、ポリ２が大体
垂直である段領域１０でポリ２を均等に被覆できず、そ
れによってゲート抵抗の増加を導く。図１で示される構
造はまた、ポリ２の垂直エッジ１２に沿って、一方のメ
サの領域８から他方のメサの領域８への電流通路の機構
により、各メサ４のエッジで電流漏れを起し易い。
メサ分離ＳＯＩ構造の三次元図を示す。示されている様
に、多結晶半導体材料、例えば、多結晶シリコン（以下
ポリと称す）２は、単結晶シリコン又は他の半導体材料
からパターン抜きされた各メサ４上に段のような型に設
けられる。ケイ素化合物６がポリ２上に、ケイ素化合物
多結晶シリコンで形成される電界効果トランジスタの為
のゲートの表面抵抗を減少するべく成長させられる。選
択的に他の金属がポリ２上に設けられ得る。メサは、例
えばシリコン７の半導体材料上に載せられ得る二酸化シ
リコンの様な絶縁層５の上に横たわる。各メサはソース
／ドレイン領域８とボディ領域（ポリ２によって覆い隠
されている）を含む。メサのソース／ドレイン領域は、
トランジスタ・ソース或いはトランジスタ・ドレインと
しての働きをする能力が有る。ボディ領域はトランジス
タのボディとしての働きをする能力が有る。ボディは、
ゲートの下に横たわるソース及びドレイン間の電界効果
トランジスタの基板を指し、ＳＯＩ技術に於いて通常用
いられる用語である。ケイ素化合物６は、ポリ２が大体
垂直である段領域１０でポリ２を均等に被覆できず、そ
れによってゲート抵抗の増加を導く。図１で示される構
造はまた、ポリ２の垂直エッジ１２に沿って、一方のメ
サの領域８から他方のメサの領域８への電流通路の機構
により、各メサ４のエッジで電流漏れを起し易い。
【０００４】
【発明が解決しようとする課題】本発明の１つの目的
は、メサ分離絶縁層上シリコン構造に新しくそして改善
されたトランジスタを提供する事である。
は、メサ分離絶縁層上シリコン構造に新しくそして改善
されたトランジスタを提供する事である。
【０００５】本発明の他の目的は、メサ分離絶縁層上シ
リコン構造に於ける段被覆問題を除去する事である。
リコン構造に於ける段被覆問題を除去する事である。
【０００６】本発明のこれら及びその他の目的、並びに
その特徴と利点は、次に続く詳細な明細書を、適当な参
照番号が順に付されている添付図面と一緒に読む時明ら
かになるであろう。
その特徴と利点は、次に続く詳細な明細書を、適当な参
照番号が順に付されている添付図面と一緒に読む時明ら
かになるであろう。
【０００７】
【課題を解決するための手段及び作用】本発明の上述の
目的は、メサが第１と第２トランジスタの共通ゲートの
下に実質的に平坦な表面を形成するように、第１トラン
ジスタのボディ・ノードから第２トランジスタのボディ
・ノードへメサを延長する事によって達成される。
目的は、メサが第１と第２トランジスタの共通ゲートの
下に実質的に平坦な表面を形成するように、第１トラン
ジスタのボディ・ノードから第２トランジスタのボディ
・ノードへメサを延長する事によって達成される。
【０００８】
【実施例】図２ａは本発明の好ましい実施例の三次元を
示す図である。示されているように、各メサ４は半導体
材料１４、例えばシリコン、の延長部分によって他へ接
続され、各メサ４の間に実質的に平坦な表面を提供する
働きをする。ポリ２はメサ上に設けられる。その上にポ
リ２が設けられている領域に沿って段型構造は存在しな
い事に注目されたい。従って、ケイ素化合物６または他
の金属が、ポリ２上のケイ素化合物６または他の金属
の、連続的でより均等な分布を更に促進するような方法
でポリ上に分布され得る。エッジ漏れ問題の除去も図２
ａに示されている構造によって処理される。閾電圧調節
が、各メサ上に築かれたトランジスタを接続するメサの
奇生トランジスタの閾電圧を上昇させるように、トラン
ジスタ間のメサの半導体の中へドーパントを注入する事
によって実施され、それにより実質的に奇生トランジス
タを遮断して奇生電流を減少する。更に、キャリヤ移動
度減少の目標を有する注入が、奇生電流を減少するよう
に実施され得る。例えば、中性子の注入はキャリヤ移動
度を減少するに足りるだけ半導体の結晶格子構造を損傷
するだろう。選択的にゲルマニウムが注入され得る。ポ
リ（多結晶）ゲート延長部分３２と３４の分離タブ１６
は、各メサ４上に築かれたトランジスタ間に追加の分離
を提供する。上述の平坦構造は、メサ延長部分の無い構
造に見られるような、ソースからドレインへメサのエッ
ジに沿った（例えば図１の中で矢印４０により示されて
いるエッジに沿った）電流漏れを事実上除去する。
示す図である。示されているように、各メサ４は半導体
材料１４、例えばシリコン、の延長部分によって他へ接
続され、各メサ４の間に実質的に平坦な表面を提供する
働きをする。ポリ２はメサ上に設けられる。その上にポ
リ２が設けられている領域に沿って段型構造は存在しな
い事に注目されたい。従って、ケイ素化合物６または他
の金属が、ポリ２上のケイ素化合物６または他の金属
の、連続的でより均等な分布を更に促進するような方法
でポリ上に分布され得る。エッジ漏れ問題の除去も図２
ａに示されている構造によって処理される。閾電圧調節
が、各メサ上に築かれたトランジスタを接続するメサの
奇生トランジスタの閾電圧を上昇させるように、トラン
ジスタ間のメサの半導体の中へドーパントを注入する事
によって実施され、それにより実質的に奇生トランジス
タを遮断して奇生電流を減少する。更に、キャリヤ移動
度減少の目標を有する注入が、奇生電流を減少するよう
に実施され得る。例えば、中性子の注入はキャリヤ移動
度を減少するに足りるだけ半導体の結晶格子構造を損傷
するだろう。選択的にゲルマニウムが注入され得る。ポ
リ（多結晶）ゲート延長部分３２と３４の分離タブ１６
は、各メサ４上に築かれたトランジスタ間に追加の分離
を提供する。上述の平坦構造は、メサ延長部分の無い構
造に見られるような、ソースからドレインへメサのエッ
ジに沿った（例えば図１の中で矢印４０により示されて
いるエッジに沿った）電流漏れを事実上除去する。
【０００９】トランジスタ間のメサ延長部分はまた、両
方のトランジスタのボディ・ノードとしての働きをし得
る。これは、例えばスタティックなランダム・アクセス
・メモリ（ＲＡＭ）・セルのアクセス・トランジスタに
於いてのように、２個のパス・トランジスタへのコンタ
クトを作る為の簡潔な方法である。図２ｂは本発明のそ
のような他の実施例の平面図を示す。ボディ・ノード・
コンタクト３０はトランジスタ領域３２と３４のボディ
へ共通のコンタクト領域を提供する働きをする。ポリ２
は対角線によって示される。
方のトランジスタのボディ・ノードとしての働きをし得
る。これは、例えばスタティックなランダム・アクセス
・メモリ（ＲＡＭ）・セルのアクセス・トランジスタに
於いてのように、２個のパス・トランジスタへのコンタ
クトを作る為の簡潔な方法である。図２ｂは本発明のそ
のような他の実施例の平面図を示す。ボディ・ノード・
コンタクト３０はトランジスタ領域３２と３４のボディ
へ共通のコンタクト領域を提供する働きをする。ポリ２
は対角線によって示される。
【００１０】ボディ・コンタクト構造はまた、図２ｃの
本発明の他の実施例の平面図で示されているように、単
一トランジスタにも用いられ得る。ポリ分離タブ１６は
メサ４の側壁に沿った寄生ゲートを制御する。ボディ・
ノード・コンタクト３０はトランジスタのボディ・ノー
ドへ、トランジスタ・ゲートの下に横たわるメサ延長部
分によって接続される。ソースとドレイン領域は図２ｃ
に示されている。その様なボディ・ノード・コンタクト
を構築する際に、ｐ+ （強くドーピングされたｐ型半導
体）注入はボディ・ノード・コンタクト３０に重ねる。
しかしこの注入は、メサ延長部分を注入から保護するタ
ブ１６よりも先へ拡大しない。その他の構造（ｎ−チャ
ンネル・トランジスタと仮定する）はｎ+ 注入を受け
る。ｐ−チャンネル・トランジスタ構造には、正反対の
ドーパント型注入が用いられる。
本発明の他の実施例の平面図で示されているように、単
一トランジスタにも用いられ得る。ポリ分離タブ１６は
メサ４の側壁に沿った寄生ゲートを制御する。ボディ・
ノード・コンタクト３０はトランジスタのボディ・ノー
ドへ、トランジスタ・ゲートの下に横たわるメサ延長部
分によって接続される。ソースとドレイン領域は図２ｃ
に示されている。その様なボディ・ノード・コンタクト
を構築する際に、ｐ+ （強くドーピングされたｐ型半導
体）注入はボディ・ノード・コンタクト３０に重ねる。
しかしこの注入は、メサ延長部分を注入から保護するタ
ブ１６よりも先へ拡大しない。その他の構造（ｎ−チャ
ンネル・トランジスタと仮定する）はｎ+ 注入を受け
る。ｐ−チャンネル・トランジスタ構造には、正反対の
ドーパント型注入が用いられる。
【００１１】図３はメサ間の半導体延長部分１４の断面
を示す図である。図４はポリ・タブ１６の断面図を示
す。この構造は、ポリ２とケイ素化合物６の層の下で、
例えば側壁酸化物１８のような絶縁物によって側防され
ている、単結晶半導体即ちシリコン１５、と共に示され
る層構造を作り出す為に、ケイ素化合物多結晶ゲートを
形成する時に残りのメサ延長部分と一緒に構築され得
る。
を示す図である。図４はポリ・タブ１６の断面図を示
す。この構造は、ポリ２とケイ素化合物６の層の下で、
例えば側壁酸化物１８のような絶縁物によって側防され
ている、単結晶半導体即ちシリコン１５、と共に示され
る層構造を作り出す為に、ケイ素化合物多結晶ゲートを
形成する時に残りのメサ延長部分と一緒に構築され得
る。
【００１２】図５は、本発明の好ましい実施例の各メサ
４、そのメサ中に形成されるトランジスタ用の共通ゲー
ト２０、及びタブ１６の平面図を示す。示されているよ
うに、共通ゲート２０がメサ４に対して整列していない
場合に於いてでさえも、タブ１６は更に、メサ４の中に
形成されるトランジスタを分離する働きをする事は明ら
かである。
４、そのメサ中に形成されるトランジスタ用の共通ゲー
ト２０、及びタブ１６の平面図を示す。示されているよ
うに、共通ゲート２０がメサ４に対して整列していない
場合に於いてでさえも、タブ１６は更に、メサ４の中に
形成されるトランジスタを分離する働きをする事は明ら
かである。
【００１３】上述の構造はよく知られたＳＯＩ電界効果
トランジスタ製造方法に従って構築され得る。本発明は
２個のトランジスタに言及して説明したが、共通ゲート
を含む更に大きな回路組織内へ集積されるより多くのト
ランジスタが、本発明と共に利用を意図されることを理
解されたい。例えば、前に言及した共通ゲートは、ダイ
ナミックかスタティックのいずれかであるランダム・ア
クセス・メモリのワード・ラインに相当し得る。前述の
タブはゲートと同じ材料から作製し得る。
トランジスタ製造方法に従って構築され得る。本発明は
２個のトランジスタに言及して説明したが、共通ゲート
を含む更に大きな回路組織内へ集積されるより多くのト
ランジスタが、本発明と共に利用を意図されることを理
解されたい。例えば、前に言及した共通ゲートは、ダイ
ナミックかスタティックのいずれかであるランダム・ア
クセス・メモリのワード・ラインに相当し得る。前述の
タブはゲートと同じ材料から作製し得る。
【００１４】本発明をその好ましい実施例に関して詳細
に説明し、幾つかの代替例を説明したが、この説明は例
としてのみであり、限定的な意味に解釈されてはならな
い事を理解されたい。本発明の実施例の詳細に於ける数
多くの変更と本発明の追加実施例は、この明細書を参照
して当業者には明白であろうし、また実行されるかも知
れない事を更に理解されたい。あらゆるその様な変更と
追加実施例は、特許請求の範囲に記されるように本発明
の精神と正しい範囲内に在る事を意図するものであろ
う。以上の説明に関連して更に下記の項を開示する。
に説明し、幾つかの代替例を説明したが、この説明は例
としてのみであり、限定的な意味に解釈されてはならな
い事を理解されたい。本発明の実施例の詳細に於ける数
多くの変更と本発明の追加実施例は、この明細書を参照
して当業者には明白であろうし、また実行されるかも知
れない事を更に理解されたい。あらゆるその様な変更と
追加実施例は、特許請求の範囲に記されるように本発明
の精神と正しい範囲内に在る事を意図するものであろ
う。以上の説明に関連して更に下記の項を開示する。
【００１５】(1) 共通にゲートされた第１トランジス
タと第２トランジスタであって、絶縁層上に横たわる半
導体材料の薄い膜に形成される上記トランジスタと、各
トランジスタのメサを形成する為にパターン化される上
記の薄い膜と、上記第１トランジスタのボディ・ノード
から上記第２トランジスタのボディ・ノードへ、共通ゲ
ートの下に横たわるメサの実質的に平坦な表面を形成す
る為の、半導体材料の延長部と、を含むトランジスタ構
造。
タと第２トランジスタであって、絶縁層上に横たわる半
導体材料の薄い膜に形成される上記トランジスタと、各
トランジスタのメサを形成する為にパターン化される上
記の薄い膜と、上記第１トランジスタのボディ・ノード
から上記第２トランジスタのボディ・ノードへ、共通ゲ
ートの下に横たわるメサの実質的に平坦な表面を形成す
る為の、半導体材料の延長部と、を含むトランジスタ構
造。
【００１６】(2) (1) 項で説明したトランジスタ構造
であって、更に上記メサの間の分離タブを含む。
であって、更に上記メサの間の分離タブを含む。
【００１７】(3) (2) 項で説明したトランジスタ構造
に於いて、上記分離タブは側壁絶縁層で側防される半導
体材料を含む。
に於いて、上記分離タブは側壁絶縁層で側防される半導
体材料を含む。
【００１８】(4) (3) 項で説明したトランジスタ構造
に於いて、上記側壁絶縁層は酸化物である。
に於いて、上記側壁絶縁層は酸化物である。
【００１９】(5) (1) 項で説明したトランジスタ構造
に於いて、上記第１と第２トランジスタ間に形成された
寄生トランジスタの閾電圧を上昇させるように、上記ト
ランジスタ間のメサへドーパントを注入する事によっ
て、寄生電流は減少される。
に於いて、上記第１と第２トランジスタ間に形成された
寄生トランジスタの閾電圧を上昇させるように、上記ト
ランジスタ間のメサへドーパントを注入する事によっ
て、寄生電流は減少される。
【００２０】(6) (1) 項で説明したトランジスタ構造
に於いて、ボディ・ノード・コンタクトは２個のトラン
ジスタ間のメサ延長部分に作られる。
に於いて、ボディ・ノード・コンタクトは２個のトラン
ジスタ間のメサ延長部分に作られる。
【００２１】(7) 絶縁層上シリコン・メサの段は、ケ
イ素化合物の被覆の不足により多結晶材料内に高い抵抗
を生じる。例えばゲートまたはワード線の中では、これ
は大きな抵抗を引き起こす。隣接するトランジスタのボ
ディ・ノードによりメサを接続する事により、多結晶半
導体ゲートの中のあらゆるメサの段は除去される。この
様にしてゲートまたはワード線抵抗は減少される。
イ素化合物の被覆の不足により多結晶材料内に高い抵抗
を生じる。例えばゲートまたはワード線の中では、これ
は大きな抵抗を引き起こす。隣接するトランジスタのボ
ディ・ノードによりメサを接続する事により、多結晶半
導体ゲートの中のあらゆるメサの段は除去される。この
様にしてゲートまたはワード線抵抗は減少される。
【図１】従来技術のメサ分離ＳＯＩ構造の三次元図。
【図２】ａは本発明の好ましい実施例の三次元図ｂは本
発明の代替実施例の平面図。ｃは本発明の他の代替実施
例の平面図。
発明の代替実施例の平面図。ｃは本発明の他の代替実施
例の平面図。
【図３】本発明の好ましい実施例に於けるメサ間の半導
体延長部分の断面図。
体延長部分の断面図。
【図４】本発明の好ましい実施例に於ける分離タブの断
面図。
面図。
【図５】本発明の好ましい実施例の平面図。
２ 多結晶シリコン ４ メサ ６ ケイ素化合物 １６ 分離タブ ３２、３４ トランジスタ領域
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭61−34978（ＪＰ，Ａ) 特開 平２−96376（ＪＰ，Ａ) 特開 昭60−21542（ＪＰ，Ａ) 特開 昭62−109355（ＪＰ，Ａ) 特開 昭52−48475（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/786 H01L 21/336 H01L 21/8234 H01L 27/08 331 H01L 27/088
Claims (1)
- 【請求項１】 絶縁層上に横たわる半導体材料の薄い膜
に形成される共通ゲートを有する第１トランジスタと第
２トランジスタを含むトランジスタ構造であって、上記第１トランジスタ及び上記第２トランジスタを 形成
する為にパターン化される上記の薄い膜からなるメサ
と、 上記第１トランジスタのボディ・ノードから上記第２ト
ランジスタのボディ・ノードへ、上記メサと段型構造を
有さないように上記共通ゲートの下に横たわる、半導体
材料の延長部と、 を含むトランジスタ構造。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US48833190A | 1990-03-02 | 1990-03-02 | |
| US488331 | 1995-06-07 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04217371A JPH04217371A (ja) | 1992-08-07 |
| JP3253098B2 true JP3253098B2 (ja) | 2002-02-04 |
Family
ID=23939307
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03607891A Expired - Fee Related JP3253098B2 (ja) | 1990-03-02 | 1991-03-01 | 低抵抗ゲートのためのｓｏｉ設計 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0450283B1 (ja) |
| JP (1) | JP3253098B2 (ja) |
| DE (1) | DE69122149T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6816225B2 (en) | 2001-06-26 | 2004-11-09 | International Business Machines Corporation | LCD cell construction by mechanical thinning of a color filter substrate |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5405795A (en) * | 1994-06-29 | 1995-04-11 | International Business Machines Corporation | Method of forming a SOI transistor having a self-aligned body contact |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59229815A (ja) * | 1983-06-13 | 1984-12-24 | Hitachi Ltd | 半導体基板の製造方法 |
| US4864380A (en) * | 1987-05-12 | 1989-09-05 | General Electric Company | Edgeless CMOS device |
-
1991
- 1991-02-08 EP EP19910101770 patent/EP0450283B1/en not_active Expired - Lifetime
- 1991-02-08 DE DE1991622149 patent/DE69122149T2/de not_active Expired - Fee Related
- 1991-03-01 JP JP03607891A patent/JP3253098B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6816225B2 (en) | 2001-06-26 | 2004-11-09 | International Business Machines Corporation | LCD cell construction by mechanical thinning of a color filter substrate |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69122149D1 (de) | 1996-10-24 |
| DE69122149T2 (de) | 1997-02-06 |
| JPH04217371A (ja) | 1992-08-07 |
| EP0450283A1 (en) | 1991-10-09 |
| EP0450283B1 (en) | 1996-09-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5427964A (en) | Insulated gate field effect transistor and method for fabricating | |
| US4906587A (en) | Making a silicon-on-insulator transistor with selectable body node to source node connection | |
| US4835115A (en) | Method for forming oxide-capped trench isolation | |
| US6445044B2 (en) | Apparatus improving latchup immunity in a dual-polysilicon gate | |
| US4794434A (en) | Trench cell for a dram | |
| US5250450A (en) | Insulated-gate vertical field-effect transistor with high current drive and minimum overlap capacitance | |
| JP2938422B2 (ja) | Ｃｍｏｓデバイスにおけるラッチアップ耐性を増大させる方法および装置 | |
| US6475838B1 (en) | Methods for forming decoupling capacitors | |
| US20060211207A1 (en) | Semiconductor processing methods of forming integrated circuitry | |
| KR20020062200A (ko) | 반도체 장치 및 그 제조 방법 | |
| EP0676809A2 (en) | Insulated gate field effect transistor and method of fabricating | |
| US5079605A (en) | Silicon-on-insulator transistor with selectable body node to source node connection | |
| US5441906A (en) | Insulated gate field effect transistor having a partial channel and method for fabricating | |
| JPH05129429A (ja) | 半導体装置およびその製造方法 | |
| US4754314A (en) | Split-level CMOS | |
| US5116777A (en) | Method for fabricating semiconductor devices by use of an N+ buried layer for complete isolation | |
| US5945715A (en) | Semiconductor memory device having a memory cell region and a peripheral circuit region and method of manufacturing the same | |
| JP3253098B2 (ja) | 低抵抗ゲートのためのｓｏｉ設計 | |
| US5858826A (en) | Method of making a blanket N-well structure for SRAM data stability in P-type substrates | |
| US5077226A (en) | Manufacturing method for BiCMOS devices | |
| JP2000299462A (ja) | 半導体装置及びその製造方法 | |
| US5079604A (en) | SOI layout for low resistance gate | |
| JPH10163435A (ja) | 半導体記憶装置及びその製造方法 | |
| EP0889530A1 (en) | Closed transistor with small w/l ratios | |
| JPS63305562A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071122 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081122 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091122 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |