JP3252290B2 - Thin film bipolar transistor and thin film semiconductor device using the same - Google Patents

Thin film bipolar transistor and thin film semiconductor device using the same

Info

Publication number
JP3252290B2
JP3252290B2 JP19133392A JP19133392A JP3252290B2 JP 3252290 B2 JP3252290 B2 JP 3252290B2 JP 19133392 A JP19133392 A JP 19133392A JP 19133392 A JP19133392 A JP 19133392A JP 3252290 B2 JP3252290 B2 JP 3252290B2
Authority
JP
Japan
Prior art keywords
thin film
region
bipolar transistor
film
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP19133392A
Other languages
Japanese (ja)
Other versions
JPH0613397A (en
Inventor
裕康 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP19133392A priority Critical patent/JP3252290B2/en
Publication of JPH0613397A publication Critical patent/JPH0613397A/en
Application granted granted Critical
Publication of JP3252290B2 publication Critical patent/JP3252290B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Bipolar Transistors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】この発明は薄膜バイポーラトラン
ジスタおよびそれを用いた薄膜半導体装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thin film bipolar transistor and a thin film semiconductor device using the same.

【0002】[0002]

【従来の技術】例えばアクティブマトリクス型液晶表示
装置で用いられているアクティブマトリクスパネル(薄
膜半導体装置)には、図14に示すような回路構成のも
のがある。この薄膜半導体装置では、ガラス等からなる
1枚の透明基板1上の行方向に走査電極2が列方向に信
号電極3がそれぞれ設けられ、走査電極2と信号電極3
との各交点に対応する各画素ごとに薄膜トランジスタ
(薄膜能動素子)4、液晶容量からなる画素静電容量部
5および補助容量部6が設けられ、走査電極2の一端部
にゲート駆動用周辺回路部7が設けられ、信号電極3の
一端部にデータ駆動用周辺回路部8が設けられている。
そして、薄膜トランジスタ4がオンになると、画素静電
容量部5および補助容量部6に表示データが電荷の形で
書込まれ、薄膜トランジスタ4がオフになると、書込ま
れた電荷により画素が駆動されるようになっている。
2. Description of the Related Art For example, an active matrix panel (thin film semiconductor device) used in an active matrix type liquid crystal display device has a circuit configuration as shown in FIG. In this thin film semiconductor device, a scanning electrode 2 is provided in a row direction on a single transparent substrate 1 made of glass or the like, and a signal electrode 3 is provided in a column direction.
A thin film transistor (thin film active element) 4, a pixel capacitance unit 5 composed of a liquid crystal capacitance, and an auxiliary capacitance unit 6 are provided for each pixel corresponding to each intersection with the gate electrode. The data driving peripheral circuit 8 is provided at one end of the signal electrode 3.
Then, when the thin film transistor 4 is turned on, display data is written in the form of electric charges in the pixel capacitance portion 5 and the auxiliary capacitance portion 6, and when the thin film transistor 4 is turned off, the pixel is driven by the written electric charge. It has become.

【0003】ところで、このような薄膜半導体装置に
は、周辺回路部7、8を薄膜トランジスタを含む回路に
よって構成するとともに、この薄膜トランジスタを移動
度の高いポリシリコン薄膜を活性層とする薄膜電界効果
トランジスタで形成したものがある。
In such a thin film semiconductor device, the peripheral circuits 7 and 8 are constituted by a circuit including a thin film transistor, and the thin film transistor is a thin film field effect transistor having a high mobility polysilicon thin film as an active layer. Some have formed.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、従来の
このような薄膜半導体装置では、周辺回路部7、8の薄
膜トランジスタを移動度の高いポリシリコン薄膜を活性
層とする薄膜電界効果トランジスタで形成しても、その
移動度に限界があり、移動度のより一層のアップを図る
ことができないという問題があった。なお、周辺回路部
7、8を大電流ドライブが可能な薄膜バイポーラトラン
ジスタによって形成することが考えられるが、この場
合、エミッタ領域、ベース領域およびコレクタ領域を同
一平面に連続して設けることとなるので、エミッタ領域
およびコレクタ領域の各幅に対してかなりの幅狭となる
ベース領域の幅の制御が極めて困難であり、素子特性に
バラツキが生じてしまうという問題がある。また、薄膜
バイポーラトランジスタと薄膜電界効果トランジスタと
をガラス等からなる1枚の基板上に能率的に形成する技
術が確立されていないという問題もある。この発明の目
的は、ベース領域の幅をセルフアライメントして、素子
特性にバラツキが生じにくいようにすることのできる薄
膜バイポーラトランジスタを提供することにある。この
発明の他の目的は、薄膜バイポーラトランジスタと他の
薄膜能動素子とを1枚の基板上に能率的に形成すること
のできる薄膜半導体装置を提供することにある。
However, in such a conventional thin film semiconductor device, the thin film transistors of the peripheral circuits 7 and 8 are formed of thin film field effect transistors having a high mobility polysilicon thin film as an active layer. However, there is a problem that the mobility is limited and the mobility cannot be further increased. It is conceivable that the peripheral circuit portions 7 and 8 are formed by thin film bipolar transistors capable of driving a large current. In this case, the emitter region, the base region and the collector region are provided continuously on the same plane. In addition, it is extremely difficult to control the width of the base region, which is considerably narrower than the width of each of the emitter region and the collector region, and there is a problem that the device characteristics vary. There is also a problem that a technique for efficiently forming a thin film bipolar transistor and a thin film field effect transistor on one substrate made of glass or the like has not been established. SUMMARY OF THE INVENTION An object of the present invention is to provide a thin film bipolar transistor which can self-align the width of a base region so that variations in element characteristics are less likely to occur. Another object of the present invention is to provide a thin-film semiconductor device capable of efficiently forming a thin-film bipolar transistor and another thin-film active element on one substrate.

【0005】[0005]

【課題を解決するための手段】請求項1記載の発明は、
基板上に堆積された半導体薄膜に不純物を拡散してエミ
ッタ領域、ベース領域およびコレクタ領域を形成した薄
膜バイポーラトランジスタにおいて、前記コレクタ領域
を低濃度不純物領域と高濃度不純物領域とによって構成
し、このうちの低濃度不純物領域上にベース絶縁膜を介
してベース電極を設けるとともに、前記ベース領域
記半導体膜に対してエッチング選択性の良い金属薄膜で
被覆され、該ベース領域を覆う該金属薄膜の幅に基づい
て該ベース領域の幅が設定されているものである。請求
項2記載の発明は、基板上に薄膜能動素子をマトリクス
状に配置し、その周辺の前記基板上に請求項1記載の薄
膜バイポーラトランジスタを含んで構成された周辺回路
を形成した薄膜半導体装置であって、前記薄膜能動素子
の半導体薄膜と前記薄膜バイポーラトランジスタの半導
体薄膜とを前記基板上に同一厚さに堆積された同一材料
の半導体薄膜によって形成したものである。
According to the first aspect of the present invention,
In a thin film bipolar transistor in which an emitter region, a base region, and a collector region are formed by diffusing impurities into a semiconductor thin film deposited on a substrate, the collector region is constituted by a low-concentration impurity region and a high-concentration impurity region. A base electrode is provided on the low-concentration impurity region through a base insulating film, and the base region is a metal thin film having good etching selectivity with respect to the semiconductor film.
Based on the width of the metal film coated and covering the base region
Thus, the width of the base region is set. According to a second aspect of the present invention, there is provided a thin-film semiconductor device in which thin-film active elements are arranged in a matrix on a substrate, and a peripheral circuit including the thin-film bipolar transistor according to the first aspect is formed on the peripheral substrate. Wherein the semiconductor thin film of the thin film active element and the semiconductor thin film of the thin film bipolar transistor are formed of the same material semiconductor thin film deposited on the substrate at the same thickness.

【0006】[0006]

【作用】請求項1記載の発明によれば、ベース領域上を
半導体薄膜に対してエッチング選択性の良い金属薄膜
被覆しているので、この金属薄膜によってベース領域の
幅をセルフアライメントすることにより、素子特性にバ
ラツキが生じ難いようにすることができる。請求項2記
載の発明によれば、薄膜能動素子の半導体薄膜と薄膜バ
イポーラトランジスタの半導体薄膜とを基板上に同一厚
さに堆積された同一材料の半導体薄膜によって形成する
ことにより、製造工程の一部の共通化を図ることが可能
となり、ひいては薄膜バイポーラトランジスタと他の薄
膜能動素子とを1枚の基板上に能率的に形成することが
できる。
According to the first aspect of the present invention, since the base region is covered with the metal thin film having good etching selectivity with respect to the semiconductor thin film , the width of the base region is self-aligned by the metal thin film . In addition, it is possible to prevent variations in element characteristics. According to the second aspect of the present invention, the semiconductor thin film of the thin film active element and the semiconductor thin film of the thin film bipolar transistor are formed of the same material thin film deposited on the substrate at the same thickness. This makes it possible to use common parts, and as a result, the thin film bipolar transistor and the other thin film active elements can be efficiently formed on one substrate.

【0007】[0007]

【実施例】図1〜図13れぞれこの発明の一実施例を適
用した薄膜半導体装置(アクティブマトリクスパネル)
の各製造工程を示したものである。そこで、これらの図
を順に参照しながら、周辺回路部用の薄膜バイポーラト
ランジスタおよび画素部用の薄膜電界効果トランジスタ
を備えた薄膜半導体装置の構造についてその製造方法と
併せ説明する。
1 to 13 show a thin film semiconductor device (active matrix panel) to which an embodiment of the present invention is applied.
3 shows the respective manufacturing steps. The structure of a thin-film semiconductor device including a thin-film bipolar transistor for a peripheral circuit portion and a thin-film field-effect transistor for a pixel portion will be described together with the manufacturing method thereof with reference to these drawings in order.

【0008】まず、図1に示すように、ガラス等からな
る1枚の透明基板11の上面全体にポリシリコン薄膜1
2を堆積する。次に、薄膜電界効果トランジスタ形成領
域13に対応する部分のポリシリコン薄膜12の上面に
フォトレジストパターン14を形成し、このフォトレジ
ストパターン14をマスクとしてn型不純物を低濃度に
注入し、レーザアニールにより拡散する。この後、フォ
トレジストパターン14を除去する。次に、フォトリソ
グラフィ技術により、薄膜バイポーラトランジスタ形成
領域15および薄膜電界効果トランジスタ形成領域13
に対応する部分以外の不要な部分のポリシリコン薄膜1
2をエッチングして除去し、図2に示すように、薄膜バ
イポーラトランジスタ形成用のポリシリコン薄膜16お
よび薄膜電界効果トランジスタ形成用のポリシリコン薄
膜17を形成する。
First, as shown in FIG. 1, a polysilicon thin film 1 is formed on the entire upper surface of a single transparent substrate 11 made of glass or the like.
2 is deposited. Next, a photoresist pattern 14 is formed on the upper surface of the polysilicon thin film 12 at a portion corresponding to the thin film field effect transistor forming region 13, and n-type impurities are implanted at a low concentration using the photoresist pattern 14 as a mask. To spread. After that, the photoresist pattern 14 is removed. Next, the thin film bipolar transistor formation region 15 and the thin film field effect transistor formation region 13 are formed by photolithography.
Unnecessary portions of polysilicon thin film 1 other than portions corresponding to
2 is removed by etching to form a polysilicon thin film 16 for forming a thin film bipolar transistor and a polysilicon thin film 17 for forming a thin film field effect transistor, as shown in FIG.

【0009】次に、図3に示すように、全表面に酸化シ
リコンからなる絶縁膜21を堆積する。この絶縁膜21
は、後で説明するように、最終的には、薄膜バイポーラ
トランジスタにおいてベース絶縁膜となり、一方、薄膜
電界効果トランジスタにおいてゲート絶縁膜となるもの
である。次に、全表面にアルミニウムやクロム等からな
る金属膜22を堆積する。この金属膜22は、後で説明
するように、最終的には、薄膜バイポーラトランジスタ
においてベース電極となり、一方、薄膜電界効果トラン
ジスタにおいてゲート電極となるものである。次に、薄
膜バイポーラトランジスタのコレクタ領域形成領域(こ
のコレクタ領域形成領域は不純物濃度の低いコレクタ領
域形成領域23と不純物濃度の高いコレクタ領域形成領
域24とからなっている。)およびその近傍に対応する
部分の金属膜22の上面にフォトレジストパターン25
を形成し、同時に、薄膜電界効果トランジスタのゲート
電極形成領域26に対応する部分の金属膜22の上面に
フォトレジストパターン27を形成する。次に、フォト
レジストパターン25、27をマスクとして不要な部分
の金属膜22をエッチングして除去し、この後フォトレ
ジストパターン25、27を除去すると、図4に示すよ
うに、薄膜バイポーラトランジスタの不純物濃度の低い
コレクタ領域形成領域23、不純物濃度の高いコレクタ
領域形成領域24およびその近傍に対応する部分のみに
金属膜22が残存し、また薄膜電界効果トランジスタの
ゲート電極形成領域25に対応する部分のみに残存する
金属膜22によってゲート電極28が形成される。
Next, as shown in FIG. 3, an insulating film 21 made of silicon oxide is deposited on the entire surface. This insulating film 21
As will be described later, は will eventually become a base insulating film in a thin film bipolar transistor, and will become a gate insulating film in a thin film field effect transistor. Next, a metal film 22 made of aluminum, chromium, or the like is deposited on the entire surface. As will be described later, this metal film 22 eventually becomes a base electrode in a thin-film bipolar transistor and a gate electrode in a thin-film field-effect transistor. Next, the collector region forming region of the thin film bipolar transistor (the collector region forming region is composed of the collector region forming region 23 having a low impurity concentration and the collector region forming region 24 having a high impurity concentration) and its vicinity. A photoresist pattern 25 is formed on the upper surface of the portion of the metal film 22.
At the same time, a photoresist pattern 27 is formed on the upper surface of the metal film 22 at a portion corresponding to the gate electrode formation region 26 of the thin film field effect transistor. Next, unnecessary portions of the metal film 22 are removed by etching using the photoresist patterns 25 and 27 as a mask, and then the photoresist patterns 25 and 27 are removed, as shown in FIG. The metal film 22 remains only in the portion corresponding to the collector region forming region 23 having a low concentration, the collector region forming region 24 having a high impurity concentration and the vicinity thereof, and only the portion corresponding to the gate electrode forming region 25 of the thin film field effect transistor. The gate electrode 28 is formed by the remaining metal film 22.

【0010】次に、図5に示すように、薄膜バイポーラ
トランジスタ形成側の残存する金属膜22の上面全体に
フォトレジストパターン31を形成し、同時に、薄膜電
界効果トランジスタ形成側の全表面にフォトレジストパ
ターン32を形成する。次に、フォトレジストパターン
31、32をマスクとして不要な部分の絶縁膜21をウ
エットエッチングして除去する。この場合、ウエットエ
ッチングするのは、このウエットエッチングにより露出
する薄膜バイポーラトランジスタ形成側のポリシリコン
薄膜16がエッチングされないようにするためである。
この後、フォトレジストパターン31、32を除去する
と、図6に示すように、薄膜バイポーラトランジスタ形
成側の残存する金属膜22下のみに絶縁膜21が残存
し、また薄膜電界効果トランジスタ形成側の絶縁膜21
がすべて残存する。次に、薄膜バイポーラトランジスタ
形成側の残存する金属膜22および薄膜電界効果トラン
ジスタ形成側のゲート電極28をマスクとしてp型不純
物を低濃度に注入し、レーザアニールにより拡散する。
なお、図4に示す状態においてp型不純物を低濃度に注
入し、この後薄膜バイポーラトランジスタ形成側の絶縁
膜21の一部をウエットエッチングして除去するように
してもよい。
Next, as shown in FIG. 5, a photoresist pattern 31 is formed on the entire upper surface of the remaining metal film 22 on the thin film bipolar transistor forming side, and at the same time, a photoresist is formed on the entire surface on the thin film field effect transistor forming side. A pattern 32 is formed. Next, unnecessary portions of the insulating film 21 are removed by wet etching using the photoresist patterns 31 and 32 as a mask. In this case, the wet etching is performed so that the polysilicon thin film 16 on the thin film bipolar transistor forming side exposed by the wet etching is not etched.
Thereafter, when the photoresist patterns 31 and 32 are removed, as shown in FIG. 6, the insulating film 21 remains only under the remaining metal film 22 on the thin-film bipolar transistor forming side, and the insulating film 21 on the thin-film field-effect transistor forming side. Membrane 21
All remain. Next, using the remaining metal film 22 on the side where the thin film bipolar transistor is formed and the gate electrode 28 on the side where the thin film field effect transistor is formed as a mask, p-type impurities are implanted at a low concentration and diffused by laser annealing.
In the state shown in FIG. 4, a p-type impurity may be implanted at a low concentration, and thereafter, a part of the insulating film 21 on the thin-film bipolar transistor formation side may be removed by wet etching.

【0011】次に、図7に示すように、薄膜バイポーラ
トランジスタ形成側の全表面にフォトレジストパターン
33を形成し、同時に、薄膜電界効果トランジスタ形成
側のゲート電極28の周囲にフォトレジストパターン3
4を形成する。次に、フォトレジストパターン33、3
4をマスクとしてp型不純物を高濃度に注入し、レーザ
アニールにより拡散する。この後、フォトレジストパタ
ーン33、34を除去する。この状態では、薄膜電界効
果トランジスタ形成側のポリシリコン薄膜17のゲート
電極28に対応する部分がチャネル領域17aとなり、
その両側に低濃度不純物領域からなるソース・ドレイン
領域17bが形成され、その両外側に高濃度不純物領域
からなるソース・ドレイン領域17cが形成されてい
る。これは、薄膜電界効果トランジスタをLDD構造と
するためであるが、必ずしもLDD構造とする必要はな
い。
Next, as shown in FIG. 7, a photoresist pattern 33 is formed on the entire surface on the thin film bipolar transistor forming side, and at the same time, a photoresist pattern 3 is formed around the gate electrode 28 on the thin film field effect transistor forming side.
4 is formed. Next, the photoresist patterns 33, 3
Using p as a mask, p-type impurities are implanted at a high concentration and diffused by laser annealing. After that, the photoresist patterns 33 and 34 are removed. In this state, a portion corresponding to the gate electrode 28 of the polysilicon thin film 17 on the thin film field effect transistor formation side becomes a channel region 17a,
Source / drain regions 17b composed of low-concentration impurity regions are formed on both sides thereof, and source / drain regions 17c composed of high-concentration impurity regions are formed on both outer sides thereof. This is because the thin-film field-effect transistor has an LDD structure, but does not necessarily need to have an LDD structure.

【0012】[0012]

【発明の効果】以上説明したように、請求項1記載の発
明によれば、ベース領域上を半導体薄膜に対してエッチ
ング選択性の良い金属薄膜で被覆しているので、この
属薄膜によってベース領域の幅をセルフアライメントす
ることにより、素子特性にバラツキが生じ難いようにす
ることができる。また、請求項2記載の発明によれば、
薄膜能動素子の半導体薄膜と薄膜バイポーラトランジス
タの半導体薄膜とを基板上に同一厚さに堆積された同一
材料の半導体薄膜によって形成しているので、製造工程
の一部の共通化を図ることができ、ひいては薄膜バイポ
ーラトランジスタと他の薄膜能動素子とを1枚の基板上
に能率的に形成することができる。
As described in the foregoing, according to the first aspect of the invention, since the covering a good metal thin film etch selectivity over the base region with respect to the semiconductor thin film, the gold
By self-aligning the width of the base region with the metal thin film , it is possible to prevent variations in element characteristics from occurring. According to the second aspect of the present invention,
Since the semiconductor thin film of the thin film active element and the semiconductor thin film of the thin film bipolar transistor are formed of the same material thin film deposited on the substrate at the same thickness, a part of the manufacturing process can be shared. Therefore, the thin film bipolar transistor and other thin film active elements can be efficiently formed on one substrate.

【0013】次に、図9に示すように、全表面に酸化シ
リコンからなる絶縁膜37を堆積する。この絶縁膜37
は、後で説明するように、最終的には、薄膜バイポーラ
トランジスタにおいてベース電極兼ベース領域幅制御用
金属薄膜の所定の部分の幅を決定するための選択エッチ
ング用サイドウォールとなり、一方、薄膜電界効果トラ
ンジスタにおいて層間絶縁膜となる。次に、薄膜電界効
果トランジスタ形成側のゲート電極28の周囲に形成さ
れた絶縁膜37の上面にフォトレジストパターン38を
形成する。次に、フォトレジストパターン38をマスク
として不要な部分の絶縁膜37を異方性エッチングして
除去し、これによりサイドウォールおよび層間絶縁膜3
9(図10参照)を形成し、次いでフォトレジストパタ
ーン38を除去した後サイドウォールのうち不要なもの
をエッチングして除去すると、図10に示すように、薄
膜バイポーラトランジスタのベース領域形成領域40に
対応する部分の金属薄膜36上のみに選択エッチング用
サイドウォール41が形成される。
Next, as shown in FIG. 9, an insulating film 37 made of silicon oxide is deposited on the entire surface. This insulating film 37
As will be described later, the thin film bipolar transistor eventually becomes a selective etching sidewall for determining the width of a predetermined portion of the base electrode and the base region width controlling metal thin film in the thin film bipolar transistor. It becomes an interlayer insulating film in the effect transistor. Next, a photoresist pattern 38 is formed on the upper surface of the insulating film 37 formed around the gate electrode 28 on the thin film field effect transistor formation side. Next, unnecessary portions of the insulating film 37 are removed by anisotropic etching using the photoresist pattern 38 as a mask.
9 (see FIG. 10), and after removing the photoresist pattern 38, unnecessary portions of the sidewalls are removed by etching. As shown in FIG. 10, the base region formation region 40 of the thin film bipolar transistor is formed. The side wall 41 for selective etching is formed only on the corresponding portion of the metal thin film 36.

【0014】次に、図10に示すように、薄膜バイポー
ラトランジスタのベース領域形成領域40および不純物
濃度の低いコレクタ領域形成領域23に対応する部分の
選択エッチング用サイドウォール41および金属薄膜3
6の上面にフォトレジストパターン42を形成し、同時
に、薄膜電界効果トランジスタ形成側の全表面にフォト
レジストパターン43を形成する。次に、フォトレジス
トパターン42、43をマスクとして不要な部分の金属
薄膜36および金属膜22をウエットエッチングして除
去し、次いで同じくフォトレジストパターン42、43
をマスクとして不要な部分の絶縁膜21をウエットエッ
チングして除去し、次いでフォトレジストパターン4
2、43を除去すると、図11に示すような状態とな
る。すなわち、薄膜バイポーラトランジスタの不純物濃
度の低いコレクタ領域形成領域23上のみに残存する絶
縁膜21によってベース絶縁膜44が形成され、このベ
ース絶縁膜44上のみに残存する金属膜22によってベ
ース電極45が形成され、このベース電極45上、ベー
ス領域形成領域40上およびその間に残存する金属薄膜
36によってベース電極兼ベース領域幅制御用金属薄膜
46が形成される。また、薄膜電界効果トランジスタ形
成側の絶縁膜21によってゲート絶縁膜47が形成され
る。
Next, as shown in FIG. 10, the side wall 41 for selective etching and the metal thin film 3 at portions corresponding to the base region forming region 40 and the collector region forming region 23 having a low impurity concentration of the thin film bipolar transistor.
A photoresist pattern 42 is formed on the upper surface of the substrate 6, and at the same time, a photoresist pattern 43 is formed on the entire surface on the side where the thin film field effect transistor is formed. Next, unnecessary portions of the metal thin film 36 and the metal film 22 are removed by wet etching using the photoresist patterns 42 and 43 as a mask.
The unnecessary portion of the insulating film 21 is removed by wet etching using the photoresist pattern as a mask, and then the photoresist pattern 4 is removed.
After removing 2, 43, a state as shown in FIG. 11 is obtained. That is, the base insulating film 44 is formed by the insulating film 21 remaining only on the collector region forming region 23 having a low impurity concentration of the thin film bipolar transistor, and the base electrode 45 is formed by the metal film 22 remaining only on the base insulating film 44. The metal thin film 36 formed on the base electrode 45, the base region forming region 40, and the metal thin film 36 remaining between the base electrode 45 and the base region forming region 40 forms a base electrode / base region width controlling metal thin film 46. Further, a gate insulating film 47 is formed by the insulating film 21 on the side where the thin film field effect transistor is formed.

【0015】ここで、ベース電極兼ベース領域幅制御用
金属薄膜46の所定の側面は酸化シリコンからなる選択
エッチング用サイドウォール41によって被覆されてい
るので、金属薄膜36をウエットエッチングする際、ベ
ース電極兼ベース領域幅制御用金属薄膜46となる部分
がエッチングされることはない。また、金属薄膜36お
よび絶縁膜21をウエットエッチングしているので、こ
れらのウエットエッチングにより露出するポリシリコン
薄膜16がエッチングされることもない。しかも、特に
金属薄膜36はポリシリコン薄膜16に対してエッチン
グ選択性の良いアルミニウムやクロム等の材料からなっ
ているので、ポリシリコン薄膜16を、ポリシリコンを
活性層とする薄膜トランジスタにおいて特性が良いとい
われている350Å程度の超薄膜とすることができる。
したがって、薄膜電界効果トランジスタ形成側のポリシ
リコン薄膜17も350Å程度の超薄膜とすることがで
きる。また、ベース電極兼ベース領域幅制御用金属薄膜
46のポリシリコン薄膜16と接する部分の幅Dは、金
属薄膜36の膜厚に絶縁膜37の膜厚を加えた値となる
が、これらの膜厚を制御性良く制御することができるの
で、幅Dも制御性良く制御することができる。
Since the predetermined side surface of the base electrode / base region width controlling metal thin film 46 is covered with the selective etching side wall 41 made of silicon oxide, when the metal thin film 36 is wet-etched, The portion serving as the base region width controlling metal thin film 46 is not etched. Further, since the metal thin film 36 and the insulating film 21 are wet-etched, the exposed polysilicon thin film 16 is not etched by the wet etching. In addition, since the metal thin film 36 is made of a material such as aluminum or chromium having a good etching selectivity with respect to the polysilicon thin film 16, it is desirable that the polysilicon thin film 16 has good characteristics in a thin film transistor using polysilicon as an active layer. An ultra-thin film of about 350 °, which is said to be obtained, can be obtained.
Accordingly, the polysilicon thin film 17 on the side where the thin film field effect transistor is formed can also be formed as an ultrathin film of about 350 °. The width D of the portion of the base electrode / base region width controlling metal thin film 46 in contact with the polysilicon thin film 16 is a value obtained by adding the thickness of the insulating film 37 to the thickness of the metal thin film 36. Since the thickness can be controlled with good controllability, the width D can also be controlled with good controllability.

【0016】次に、図12に示すように、薄膜電界効果
トランジスタ形成側の全表面にフォトレジストパターン
51を形成する。次に、フォトレジストパターン51お
よびベース電極兼ベース領域幅制御用金属薄膜46をマ
スクとしてn型不純物を高濃度に注入し、レーザアニー
ルにより拡散する。この後、フォトレジストパターン5
1を除去する。この状態では、薄膜バイポーラトランジ
スタ形成側のポリシリコン薄膜16のベース電極兼ベー
ス領域幅制御用金属薄膜46の左側の部分に高濃度不純
物領域からなるエミッタ領域16aが形成され、ポリシ
リコン薄膜16のベース電極兼ベース領域幅制御用金属
薄膜46と接する部分にベース領域16bが形成され、
ポリシリコン薄膜16のベース絶縁膜44と接する部分
に低濃度不純物領域からなるコレクタ領域16cが形成
され、ポリシリコン薄膜16のベース電極兼ベース領域
幅制御用金属薄膜46の右側にの部分に高濃度不純物領
域からなるコレクタ領域16dが形成されている。この
場合、ベース領域16bの幅は、ベース電極兼ベース領
域幅制御用金属薄膜46のポリシリコン薄膜16と接す
る部分の幅Dとなるので、セルフアライメントすること
ができる。したがって、素子特性にバラツキが生じにく
いようにすることができる。
Next, as shown in FIG. 12, a photoresist pattern 51 is formed on the entire surface on the side where the thin film field effect transistor is formed. Next, n-type impurities are implanted at a high concentration using the photoresist pattern 51 and the base electrode / base region width controlling metal thin film 46 as a mask, and are diffused by laser annealing. After that, the photoresist pattern 5
Remove one. In this state, an emitter region 16a made of a high-concentration impurity region is formed on the left side of the base electrode / base region width control metal thin film 46 of the polysilicon thin film 16 on the thin film bipolar transistor formation side. A base region 16b is formed at a portion in contact with the electrode / base region width controlling metal thin film 46,
A collector region 16c formed of a low-concentration impurity region is formed in a portion of the polysilicon thin film 16 which is in contact with the base insulating film 44, and a high-concentration region is formed in a portion of the polysilicon thin film 16 on the right side of the base electrode / base region width controlling metal thin film 46. A collector region 16d made of an impurity region is formed. In this case, the width of the base region 16b is the width D of the portion of the base electrode / base region width controlling metal thin film 46 in contact with the polysilicon thin film 16, so that self-alignment can be performed. Therefore, it is possible to prevent variations in element characteristics.

【0017】次に、図13に示すように、薄膜バイポー
ラトランジスタ形成側の全表面にフォトレジストパター
ン(図示せず)を形成し、この状態で薄膜電界効果トラ
ンジスタ形成側のゲート絶縁膜47にコンタクトホール
52を形成し、次いでコンタクトホール52の部分にア
ルミニウムやクロム等からなるソース・ドレイン電極5
3を形成する。かくして、周辺回路部用の薄膜バイポー
ラトランジスタおよび画素部用の薄膜電界効果トランジ
スタを備えた薄膜半導体装置が完成する。
Next, as shown in FIG. 13, a photoresist pattern (not shown) is formed on the entire surface on the side where the thin film bipolar transistor is formed, and in this state, a contact is made with the gate insulating film 47 on the side where the thin film field effect transistor is formed. A hole 52 is formed, and a source / drain electrode 5 made of aluminum, chromium, etc.
Form 3 Thus, a thin film semiconductor device including the thin film bipolar transistor for the peripheral circuit portion and the thin film field effect transistor for the pixel portion is completed.

【0018】なお、この発明はI2L(Integrated Injec
tion Logic)構造にも適用することができる。また、こ
の発明はアクティブマトリクス型液晶表示装置に限ら
ず、例えばフォトダイオード(アモルファスシリコン)
を用いたイメージセンサと走査回路とを1枚の基板上に
形成する技術にも適用することができる。
The present invention relates to I 2 L (Integrated Injec)
It can also be applied to the Option Logic) structure. Further, the present invention is not limited to the active matrix type liquid crystal display device.
The technique can be applied to a technique of forming an image sensor and a scanning circuit using the same on a single substrate.

【0019】[0019]

【発明の効果】以上説明したように、請求項1記載の発
明によれば、ベース領域上を半導体薄膜に対してエッチ
ング選択性の良い材料からなる薄膜で被覆しているの
で、この被覆薄膜によってベース領域の幅をセルフアラ
イメントすることにより、素子特性にバラツキが生じに
くいようにすることができる。また、請求項2記載の発
明によれば、薄膜能動素子の半導体薄膜と薄膜バイポー
ラトランジスタの半導体薄膜とを基板上に同一厚さに堆
積された同一材料の半導体薄膜によって形成しているの
で、製造工程の一部の共通化を図ることができ、ひいて
は薄膜バイポーラトランジスタと他の薄膜能動素子とを
1枚の基板上に能率的に形成することができる。
As described above, according to the first aspect of the present invention, the base region is covered with the thin film made of a material having good etching selectivity with respect to the semiconductor thin film. By self-aligning the width of the base region, it is possible to prevent variations in element characteristics from occurring. According to the second aspect of the present invention, the semiconductor thin film of the thin film active element and the semiconductor thin film of the thin film bipolar transistor are formed by the same material semiconductor thin film deposited on the substrate at the same thickness. Part of the processes can be shared, and the thin film bipolar transistor and other thin film active elements can be efficiently formed on one substrate.

【図面の簡単な説明】[Brief description of the drawings]

【図1】この発明の一実施例を適用した薄膜半導体装置
(アクティブマトリクスパネル)の製造に際し、ポリシ
リコン薄膜の所定の部分にn型不純物を低濃度に注入し
た状態の断面図。
FIG. 1 is a cross-sectional view showing a state where an n-type impurity is implanted at a low concentration into a predetermined portion of a polysilicon thin film in manufacturing a thin film semiconductor device (active matrix panel) to which an embodiment of the present invention is applied.

【図2】同薄膜半導体装置の製造に際し、不要な部分の
ポリシリコン薄膜を除去した状態の断面図。
FIG. 2 is a cross-sectional view showing a state in which an unnecessary portion of the polysilicon thin film has been removed in manufacturing the thin film semiconductor device.

【図3】同薄膜半導体装置の製造に際し、絶縁膜、金属
膜およびフォトレジストパターンを形成した状態の断面
図。
FIG. 3 is a cross-sectional view showing a state in which an insulating film, a metal film, and a photoresist pattern are formed in manufacturing the thin film semiconductor device.

【図4】同薄膜半導体装置の製造に際し、この時点にお
ける不要な部分の金属膜を除去した状態の断面図。
FIG. 4 is a cross-sectional view showing a state where an unnecessary portion of the metal film is removed at the time of manufacturing the thin film semiconductor device.

【図5】同薄膜半導体装置の製造に際し、フォトレジス
トパターンを形成した状態の断面図。
FIG. 5 is a cross-sectional view of a state where a photoresist pattern has been formed during the manufacture of the thin-film semiconductor device.

【図6】同薄膜半導体装置の製造に際し、p型不純物を
低濃度に注入した状態の断面図。
FIG. 6 is a cross-sectional view showing a state in which p-type impurities are implanted at a low concentration in manufacturing the thin film semiconductor device.

【図7】同薄膜半導体装置の製造に際し、p型不純物を
高濃度に注入した状態の断面図。
FIG. 7 is a cross-sectional view showing a state where p-type impurities are implanted at a high concentration in manufacturing the thin film semiconductor device.

【図8】同薄膜半導体装置の製造に際し、金属薄膜を形
成した状態の断面図。
FIG. 8 is a cross-sectional view showing a state where a metal thin film is formed in manufacturing the thin film semiconductor device.

【図9】同薄膜半導体装置の製造に際し、絶縁膜を形成
した状態の断面図。
FIG. 9 is a cross-sectional view showing a state where an insulating film has been formed during the manufacture of the thin-film semiconductor device.

【図10】同薄膜半導体装置の製造に際し、フォトレジ
ストパターンを形成した状態の断面図。
FIG. 10 is a cross-sectional view showing a state where a photoresist pattern is formed in manufacturing the thin film semiconductor device.

【図11】同薄膜半導体装置の製造に際し、不要な部分
の金属薄膜、金属膜および絶縁膜を除去した状態の断面
図。
FIG. 11 is a cross-sectional view showing a state where unnecessary portions of the metal thin film, the metal film, and the insulating film are removed in manufacturing the thin film semiconductor device.

【図12】同薄膜半導体装置の製造に際し、n型不純物
を高濃度に注入した状態の断面図。
FIG. 12 is a cross-sectional view showing a state where n-type impurities are implanted at a high concentration in manufacturing the thin film semiconductor device.

【図13】同薄膜半導体装置の製造に際し、コンタクト
ホールおよびソース・ドレイン電極を形成した状態の断
面図。
FIG. 13 is a sectional view showing a state in which a contact hole and a source / drain electrode are formed in manufacturing the thin film semiconductor device.

【図14】従来のアクティブマトリクスパネル(薄膜半
導体装置)の回路構成の一例を示す図。
FIG. 14 is a diagram showing an example of a circuit configuration of a conventional active matrix panel (thin film semiconductor device).

【符号の説明】[Explanation of symbols]

11 透明基板 16 薄膜バイポーラトランジスタ形成用のポリシリコ
ン薄膜 16a エミッタ領域 16b ベース領域 16c 不純物濃度の低いコレクタ領域 16d 不純物濃度の高いコレクタ領域 17 薄膜電界効果トランジスタ形成用のポリシリコン
薄膜 44 ベース絶縁膜 45 ベース電極 46 ベース電極兼ベース領域幅制御用金属薄膜
Reference Signs List 11 transparent substrate 16 polysilicon thin film for forming thin film bipolar transistor 16a emitter region 16b base region 16c collector region having low impurity concentration 16d collector region having high impurity concentration 17 polysilicon thin film for forming thin film field effect transistor 44 base insulating film 45 base Electrode 46 Base electrode and metal thin film for controlling base area width

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 29/73 H01L 21/331 H01L 27/06 ──────────────────────────────────────────────────続 き Continued on the front page (58) Fields surveyed (Int.Cl. 7 , DB name) H01L 29/73 H01L 21/331 H01L 27/06

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 基板上に堆積された半導体薄膜に不純物
を拡散してエミッタ領域、ベース領域およびコレクタ領
域を形成した薄膜バイポーラトランジスタにおいて、 前記コレクタ領域を低濃度不純物領域と高濃度不純物領
域とによって構成し、 このうちの低濃度不純物領域上にベース絶縁膜を介して
ベース電極を設けるとともに、 前記ベース領域前記半導体膜に対してエッチング選択
性の良い金属薄膜で被覆され、該ベース領域を覆う該金
属薄膜の幅に基づいて該ベース領域の幅が設定されてい
ことを特徴とする薄膜バイポーラトランジスタ。
1. A thin film bipolar transistor in which an emitter region, a base region and a collector region are formed by diffusing impurities into a semiconductor thin film deposited on a substrate, wherein the collector region is formed by a low concentration impurity region and a high concentration impurity region. configured, provided with a base electrode through a base insulating film on the low concentration impurity regions of this, the base region is covered with a good metallic thin film etch selectivity with respect to the semiconductor film, covering the base region The gold
The width of the base region is set based on the width of the metal thin film.
Thin bipolar transistor, characterized in that that.
【請求項2】 基板上に薄膜能動素子をマトリクス状に
配置し、その周辺の前記基板上に請求項1記載の薄膜バ
イポーラトランジスタを含んで構成された周辺回路を形
成した薄膜半導体装置であって、 前記薄膜能動素子の半導体薄膜と前記薄膜バイポーラト
ランジスタの半導体薄膜とを前記基板上に同一厚さに堆
積された同一材料の半導体薄膜によって形成したことを
特徴とする薄膜半導体装置。
2. A thin film semiconductor device in which thin film active elements are arranged in a matrix on a substrate, and a peripheral circuit including the thin film bipolar transistor according to claim 1 is formed on the peripheral substrate. A thin film semiconductor device, wherein the semiconductor thin film of the thin film active element and the semiconductor thin film of the thin film bipolar transistor are formed of semiconductor thin films of the same material deposited on the substrate at the same thickness.
JP19133392A 1992-06-26 1992-06-26 Thin film bipolar transistor and thin film semiconductor device using the same Expired - Fee Related JP3252290B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19133392A JP3252290B2 (en) 1992-06-26 1992-06-26 Thin film bipolar transistor and thin film semiconductor device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19133392A JP3252290B2 (en) 1992-06-26 1992-06-26 Thin film bipolar transistor and thin film semiconductor device using the same

Publications (2)

Publication Number Publication Date
JPH0613397A JPH0613397A (en) 1994-01-21
JP3252290B2 true JP3252290B2 (en) 2002-02-04

Family

ID=16272816

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19133392A Expired - Fee Related JP3252290B2 (en) 1992-06-26 1992-06-26 Thin film bipolar transistor and thin film semiconductor device using the same

Country Status (1)

Country Link
JP (1) JP3252290B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2717237B2 (en) 1991-05-16 1998-02-18 株式会社 半導体エネルギー研究所 Insulated gate semiconductor device and method of manufacturing the same
TW297142B (en) * 1993-09-20 1997-02-01 Handotai Energy Kenkyusho Kk
TW299897U (en) 1993-11-05 1997-03-01 Semiconductor Energy Lab A semiconductor integrated circuit
US5576231A (en) * 1993-11-05 1996-11-19 Semiconductor Energy Laboratory Co., Ltd. Process for fabricating an insulated gate field effect transistor with an anodic oxidized gate electrode
JP3330736B2 (en) * 1994-07-14 2002-09-30 株式会社半導体エネルギー研究所 Method for manufacturing semiconductor device
DE19515797C1 (en) * 1995-04-28 1996-09-19 Siemens Ag SOI-BiCMOS process

Also Published As

Publication number Publication date
JPH0613397A (en) 1994-01-21

Similar Documents

Publication Publication Date Title
US5789283A (en) LDD polysilicon thin film transistor and manufacturing method thereof
JP2791760B2 (en) Thin film transistor and method of manufacturing the same
JP3066365B2 (en) Thin film transistor and method of manufacturing the same
JPH07263677A (en) Semiconductor device and its manufacture
US6107662A (en) Thin film transistor and method for fabricating the same
US6589826B2 (en) Thin film transistor and a method of forming the same
JP3252290B2 (en) Thin film bipolar transistor and thin film semiconductor device using the same
JP3375681B2 (en) Method for manufacturing semiconductor device
JP3453776B2 (en) Active matrix substrate manufacturing method
JP3072637B2 (en) Active matrix substrate
JPH07211912A (en) Thin film transistor and its manufacture
TW461101B (en) Source-drain-gate coplanar polysilicon thin film transistor and the manufacturing method thereof
JP3141656B2 (en) Method for manufacturing thin film semiconductor device
JPH04260336A (en) Manufacture of thin film transistor and manufacture of liquid crystal display
JPH06334185A (en) Thin film semiconductor device
JPH0697441A (en) Manufacture of thin film transistor
JP3391176B2 (en) Method for manufacturing thin film transistor
JP3652525B2 (en) Semiconductor device
JP3466165B2 (en) Method of manufacturing thin film transistor having LDD
KR0167662B1 (en) Method for fabricating semiconductor device
JP3374534B2 (en) Method for manufacturing thin film transistor
JP2754184B2 (en) Thin film transistor and method of manufacturing the same
JP3312617B2 (en) Active matrix substrate manufacturing method
JPH09232582A (en) Method of manufacturing thin film transistor
JP3375914B2 (en) Method for manufacturing semiconductor device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees