JPH09232582A - Method of manufacturing thin film transistor - Google Patents

Method of manufacturing thin film transistor

Info

Publication number
JPH09232582A
JPH09232582A JP3453896A JP3453896A JPH09232582A JP H09232582 A JPH09232582 A JP H09232582A JP 3453896 A JP3453896 A JP 3453896A JP 3453896 A JP3453896 A JP 3453896A JP H09232582 A JPH09232582 A JP H09232582A
Authority
JP
Japan
Prior art keywords
insulating film
forming
bonding pad
thin film
interlayer insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3453896A
Other languages
Japanese (ja)
Inventor
Akira Nakamura
晃 中村
Tomoaki Ishihara
知明 石原
Kazunori Kobayashi
和憲 小林
Hironori Tanaka
宏典 田中
Fumiaki Emoto
文昭 江本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP3453896A priority Critical patent/JPH09232582A/en
Publication of JPH09232582A publication Critical patent/JPH09232582A/en
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)

Abstract

PROBLEM TO BE SOLVED: To reduce the cost by simplifying manufacturing process by forming barrier metal on a second contact hole and a surface of it including a bonding pad region selectively. SOLUTION: A second layer insulating film 8 is formed on all surface after forming metal wiring 7. A second contact hole that reaches the metal wiring 7 going through the second layer insulating film 8 is formed. Aster vapor depositing tungsten silicide on all surface, the barrier metal 9 is formed by forming a pattern. A barrier metal pattern for a bonding pad is formed on a bonding pad forming region 9'. A resist pattern 11 for forming a transparent picture element electrode is formed after vacuum depositing a transparent conductor body 10 on all surface. A transparent picture element electrode 12 is formed by etching treatment and the transparent conductor 10 on a bonding pad part 13 is removed by the etching. With this, the bonding pad part 13 is formed with the same material as the material of the barrier metal.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は薄膜トランジスタの
製造方法に関する。
TECHNICAL FIELD The present invention relates to a method of manufacturing a thin film transistor.

【0002】[0002]

【従来の技術】近年、アモルファスシリコン薄膜または
多結晶シリコン薄膜を用いた薄膜トランジスタを大面積
の絶縁基板上に形成する技術が開発され、この薄膜トラ
ンジスタをスイッチング素子として画素電極を選択する
アクティブマトリックス型液晶装置が実用化されてい
る。さらに、多結晶シリコン薄膜を用いた薄膜トランジ
スタで駆動回路を構成し、スイッチング素子として薄膜
基板上に形成した周辺回路内蔵の薄膜トランジスタアレ
イを用いた液晶表示装置も実用化されつつある。
2. Description of the Related Art In recent years, a technique for forming a thin film transistor using an amorphous silicon thin film or a polycrystalline silicon thin film on an insulating substrate having a large area has been developed, and an active matrix type liquid crystal device for selecting a pixel electrode using this thin film transistor as a switching element. Has been put to practical use. Further, a liquid crystal display device using a thin film transistor array using a polycrystalline silicon thin film and a thin film transistor array having a built-in peripheral circuit formed on a thin film substrate as a switching element is being put to practical use.

【0003】以下に従来の薄膜トランジスタの製造方法
を図面を用いて説明する。図3(a)〜(g)は同薄膜
トランジスタの製造方法を説明する工程断面図である。
図3において、101は絶縁基板、102は多結晶シリ
コン薄膜、アモルファスシリコン薄膜または単結晶シリ
コン薄膜(以下シリコン薄膜という)などで形成された
島領域、103はゲート絶縁膜、104はゲート電極、
105はイオン注入する不純物イオン、106は第1層
間絶縁膜、107は金属配線、108は第2層間絶縁
膜、109はバリヤメタル、110は透明画素電極、1
11はボンディングパッド形成用レジスト、112はボ
ンディングパッド部である。
A conventional method of manufacturing a thin film transistor will be described below with reference to the drawings. 3A to 3G are process cross-sectional views for explaining the method of manufacturing the same thin film transistor.
In FIG. 3, 101 is an insulating substrate, 102 is an island region formed of a polycrystalline silicon thin film, an amorphous silicon thin film or a single crystal silicon thin film (hereinafter referred to as a silicon thin film), 103 is a gate insulating film, 104 is a gate electrode,
105 is an impurity ion to be ion-implanted, 106 is a first interlayer insulating film, 107 is a metal wiring, 108 is a second interlayer insulating film, 109 is a barrier metal, 110 is a transparent pixel electrode, 1
Reference numeral 11 is a bonding pad forming resist, and 112 is a bonding pad portion.

【0004】まず、図3(a)に示すように、絶縁基板
101の上全面にシリコン薄膜を形成した後、レジスト
パターンを用いて薄膜トランジスタを形成するための島
領域102を形成する。次に図3(b)に示すように島
領域102の表面にゲート絶縁膜103を形成し、さら
にその上にゲート電極104を選択的に形成する。図3
(c)に示すように、ゲート電極104をマスクとして
不純物イオン105を注入し、セルフアラインで島領域
102にソース領域、ドレイン領域(図示せず)を形成
する。次に図3(d)に示すように、全面に第1層間絶
縁膜106を形成した後、第1層間絶縁膜106および
ゲート絶縁膜103を貫通し島領域102に到達する第
1のコンタクトホールを形成し、シリコンを含有するア
ルミニウムなどの金属膜を全面に蒸着した後、パターン
を形成して金属配線107を形成する。このときボンデ
ィングパッド領域107′も形成しておく。次に図3
(e)に示すように、全面に第2層間絶縁膜108を形
成した後、第2層間絶縁膜108を貫通し金属配線10
7に到達する第2のコンタクトホールを形成し、タング
ステンシリサイドなどを全面に蒸着した後パターンを形
成してバリヤメタル109を形成し、さらにITOなど
の透明導電体を蒸着した後パターンを形成して透明画素
電極110を形成する。次に図3(f)に示すように、
ボンディングパッド形成用レジスト111のパターンを
形成する。この後第2層間絶縁膜108にエッチング処
理を行ってボンディングパッド領域107′を露出さ
せ、ボンディングパッド形成用レジスト111を除去し
て図3(g)に示すようにボンディングパッド部112
を形成する。
First, as shown in FIG. 3A, a silicon thin film is formed on the entire surface of an insulating substrate 101, and then an island region 102 for forming a thin film transistor is formed using a resist pattern. Next, as shown in FIG. 3B, a gate insulating film 103 is formed on the surface of the island region 102, and a gate electrode 104 is selectively formed thereon. FIG.
As shown in (c), impurity ions 105 are implanted using the gate electrode 104 as a mask, and a source region and a drain region (not shown) are formed in the island region 102 by self-alignment. Next, as shown in FIG. 3D, after forming the first interlayer insulating film 106 on the entire surface, a first contact hole penetrating the first interlayer insulating film 106 and the gate insulating film 103 to reach the island region 102. Then, a metal film of aluminum containing silicon is vapor-deposited on the entire surface, and then a pattern is formed to form a metal wiring 107. At this time, the bonding pad region 107 'is also formed. Next, FIG.
As shown in (e), after the second interlayer insulating film 108 is formed on the entire surface, the metal wiring 10 is penetrated through the second interlayer insulating film 108.
7. A second contact hole reaching 7 is formed, tungsten silicide or the like is vapor-deposited on the entire surface and then a pattern is formed to form a barrier metal 109, and a transparent conductor such as ITO is vapor-deposited and then a pattern is formed to be transparent. The pixel electrode 110 is formed. Next, as shown in FIG.
A pattern of the bonding pad forming resist 111 is formed. Thereafter, the second interlayer insulating film 108 is etched to expose the bonding pad region 107 ', the bonding pad forming resist 111 is removed, and the bonding pad portion 112 is formed as shown in FIG.
To form

【0005】なお、上記の薄膜トランジスタには透明画
素電極110およびボンディングパッド部112が直接
接続されているが、どちらか片方だけが接続された薄膜
トランジスタで回路が構成されている場合もある。
Although the transparent pixel electrode 110 and the bonding pad portion 112 are directly connected to the above-mentioned thin film transistor, the circuit may be composed of thin film transistors to which only one of them is connected.

【0006】[0006]

【発明が解決しようとする課題】しかしながら上記の従
来の製造方法では、金属部分を露出させてボンディング
パッド部112を形成するためにレジストパターン形成
工程、エッチング工程、レジスト除去工程があるため製
造工程が長くなり製造コストが高くなるという課題を有
していた。
However, in the above-described conventional manufacturing method, there are a resist pattern forming step, an etching step, and a resist removing step in order to form the bonding pad portion 112 by exposing the metal portion. There is a problem that it becomes long and the manufacturing cost becomes high.

【0007】[0007]

【課題を解決するための手段】本発明の薄膜トランジス
タの製造方法は、絶縁基板上に薄膜トランジスタを形成
した後、表面に第2層間絶縁膜とこの中に第2のコンタ
クトホールを形成し、第2のコンタクトホール中を第2
層間絶縁膜上にバリヤメタルを選択的に形成するとき、
ボンディングパッド領域をも形成しておき、この後の透
明画素電極形成工程で前記バリヤメタルで形成されたボ
ンディングパッド領域を露出させてボンディングパッド
部を形成するものである。
According to a method of manufacturing a thin film transistor of the present invention, a thin film transistor is formed on an insulating substrate, and then a second interlayer insulating film and a second contact hole are formed on the surface of the thin film transistor. Second in the contact hole
When selectively forming a barrier metal on the interlayer insulating film,
A bonding pad region is also formed in advance, and a bonding pad region formed by the barrier metal is exposed to form a bonding pad portion in the subsequent transparent pixel electrode forming step.

【0008】この本発明によれば、バリヤメタル形成工
程と透明画素電極形成工程だけでボンディングパッド部
を形成することができる。
According to the present invention, the bonding pad portion can be formed only by the barrier metal forming step and the transparent pixel electrode forming step.

【0009】他の本発明の薄膜トランジスタの製造方法
は、透明画素電極形成工程で透明画素電極を形成すると
ともにボンディングパッド部をも同時に形成するもので
ある。
Another method of manufacturing a thin film transistor according to the present invention is to form a transparent pixel electrode in a transparent pixel electrode forming step and simultaneously form a bonding pad portion.

【0010】この本発明によれば透明画素電極形成工程
だけで他の工程を追加することなくボンディングパッド
部を形成することができる。
According to the present invention, the bonding pad portion can be formed only by the transparent pixel electrode forming step without adding other steps.

【0011】[0011]

【発明の実施の形態】本発明の請求項1に記載の発明
は、絶縁基板上に選択的にシリコン薄膜の島領域を形成
し、同島領域の表面にゲート絶縁膜を形成し、同ゲート
絶縁膜上にゲート電極を選択的に形成し、前記島領域中
にソースとドレインを形成し、表面に第1層間絶縁膜を
形成し、同第1層間絶縁膜に第1のコンタクトホールを
形成し、同第1のコンタクトホールと表面に選択的に金
属配線を形成することにより薄膜トランジスタを形成
し、その後表面に第2層間絶縁膜を形成し、同第2層間
絶縁膜に第2のコンタクトホールを形成し、同第2のコ
ンタクトホールと表面にバリヤメタルをボンディングパ
ッド領域を含み選択的に形成し、透明導電体を全面に形
成した後、同透明導電体を選択的に除去して透明画素電
極を形成するとともに、前記バリヤメタルで形成された
前記ボンディングパッド領域を露出させてボンディング
パッド部を形成するものである。
BEST MODE FOR CARRYING OUT THE INVENTION According to the first aspect of the present invention, an island region of a silicon thin film is selectively formed on an insulating substrate, and a gate insulating film is formed on the surface of the island region. A gate electrode is selectively formed on the film, a source and a drain are formed in the island region, a first interlayer insulating film is formed on the surface, and a first contact hole is formed in the first interlayer insulating film. Forming a thin film transistor by selectively forming metal wiring on the first contact hole and the surface, and then forming a second interlayer insulating film on the surface, and forming a second contact hole on the second interlayer insulating film. After forming the second contact hole and a barrier metal selectively on the surface including the bonding pad region and forming a transparent conductor on the entire surface, the transparent conductor is selectively removed to form a transparent pixel electrode. With forming And it forms a bonding pad portion to expose the bonding pad region formed in the barrier metal.

【0012】この構成によって、ボンディングパッド部
はバリヤメタルを選択的に形成するときボンディングパ
ッド領域を形成しておけば透明画素電極形成工程により
形成できるため、従来のようにボンディングパッド部を
形成するためだけのレジストパターン形成工程、エッチ
ング工程、レジスト除去工程が不要となる。
With this structure, the bonding pad portion can be formed by the transparent pixel electrode forming step if the bonding pad region is formed when the barrier metal is selectively formed. Therefore, the bonding pad portion can be formed only as in the conventional case. The resist pattern forming step, the etching step, and the resist removing step are unnecessary.

【0013】請求項2に記載の発明は、絶縁基板上に選
択的にシリコン薄膜の島領域を形成し、同島領域の表面
にゲート絶縁膜を形成し、同ゲート絶縁膜上にゲート電
極を選択的に形成し、前記島領域中にソースとドレイン
を形成し、表面に第1層間絶縁膜を形成し、同第1層間
絶縁膜に第1のコンタクトホールを形成し、同第1のコ
ンタクトホールと表面に選択的に金属配線を形成するこ
とにより薄膜トランジスタを形成し、その後表面に第2
層間絶縁膜を形成し、同第2層間絶縁膜に第2のコンタ
クトホールを形成し、同第2のコンタクトホールと表面
にバリヤメタルを選択的に形成し、透明導電体を全面に
形成した後、同透明導電体を選択的に除去して透明画素
電極を形成するとともにボンディングパッド部を形成す
るものである。
According to a second aspect of the present invention, an island region of a silicon thin film is selectively formed on an insulating substrate, a gate insulating film is formed on the surface of the island region, and a gate electrode is selected on the gate insulating film. To form a source and a drain in the island region, form a first interlayer insulating film on the surface, form a first contact hole in the first interlayer insulating film, and form a first contact hole in the island region. To form a thin film transistor by selectively forming metal wiring on the surface, and then forming a second thin film on the surface.
After forming an interlayer insulating film, forming a second contact hole in the second interlayer insulating film, selectively forming a barrier metal on the second contact hole and the surface, and forming a transparent conductor on the entire surface, The transparent conductor is selectively removed to form a transparent pixel electrode and a bonding pad portion.

【0014】これにより、ボンディングパッド部は透明
画素電極形成工程のみで形成できるため、従来のように
ボンディングパッド部を形成するためだけのレジストパ
ターン形成工程、エッチング工程およびレジスト除去工
程が不要となる。
As a result, since the bonding pad portion can be formed only by the transparent pixel electrode forming step, the conventional resist pattern forming step, etching step and resist removing step for forming the bonding pad portion are unnecessary.

【0015】以下に本発明の実施の形態について、図面
を参照しながら説明する。 (実施の形態1)図1(a)〜(h)は本発明の一実施
の形態による薄膜トランジスタの製造方法を説明する工
程断面図である。図1において、1は絶縁基板、2は多
結晶シリコン薄膜、アモルファスシリコン薄膜または単
結晶シリコン薄膜(以下シリコン薄膜という)などの島
領域、3はゲート絶縁膜、4はゲート電極、5はイオン
注入する不純物イオン、6は第1層間絶縁膜、7は金属
配線、8は第2層間絶縁膜、9はバリヤメタル、10は
透明導電体、11は透明画素電極形成用レジストパター
ン、12は透明画素電極、13はボンディングパッド部
である。
Embodiments of the present invention will be described below with reference to the drawings. (Embodiment 1) FIGS. 1A to 1H are process sectional views illustrating a method of manufacturing a thin film transistor according to an embodiment of the present invention. In FIG. 1, 1 is an insulating substrate, 2 is an island region such as a polycrystalline silicon thin film, an amorphous silicon thin film or a single crystal silicon thin film (hereinafter referred to as a silicon thin film), 3 is a gate insulating film, 4 is a gate electrode, and 5 is ion implantation. Impurity ions, 6 is a first interlayer insulating film, 7 is a metal wiring, 8 is a second interlayer insulating film, 9 is a barrier metal, 10 is a transparent conductor, 11 is a transparent pixel electrode forming resist pattern, and 12 is a transparent pixel electrode. , 13 are bonding pad portions.

【0016】まず、図1(a)に示すように、絶縁基板
1の上全面にシリコン薄膜を形成した後、レジストパタ
ーンを用いて薄膜トランジスタを形成するための島領域
2を形成する。次に図1(b)に示すように島領域2の
表面にゲート絶縁膜3を形成し、さらにその上にゲート
電極4を選択的に形成する。図1(c)に示すように、
ゲート電極4をマスクとして不純物をイオン注入し、セ
ルフアラインで島領域2にソース領域、ドレイン領域
(図示せず)を形成する。次に図1(d)に示すよう
に、全面に第1層間絶縁膜6を形成した後、第1層間絶
縁膜6およびゲート絶縁膜3を貫通し島領域2に到達す
る第1のコンタクトホールを形成し、シリコンを含有す
るアルミニウムなどの金属膜を全面に蒸着した後、パタ
ーンを形成して金属配線7を形成する。次に図1(e)
に示すように、全面に第2層間絶縁膜8を形成した後、
第2層間絶縁膜8を貫通し金属配線7に到達する第2の
コンタクトホールを形成し、タングステンシリサイドな
どを全面に蒸着した後パターンを形成してバリヤメタル
9を形成する。このときボンディングパッド形成領域
9′にボンディングパッド用のバリヤメタルパターンを
形成する。次に図1(f)に示すように、ITOなどの
透明導電体10を全面に蒸着する。次に図1(g)に示
すように透明画素電極形成用レジストパターン11を形
成する。次に図1(h)に示すようにエッチング処理に
より透明画素電極12を形成するとともにこのときボン
ディングパッド部13上の透明導電体10をエッチング
除去する。これによりボンディングパッド部13がバリ
ヤメタルと同じ材質で形成される。
First, as shown in FIG. 1A, after forming a silicon thin film on the entire surface of the insulating substrate 1, an island region 2 for forming a thin film transistor is formed by using a resist pattern. Next, as shown in FIG. 1B, a gate insulating film 3 is formed on the surface of the island region 2, and a gate electrode 4 is selectively formed on the gate insulating film 3. As shown in FIG.
Impurities are ion-implanted using the gate electrode 4 as a mask, and a source region and a drain region (not shown) are formed in the island region 2 by self-alignment. Next, as shown in FIG. 1D, a first contact hole that penetrates the first interlayer insulating film 6 and the gate insulating film 3 and reaches the island region 2 after forming the first interlayer insulating film 6 on the entire surface. Is formed and a metal film containing silicon such as aluminum is vapor-deposited on the entire surface, and then a pattern is formed to form the metal wiring 7. Next, FIG. 1 (e)
As shown in, after forming the second interlayer insulating film 8 on the entire surface,
A second contact hole that penetrates through the second interlayer insulating film 8 and reaches the metal wiring 7 is formed, and after tungsten silicide or the like is vapor-deposited on the entire surface, a pattern is formed to form a barrier metal 9. At this time, a barrier metal pattern for a bonding pad is formed in the bonding pad formation region 9 '. Next, as shown in FIG. 1F, a transparent conductor 10 such as ITO is vapor-deposited on the entire surface. Next, as shown in FIG. 1G, a transparent pixel electrode forming resist pattern 11 is formed. Next, as shown in FIG. 1H, the transparent pixel electrode 12 is formed by etching, and at this time, the transparent conductor 10 on the bonding pad portion 13 is removed by etching. As a result, the bonding pad portion 13 is formed of the same material as the barrier metal.

【0017】なお、上記の薄膜トランジスタには透明画
素電極12およびボンディングパッド部13が直接接続
されているが、どちらか片方だけが接続された薄膜トラ
ンジスタで回路が構成されている場合もある。
Although the transparent pixel electrode 12 and the bonding pad portion 13 are directly connected to the above-mentioned thin film transistor, the thin film transistor in which only one of them is connected may form a circuit.

【0018】(実施の形態2)図2(a)〜(h)は本
発明の他の実施の形態による薄膜トランジスタの製造方
法を説明する工程断面図である。図1において、1は絶
縁基板、2は多結晶シリコン薄膜、アモルファスシリコ
ン薄膜または単結晶シリコン薄膜(以下シリコン薄膜と
いう)などの島領域、3はゲート絶縁膜、4はゲート電
極、5はイオン注入する不純物イオン、6は第1層間絶
縁膜、7は金属配線、8は第2層間絶縁膜、9はバリヤ
メタル、10は透明導電体、11は透明画素電極形成用
レジストパターン、12は透明画素電極、14はボンデ
ィングパッド部である。
(Embodiment 2) FIGS. 2A to 2H are process sectional views illustrating a method of manufacturing a thin film transistor according to another embodiment of the present invention. In FIG. 1, 1 is an insulating substrate, 2 is an island region such as a polycrystalline silicon thin film, an amorphous silicon thin film or a single crystal silicon thin film (hereinafter referred to as a silicon thin film), 3 is a gate insulating film, 4 is a gate electrode, and 5 is ion implantation. Impurity ions, 6 is a first interlayer insulating film, 7 is a metal wiring, 8 is a second interlayer insulating film, 9 is a barrier metal, 10 is a transparent conductor, 11 is a transparent pixel electrode forming resist pattern, and 12 is a transparent pixel electrode. , 14 are bonding pad portions.

【0019】まず、図2(a)に示すように、絶縁基板
1の上全面にシリコン薄膜を形成した後、レジストパタ
ーンを用いて薄膜トランジスタを形成するための島領域
2を形成する。次に図2(b)に示すように島領域2の
表面にゲート絶縁膜3を形成し、さらにその上にゲート
電極4を選択的に形成する。図2(c)に示すように、
ゲート電極4をマスクとして不純物イオン5を注入し、
セルフアラインで島領域2にソース領域、ドレイン領域
(図示せず)を形成する。次に図2(d)に示すよう
に、全面に第1層間絶縁膜6を形成した後、第1層間絶
縁膜6およびゲート絶縁膜3を貫通し島領域2に到達す
る第1のコンタクトホールを形成し、シリコンを含有す
るアルミニウムなどの金属膜を全面に蒸着した後、パタ
ーンを形成して金属配線7を形成する。次に図2(e)
に示すように、全面に第2層間絶縁膜8を形成した後、
第2層間絶縁膜8を貫通して金属配線7に到達する第2
のコンタクトホールを形成し、タングステンシリサイド
などを全面に蒸着した後、パターンを形成してバリヤメ
タル9を形成する。次に図2(f)に示すように、IT
Oなどの透明導電体10を全面に蒸着する。次に図2
(g)に示すように透明画素電極形成用レジストパター
ン11とボンディングパッド形成用レジストパターン1
1′とを形成する。次に図2(h)に示すようにエッチ
ング処理により透明画素電極12とボンディングパッド
部14とを形成する。このときボンディングパッド部1
4は透明画素電極12と同じ透明導電体10で形成され
ることになる。
First, as shown in FIG. 2A, a silicon thin film is formed on the entire surface of the insulating substrate 1, and then an island region 2 for forming a thin film transistor is formed using a resist pattern. Next, as shown in FIG. 2B, a gate insulating film 3 is formed on the surface of the island region 2, and a gate electrode 4 is selectively formed on the gate insulating film 3. As shown in FIG.
Impurity ions 5 are implanted using the gate electrode 4 as a mask,
A source region and a drain region (not shown) are formed in the island region 2 by self-alignment. Next, as shown in FIG. 2D, after forming the first interlayer insulating film 6 on the entire surface, a first contact hole penetrating the first interlayer insulating film 6 and the gate insulating film 3 to reach the island region 2. Is formed and a metal film containing silicon such as aluminum is vapor-deposited on the entire surface, and then a pattern is formed to form the metal wiring 7. Next, FIG. 2 (e)
As shown in, after forming the second interlayer insulating film 8 on the entire surface,
A second electrode which penetrates the second interlayer insulating film 8 and reaches the metal wiring 7.
After forming a contact hole and depositing tungsten silicide on the entire surface, a pattern is formed to form a barrier metal 9. Next, as shown in FIG.
A transparent conductor 10 such as O is vapor-deposited on the entire surface. Next, FIG.
As shown in (g), a transparent pixel electrode forming resist pattern 11 and a bonding pad forming resist pattern 1 are formed.
1 '. Next, as shown in FIG. 2H, the transparent pixel electrode 12 and the bonding pad portion 14 are formed by etching. At this time, the bonding pad section 1
4 is formed of the same transparent conductor 10 as the transparent pixel electrode 12.

【0020】なお、上記の薄膜トランジスタには透明画
素電極12およびボンディングパッド部14が直接接続
されているが、どちらか片方だけが接続された薄膜トラ
ンジスタで回路が構成されている場合もある。
Although the transparent pixel electrode 12 and the bonding pad portion 14 are directly connected to the above thin film transistor, the thin film transistor in which only one of them is connected may form a circuit.

【0021】[0021]

【発明の効果】以上のように本発明は、バリヤメタル形
成工程と透明画素電極形成工程もしくは透明画素電極形
成工程のみを利用することによりボンディングパッド部
の形成ができる。したがってボンディングパッド部のみ
の形成を目的とするレジストパターン形成工程、エッチ
ング工程、レジスト除去工程なしでボンディングパッド
部が形成でき、薄膜トランジスタの製造工程を短縮でき
製造のコスト削減ができるものである。
As described above, according to the present invention, the bonding pad portion can be formed by using only the barrier metal forming step and the transparent pixel electrode forming step or the transparent pixel electrode forming step. Therefore, the bonding pad portion can be formed without the resist pattern forming step, the etching step, and the resist removing step for the purpose of forming only the bonding pad portion, and the manufacturing process of the thin film transistor can be shortened and the manufacturing cost can be reduced.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1の実施の形態における薄膜トラン
ジスタの製造方法を説明する工程断面図
FIG. 1 is a process cross-sectional view illustrating a method of manufacturing a thin film transistor according to a first embodiment of the present invention.

【図2】本発明の第2の実施の形態における薄膜トラン
ジスタの製造方法を説明する工程断面図
FIG. 2 is a process cross-sectional view illustrating a method of manufacturing a thin film transistor according to a second embodiment of the present invention.

【図3】従来の薄膜トランジスタの製造方法を説明する
工程断面図
FIG. 3 is a process cross-sectional view illustrating a conventional method of manufacturing a thin film transistor.

【符号の説明】[Explanation of symbols]

1 絶縁基板 2 島領域 3 ゲート絶縁膜 4 ゲート電極 5 不純物イオン 6 第1層間絶縁膜 7 金属配線 8 第2層間絶縁膜 9 バリヤメタル 9′ ボンディングパッド形成領域 10 透明導電体 11 透明画素電極形成用レジストパターン 11′ ボンディングパッド形成用レジストパターン 12 透明画素電極 13,14 ボンディングパッド部 1 Insulating Substrate 2 Island Region 3 Gate Insulating Film 4 Gate Electrode 5 Impurity Ion 6 First Interlayer Insulating Film 7 Metal Wiring 8 Second Interlayer Insulating Film 9 Barrier Metal 9 ′ Bonding Pad Forming Area 10 Transparent Conductor 11 Transparent Pixel Electrode Forming Resist Pattern 11 'Bonding pad forming resist pattern 12 Transparent pixel electrode 13, 14 Bonding pad section

───────────────────────────────────────────────────── フロントページの続き (72)発明者 田中 宏典 大阪府高槻市幸町1番1号 松下電子工業 株式会社内 (72)発明者 江本 文昭 大阪府高槻市幸町1番1号 松下電子工業 株式会社内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Hironori Tanaka 1-1 Sachimachi, Takatsuki City, Osaka Prefecture Matsushita Electronics Industrial Co., Ltd. (72) Fumiaki Emoto 1-1, Sachimachi Takatsuki City, Osaka Matsushita Electronics Industry Within the corporation

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 絶縁基板上に選択的にシリコン薄膜の島
領域を形成し、同島領域の表面にゲート絶縁膜を形成
し、同ゲート絶縁膜上にゲート電極を選択的に形成し、
前記島領域中にソースとドレインを形成し、表面に第1
層間絶縁膜を形成し、同第1層間絶縁膜に第1のコンタ
クトホールを形成し、同第1のコンタクトホールと表面
に選択的に金属配線を形成することにより薄膜トランジ
スタを形成し、その後表面に第2層間絶縁膜を形成し、
同第2層間絶縁膜にコンタクトホールを形成し、バリヤ
メタルをボンディングパッド領域を含み選択的に形成
し、透明導電体を全面に形成した後、同透明導電体を選
択的に除去して透明画素電極を形成するとともに、前記
バリヤメタルで形成された前記ボンディングパッド領域
を露出させてボンディングパッド部を形成することを特
徴とする薄膜トランジスタの製造方法。
1. An island region of a silicon thin film is selectively formed on an insulating substrate, a gate insulating film is formed on the surface of the island region, and a gate electrode is selectively formed on the gate insulating film.
A source and a drain are formed in the island region, and a first surface is formed on the surface.
An interlayer insulating film is formed, a first contact hole is formed in the first interlayer insulating film, and a metal wiring is selectively formed on the first contact hole and the surface to form a thin film transistor, and then on the surface. Forming a second interlayer insulating film,
A contact hole is formed in the second interlayer insulating film, a barrier metal is selectively formed including a bonding pad region, a transparent conductor is formed on the entire surface, and then the transparent conductor is selectively removed to form a transparent pixel electrode. And forming a bonding pad portion by exposing the bonding pad region formed of the barrier metal.
【請求項2】 絶縁基板上に選択的にシリコン薄膜の島
領域を形成し、同島領域の表面にゲート絶縁膜を形成
し、同ゲート絶縁膜上にゲート電極を選択的に形成し、
前記島領域中にソースとドレインを形成し、表面に第1
層間絶縁膜を形成し、同第1層間絶縁膜に第1のコンタ
クトホールを形成し、同第1のコンタクトホールと表面
に選択的に金属配線を形成することにより薄膜トランジ
スタを形成し、その後表面に第2層間絶縁膜を形成し、
同第2層間絶縁膜に第2のコンタクトホールを形成し、
同第2のコンタクトホールと表面にバリヤメタルを選択
的に形成し、透明導電体を全面に形成した後、同透明導
電体を選択的に除去して透明画素電極を形成するととも
に、ボンディングパッド部を形成することを特徴とする
薄膜トランジスタの製造方法。
2. An island region of a silicon thin film is selectively formed on an insulating substrate, a gate insulating film is formed on the surface of the island region, and a gate electrode is selectively formed on the gate insulating film.
A source and a drain are formed in the island region, and a first surface is formed on the surface.
An interlayer insulating film is formed, a first contact hole is formed in the first interlayer insulating film, and a metal wiring is selectively formed on the first contact hole and the surface to form a thin film transistor, and then on the surface. Forming a second interlayer insulating film,
Forming a second contact hole in the second interlayer insulating film;
A barrier metal is selectively formed on the second contact hole and the surface, a transparent conductor is formed on the entire surface, and then the transparent conductor is selectively removed to form a transparent pixel electrode, and a bonding pad portion is formed. A method of manufacturing a thin film transistor, which comprises forming the thin film transistor.
JP3453896A 1996-02-22 1996-02-22 Method of manufacturing thin film transistor Pending JPH09232582A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3453896A JPH09232582A (en) 1996-02-22 1996-02-22 Method of manufacturing thin film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3453896A JPH09232582A (en) 1996-02-22 1996-02-22 Method of manufacturing thin film transistor

Publications (1)

Publication Number Publication Date
JPH09232582A true JPH09232582A (en) 1997-09-05

Family

ID=12417075

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3453896A Pending JPH09232582A (en) 1996-02-22 1996-02-22 Method of manufacturing thin film transistor

Country Status (1)

Country Link
JP (1) JPH09232582A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001203360A (en) * 1999-11-18 2001-07-27 Xerox Corp Top gate self-aligned polysilicon thin film transistor, its manufacturing method and array
EP0936668A3 (en) * 1998-02-17 2001-09-12 Matsushita Electronics Corporation Method of producing thin film transistor
CN100458872C (en) * 2005-03-15 2009-02-04 精工爱普生株式会社 Substrate for electronic device and method of manufacturing the same,display device and electronic apparatus

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0936668A3 (en) * 1998-02-17 2001-09-12 Matsushita Electronics Corporation Method of producing thin film transistor
JP2001203360A (en) * 1999-11-18 2001-07-27 Xerox Corp Top gate self-aligned polysilicon thin film transistor, its manufacturing method and array
CN100458872C (en) * 2005-03-15 2009-02-04 精工爱普生株式会社 Substrate for electronic device and method of manufacturing the same,display device and electronic apparatus

Similar Documents

Publication Publication Date Title
KR100451381B1 (en) Thin film transistor and its manufacturing method
KR100205373B1 (en) Manufacturing method of liquid crystal display element
KR100259078B1 (en) Thin film transistor and method fabricating the same
KR0156178B1 (en) Method for producing lcd device
US6066534A (en) Method of manufacturing a field effect transistor
JP2002314095A (en) Manufacturing method for cmos thin film transistor
JP3066365B2 (en) Thin film transistor and method of manufacturing the same
US5008218A (en) Method for fabricating a thin film transistor using a silicide as an etch mask
JPH0645603A (en) Mos thin-film transistor
KR100501706B1 (en) Gate-body contact TFT
JP3049490B2 (en) Method for manufacturing semiconductor device
US6589826B2 (en) Thin film transistor and a method of forming the same
JPH09232582A (en) Method of manufacturing thin film transistor
JP3185759B2 (en) Method for manufacturing thin film transistor
JP3252290B2 (en) Thin film bipolar transistor and thin film semiconductor device using the same
JPH04260336A (en) Manufacture of thin film transistor and manufacture of liquid crystal display
JP3652525B2 (en) Semiconductor device
JP3166256B2 (en) Liquid crystal display
JP2000332255A (en) Thin-film transistor and manufacture thereof
JP2754184B2 (en) Thin film transistor and method of manufacturing the same
JP3466165B2 (en) Method of manufacturing thin film transistor having LDD
JPH09331067A (en) Manufacture of semiconductor device
JP2003197638A (en) Thin film transistor and its manufacturing method
JP3221777B2 (en) Manufacturing method of thin film transistor
JPH06252402A (en) Manufacture of thin film transistor