JP3252028B2 - 半導体ウェファへのケイ化チタンの化学蒸着方法 - Google Patents

半導体ウェファへのケイ化チタンの化学蒸着方法

Info

Publication number
JP3252028B2
JP3252028B2 JP19714793A JP19714793A JP3252028B2 JP 3252028 B2 JP3252028 B2 JP 3252028B2 JP 19714793 A JP19714793 A JP 19714793A JP 19714793 A JP19714793 A JP 19714793A JP 3252028 B2 JP3252028 B2 JP 3252028B2
Authority
JP
Japan
Prior art keywords
reactor
titanium
vapor deposition
chemical vapor
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP19714793A
Other languages
English (en)
Other versions
JPH06163435A (ja
Inventor
トゥルン・トゥリ・ドーン
グルテジ・シン・サンデュー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of JPH06163435A publication Critical patent/JPH06163435A/ja
Application granted granted Critical
Publication of JP3252028B2 publication Critical patent/JP3252028B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/42Silicides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051Deposition of metallic or metal-silicide layers
    • H01L21/32053Deposition of metallic or metal-silicide layers of metal-silicide layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)
  • Drying Of Semiconductors (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の利用分野】本発明は一般に半導体ウェファ処理
における接触テクノロジーに関し、さらに詳しくは接触
抵抗を減ずるための接触孔内のケイ化物層の形成に関す
る。
【0002】
【従来の技術】集積回路の加工では、ウェファ/基板内
に形成される単離活性−デバイス領域への電気接点を作
成しなければならない。活性−デバイス領域は基板表面
を覆う絶縁材上に作成される高導電性パス又はラインに
よって接続される。この導電性パスと活性−デバイス領
域との間を電気的に接続させるために、絶縁材内に孔
(opening)を設けて、導電性フィルムを所望の
部位と接触させることができるようにする。このような
孔は典型的に接触孔又は簡単に“接点”と呼ばれる。
【0003】トランジスターの活性領域のサイズは直径
1ミクロンに近づいたので、従来のプロセスパラメータ
ーでは活性領域位もしくは領域と導電性層との間の許容
されない、大きい抵抗が生じた。このような接触抵抗を
減ずる主な方法は、導電性ランナーを形成するために、
導電性フィルムを設置する前に活性領域上に金属ケイ化
物を形成することによる方法である。形成される一般的
な金属ケイ化物の一種はTiSix[式中、xは主とし
て“2”である]である。TiSix物質は典型的に、
接触孔内の活性領域に接触するウェファ上にチタン薄層
を最初に設けることによって形成される。その後、この
ウェファに高温アニールを実施する。これはチタンを活
性領域のケイ素と反応させて、TiSixを形成させ
る。このようなプロセスは、チタン金属がケイ素活性領
域と接触する箇所においてのみ,TiSixが形成され
るので、自己−配向性であると言われる。設置されたチ
タンフィルムは他のあらゆる箇所で絶縁性の実質的不反
応性SiO2層を被覆する。
【0004】このようなプロセスは図1に説明する。内
部に活性領域14が形成された基板本体12から成る半
導体ウェファ10を示す。絶縁材、主としてBPSG形
状のSiO2の被覆層16が基板12上に形成され、こ
れが適当にエッチングされて、活性領域14への接触孔
18を形成する。絶縁層16上にチタンの薄層20が設
置され、活性領域14に接触する。高温アニール工程を
例えばアルゴンのような不活性環境内で実施して、活性
部位14と接触するチタン金属を反応させてTiSix
を形成し、それによって上記TiSix部位22を形成
する。部位14と接触しない、層20の残りの部分はそ
の下方の絶縁性SiO2層16と実質的に不反応性であ
るので、元素状チタン金属として残留する。
【0005】例えばタングステンのような接触充填材を
典型的にケイ化物領域22上に設置する。タングステン
はTiSixに対する接着性が悪い。この問題を克服す
るために、典型的にTiNの介在層をケイ化物領域22
と被覆タングステン層との間に挿入する。TiNは一般
に金属タングステン層に対する“接着層”と呼ばれる。
このような層はウェファ10をチタン層20と共に、主
として窒素である雰囲気中でアニーリングすることによ
って形成することができる。このような条件下で、活性
部位14を被覆する層20の下部はケイ素と反応してT
iSixを形成し、接触領域14上のチタン層20と絶
縁材16上の層20の残留部分との上部は雰囲気の窒素
と反応してTiNを形成する。
【0006】この点から、形成される予定のランナーの
主要な導電性物質を設置する。形成されるケイ化物領域
22は高導電性であり、ランナーと活性領域14との間
にケイ化物領域22が存在しない箇所よりも低い電気抵
抗を与える。このようなケイ化物、特にケイ化チタンの
形成はWolf等の“Silicon Process
ing For The VLSI Era,Vol.
2−ProcessIntegration”,143
−150頁に述べられている。
【0007】デバイスのサイズは縮小し続け、接触孔は
より深く、より狭くなるので、接触壁は垂直になり、大
部分の金属付着方法は活性領域14との充分な接触を生
ずるために必要な被覆工程を提供することができない。
このような工程は図2に説明する。図2には、基板12
aの活性領域14aは図1における活性領域14よりも
有意に小さく示される。これに対応して、活性領域14
への有意に狭い接触孔18aが形成され、これによって
回路密度は最大化される。図から明らかであるように、
接触孔18aの幅に対する深さの比は図1の接触孔18
の深さ対幅の比よりも大きい。このような狭い、高アス
ペクト比の接触孔18aは、図示するように、領域14
aと有意に接触することができない層20aを生ずるこ
とになる。従って、所望のTiSixと電気接点は形成
されない。
【0008】元素状チタンと基板との反応の結果に対立
するものとして、TiSixを直接付着させることがで
きる。一つの方法は次式による、四塩化チタンとシラン
とを用いる低圧化学蒸着方法である: TiCl4+2SiH4→TiSi2+4HCl+2H2
副生成物
【0009】
【発明が解決しようとする課題】低圧化学蒸着は高アス
ペクト比のヴァイア(via)又は接点中に所望の被覆
を与えるために充分な優れた相似性(conforma
lity)を生ずるという明白な利点を有する。しか
し、上記反応に関連した、一つの有意な問題は、所望の
反応が700℃より高温において実施されることであ
る。大抵の商業的に入手可能な化学蒸着反応器は約60
0℃の融点を有するアルミニウムから製造される。従っ
て、反応器の融解(meltdown)を防止するため
に上記反応のための代替え材料と、従ってより高価な化
学蒸着室とを開発する必要が有る。
【0010】ケイ化チタンフィルムの高温付着に関連し
た他の欠点は、TiCl4と基板ケイ素との競合反応に
関する。このような反応は低圧化学蒸着反応と競合し
て、基板からのケイ素の好ましくない又は制御不能の消
耗を生ずる。
【0011】ケイ化チタンフィルムを形成する他の先行
技術方法は米国特許第4,568,565号に述べられ
ている。この特許はハロゲン化チタンと、シランとも呼
ばれるヒドロケイ化物との使用を開示する。しかし、こ
のプロセスは高強度光線の使用を必要とする。このよう
な方法はプロセスの複雑さを高めるという欠点を有し、
加工者に反応器を通しての光線均一性を得ようとする試
みに対処させる。さらに、特に高アスペクト比孔内の被
覆工程は、このような孔内の側壁は光線に充分に暴露さ
れないので、光エネルギーが不充分なCVDプロセスに
なりうる。また、例えばこの特許の第7欄19〜28行
から明らかであるように、効率も問題である。
【0012】これらの欠点を克服することが望ましい。
【0013】
【課題を解決するための手段】本発明の好ましい実施態
様を下記添付図面に関連して説明する。
【0014】本発明によると、化学蒸着反応器内で半導
体ウェファ上にケイ化チタンの相似層を形成する化学蒸
着(CVD)方法を開示する。本発明の方法は、(a)
反応器内にウェファを入れる工程;(b)特定量のガス
状ハロゲン化チタンと、式:Sin2n+2 [式中、
“n”は3以上の整数である]で示されるガス状化合物
と、キャリヤーガスとを反応器内に注入する工程;及び
(c)ハロゲン化チタンとSin2n+2とを反応させ
て、ウェファ上にケイ化チタン含有フィルムを付着させ
るために効果的である特定圧力と530℃から800℃
の特定温度とに反応器を維持する工程を含み、処理中に
高強度の光線の使用を避ける。また、本発明の方法は、
(a)反応器内にウェファを入れる工程;(b)特定量
のガス状チタン有機金属先駆体と、式:Sin2n+2
[式中、“n”は2以上の整数である]で示されるガス状
化合物と、キャリヤーガスとを反応器内に注入する工
程;及び(c)チタン有機金属先駆体とSin2n+2
を反応させて、ウェファ上にケイ化チタン含有フィルム
を付着させるために効果的である特定圧力と特定温度と
に反応器を維持する工程を含み、処理中に高強度の光線
の使用を避ける。また、本発明の方法は、(a)反応器
内にウェファを入れる工程;(b)特定量のガス状ハロ
ゲン化チタンであって該ハロゲン化チタンのハロゲンは
塩素でない前記ハロゲン化チタンと、式:Sin2n+2
[式中、“n”は1以上の整数である]で示されるガス状
化合物と、キャリヤーガスとを反応器内に注入する工
程;及び(c)ハロゲン化チタンとSin2n+2とを反
応させて、ウェファ上にケイ化チタン含有フィルムを付
着させるために効果的である特定圧力と特定温度とに反
応器を維持する工程を含み、処理中に高強度の光線の使
用を避ける。キャリアーガス及び/又は希釈ガスも当
然、このプロセスに使用可能である。
【0015】このようなプロセスは特に熱エネルギーか
ら成る、反応器に供給されるエネルギー源によって実施
されることができる。或いは、他のエネルギー源又は添
加エネルギー源、例えばRF又はプラズマを用いること
もできる。
【0016】好ましいハロゲン化チタンはTiCl4
ある。他の好ましいハロゲン化チタンには、四臭化チタ
ン、四フッ化チタン、四ヨウ化チタン、及びサブハロゲ
ン化物(subhalide)がある。好ましいチタン
有機金属先駆体は式:Ti(NR24[式中、Rは炭素
含有ラジカルを含む]で示される化合物を含む。1例は
テトラジメチルアミドチタン(TDMAT)である。こ
のような物質は典型的にTDMAT液を通して例えばH
eのような不活性ガスをバブルさせ、TDMATを気化
させて、反応器に導くことによって、反応器に注入され
る。TDMATガスを反応器中に注入する他の方法は、
TDMAT液を微粒化し、反応器中で実質的に即座にT
DMATガスに気化する、このような液体を反応器中に
注入することを含む。TDMATガスを反応器中に注入
する他の方法は、反応器中に固体形のTDMATを供給
し、この固体形が昇華することによって、TDMATガ
スが反応器中に注入されることである。反応器にTDM
ATを供給するこのような方法は当業者に公知である。
有機チタン先駆体の他の例には、テトラジエチルアミド
チタン、ビス−シクロペンタジエニルチタンジアジド及
びトリス−2,2’ビピリジンチタンがある。
【0017】n=2であるときに、所望の層を効果的に
付着させるための特定温度は約400℃程度の低温であ
ると予想される。このような状況下では、特定温度は好
ましくは約400℃〜約800℃である。例えばこの明
細書の“従来の技術”の項に述べるような、高い付着温
度に関連した問題を克服するために、約400℃〜約6
50℃の温度が最も好ましい。
【0018】n=3であるときに、所望の層を効果的に
付着させるための特定温度は約300℃程度の低温であ
ると予想される。このような状況下では、特定温度は好
ましくは約300℃〜約800℃である。例えばこの明
細書の“従来の技術”の項に述べるような、高い付着温
度に関連した問題を克服するために、約300℃〜約6
50℃の温度が最も好ましい。
【0019】操作のために好ましい特定圧力は約100
トル以下の低い化学蒸着圧力であり、約0.5トル〜約
30トルの特定圧力が最も好ましい。
【0020】ハロゲン化チタン及び/又はチタン有機金
属先駆体対Sin2n+2の広範囲な容量比、例えば1:
100〜100:1が有用であると考えられる。好まし
い容量比は約1:10〜約10:1であると考えられ
る。例えばSi26とSi38との組合せのような、
式:Sin2n+2で示されるガス状化合物の混合物も使
用可能である。ウェファ全体に付着されるフィルムの良
好な均一性を得るために、キャリヤーガス流を供給し
て、ウェファ表面上のガス分布を制御する。好ましいキ
ャリヤーガスは例えばヘリウム又はアルゴンのような希
ガスである。
【0021】6リットル化学蒸着反応器の流量の例は、
約1〜30sccm、最も好ましくは15sccmのハ
ロゲン化チタン及び/又はチタン有機金属化合物前駆体
及び約1−500標準cm3/分(sccm)、最も好
ましくは約25sccmのSin2n+2を含む。キャリ
ヤーガスの好ましい流量は約100sccm〜約200
0sccmである。最も好ましい流量は約500scc
mであると考えられる。このような条件下でのフィルム
の付着速度は500Å/分であると予想される。
【0022】上記条件下で、付着フィルムは例えば式:
TiSi、TiSi2、Ti5Si3で表されるようなケ
イ化チタンの組合せを含むが、TiSi2の量が優勢で
あると予想される。具体的な反応は下記のように表され
る: nTiCl4+Sin2n+2→nTiSi+4nHCl+
2+副生成物 nTiCl4+2Sin2n+2→nTiSi2+4nHC
l+2H2+副生成物 TiCl4+Sin2n+2→Ti5Si3+HCl+H2
副生成物 TDMAT+Si26→TiSi2+有機副生成物 TDMAT+Sin2n+2→(n/2)TiSi2+有機
副生成物 副生成物の例はSiH3Cl、SiCl及びSiH2Cl
であると予想される。有機副生成物の例は(CH32
2、CH3NH2及びCH4であると予想される。
【0023】本発明の方法を縮小して、それぞれ5sc
cm、10sccm及び400sccmの流量のTiC
4、Si26及びArを用いて実施した。圧力は20
トルに維持し、温度は530℃に維持した。プロセス時
間は100秒であった。付着フィルムの体抵抗は20マ
イクロオームcmであると測定された。処理中にレーザ
ー光線は使用しなかった、従って、米国特許第4,56
8,565号、第7欄、23−28行に述べられている
ような、付加的な光線“吸収ガス”必要なく、用いなか
った。従って、本発明は高強度光線使用と高温とに関し
て先行技術に付随する問題を克服する。
【0024】図3は本発明によって処理したウェファ5
0を説明する。ウェファ50は内部に活性領域54が形
成された基板本体52を含む。主としてBPSGである
絶縁層56を設けて、エッチングして、一定孔58を形
成する。上記方法によってケイ化チタン層60が相似的
に形成され、領域54と良好に接触する。
【0025】
【発明の効果】本発明によれば、高強度光線の使用を避
けることができまた高い付着温度に関係していた先行技
術の欠点を解消することができる。
【図面の簡単な説明】
【図1】上記“従来の技術”の項で考察した、先行技術
ウェファの概略横断面図。
【図2】上記“従来の技術”の項で考察した、他の先行
技術ウェファの概略横断面図。
【図3】本発明によって処理した半導体ウェファの概略
横断面図。
【符号の説明】
10. 半導体ウェファ 12. 基
板本体 14. 活性領域 16. 絶
縁層 18. 接触孔 20. チ
タン層 22. ケイ化物領域 50. ウ
ェファ 52. 基板本体 54. 活
性領域 56. 絶縁層 58. 接
触孔 60. ケイ化チタン層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 トゥルン・トゥリ・ドーン アメリカ合衆国アイダホ州83712,ボイ ス,シェナンドー・ドライブ 1574 (72)発明者 グルテジ・シン・サンデュー アメリカ合衆国アイダホ州83706,ボイ ス,イースト・グロウススター・ストリ ート 2439 (56)参考文献 特開 昭62−267472(JP,A) 特開 昭60−254614(JP,A)

Claims (26)

    (57)【特許請求の範囲】
  1. 【請求項1】 化学蒸着反応器内で半導体ウェファ上に
    ケイ化チタンの相似層を形成する化学蒸着方法におい
    て、次の工程: 反応器内にウェファを入れる工程; 特定量のガス状ハロゲン化チタンと、式:Sin2n+2
    [式中、“n”は3以上の整数である]で示されるガス状
    化合物と、キャリヤーガスとを反応器内に注入する工
    程;及びハロゲン化チタンとSin2n+2とを反応させ
    て、ウェファ上にケイ化チタン含有フィルムを付着させ
    るために効果的である特定圧力と530℃から800℃
    の特定温度とに反応器を維持する工程を含み、処理中に
    高強度の光線の使用を避ける方法。
  2. 【請求項2】 ハロゲン化チタンがTiCl4である請
    求項1記載の化学蒸着方法。
  3. 【請求項3】 温度を維持するために反応器に、本質的
    に熱エネルギーから成るエネルギーのエネルギー源を供
    給する工程をさらに含む請求項1記載の化学蒸着方法。
  4. 【請求項4】 前記特定圧力が0.5トール〜30トー
    ルである請求項1記載の化学蒸着方法。
  5. 【請求項5】 フィルムのケイ化チタンが主としてTi
    Si2である請求項1記載の化学蒸着方法。
  6. 【請求項6】 化学蒸着反応器内で半導体ウェファ上に
    ケイ化チタンの相似層を形成する化学蒸着方法におい
    て、次の工程: 反応器内にウェファを入れる工程; 特定量のガス状チタン有機金属先駆体と、式:Sin
    2n+2 [式中、“n”は2以上の整数である]で示される
    ガス状化合物と、キャリヤーガスとを反応器内に注入す
    る工程;及びチタン有機金属先駆体とSin2n+2とを
    反応させて、ウェファ上にケイ化チタン含有フィルムを
    付着させるために効果的である特定圧力と特定温度とに
    反応器を維持する工程を含み、処理中に高強度の光線の
    使用を避ける方法。
  7. 【請求項7】 チタン有機金属先駆体が式:Ti(NR
    24[式中、Rは炭素含有ラジカルを含む]で示される
    化合物、ビス−シクロペンタジエニルチタンジアジド及
    びこれらの混合物から成る群から選択される請求項6記
    載の化学蒸着方法。
  8. 【請求項8】 温度を維持するために反応器に、本質的
    に熱エネルギーから成るエネルギーのエネルギー源を供
    給する工程をさらに含む請求項6記載の化学蒸着方法。
  9. 【請求項9】 n=2であり、前記特定温度が400℃
    〜650℃である請求項6記載の化学蒸着方法。
  10. 【請求項10】 n=3であり、前記特定温度が300
    ℃〜650℃である請求項6記載の化学蒸着方法。
  11. 【請求項11】 前記特定圧力が0.5トル〜30トル
    である請求項6記載の化学蒸着方法。
  12. 【請求項12】 n=2であり、前記特定温度が400
    ℃〜650℃であり、前記特定圧力が0.5トル〜30
    トルである請求項6記載の化学蒸着方法。
  13. 【請求項13】 n=3であり、前記特定温度が300
    ℃〜650℃であり、前記特定圧力が0.5トル〜30
    トルである請求項6記載の化学蒸着方法。
  14. 【請求項14】 フィルムのケイ化チタンが主としてT
    iSi2である請求項6記載の化学蒸着方法。
  15. 【請求項15】 化学蒸着反応器内で半導体ウェファ上
    にケイ化チタンの相似層を形成する化学蒸着方法におい
    て、次の工程: 反応器内にウェファを入れる工程; 特定量のガス状ハロゲン化チタンと、式:Sin2n+2
    [式中、“n”は3である]で示されるガス状化合物と、
    キャリヤーガスとを反応器内に注入する工程;及びハロ
    ゲン化チタンとSin2n+2とを反応させ、ウェファ上
    に式:TiSi、TiSi2、Ti5Si3で示されるケ
    イ化チタン含有フィルムを付着させるために効果的であ
    る約100トール以下の圧力と530℃〜800℃の温
    度とに反応器を維持する工程を含み、 処理中に高強度の光線の使用を避ける方法。
  16. 【請求項16】 化学蒸着反応器内で半導体ウェファ上
    にケイ化チタンの相似層を形成する化学蒸着方法におい
    て、次の工程: 反応器内にウェファを入れる工程; 特定量のガス状チタン有機金属先駆体と、式:Sin
    2n+2 [式中、“n”は2又は3である]で示されるガス
    状化合物と、キャリヤーガスとを反応器内に注入する工
    程;及びチタン有機金属先駆体とSin2n+2とを反応
    させ、ウェファ上に式:TiSi、TiSi2、Ti5
    3で示されるケイ化チタン含有フィルムを付着させる
    ために効果的である、約100トール以下の圧力と30
    0℃〜800℃の温度とに反応器を維持する工程を含
    み、処理中に高強度の光線の使用を避ける方法。
  17. 【請求項17】 化学蒸着反応器内で半導体ウェファ上
    にケイ化チタンの相似層を形成する化学蒸着方法におい
    て、次の工程: 反応器内にウェファを入れる工程; 特定量のガス状ハロゲン化チタンであって該ハロゲン化
    チタンのハロゲンは塩素でない前記ハロゲン化チタン
    と、式:Sin2n+2 [式中、“n”は1以上の整数で
    ある]で示されるガス状化合物と、キャリヤーガスとを
    反応器内に注入する工程;及びハロゲン化チタンとSi
    n2n+2とを反応させて、ウェファ上にケイ化チタン含
    有フィルムを付着させるために効果的である特定圧力と
    530℃〜800℃の特定温度とに反応器を維持する工
    程を含み、処理中に高強度の光線の使用を避ける方法。
  18. 【請求項18】 前記ハロゲン化チタンが四臭化チタン
    である請求項17記載の方法。
  19. 【請求項19】 前記ハロゲン化チタンが四フッ化チタ
    ンである請求項17記載の方法。
  20. 【請求項20】 前記ハロゲン化チタンが四ヨウ化チタ
    ンである請求項17記載の方法。
  21. 【請求項21】 化学蒸着反応器内で半導体ウェファ上
    にケイ化チタンの相似層を形成する化学蒸着方法におい
    て、次の工程: 反応器内にウェファを入れる工程; 特定量のガス状ハロゲン化チタンであって該ハロゲン化
    チタンのハロゲンは臭素、ヨウ素、及びフッ素の少なく
    とも1つを含む前記ハロゲン化チタンと、式:Sin
    2n+2 [式中、“n”は1以上の整数である]で示される
    ガス状化合物と、キャリヤーガスとを反応器内に注入す
    る工程;及びハロゲン化チタンとSin2n+2とを反応
    させて、ウェファ上にケイ化チタン含有フィルムを付着
    させるために効果的である特定圧力と530℃〜800
    ℃の特定温度とに反応器を維持する工程を含み、処理中
    に高強度の光線の使用を避ける方法。
  22. 【請求項22】 前記ハロゲン化物が臭素を含む請求項
    21記載の方法。
  23. 【請求項23】 前記ハロゲン化物がフッ素を含む請求
    項21記載の方法。
  24. 【請求項24】 前記ハロゲン化物がヨウ素を含む請求
    項21記載の方法。
  25. 【請求項25】 nが2以上の整数である請求項17記
    載の方法。
  26. 【請求項26】 nが2以上の整数である請求項21記
    載の方法。
JP19714793A 1992-08-07 1993-08-09 半導体ウェファへのケイ化チタンの化学蒸着方法 Expired - Fee Related JP3252028B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US926754 1986-11-04
US07/926,754 US5240739A (en) 1992-08-07 1992-08-07 Chemical vapor deposition technique for depositing titanium silicide on semiconductor wafers

Publications (2)

Publication Number Publication Date
JPH06163435A JPH06163435A (ja) 1994-06-10
JP3252028B2 true JP3252028B2 (ja) 2002-01-28

Family

ID=25453661

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19714793A Expired - Fee Related JP3252028B2 (ja) 1992-08-07 1993-08-09 半導体ウェファへのケイ化チタンの化学蒸着方法

Country Status (3)

Country Link
US (2) US5240739A (ja)
JP (1) JP3252028B2 (ja)
DE (1) DE4326211B4 (ja)

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5320880A (en) * 1992-10-20 1994-06-14 Micron Technology, Inc. Method of providing a silicon film having a roughened outer surface
US5633036A (en) * 1995-04-21 1997-05-27 The Board Of Trustees Of The University Of Illinois Selective low temperature chemical vapor deposition of titanium disilicide onto silicon regions
US6077781A (en) 1995-11-21 2000-06-20 Applied Materials, Inc. Single step process for blanket-selective CVD aluminum deposition
US6066358A (en) * 1995-11-21 2000-05-23 Applied Materials, Inc. Blanket-selective chemical vapor deposition using an ultra-thin nucleation layer
US5877087A (en) 1995-11-21 1999-03-02 Applied Materials, Inc. Low temperature integrated metallization process and apparatus
US6726776B1 (en) 1995-11-21 2004-04-27 Applied Materials, Inc. Low temperature integrated metallization process and apparatus
US5846881A (en) * 1995-12-28 1998-12-08 Micron Technology, Inc. Low cost DRAM metallization
US5730835A (en) * 1996-01-31 1998-03-24 Micron Technology, Inc. Facet etch for improved step coverage of integrated circuit contacts
US5908947A (en) * 1996-02-09 1999-06-01 Micron Technology, Inc. Difunctional amino precursors for the deposition of films comprising metals
DE19612725A1 (de) * 1996-03-29 1997-10-02 Siemens Ag Verfahren zur Metallisierung von Submikron-Kontaktlöchern in Halbleiterkörpern
US5760434A (en) * 1996-05-07 1998-06-02 Micron Technology, Inc. Increased interior volume for integrated memory cell
US6313035B1 (en) 1996-05-31 2001-11-06 Micron Technology, Inc. Chemical vapor deposition using organometallic precursors
US5856236A (en) 1996-06-14 1999-01-05 Micron Technology, Inc. Method of depositing a smooth conformal aluminum film on a refractory metal nitride layer
US6090708A (en) 1996-11-14 2000-07-18 Micron Technology, Inc. Method of forming a crystalline phase material, electrically conductive line and refractory metal silicide
US5997634A (en) * 1996-11-14 1999-12-07 Micron Technology, Inc. Method of forming a crystalline phase material
US6749717B1 (en) 1997-02-04 2004-06-15 Micron Technology, Inc. Device for in-situ cleaning of an inductively-coupled plasma chambers
US6139905A (en) * 1997-04-11 2000-10-31 Applied Materials, Inc. Integrated CVD/PVD Al planarization using ultra-thin nucleation layers
US6020259A (en) * 1997-05-01 2000-02-01 Mosel Vitelic, Inc. Method of forming a tungsten-plug contact for a semiconductor device
US5929526A (en) * 1997-06-05 1999-07-27 Micron Technology, Inc. Removal of metal cusp for improved contact fill
US5976976A (en) 1997-08-21 1999-11-02 Micron Technology, Inc. Method of forming titanium silicide and titanium by chemical vapor deposition
US5930671A (en) 1997-10-20 1999-07-27 Industrial Technology Research Institute CVD titanium silicide for contract hole plugs
US5856237A (en) * 1997-10-20 1999-01-05 Industrial Technology Research Institute Insitu formation of TiSi2/TiN bi-layer structures using self-aligned nitridation treatment on underlying CVD-TiSi2 layer
US6284316B1 (en) 1998-02-25 2001-09-04 Micron Technology, Inc. Chemical vapor deposition of titanium
US6143362A (en) * 1998-02-25 2000-11-07 Micron Technology, Inc. Chemical vapor deposition of titanium
US7858518B2 (en) 1998-04-07 2010-12-28 Micron Technology, Inc. Method for forming a selective contact and local interconnect in situ
US6121134A (en) * 1998-04-21 2000-09-19 Micron Technology, Inc. High aspect ratio metallization structures and processes for fabricating the same
US6320261B1 (en) 1998-04-21 2001-11-20 Micron Technology, Inc. High aspect ratio metallization structures for shallow junction devices, and methods of forming the same
US6518176B2 (en) 1998-06-05 2003-02-11 Ted Guo Method of selective formation of a barrier layer for a contact level via
US6210813B1 (en) 1998-09-02 2001-04-03 Micron Technology, Inc. Forming metal silicide resistant to subsequent thermal processing
US6423626B1 (en) 1998-11-02 2002-07-23 Micron Technology, Inc. Removal of metal cusp for improved contact fill
US6291363B1 (en) 1999-03-01 2001-09-18 Micron Technology, Inc. Surface treatment of DARC films to reduce defects in subsequent cap layers
US20070190751A1 (en) * 1999-03-29 2007-08-16 Marr Kenneth W Semiconductor fuses and methods for fabricating and programming the same
US6323534B1 (en) 1999-04-16 2001-11-27 Micron Technology, Inc. Fuse for use in a semiconductor device
US6994800B1 (en) 1999-04-29 2006-02-07 President And Fellows Of Harvard College Liquid precursors for formation of materials containing alkali metals
WO2000067300A1 (en) * 1999-04-29 2000-11-09 President And Fellows Of Harvard College Liquid precursors for formation of materials containing alkali metals
US6214714B1 (en) 1999-06-25 2001-04-10 Applied Materials, Inc. Method of titanium/titanium nitride integration
US6524952B1 (en) 1999-06-25 2003-02-25 Applied Materials, Inc. Method of forming a titanium silicide layer on a substrate
US6207558B1 (en) 1999-10-21 2001-03-27 Applied Materials, Inc. Barrier applications for aluminum planarization
US6613656B2 (en) * 2001-02-13 2003-09-02 Micron Technology, Inc. Sequential pulse deposition
US6858904B2 (en) 2001-08-30 2005-02-22 Micron Technology, Inc. High aspect ratio contact structure with reduced silicon consumption
US20030042614A1 (en) * 2001-08-30 2003-03-06 Ammar Deraa Metal silicide adhesion layer for contact structures
US6730355B2 (en) 2002-03-06 2004-05-04 Micron Technology, Inc. Chemical vapor deposition method of forming a material over at least two substrates
US6586285B1 (en) 2002-03-06 2003-07-01 Micron Technology, Inc. Plasma enhanced chemical vapor deposition method of forming titanium silicide comprising layers
US6767823B2 (en) * 2002-03-06 2004-07-27 Micron Technology, Inc. Plasma enhanced chemical vapor deposition method of forming titanium silicide comprising layers
US6991653B2 (en) * 2002-03-21 2006-01-31 Sdgi Holdings, Inc. Vertebral body and disc space replacement devices
US20040038458A1 (en) * 2002-08-23 2004-02-26 Marr Kenneth W. Semiconductor fuses, semiconductor devices containing the same, and methods of making and using the same
US7095095B2 (en) * 2004-06-28 2006-08-22 Micron Technology, Inc. Semiconductor constructions
CN100356522C (zh) * 2005-12-31 2007-12-19 浙江大学 化学气相沉积法制备硅化钛纳米线的方法
KR100776174B1 (ko) * 2006-08-24 2007-11-12 동부일렉트로닉스 주식회사 실리사이드를 포함하는 반도체 소자 및 그 제조방법
US20160251272A1 (en) * 2015-02-27 2016-09-01 General Electric Company Laminate structure fabricated using chemical vapor infiltration (cvi)
KR102302000B1 (ko) 2016-09-15 2021-09-14 어플라이드 머티어리얼스, 인코포레이티드 콘택 집적 및 선택적 실리사이드 형성 방법들
KR102163383B1 (ko) * 2016-12-12 2020-10-08 어플라이드 머티어리얼스, 인코포레이티드 실리사이드 형성을 위한 방법들

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2898235A (en) * 1957-01-16 1959-08-04 Ohio Commw Eng Co Metal dienyl gas plating
US4568565A (en) * 1984-05-14 1986-02-04 Allied Corporation Light induced chemical vapor deposition of conductive titanium silicide films
US4766006A (en) * 1986-05-15 1988-08-23 Varian Associates, Inc. Low pressure chemical vapor deposition of metal silicide
US4957777A (en) * 1988-07-28 1990-09-18 Massachusetts Institute Of Technology Very low pressure chemical vapor deposition process for deposition of titanium silicide films
US5104694A (en) * 1989-04-21 1992-04-14 Nippon Telephone & Telegraph Corporation Selective chemical vapor deposition of a metallic film on the silicon surface
JP2747036B2 (ja) * 1989-07-07 1998-05-06 日本電信電話株式会社 薄膜形成方法
DE4122473A1 (de) * 1990-07-27 1992-01-30 Kali Chemie Ag Verfahren zur abscheidung von titan, zirkonium oder hafnium enthaltenden schichten

Also Published As

Publication number Publication date
DE4326211A1 (de) 1994-02-10
JPH06163435A (ja) 1994-06-10
US5376405A (en) 1994-12-27
DE4326211B4 (de) 2005-02-03
US5240739A (en) 1993-08-31

Similar Documents

Publication Publication Date Title
JP3252028B2 (ja) 半導体ウェファへのケイ化チタンの化学蒸着方法
US6936549B2 (en) Chemical vapor deposition using organometallic precursors
US5344792A (en) Pulsed plasma enhanced CVD of metal silicide conductive films such as TiSi2
KR100380598B1 (ko) 콘택트 형성 방법 및 콘택트를 포함하는 장치
US5278100A (en) Chemical vapor deposition technique for depositing titanium silicide on semiconductor wafers
US6326690B2 (en) Method of titanium/titanium nitride integration
US4501769A (en) Method for selective deposition of layer structures consisting of silicides of HMP metals on silicon substrates and products so-formed
JPH10209081A (ja) 集積回路構造のバイア又は接点開口用の改善された障壁層及びその製造方法
JPH0573255B2 (ja)
US20020192396A1 (en) Method of titanium/titanium nitride integration
JPH0669157A (ja) チタン膜の形成方法
KR100485386B1 (ko) 금속막 증착용 조성물 및 이를 이용한 금속막 형성 방법
US6500501B1 (en) Chemical vapor deposition process for depositing titanium silicide films from an organometallic compound
JP2748881B2 (ja) 半導体製造装置および製造方法
JPH05121648A (ja) プレーナ誘電体の作製方法
KR0161889B1 (ko) 반도체장치의 배선 형성방법
JPH0410219B2 (ja)
US7858518B2 (en) Method for forming a selective contact and local interconnect in situ
JPS6376875A (ja) 気相成長法
JPH1070091A (ja) 半導体装置の製造方法
JP2677230B2 (ja) TiN膜の形成方法
JPH06216066A (ja) 半導体装置の製造方法
Sandhu et al. Pulsed plasma enhanced CVD of metal silicide conductive films such as TiSi 2
JP2004335799A (ja) 金属膜成膜方法および金属配線形成方法
JPH0421751B2 (ja)

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19990330

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071116

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081116

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091116

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091116

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101116

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111116

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111116

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121116

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees