JP3251433B2 - 隣接しないタイムスロットで送信されるディジタル符号化された信号の等化方法 - Google Patents
隣接しないタイムスロットで送信されるディジタル符号化された信号の等化方法Info
- Publication number
- JP3251433B2 JP3251433B2 JP19163694A JP19163694A JP3251433B2 JP 3251433 B2 JP3251433 B2 JP 3251433B2 JP 19163694 A JP19163694 A JP 19163694A JP 19163694 A JP19163694 A JP 19163694A JP 3251433 B2 JP3251433 B2 JP 3251433B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- digitally encoded
- synchronization signal
- minimum energy
- equalization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
- G01S11/00—Systems for determining distance or velocity not using reflection or reradiation
- G01S11/02—Systems for determining distance or velocity not using reflection or reradiation using radio waves
- G01S11/10—Systems for determining distance or velocity not using reflection or reradiation using radio waves using Doppler effect
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0334—Processing of samples having at least three levels, e.g. soft decisions
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
- H04L7/042—Detectors therefor, e.g. correlators, state machines
Description
【０００１】
【産業上の利用分野】本発明は、各タイムスロットが同
期信号で始まり所定の時間毎にディジタル符号化マーカ
信号が入るデータ信号が続く、隣接しないタイムスロッ
トで送信されるディジタル符号化された信号の等化方法
に関する。
期信号で始まり所定の時間毎にディジタル符号化マーカ
信号が入るデータ信号が続く、隣接しないタイムスロッ
トで送信されるディジタル符号化された信号の等化方法
に関する。
【０００２】
【従来の技術】無線通信は、技術上周知である。これま
で、知られている無線通信の形式は、セル式通信と呼ば
れるもので、各固定ユニットがセル（cellular）と称す
る割当地域内で信号を受信し、移動ユニットに伝送す
る。移動電話があるセルから他のセルに移動すると、通
信もそのセルの固定ユニットから他のセルの固定ユニッ
トに移される。
で、知られている無線通信の形式は、セル式通信と呼ば
れるもので、各固定ユニットがセル（cellular）と称す
る割当地域内で信号を受信し、移動ユニットに伝送す
る。移動電話があるセルから他のセルに移動すると、通
信もそのセルの固定ユニットから他のセルの固定ユニッ
トに移される。
【０００３】これまでセル式通信は、アナログ式が基本
で普及して来た。しかしながら、その結果、空路の混雑
が増大し、新規加入者を受け入れるための通信システム
の容量が重要な課題となって来ている。ディジタルセル
通信はセルシステム範囲内の加入者数を増大させるチャ
ンスを提供する。現在のアナログセルシステムとこのデ
ィジタルセルシステムの間を橋渡しするために１つの規
格が提案されている。
で普及して来た。しかしながら、その結果、空路の混雑
が増大し、新規加入者を受け入れるための通信システム
の容量が重要な課題となって来ている。ディジタルセル
通信はセルシステム範囲内の加入者数を増大させるチャ
ンスを提供する。現在のアナログセルシステムとこのデ
ィジタルセルシステムの間を橋渡しするために１つの規
格が提案されている。
【０００４】ＩＳ−５４規格として知られているＥＩＡ
／ＴＩＡ（Electronic Industry Association/Telecomm
unications Industry Association；電子工業会／電気
通信工業会）が提案している規格は、移動ユニットと基
地局ユニット間の通信はアナログとディジタルの両モー
ドで稼働出来ることと規定している。さらに詳細に云え
ば、ディジタル無線通信モードで使用する場合、ユニッ
トＩＳ−５４規格では、基地局ユニットと移動ユニット
間の通信は時分割多元接続（Time Division Multiplex
Access；ＴＤＭＡ）モードで行われることを規定してい
る。ＴＤＭＡモードにおいては、ディジタル符号化され
た信号は複数の独立タイムスロットで伝送される。基地
局ユニットと移動ユニット間の通信は割当られたタイム
スロットで各フレームの範囲内において行われる。各タ
イムスロットにおいては、先ず、ディジタル化された同
期信号が送られ、次にディジタル化したデータ信号が送
られねばならない。さらに、ディジタル符号化データ信
号中に、所定時間毎に、ディジタル化されたマーカ信号
が送られる。これらはすべてＩＳ５−５４規格に記載さ
れて周知である。
／ＴＩＡ（Electronic Industry Association/Telecomm
unications Industry Association；電子工業会／電気
通信工業会）が提案している規格は、移動ユニットと基
地局ユニット間の通信はアナログとディジタルの両モー
ドで稼働出来ることと規定している。さらに詳細に云え
ば、ディジタル無線通信モードで使用する場合、ユニッ
トＩＳ−５４規格では、基地局ユニットと移動ユニット
間の通信は時分割多元接続（Time Division Multiplex
Access；ＴＤＭＡ）モードで行われることを規定してい
る。ＴＤＭＡモードにおいては、ディジタル符号化され
た信号は複数の独立タイムスロットで伝送される。基地
局ユニットと移動ユニット間の通信は割当られたタイム
スロットで各フレームの範囲内において行われる。各タ
イムスロットにおいては、先ず、ディジタル化された同
期信号が送られ、次にディジタル化したデータ信号が送
られねばならない。さらに、ディジタル符号化データ信
号中に、所定時間毎に、ディジタル化されたマーカ信号
が送られる。これらはすべてＩＳ５−５４規格に記載さ
れて周知である。
【０００５】ディジタル無線通信システムの問題の一つ
は、ディジタル符号化した信号の等化である。ディジタ
ル符号化信号は或るユニットから他のユニットに伝送さ
れる時、複数のデータパスを通るが、他のユニットに到
着した種々の信号がディジタル符号化信号間の伝搬の遅
れをもたらす。これは記号間干渉として知られている。
等化器は、複数の信号路から到着するディジタル符号化
した信号間のシンボル間干渉を補正するディジタルハー
ドウェア／ソフトウェアである。
は、ディジタル符号化した信号の等化である。ディジタ
ル符号化信号は或るユニットから他のユニットに伝送さ
れる時、複数のデータパスを通るが、他のユニットに到
着した種々の信号がディジタル符号化信号間の伝搬の遅
れをもたらす。これは記号間干渉として知られている。
等化器は、複数の信号路から到着するディジタル符号化
した信号間のシンボル間干渉を補正するディジタルハー
ドウェア／ソフトウェアである。
【０００６】先行技術においては、多くの等化戦略が開
示されている。例えば、「選択性フェージング環境にお
けるＲＬＳアルゴリズムを用いた移動式無線等化器のＢ
ＥＲ性能」（アキヒロ ヒガシ，ヒロシ スズキ）；
「陸上移動無線通信路用ＴＤＭＡ通信のための双方向等
化技術」（ヨウオング・リー、Ｇrobecom、p.1459〜p.1
462，1991年）；および「陸上移動通信における高ビッ
トレートデータ通信を目指す日本の適応等化技術の開
発」（セイイチ サンペイ，ＩＥＩＣＥ会報、Ｅ巻、p.
1512〜p.1521，1991年6月）が参照できる。
示されている。例えば、「選択性フェージング環境にお
けるＲＬＳアルゴリズムを用いた移動式無線等化器のＢ
ＥＲ性能」（アキヒロ ヒガシ，ヒロシ スズキ）；
「陸上移動無線通信路用ＴＤＭＡ通信のための双方向等
化技術」（ヨウオング・リー、Ｇrobecom、p.1459〜p.1
462，1991年）；および「陸上移動通信における高ビッ
トレートデータ通信を目指す日本の適応等化技術の開
発」（セイイチ サンペイ，ＩＥＩＣＥ会報、Ｅ巻、p.
1512〜p.1521，1991年6月）が参照できる。
【０００７】
【発明が解決しようとする問題】上述のごときディジタ
ル無線通信システムの問題の一つとして、ディジタル符
号化した信号の等化がある。従来、多くの等化方法が提
案されているが、一般的に等化性能と、信号処理量は背
反する関係にあり、いかに少ない信号処理量で、所望の
等化性能を得るかが課題となっている。先行技術の一つ
として、非最少位相系における誤り伝搬を低減して等化
性能の向上を図る「陸上移動無線通信路用ＴＤＭＡ通信
のための双方向等化技術」（ヨウオング リー；Grobec
om,p.1459〜1462,1991年）等がある。しかし、従来の双
方向等化では、前方、後方の２回の等化を必要とし、信
号処理量の低減が課題となっている。
ル無線通信システムの問題の一つとして、ディジタル符
号化した信号の等化がある。従来、多くの等化方法が提
案されているが、一般的に等化性能と、信号処理量は背
反する関係にあり、いかに少ない信号処理量で、所望の
等化性能を得るかが課題となっている。先行技術の一つ
として、非最少位相系における誤り伝搬を低減して等化
性能の向上を図る「陸上移動無線通信路用ＴＤＭＡ通信
のための双方向等化技術」（ヨウオング リー；Grobec
om,p.1459〜1462,1991年）等がある。しかし、従来の双
方向等化では、前方、後方の２回の等化を必要とし、信
号処理量の低減が課題となっている。
【０００８】以下に、本発明の好ましい実施例として、
ＩＳ−５４規格によるアナログおよびディジタルの両モ
ードで使用できる無線通信システムを開示するが、本発
明が下述のように任意のディジタル無線システムで使用
できることは明らかである。
ＩＳ−５４規格によるアナログおよびディジタルの両モ
ードで使用できる無線通信システムを開示するが、本発
明が下述のように任意のディジタル無線システムで使用
できることは明らかである。
【０００９】
【発明の概要】本発明による、複数の隣接しないタイム
スロットで送信されるディジタル符号化された信号の等
化方法は、各タイムスロットの最初にディジタル符号化
した同期信号を有する。この同期信号には、各スロット
中で所定時間毎にディジタル符号化したマーカ信号を挿
入したディジタル符号化信号が続く。この方法は、割当
られたタイムスロットのディジタル符号化同期信号（第
１の同期信号）と、割当られたタイムスロットのディジ
タル符号化データ信号と、直続の割当られていないタイ
ムスロットのディジタル符号化同期信号（第２の同期信
号）を記憶（保持）し、次に、記憶したディジタル符号
化信号の最小エネルギーの位置を定める。続いて、記憶
したディジタル符号化信号の等化を第１同期信号から最
小エネルギーポイントに向かって開始する。さらに、第
２の同期信号の終りから最小エネルギポイントに向って
記憶されたディジタル符号化信号の等化を開始する。
スロットで送信されるディジタル符号化された信号の等
化方法は、各タイムスロットの最初にディジタル符号化
した同期信号を有する。この同期信号には、各スロット
中で所定時間毎にディジタル符号化したマーカ信号を挿
入したディジタル符号化信号が続く。この方法は、割当
られたタイムスロットのディジタル符号化同期信号（第
１の同期信号）と、割当られたタイムスロットのディジ
タル符号化データ信号と、直続の割当られていないタイ
ムスロットのディジタル符号化同期信号（第２の同期信
号）を記憶（保持）し、次に、記憶したディジタル符号
化信号の最小エネルギーの位置を定める。続いて、記憶
したディジタル符号化信号の等化を第１同期信号から最
小エネルギーポイントに向かって開始する。さらに、第
２の同期信号の終りから最小エネルギポイントに向って
記憶されたディジタル符号化信号の等化を開始する。
【００１０】
【実施例】図１は、通信ユニット１０のブロック図で、
通信ユニット１０は、移動ユニットと固定ユニット間の
無線通信システムにおける移動ユニットのものである
が、同時に、固定ユニットの一部を示している。さらに
詳述すれば、当業者にはよく理解されるように、固定ユ
ニットは多数の遠隔ユニットを同時に処理する能力およ
びハンドオフ（hand off）機能を実現するための追加ユ
ニットを含んでいる。
通信ユニット１０は、移動ユニットと固定ユニット間の
無線通信システムにおける移動ユニットのものである
が、同時に、固定ユニットの一部を示している。さらに
詳述すれば、当業者にはよく理解されるように、固定ユ
ニットは多数の遠隔ユニットを同時に処理する能力およ
びハンドオフ（hand off）機能を実現するための追加ユ
ニットを含んでいる。
【００１１】通信ユニット１０はＲＦ（無線周波数）の
無線信号を受信するアンテナ１２を有し、受信されたＲ
Ｆ信号はＲＦ処理ユニット１４により処理される。次い
で、この信号はＲＦ処理ユニット１４からベースバンド
プロセッサ２０に送られる。このベースバンドプロセッ
サ２０はＡＦＥ（アナログフロントエンド）ユニット２
２を含んでおり、このＡＦＥはＲＦ処理ユニット１４か
らのＲＦ信号を受け取る。ＡＦＥユニット２２からの信
号は、次に、変復調装置のＤＳＰ（ディジタル信号プロ
セッサ）２４に送られる。この変復調装置のＤＳＰ２４
からの信号はＶＳＥＬＰのＤＳＰ２６に送られる。ＦＰ
ＧＡ（フィールドプログラマブルゲイトアレイ）２８は
変復調装置のＤＳＰ２４およびＶＳＥＬＰのＤＳＰ２６
と通信する。ＦＰＧＡ２８は音声符復号器（オーディオ
コーデック）３０とも通信する。ＦＰＧＡ２８はまた制
御装置３２と接続している。最後に、音声符復号器３０
は、通常のスピーカおよびマイクロホンと接続してい
る。
無線信号を受信するアンテナ１２を有し、受信されたＲ
Ｆ信号はＲＦ処理ユニット１４により処理される。次い
で、この信号はＲＦ処理ユニット１４からベースバンド
プロセッサ２０に送られる。このベースバンドプロセッ
サ２０はＡＦＥ（アナログフロントエンド）ユニット２
２を含んでおり、このＡＦＥはＲＦ処理ユニット１４か
らのＲＦ信号を受け取る。ＡＦＥユニット２２からの信
号は、次に、変復調装置のＤＳＰ（ディジタル信号プロ
セッサ）２４に送られる。この変復調装置のＤＳＰ２４
からの信号はＶＳＥＬＰのＤＳＰ２６に送られる。ＦＰ
ＧＡ（フィールドプログラマブルゲイトアレイ）２８は
変復調装置のＤＳＰ２４およびＶＳＥＬＰのＤＳＰ２６
と通信する。ＦＰＧＡ２８は音声符復号器（オーディオ
コーデック）３０とも通信する。ＦＰＧＡ２８はまた制
御装置３２と接続している。最後に、音声符復号器３０
は、通常のスピーカおよびマイクロホンと接続してい
る。
【００１２】先に記述したように、通信ユニット１０は
その好ましい実施態様においてＩＳ−５４規格を実現し
ている。従って、通信ユニット１０は符号化無線信号に
よりアナログおよびディジタルのいずれの信号も処理で
きる。前記の構成装置は一般に次のように作動する。
その好ましい実施態様においてＩＳ−５４規格を実現し
ている。従って、通信ユニット１０は符号化無線信号に
よりアナログおよびディジタルのいずれの信号も処理で
きる。前記の構成装置は一般に次のように作動する。
【００１３】ＲＦ処理ユニット１４はアナログまたはデ
ィジタル符号化ＲＦ信号を受理し、ベースバンドプロセ
ッサ２０で処理出来るようにベースバンド信号に変換す
る。ディジタルモードで稼働の場合、このＲＦ処理ユニ
ット１４は受信したＩＦ（中間周波数）信号を復調し、
アナログＩ，Ｑ信号を生成する。
ィジタル符号化ＲＦ信号を受理し、ベースバンドプロセ
ッサ２０で処理出来るようにベースバンド信号に変換す
る。ディジタルモードで稼働の場合、このＲＦ処理ユニ
ット１４は受信したＩＦ（中間周波数）信号を復調し、
アナログＩ，Ｑ信号を生成する。
【００１４】ＡＦＥユニット２２は、Ｉ／Ｑ信号用フィ
ルタ機能を伴うアナログからディジタルおよびディジタ
ルからアナログへの変換を実現する。さらに、このユニ
ットはＲＦコントロールのために４チャネル（中１チャ
ネルは不使用）のＤ／Ａ変換を実現する。同ユニットは
またＲＳＳＩ（Receive Signal Strength Indicator；
受信信号強度指示計）の測定用Ａ／Ｄ変換器を１台有し
ている。
ルタ機能を伴うアナログからディジタルおよびディジタ
ルからアナログへの変換を実現する。さらに、このユニ
ットはＲＦコントロールのために４チャネル（中１チャ
ネルは不使用）のＤ／Ａ変換を実現する。同ユニットは
またＲＳＳＩ（Receive Signal Strength Indicator；
受信信号強度指示計）の測定用Ａ／Ｄ変換器を１台有し
ている。
【００１５】この好ましい実施態様における変復調装置
のＤＳＰ２４は、ＲＯＭに符号化されたディジタル信号
プロセッサであり（ＴＭＳ３２０ｃ５１）、アナログモ
ード処理と、ディジタルモードでの変復調機能並びにＦ
ＡＣＣＨ（Fast Access Control Channel；高速アクセ
ス制御チャンネル）／ＳＡＣＣＨ（Slow Access Contro
l Channel；低速アクセス制御チャンネル）のエラー制
御機能を実現する。ＦＡＣＣＨ／ＳＡＣＣＨについては
ＩＳ−５４規格に規定されており業界においては周知で
ある。変復調プロセッサ２４はその直列ポートを介して
ＦＰＧＡのＩ／Ｏ（入出力）復号器２８とインタフェー
スで結合している。ＦＰＧＡ２８は制御装置３２と接続
している。変復調装置のＤＳＰ２４はまた、アナログモ
ードで稼働時におけるＶＳＥＬＰのＤＳＰプロセッサ２
６および音声符復号器３０との通信のために時分割多重
式（time division multiplex；ＴＤＭ）母線を維持し
ている。変復調装置のＤＳＰプロセッサ２４はＲＦプロ
セッサ１４とＡＦＥ２２を介して通信する。
のＤＳＰ２４は、ＲＯＭに符号化されたディジタル信号
プロセッサであり（ＴＭＳ３２０ｃ５１）、アナログモ
ード処理と、ディジタルモードでの変復調機能並びにＦ
ＡＣＣＨ（Fast Access Control Channel；高速アクセ
ス制御チャンネル）／ＳＡＣＣＨ（Slow Access Contro
l Channel；低速アクセス制御チャンネル）のエラー制
御機能を実現する。ＦＡＣＣＨ／ＳＡＣＣＨについては
ＩＳ−５４規格に規定されており業界においては周知で
ある。変復調プロセッサ２４はその直列ポートを介して
ＦＰＧＡのＩ／Ｏ（入出力）復号器２８とインタフェー
スで結合している。ＦＰＧＡ２８は制御装置３２と接続
している。変復調装置のＤＳＰ２４はまた、アナログモ
ードで稼働時におけるＶＳＥＬＰのＤＳＰプロセッサ２
６および音声符復号器３０との通信のために時分割多重
式（time division multiplex；ＴＤＭ）母線を維持し
ている。変復調装置のＤＳＰプロセッサ２４はＲＦプロ
セッサ１４とＡＦＥ２２を介して通信する。
【００１６】ＶＳＥＬＰのＤＳＰ２６はＲＯＭに符号化
されたＤＳＰ（ＴＭＡ３２０ｃ５１）であり、ＶＳＥＬ
Ｐ符復号器機能を実現する音声圧縮アルゴリズムであ
る。さらに、このプロセッサ２６は、音声フレームに関
連してエラー制御機能とエコーのキャンセルを実行す
る。最後に、このプロセッサ２６はＴＤＭポートを通じ
て符復号器のＤＳＰ２４と通信し、アナログモード中は
パワーを落とす。
されたＤＳＰ（ＴＭＡ３２０ｃ５１）であり、ＶＳＥＬ
Ｐ符復号器機能を実現する音声圧縮アルゴリズムであ
る。さらに、このプロセッサ２６は、音声フレームに関
連してエラー制御機能とエコーのキャンセルを実行す
る。最後に、このプロセッサ２６はＴＤＭポートを通じ
て符復号器のＤＳＰ２４と通信し、アナログモード中は
パワーを落とす。
【００１７】音声符復号器３０は音声信号のアナログか
らディジタルおよびディジタルからアナログへ変換し、
ろ波を行う。この装置はインターフェースによりスピー
カおよびマイクロホン（図示せず）に直接接続する。音
声サンプルはアナログモード稼働中、ＴＤＭポートを介
し変復調装置のＤＳＰ２４と交換し、ＴＤＭからＦＰＧ
Ａの入出力復号器２８のパルスコード変調（ＰＣＭ）変
換回路に送られる。さらに、ディジタルモード中、音声
符復号器３０は、ＰＣＭ母線を介してＶＳＥＬＰのＤＳ
Ｐ２６と結合する。
らディジタルおよびディジタルからアナログへ変換し、
ろ波を行う。この装置はインターフェースによりスピー
カおよびマイクロホン（図示せず）に直接接続する。音
声サンプルはアナログモード稼働中、ＴＤＭポートを介
し変復調装置のＤＳＰ２４と交換し、ＴＤＭからＦＰＧ
Ａの入出力復号器２８のパルスコード変調（ＰＣＭ）変
換回路に送られる。さらに、ディジタルモード中、音声
符復号器３０は、ＰＣＭ母線を介してＶＳＥＬＰのＤＳ
Ｐ２６と結合する。
【００１８】ＦＰＧＡの入出力復号器２８は、入出力ア
ドレスの復号のための第１のＦＰＧＡ１ ２８ａと、第
２のＦＰＧＡ２ ２８ｂとＰＡＬ（Programmable Array
Logic；プログラマブルアレイロジック）（図示せず）
より成る。第１のＦＰＧＡ１２８ａはタイミング発生回
路と、広帯域データ復調器と、同期制御インタフェース
と、ベースバンド試験インタフェースとを含んでいる。
第２のＦＰＧＡ２２８ｂは、制御装置３２と結合するた
めのインタフェース装置（ＵＰＩＦ）を含み、さらに、
音声符復号器３０およびＶＳＥＰＬのＤＳＰ２６とＰＣ
Ｍポートを介して通信し、さらに、ＴＤＭ／ＰＣＭ変換
回路を有している。最後に、この第２のＦＰＧＡ２ ２
８ｂは、１台のサンプリングクロック（割込み制御）を
有している。
ドレスの復号のための第１のＦＰＧＡ１ ２８ａと、第
２のＦＰＧＡ２ ２８ｂとＰＡＬ（Programmable Array
Logic；プログラマブルアレイロジック）（図示せず）
より成る。第１のＦＰＧＡ１２８ａはタイミング発生回
路と、広帯域データ復調器と、同期制御インタフェース
と、ベースバンド試験インタフェースとを含んでいる。
第２のＦＰＧＡ２２８ｂは、制御装置３２と結合するた
めのインタフェース装置（ＵＰＩＦ）を含み、さらに、
音声符復号器３０およびＶＳＥＰＬのＤＳＰ２６とＰＣ
Ｍポートを介して通信し、さらに、ＴＤＭ／ＰＣＭ変換
回路を有している。最後に、この第２のＦＰＧＡ２ ２
８ｂは、１台のサンプリングクロック（割込み制御）を
有している。
【００１９】図２について説明する。同図は、アナログ
モードで稼働する際の通信ユニット１０の信号の流れを
示している。図より明かなように、アナログモードで稼
働する際、ＶＳＥＬＰのＤＳＰ２６は完全に“オフ”の
状態になっている。アナログ無線信号はＲＦユニット１
４により受信され、ＡＦＥユニット２２に供給される。
ＡＦＥユニット２２からの信号は変復調装置のＤＳＰ２
４に供給される。変復調装置のＤＳＰ２４は、そのＴＤ
Ｍポートを通じて第２のＦＰＧＡ２ ２８ｂと連絡して
いる。ＦＰＧＡ ２８ｂはＰＣＭポートを通じて符復号
器３０と連絡している。
モードで稼働する際の通信ユニット１０の信号の流れを
示している。図より明かなように、アナログモードで稼
働する際、ＶＳＥＬＰのＤＳＰ２６は完全に“オフ”の
状態になっている。アナログ無線信号はＲＦユニット１
４により受信され、ＡＦＥユニット２２に供給される。
ＡＦＥユニット２２からの信号は変復調装置のＤＳＰ２
４に供給される。変復調装置のＤＳＰ２４は、そのＴＤ
Ｍポートを通じて第２のＦＰＧＡ２ ２８ｂと連絡して
いる。ＦＰＧＡ ２８ｂはＰＣＭポートを通じて符復号
器３０と連絡している。
【００２０】図３について説明する。図３には、ディジ
タルモードで稼働する際の通信ユニット１０の信号の流
れが図示されている。このモードにおいて、ＶＳＥＬＰ
のＤＳＰ２６は受信ディジタル符号化信号の処理に積極
的に関与している。
タルモードで稼働する際の通信ユニット１０の信号の流
れが図示されている。このモードにおいて、ＶＳＥＬＰ
のＤＳＰ２６は受信ディジタル符号化信号の処理に積極
的に関与している。
【００２１】図１１は、通信ユニット１０がディジタル
モードで稼働する際の、特にＩＳ−５４規格を実現する
ディジタル符号化信号のタイミングを示す図である。基
地ユニットと移動ユニット間の通信は、Ｆ１，Ｆ２等で
表示する複数のフレームに分割され、各フレームは２０
秒継続する。このディジタルモードにおいて、各２０秒
フレームはさらにＴ１，Ｔ２，Ｔ３で表示した複数のタ
イムスロットに分割される。ＶＳＥＬＰプロセッサ２６
により実行されたように、同一周波数同一フレームにつ
き毎秒８キロビットのフルレートでの音声圧縮能力を用
いて、基地ユニットは３台の異なる移動ユニットと通信
することが出来る。さらに、ＶＳＥＬＰのＤＳＰ２６が
半速度圧縮、即ち、毎秒４キロビットで稼働の場合、基
地ユニットと複数の移動ユニットと間通信は、各フレー
ムを６つの異なるタイムスロットに分割した４０ミリ秒
フレームを使用して実施でき、或いは６人のユーザにサ
ービスすることが出来る。
モードで稼働する際の、特にＩＳ−５４規格を実現する
ディジタル符号化信号のタイミングを示す図である。基
地ユニットと移動ユニット間の通信は、Ｆ１，Ｆ２等で
表示する複数のフレームに分割され、各フレームは２０
秒継続する。このディジタルモードにおいて、各２０秒
フレームはさらにＴ１，Ｔ２，Ｔ３で表示した複数のタ
イムスロットに分割される。ＶＳＥＬＰプロセッサ２６
により実行されたように、同一周波数同一フレームにつ
き毎秒８キロビットのフルレートでの音声圧縮能力を用
いて、基地ユニットは３台の異なる移動ユニットと通信
することが出来る。さらに、ＶＳＥＬＰのＤＳＰ２６が
半速度圧縮、即ち、毎秒４キロビットで稼働の場合、基
地ユニットと複数の移動ユニットと間通信は、各フレー
ムを６つの異なるタイムスロットに分割した４０ミリ秒
フレームを使用して実施でき、或いは６人のユーザにサ
ービスすることが出来る。
【００２２】各タイムスロットＴｎは１６２個の符号
（symbols）または３２４ビットの伝送量を収容出来
る。基地ユニットと移動ユニットは個別の周波数チャン
ネルで交信出来、全二重通信を実行する。基地ユニット
から移動ユニットへの通信プロトコルはｆ（順方向）と
表示し、移動ユニットから基地ユニットへの通信プロト
コルはｒ（逆方向）と表示する。順方向プロトコルの場
合、ＩＳ−５４規格では、ディジタル符号化信号は１４
符号（symbols）の同期信号で始め、これに１４８符号
のデータ信号を続け、６符号のＤＶＣＣ（マーカ信号）
を符号８５から９１の間のデータフィールドの中間に挿
入するよう規定している。従って、各順方向タイムスロ
ット内の１６２個の符号通信量に同期信号とデータ信号
を含んでいる。
（symbols）または３２４ビットの伝送量を収容出来
る。基地ユニットと移動ユニットは個別の周波数チャン
ネルで交信出来、全二重通信を実行する。基地ユニット
から移動ユニットへの通信プロトコルはｆ（順方向）と
表示し、移動ユニットから基地ユニットへの通信プロト
コルはｒ（逆方向）と表示する。順方向プロトコルの場
合、ＩＳ−５４規格では、ディジタル符号化信号は１４
符号（symbols）の同期信号で始め、これに１４８符号
のデータ信号を続け、６符号のＤＶＣＣ（マーカ信号）
を符号８５から９１の間のデータフィールドの中間に挿
入するよう規定している。従って、各順方向タイムスロ
ット内の１６２個の符号通信量に同期信号とデータ信号
を含んでいる。
【００２３】図４は、ＲＦ処理ユニット１４の詳細ブロ
ック図である。ＲＦ処理ユニット１４はアンテナ１２か
ら１台のデュプレクサを介して信号を受信し、受信した
信号をＲＦ＋ＩＦステージ７２に供給する。ＲＦ＋ＩＦ
ステージ７２は当分野の技術において良く知られている
ように、ＲＦフィルタ、すなわち、受信信号をフィル
タ、増幅する低ノイズ増幅器と、受信ＲＦ信号を中間周
波数信号に変換するＲＦ−ＩＦ変換器とを有している。
この変換はＲＸ周波数合成器７４により発生した信号と
の差周波信号に基づいている。ＲＸ周波数合成器７４に
より選択された周波数は温度補償水晶発振器（ＴＣＸ
Ｏ）７０から適当な乗算器７８を介し供給された信号に
基づいている。
ック図である。ＲＦ処理ユニット１４はアンテナ１２か
ら１台のデュプレクサを介して信号を受信し、受信した
信号をＲＦ＋ＩＦステージ７２に供給する。ＲＦ＋ＩＦ
ステージ７２は当分野の技術において良く知られている
ように、ＲＦフィルタ、すなわち、受信信号をフィル
タ、増幅する低ノイズ増幅器と、受信ＲＦ信号を中間周
波数信号に変換するＲＦ−ＩＦ変換器とを有している。
この変換はＲＸ周波数合成器７４により発生した信号と
の差周波信号に基づいている。ＲＸ周波数合成器７４に
より選択された周波数は温度補償水晶発振器（ＴＣＸ
Ｏ）７０から適当な乗算器７８を介し供給された信号に
基づいている。
【００２４】ＲＦ＋ＩＦステージ７２の出力は、次に、
自動利得制御信号ＡＧＣにより利得を選択する増幅及び
Ｉ／Ｑ信号復調器７６に供給される。増幅＋Ｉ／Ｑ信号
復調器７６の出力はアナログＩ信号とアナログＱ信号で
ある。
自動利得制御信号ＡＧＣにより利得を選択する増幅及び
Ｉ／Ｑ信号復調器７６に供給される。増幅＋Ｉ／Ｑ信号
復調器７６の出力はアナログＩ信号とアナログＱ信号で
ある。
【００２５】送信モードにおいて、ＲＦ処理ユニット１
４は上記と同様な構成要素より成る。アナログＩ信号と
アナログＱ信号はＩ／Ｑ変調器８６に供給され、ＩＦ搬
送波信号上のアナログＩ信号とＱ信号に変調される。次
いで、Ｉ／Ｑ変調器８６の出力は、ＲＦ＋ＩＦステージ
８２に供給される。ＲＦ＋ＩＦステージ８２は、Ｉ／Ｑ
変調器８６の出力をアンテナ１２で発信するためのＲＦ
信号に変換する。中間周波数から無線周波数に変換する
周波数はＴＸ周波数合成器８４により制御される。ＴＸ
周波数合成器８４はまた然るべき乗算器８８で乗算され
た温度補償水晶発振器７０の出力信号を受け取る。
４は上記と同様な構成要素より成る。アナログＩ信号と
アナログＱ信号はＩ／Ｑ変調器８６に供給され、ＩＦ搬
送波信号上のアナログＩ信号とＱ信号に変調される。次
いで、Ｉ／Ｑ変調器８６の出力は、ＲＦ＋ＩＦステージ
８２に供給される。ＲＦ＋ＩＦステージ８２は、Ｉ／Ｑ
変調器８６の出力をアンテナ１２で発信するためのＲＦ
信号に変換する。中間周波数から無線周波数に変換する
周波数はＴＸ周波数合成器８４により制御される。ＴＸ
周波数合成器８４はまた然るべき乗算器８８で乗算され
た温度補償水晶発振器７０の出力信号を受け取る。
【００２６】図５は、ＡＦＥユニット２２の詳細なブロ
ックレベル図を示す。このＡＦＥユニット２２は第１の
ＬＰＦ（低域フィルタ）９１を有する。第１のＬＰＦ９
１は、ＲＦユニット１４から受信したアナログＩ／Ｑ信
号を受ける。ＬＰＦ９１の出力は次にＡ−Ｄ変換器９０
に供給され、そこからディジタルＲｘＩ信号とディジタ
ルＲｘＱ信号が生じる。Ａ−Ｄ変換器９０はまた、クロ
ック９２からクロック信号を受信する。クロック９２
は、後述する標本（サンプリング）化位相調節信号によ
り調節される。ＡＦＥユニット２２はＤ−Ａ変換器９７
を含む。このＤ−Ａ変換器９７は送信ディジタルＩ信号
とＱ信号（ＴｘＩ／Ｑ）を受け、アナログＴｘＩ／Ｑ信
号に変換する。Ｄ−Ａ変換器９７は、また、クロック９
２からのクロック信号を受信する。アナログＴｘＩ／Ｑ
信号は、次に、第２のＬＰＦ（低域フィルタ）９４に供
給される。この第２のＬＰＦ９４の出力はＴｘアナログ
Ｉ／Ｑ信号として供給されＲＦユニット１４に送られ
る。
ックレベル図を示す。このＡＦＥユニット２２は第１の
ＬＰＦ（低域フィルタ）９１を有する。第１のＬＰＦ９
１は、ＲＦユニット１４から受信したアナログＩ／Ｑ信
号を受ける。ＬＰＦ９１の出力は次にＡ−Ｄ変換器９０
に供給され、そこからディジタルＲｘＩ信号とディジタ
ルＲｘＱ信号が生じる。Ａ−Ｄ変換器９０はまた、クロ
ック９２からクロック信号を受信する。クロック９２
は、後述する標本（サンプリング）化位相調節信号によ
り調節される。ＡＦＥユニット２２はＤ−Ａ変換器９７
を含む。このＤ−Ａ変換器９７は送信ディジタルＩ信号
とＱ信号（ＴｘＩ／Ｑ）を受け、アナログＴｘＩ／Ｑ信
号に変換する。Ｄ−Ａ変換器９７は、また、クロック９
２からのクロック信号を受信する。アナログＴｘＩ／Ｑ
信号は、次に、第２のＬＰＦ（低域フィルタ）９４に供
給される。この第２のＬＰＦ９４の出力はＴｘアナログ
Ｉ／Ｑ信号として供給されＲＦユニット１４に送られ
る。
【００２７】ＡＦＥユニット２２は、またＷＢＤＤ（wi
de band data demodulator；広帯域データデモジュレー
タ）９９を有し、このＷＢＤＤ９９から広帯域データ信
号が発生される。この広帯域データ復調器の信号はアナ
ログ制御チャンネルである。これは、ＩＳ−５４規格に
おいて、通信ユニット１０がアナログおよびディジタル
通信の両方を処理出来ることを要求しているからであ
り、ディジタル通信中は使用しない。ＡＦＥユニット２
２はまたＤ−Ａ変換器９３を含み、このＤ−Ａ変換器は
アナログＴｘ電力、ＡＦＣおよびＡＧＣの制御信号を受
け、これらのディジタル信号をアナログ信号に変換し、
ＲＦユニット１４を制御するためにＲＦユニット１４に
供給する。最後に、ＡＦＥユニット２２はＲＳＳＩ（re
ceive signal strength indicator；受信信号強度イン
ジケータ）信号を受信し、Ａ−Ｄ変換器９５でディジタ
ル化する。
de band data demodulator；広帯域データデモジュレー
タ）９９を有し、このＷＢＤＤ９９から広帯域データ信
号が発生される。この広帯域データ復調器の信号はアナ
ログ制御チャンネルである。これは、ＩＳ−５４規格に
おいて、通信ユニット１０がアナログおよびディジタル
通信の両方を処理出来ることを要求しているからであ
り、ディジタル通信中は使用しない。ＡＦＥユニット２
２はまたＤ−Ａ変換器９３を含み、このＤ−Ａ変換器は
アナログＴｘ電力、ＡＦＣおよびＡＧＣの制御信号を受
け、これらのディジタル信号をアナログ信号に変換し、
ＲＦユニット１４を制御するためにＲＦユニット１４に
供給する。最後に、ＡＦＥユニット２２はＲＳＳＩ（re
ceive signal strength indicator；受信信号強度イン
ジケータ）信号を受信し、Ａ−Ｄ変換器９５でディジタ
ル化する。
【００２８】図６は、受信モードで稼働中の変復調装置
のディジタル信号プロセッサＤＳＰ２４内に使用したソ
フトウェアの運転フローチャートを示している。受信モ
ードで稼働時、変復調装置のディジタル信号プロセッサ
ＤＳＰ２４は、同期獲得モード１と定常モード２の２つ
の運転モードを有する。同期獲得モード１の場合、動作
は各通信セションの開始時に生じる。一旦通信が成立す
ると、ソフトウェアは定常モード２に入る。この定常モ
ード２では、動作は各フレーム毎または２０ミリ秒毎に
行われる。定常状態の間、変復調装置のディジタル信号
プロセッサＤＳＰ２４は、最初に、後で詳述する図９の
タイミング回復動作４２を行う。タイミング回復動作４
２の後、変復調装置のディジタル信号プロセッサＤＳＰ
２４は、図１０のブロックレベル図の形式で示した信号
で動作するが、これも詳細は後述する。
のディジタル信号プロセッサＤＳＰ２４内に使用したソ
フトウェアの運転フローチャートを示している。受信モ
ードで稼働時、変復調装置のディジタル信号プロセッサ
ＤＳＰ２４は、同期獲得モード１と定常モード２の２つ
の運転モードを有する。同期獲得モード１の場合、動作
は各通信セションの開始時に生じる。一旦通信が成立す
ると、ソフトウェアは定常モード２に入る。この定常モ
ード２では、動作は各フレーム毎または２０ミリ秒毎に
行われる。定常状態の間、変復調装置のディジタル信号
プロセッサＤＳＰ２４は、最初に、後で詳述する図９の
タイミング回復動作４２を行う。タイミング回復動作４
２の後、変復調装置のディジタル信号プロセッサＤＳＰ
２４は、図１０のブロックレベル図の形式で示した信号
で動作するが、これも詳細は後述する。
【００２９】図７は、変復調装置のディジタル信号プロ
セッサＤＳＰ２４が動作するための同期獲得モードの機
能ブロック図である。ＡＦＥユニット２２から受信した
ディジタルＩ／Ｑ信号は、正規化回路９６に供給され
る。この正規化回路９６はＡ−Ｄ変換器９０からのディ
ジタル化Ｉ信号とＱ信号の振幅を正規化する。
セッサＤＳＰ２４が動作するための同期獲得モードの機
能ブロック図である。ＡＦＥユニット２２から受信した
ディジタルＩ／Ｑ信号は、正規化回路９６に供給され
る。この正規化回路９６はＡ−Ｄ変換器９０からのディ
ジタル化Ｉ信号とＱ信号の振幅を正規化する。
【００３０】正規化回路９６からのディジタル符号化信
号はバッファ回路である記憶装置９８に保存される。記
憶装置９８は、ディジタル化信号の同期信号部分長であ
る少なくとも１５個の符号（または３０サンプル）を保
存する。保存信号は、その後、整合フィルタの第１バン
ク１００に供給される。この第１バンク中のフィルタは
各々、記憶装置９８からのディジタル信号を受取り、該
信号を互いに異なる周波数範囲でろ波する。従って、整
合フィルタの第１バンク１００の出力は、複数のろ波し
たディジタル信号である。この複数のろ波ディジタル信
号は複数の第１マグニチュード（絶対値）回路１０２に
供給される。複数の第１マグニチュード回路１０２の各
回路は、第１バンク整合フィルタ１００よりのろ波ディ
ジタル信号の大きさを決定する。第１マグニチュード回
路１０２の出力は、第１の最大およびしきい値回路１０
６に供給される複数のディジタル信号である。
号はバッファ回路である記憶装置９８に保存される。記
憶装置９８は、ディジタル化信号の同期信号部分長であ
る少なくとも１５個の符号（または３０サンプル）を保
存する。保存信号は、その後、整合フィルタの第１バン
ク１００に供給される。この第１バンク中のフィルタは
各々、記憶装置９８からのディジタル信号を受取り、該
信号を互いに異なる周波数範囲でろ波する。従って、整
合フィルタの第１バンク１００の出力は、複数のろ波し
たディジタル信号である。この複数のろ波ディジタル信
号は複数の第１マグニチュード（絶対値）回路１０２に
供給される。複数の第１マグニチュード回路１０２の各
回路は、第１バンク整合フィルタ１００よりのろ波ディ
ジタル信号の大きさを決定する。第１マグニチュード回
路１０２の出力は、第１の最大およびしきい値回路１０
６に供給される複数のディジタル信号である。
【００３１】第１の最大およびしきい値回路１０６の出
力は、最大マグニチュードのろ波ディジタル信号の検出
を行う。さらに、第１の最大およびしきい値回路１０６
は第１バンクのフィルタ１００中の最大出力を持つ信号
を発生した整合フィルタを選択する。
力は、最大マグニチュードのろ波ディジタル信号の検出
を行う。さらに、第１の最大およびしきい値回路１０６
は第１バンクのフィルタ１００中の最大出力を持つ信号
を発生した整合フィルタを選択する。
【００３２】第１の最大およびしきい値回路１０６の出
力は、整合フィルタの第２バンク１０８に供給される。
第２バンク整合フィルタ１０８の各々は、互いに微細な
周波数オフセットを有し、互いに異なるフィルタ係数を
有している。第２バンク整合フィルタ１０８の出力は、
複数の微細ろ波ディジタル信号であり、第２のマグニチ
ュード回路１１０に供給される。
力は、整合フィルタの第２バンク１０８に供給される。
第２バンク整合フィルタ１０８の各々は、互いに微細な
周波数オフセットを有し、互いに異なるフィルタ係数を
有している。第２バンク整合フィルタ１０８の出力は、
複数の微細ろ波ディジタル信号であり、第２のマグニチ
ュード回路１１０に供給される。
【００３３】この第２のマグニチュード回路１１０は、
第１のマグニチュード回路１０２と類似しており、複数
の回路よりなり、各回路が微細ろ波ディジタル信号を受
け、その振幅またはマグニチュードを決定する。第２マ
グニチュード回路１１０の出力は第２の最大およびしき
い値回路検出器１１２に供給される複数の信号である。
第２の最大およびしきい値検出器１１２は最大振幅を有
するディジタル信号をその出力信号として選択する。さ
らに、第２の最大およびしきい値回路１１２はその出力
を発生する第２バンクフィルタ１０８中の整合フィルタ
を選択する。最後に、第２の最大およびしきい値回路１
１２の出力は、ＡＦＧ（自動周波数制御）へ供給される
搬送周波数を補正するための初期搬送周波数オフセット
信号、及び、タイムスロット位置信号である。このタイ
ムスロット信号は、各後続フレームの開始および停止を
制御するために内部的に使用される。
第１のマグニチュード回路１０２と類似しており、複数
の回路よりなり、各回路が微細ろ波ディジタル信号を受
け、その振幅またはマグニチュードを決定する。第２マ
グニチュード回路１１０の出力は第２の最大およびしき
い値回路検出器１１２に供給される複数の信号である。
第２の最大およびしきい値検出器１１２は最大振幅を有
するディジタル信号をその出力信号として選択する。さ
らに、第２の最大およびしきい値回路１１２はその出力
を発生する第２バンクフィルタ１０８中の整合フィルタ
を選択する。最後に、第２の最大およびしきい値回路１
１２の出力は、ＡＦＧ（自動周波数制御）へ供給される
搬送周波数を補正するための初期搬送周波数オフセット
信号、及び、タイムスロット位置信号である。このタイ
ムスロット信号は、各後続フレームの開始および停止を
制御するために内部的に使用される。
【００３４】図８は、定常モードで稼働中のソフトウェ
ア内蔵変復調装置のディジタル信号プロセッサＤＳＰ２
４の機能ブロック図を示している。定常モードにおい
て、変復調装置のディジタル信号プロセッサＤＳＰ２４
は、ＳＱＲＣフィルタ機能４２と５０（受信および送信
用）と、タイミングの回復回路４２（受信用）と、ＤＱ
ＰＳＫ変調４４と５２（各々再受信と送信）と、フレー
ムのインターリーブ／デインタリーブ４６と５４（各々
受信および送信）と、ＦＡＣＣＨ復号化および符号化４
８と５６（各々受信および送信）を実行する。さらに、
ＶＳＥＬＰのディジタル信号プロセッサＤＳＰ２６は通
信路の復号化６２と符号化６６（各々受信および送信）
と、音声の復号６４および符号化６８（各々受信と送
信）を実行する。
ア内蔵変復調装置のディジタル信号プロセッサＤＳＰ２
４の機能ブロック図を示している。定常モードにおい
て、変復調装置のディジタル信号プロセッサＤＳＰ２４
は、ＳＱＲＣフィルタ機能４２と５０（受信および送信
用）と、タイミングの回復回路４２（受信用）と、ＤＱ
ＰＳＫ変調４４と５２（各々再受信と送信）と、フレー
ムのインターリーブ／デインタリーブ４６と５４（各々
受信および送信）と、ＦＡＣＣＨ復号化および符号化４
８と５６（各々受信および送信）を実行する。さらに、
ＶＳＥＬＰのディジタル信号プロセッサＤＳＰ２６は通
信路の復号化６２と符号化６６（各々受信および送信）
と、音声の復号６４および符号化６８（各々受信と送
信）を実行する。
【００３５】図９は、定常モードで稼働中の変復調装置
のディジタル信号プロセッサＤＳＰ２４により実行され
るタイミングの回復機能４２のブロック図を示してい
る。第２の最大・しきい値回路検出器１１２（図７）か
らのＲｘＩ信号とＱ信号は１：４補間装置１１４に供給
される。この補間装置の１１４の出力は次に第３の整合
フィルタ１１６に供給される。整合フィルタ１１６はま
た記憶場所１０４からの記憶同期信号を受取る。整合フ
ィルタ１１６は単一フィルタであり、各入力サンプル記
号を記憶場所からの記憶同期信号に整合させる。整合
後、入力信号はＴ／８だけ移動または１入力サンプルだ
け移動し、次に、記憶場所からの記憶同期信号と再度整
合させる。かように整合フィルタ１１６の出力はＴ／８
のレートで動作する信号である。この整合フィルタ１１
６の出力は次にピーク検出器１１８に送られる。このピ
ーク検出器１１８は整合フィルタ１１６からＴ／８のレ
ートで供給された複数の出力を受取り、最高ピーク値を
有する出力を決定する。
のディジタル信号プロセッサＤＳＰ２４により実行され
るタイミングの回復機能４２のブロック図を示してい
る。第２の最大・しきい値回路検出器１１２（図７）か
らのＲｘＩ信号とＱ信号は１：４補間装置１１４に供給
される。この補間装置の１１４の出力は次に第３の整合
フィルタ１１６に供給される。整合フィルタ１１６はま
た記憶場所１０４からの記憶同期信号を受取る。整合フ
ィルタ１１６は単一フィルタであり、各入力サンプル記
号を記憶場所からの記憶同期信号に整合させる。整合
後、入力信号はＴ／８だけ移動または１入力サンプルだ
け移動し、次に、記憶場所からの記憶同期信号と再度整
合させる。かように整合フィルタ１１６の出力はＴ／８
のレートで動作する信号である。この整合フィルタ１１
６の出力は次にピーク検出器１１８に送られる。このピ
ーク検出器１１８は整合フィルタ１１６からＴ／８のレ
ートで供給された複数の出力を受取り、最高ピーク値を
有する出力を決定する。
【００３６】ピーク検出器１１８の出力はｉｍａｘ値で
あり、この使用法につき以下説明する。ピーク検出器１
１８からの出力は第２オーダの位相ロックループ（ＰＬ
Ｌ）１１９に供給される。この第２オーダのＰＬＬ１１
９は内部変数ＡＶＧ−ＰＯＳを有しており、この使用法
について以下に詳述する。第２オーダのＰＬＬ１１９の
出力は標本化位相調節信号であり、図５に示したＡＦＥ
２２のクロック９２に供給される。Ｔ／２の速度の受信
ＲｘＩ／Ｑ信号は、ＳＱＲＣフィルタバンク１１７にも
供給される。第２オーダのＰＬＬ１１９の出力はＳＱＲ
Ｃフィルタバンク１１７中の然るべきＳＱＲＣフィルタ
を選択するために使用される。ＳＱＲＣフィルタバンク
１１７の出力は次にＤＱＰＳＫレシーバ４４に供給され
る。
あり、この使用法につき以下説明する。ピーク検出器１
１８からの出力は第２オーダの位相ロックループ（ＰＬ
Ｌ）１１９に供給される。この第２オーダのＰＬＬ１１
９は内部変数ＡＶＧ−ＰＯＳを有しており、この使用法
について以下に詳述する。第２オーダのＰＬＬ１１９の
出力は標本化位相調節信号であり、図５に示したＡＦＥ
２２のクロック９２に供給される。Ｔ／２の速度の受信
ＲｘＩ／Ｑ信号は、ＳＱＲＣフィルタバンク１１７にも
供給される。第２オーダのＰＬＬ１１９の出力はＳＱＲ
Ｃフィルタバンク１１７中の然るべきＳＱＲＣフィルタ
を選択するために使用される。ＳＱＲＣフィルタバンク
１１７の出力は次にＤＱＰＳＫレシーバ４４に供給され
る。
【００３７】第２オーダのＰＬＬ１１９の出力はＡvg-p
os(ｎ＋１）信号である。この信号をＡＦＥユニット２
２に供給しアイドル期間中各フレーム毎に一回調節す
る。ＳＱＲＣフィルタバンク１１７の各バンクの係数フ
ィルタは異なる標本化位相調節に切替わる。かようにし
て、第２オーダＰＬＬ１１９の出力はＳＱＲＣフィルタ
バンク１１７中から係数フィルタの１つを選択する。
os(ｎ＋１）信号である。この信号をＡＦＥユニット２
２に供給しアイドル期間中各フレーム毎に一回調節す
る。ＳＱＲＣフィルタバンク１１７の各バンクの係数フ
ィルタは異なる標本化位相調節に切替わる。かようにし
て、第２オーダＰＬＬ１１９の出力はＳＱＲＣフィルタ
バンク１１７中から係数フィルタの１つを選択する。
【００３８】図１０は、ＤＱＰＳＫレシーバ４４の詳細
ブロック図を示している。ＤＱＰＳＫレシーバ４４はタ
イミング回復機能４２の出力としての各符号を受信す
る。ディジタルＲｘＩ／Ｑ信号は、プリプロセッサユニ
ット１２１に供給され、このユニット１２１が、速度計
算、エネルギー計算、およびＣＴＲＬの各制御信号を発
生する。ＣＴＲＬ信号は、ＤＱＰＳＫレシーバ４４を二
つの運転モードで制御する。一つのモードでは、タイミ
ング回復機能４２の出力からの各符号を微細全域フィル
タ１２０に供給する。この微細全域フィルタ１２０から
の各符号信号は差分検出器１２２に供給され、さらに差
分検出器１２２から位相スライサ１２６とアークタンジ
ェントプロセッサ１２８に供給される。
ブロック図を示している。ＤＱＰＳＫレシーバ４４はタ
イミング回復機能４２の出力としての各符号を受信す
る。ディジタルＲｘＩ／Ｑ信号は、プリプロセッサユニ
ット１２１に供給され、このユニット１２１が、速度計
算、エネルギー計算、およびＣＴＲＬの各制御信号を発
生する。ＣＴＲＬ信号は、ＤＱＰＳＫレシーバ４４を二
つの運転モードで制御する。一つのモードでは、タイミ
ング回復機能４２の出力からの各符号を微細全域フィル
タ１２０に供給する。この微細全域フィルタ１２０から
の各符号信号は差分検出器１２２に供給され、さらに差
分検出器１２２から位相スライサ１２６とアークタンジ
ェントプロセッサ１２８に供給される。
【００３９】もう一つのモードでは、タイミング回復能
４２からの各符号信号を等価器１２４に供給する。等価
器１２４は割当られたタイムスロット中に受信した全て
の記号に対し作動する。等価器１２４は、下述のオペレ
ーション実行後、各符号を１個づつ出力する。等価器１
２４からの各符号信号は位相スライサ１２６に供給さ
れ、同時にアークタンジェントプロセッサ１２８に供給
される。
４２からの各符号信号を等価器１２４に供給する。等価
器１２４は割当られたタイムスロット中に受信した全て
の記号に対し作動する。等価器１２４は、下述のオペレ
ーション実行後、各符号を１個づつ出力する。等価器１
２４からの各符号信号は位相スライサ１２６に供給さ
れ、同時にアークタンジェントプロセッサ１２８に供給
される。
【００４０】等価器１２４または差分検出器１２２から
の各符号信号は位相スライサ１２６とアークタンジェン
トプロセッサ１２８により同時に受信される。位相スラ
イサ１２６は、符号信号を演算処理し、予定立体配座点
（即ち、４５°，１３５°，２２５°，３１５°）に入
力位相を量子化し、位相信号ｅ0を発生する。アークタ
ンジェントプロセッサ１２８は同じ符号信号を受信し、
受信符号信号を演算処理し位相のアークタンジェントを
決定する。アークタンジェントプロセッサ１２８の出力
は位相信号ｅである。位相信号ｅ0と位相信号ｅは第１
の減算器（または負入力付き加算器）１３０に供給さ
れ、この減算器が位相誤差信号（ｅ−ｅ0）を発生す
る。位相誤差信号（ｅ−ｅ0）は、第１の乗算器１３２
に供給され定数ｇ1が乗ぜられる。
の各符号信号は位相スライサ１２６とアークタンジェン
トプロセッサ１２８により同時に受信される。位相スラ
イサ１２６は、符号信号を演算処理し、予定立体配座点
（即ち、４５°，１３５°，２２５°，３１５°）に入
力位相を量子化し、位相信号ｅ0を発生する。アークタ
ンジェントプロセッサ１２８は同じ符号信号を受信し、
受信符号信号を演算処理し位相のアークタンジェントを
決定する。アークタンジェントプロセッサ１２８の出力
は位相信号ｅである。位相信号ｅ0と位相信号ｅは第１
の減算器（または負入力付き加算器）１３０に供給さ
れ、この減算器が位相誤差信号（ｅ−ｅ0）を発生す
る。位相誤差信号（ｅ−ｅ0）は、第１の乗算器１３２
に供給され定数ｇ1が乗ぜられる。
【００４１】以後、第１の乗算器１３２の出力は第２の
加算器１３４に供給されるが、この加算器には、先行符
号の先行演算によって記憶装置１３６に保管されている
出力周波数信号が既に供給されている。第２の加算器１
３４からは、周波数誤差信号または次の符号に対する周
波数の調節信号が出力される。周波数誤差信号は次式に
従って発生する。 Δｆ(ｎ＋１)＝Δｆ(ｎ)＋ｇ1(ｅ(ｎ)−ｅ0(ｎ））
加算器１３４に供給されるが、この加算器には、先行符
号の先行演算によって記憶装置１３６に保管されている
出力周波数信号が既に供給されている。第２の加算器１
３４からは、周波数誤差信号または次の符号に対する周
波数の調節信号が出力される。周波数誤差信号は次式に
従って発生する。 Δｆ(ｎ＋１)＝Δｆ(ｎ)＋ｇ1(ｅ(ｎ)−ｅ0(ｎ））
【００４２】第１の加算器１３０の出力はまた第２の乗
算器１３８に供給され、その乗算器に定数ｇ２が供給さ
れる。第２乗算器１３８の出力は第３の加算器１４０に
供給され、その加算器に先行符号からの周波数誤差信号
Δｆ(ｎ)が供給される。第３加算器１４０の出力は第４
の加算器１４２に供給されるが、この加算器１４２に
は、記憶装置１４４に保管されている。先行ビットから
の搬送波位相φ信号が既に供給されている第４加算器１
４２の出力は、搬送波位相誤差信号であり、次式により
計算される。 φ(ｎ＋１)＝φ(ｎ)＋ｇ2(ｅ(ｎ)−ｅ0(ｎ))＋Δｆ(ｎ)
算器１３８に供給され、その乗算器に定数ｇ２が供給さ
れる。第２乗算器１３８の出力は第３の加算器１４０に
供給され、その加算器に先行符号からの周波数誤差信号
Δｆ(ｎ)が供給される。第３加算器１４０の出力は第４
の加算器１４２に供給されるが、この加算器１４２に
は、記憶装置１４４に保管されている。先行ビットから
の搬送波位相φ信号が既に供給されている第４加算器１
４２の出力は、搬送波位相誤差信号であり、次式により
計算される。 φ(ｎ＋１)＝φ(ｎ)＋ｇ2(ｅ(ｎ)−ｅ0(ｎ))＋Δｆ(ｎ)
【００４３】オペレーション Ｉ．周波数およびタイムスロット位置の初期計算 先述の通り、ディジタル無線通信ユニット１０は、レイ
リーフェージング、符号（symbol）間干渉および搬送波
オフセットのような誤差が問題となるディジタルセル
（cellular）方式の通信に特に適している。各通信セシ
ョンの開始時、遠隔ユニットとベースユニットは初期周
波数とタイムスロット位置を確立する必要がある。
リーフェージング、符号（symbol）間干渉および搬送波
オフセットのような誤差が問題となるディジタルセル
（cellular）方式の通信に特に適している。各通信セシ
ョンの開始時、遠隔ユニットとベースユニットは初期周
波数とタイムスロット位置を確立する必要がある。
【００４４】図７について説明すると、ＩおよびＱ信号
はＡ−Ｄ変換器９０（図５）でディジタル化してから、
正規化ユニット９６で正規化し、位相情報だけを保持す
る。ディジタル化したＩ，Ｑ標本を記憶装置９８または
３０複合サイズの遅延ラインに保管する。このサイズが
選択されたのは、記憶装置９８または遅延ラインが、１
５個の符号（symbol）またはＴ／２の標本化レートで３
０サンプルである同期ワードに対し１４の位相変化を含
まなければならない理由からである。
はＡ−Ｄ変換器９０（図５）でディジタル化してから、
正規化ユニット９６で正規化し、位相情報だけを保持す
る。ディジタル化したＩ，Ｑ標本を記憶装置９８または
３０複合サイズの遅延ラインに保管する。このサイズが
選択されたのは、記憶装置９８または遅延ラインが、１
５個の符号（symbol）またはＴ／２の標本化レートで３
０サンプルである同期ワードに対し１４の位相変化を含
まなければならない理由からである。
【００４５】記憶装置９８の出力は、６個の１５タップ
ＦＩＲ複合フィルタより成る６個の整合フィルタの第１
バンク１００に供給される。各出力は同じ同期ワードに
整合させるが、但し異なる搬送波周波数オフセットを有
する。オフセットの範囲は８５０ＭＨｚの＋および−
２.５ｐｐｍオフセットまたは約１９００Ｈｚのオフセ
ットを含んでいる。各フィルタが１５個の符号間隔のタ
ップを有する場合でも、遅延ライン９８からの奇数およ
び偶数のサンプルが整合フィルタの各々に交代に入力
し、Ｔ／２の分解能が維持される。かように、各整合フ
ィルタの出力もまた、レートＴ／２の出力である。
ＦＩＲ複合フィルタより成る６個の整合フィルタの第１
バンク１００に供給される。各出力は同じ同期ワードに
整合させるが、但し異なる搬送波周波数オフセットを有
する。オフセットの範囲は８５０ＭＨｚの＋および−
２.５ｐｐｍオフセットまたは約１９００Ｈｚのオフセ
ットを含んでいる。各フィルタが１５個の符号間隔のタ
ップを有する場合でも、遅延ライン９８からの奇数およ
び偶数のサンプルが整合フィルタの各々に交代に入力
し、Ｔ／２の分解能が維持される。かように、各整合フ
ィルタの出力もまた、レートＴ／２の出力である。
【００４６】第１バンク１００の各フィルタは、符号か
ら符号への位相変化ではない同期ワード符号搬送波の位
相偏移バージョンに整合する。符号から符号への位相変
化を用いて、遅延ライン９８または記憶装置９８が自ら
の位相変化を含む必要性を除外する。好ましい実施態様
において、第１バンク１００の各整合フィルタは、２.
５ｐｐｍ、１９００Ｈｚ範囲の可能な周波数オフセット
を含む下記の中心周波数オフセットを有している。 ここで、Ｆ１−Ｆ６は６個の１５タップＦＩＲフィルタ
の中心周波数である。
ら符号への位相変化ではない同期ワード符号搬送波の位
相偏移バージョンに整合する。符号から符号への位相変
化を用いて、遅延ライン９８または記憶装置９８が自ら
の位相変化を含む必要性を除外する。好ましい実施態様
において、第１バンク１００の各整合フィルタは、２.
５ｐｐｍ、１９００Ｈｚ範囲の可能な周波数オフセット
を含む下記の中心周波数オフセットを有している。 ここで、Ｆ１−Ｆ６は６個の１５タップＦＩＲフィルタ
の中心周波数である。
【００４７】第１バンク１００の各整合フィルタは、周
波数オフセットの計算、フレームの開始およびタイムス
ロットと符号タイミングをＴ／２の精度で同時に供給す
る。第１バンク１００の特定整合フィルタが特定同期ワ
ードに一致すれば、記憶装置９８の内容が他の整列用低
出力および同期ワードと正確に一致する時に、高出力が
得られる。かように、第１バンク１００の整合フィルタ
は、１個のＴ／２サンプル範囲内でフレーム、スロット
および符号タイミングの良き表示を供給する。
波数オフセットの計算、フレームの開始およびタイムス
ロットと符号タイミングをＴ／２の精度で同時に供給す
る。第１バンク１００の特定整合フィルタが特定同期ワ
ードに一致すれば、記憶装置９８の内容が他の整列用低
出力および同期ワードと正確に一致する時に、高出力が
得られる。かように、第１バンク１００の整合フィルタ
は、１個のＴ／２サンプル範囲内でフレーム、スロット
および符号タイミングの良き表示を供給する。
【００４８】若干の周波数オフセットがある場合、複数
または１バンクの整合フィルタ１００が有るために、特
定のオフセット検出範囲が約±１１度であること、即
ち、各整合フィルタのオフセットが信号のオフセット
と、この範囲内で一致する時にのみ高出力を有すること
を経験的に知ることができる。第１バンク１００の整合
フィルタを使用し、同期および周波数のオフセットの計
算を同時に行うことが出来る。
または１バンクの整合フィルタ１００が有るために、特
定のオフセット検出範囲が約±１１度であること、即
ち、各整合フィルタのオフセットが信号のオフセット
と、この範囲内で一致する時にのみ高出力を有すること
を経験的に知ることができる。第１バンク１００の整合
フィルタを使用し、同期および周波数のオフセットの計
算を同時に行うことが出来る。
【００４９】最大振幅を生み出す整合フィルタが検出さ
れ選択されると、即ち、第１バンク１００の中のその整
合フィルタが周波数と正確に同じか、または最も近似の
オフセットを有する場合、その信号が第２バンク１０８
の整合フィルタに供給される。第２バンク１０８の整合
フィルタは、１２６Ｈｚの間隔を置いた４個の微細整合
フィルタより成るバンクである。第１の最大およびしき
い値回路検出器１０６の出力まはた周波数の概算値は中
心周波数を発見するために使用される。受信した同期ワ
ードサンプルはこの計算によりディジタルに回転させて
ベースバンド付近に持ってくる。回転させた同期サンプ
ルを、次に４個の微細整合フィルタより成る第２バンク
１０８を通す。（概算値をもたらしたフィルタを含む）
５個のフィルタの中で最高出力のフィルタが最終の精密
な周波数オフセット値を決定する。この最終の精密な周
波数オフセット値は、０.９度または６３Ｈｚ以内の精
度でなければならない。
れ選択されると、即ち、第１バンク１００の中のその整
合フィルタが周波数と正確に同じか、または最も近似の
オフセットを有する場合、その信号が第２バンク１０８
の整合フィルタに供給される。第２バンク１０８の整合
フィルタは、１２６Ｈｚの間隔を置いた４個の微細整合
フィルタより成るバンクである。第１の最大およびしき
い値回路検出器１０６の出力まはた周波数の概算値は中
心周波数を発見するために使用される。受信した同期ワ
ードサンプルはこの計算によりディジタルに回転させて
ベースバンド付近に持ってくる。回転させた同期サンプ
ルを、次に４個の微細整合フィルタより成る第２バンク
１０８を通す。（概算値をもたらしたフィルタを含む）
５個のフィルタの中で最高出力のフィルタが最終の精密
な周波数オフセット値を決定する。この最終の精密な周
波数オフセット値は、０.９度または６３Ｈｚ以内の精
度でなければならない。
【００５０】好ましい実施態様において、第２バンク１
０８の整合フィルタの中心は、中心周波数が概算値から
プラスおよびマイナスにオフセットしている。さらに、
タイムスロット位置の精度は、第１バンク１００のフィ
ルタがＴ／２以下の精度であるので、Ｔ／２以下の精度
である。２つの整合フィルタバンク１００と１０８を用
い、粗い中心周波数を最初に設定し、次に精密に周波数
を調節することにより、高価な処理装置を使用すること
なく迅速に周波数を獲得出来る。
０８の整合フィルタの中心は、中心周波数が概算値から
プラスおよびマイナスにオフセットしている。さらに、
タイムスロット位置の精度は、第１バンク１００のフィ
ルタがＴ／２以下の精度であるので、Ｔ／２以下の精度
である。２つの整合フィルタバンク１００と１０８を用
い、粗い中心周波数を最初に設定し、次に精密に周波数
を調節することにより、高価な処理装置を使用すること
なく迅速に周波数を獲得出来る。
【００５１】II．周波数の適応制御 最初の周波数が設定された後でも、遠隔ユニットの移動
性のために、ドリフトのような周波数オフセットが通信
セション中に発生し得る。従って、通信ユニット１０は
通信セション中も周波数の適応制御をしなければならな
い。
性のために、ドリフトのような周波数オフセットが通信
セション中に発生し得る。従って、通信ユニット１０は
通信セション中も周波数の適応制御をしなければならな
い。
【００５２】図１０は、ＤＱＰＳＫレシーバ４４の一部
を示している。前述の通り、差分検出器１２２または等
化器１２４から出力された符号信号は位相スライサ１２
６とアークタンジェントプロセッサ１２８の両方に供給
される。位相スライサ１２６は位相信号ｅ0(ｎ)を発生
し、アークタンジェントプロセッサ１２８は位相信号ｅ
(ｎ)を発生する。位相スライサ１２６とアークタンジェ
ントプロセッサ１２８の出力は第１加算器１３０に供給
され、前述のように、この加算器が位相誤差信号を算出
する。
を示している。前述の通り、差分検出器１２２または等
化器１２４から出力された符号信号は位相スライサ１２
６とアークタンジェントプロセッサ１２８の両方に供給
される。位相スライサ１２６は位相信号ｅ0(ｎ)を発生
し、アークタンジェントプロセッサ１２８は位相信号ｅ
(ｎ)を発生する。位相スライサ１２６とアークタンジェ
ントプロセッサ１２８の出力は第１加算器１３０に供給
され、前述のように、この加算器が位相誤差信号を算出
する。
【００５３】周波数誤差信号Δｆ(ｎ)は前述の通り計算
される。定数ｇ1は同期獲得中は２-11であり、定常モー
ドでは２-13である。さらに、搬送波位相誤差信号φ(ｎ
＋１)は、次式で計算される。 φ(ｎ＋１)＝φ(ｎ)＋ｇ2(ｅ(ｎ)−ｅ0(ｎ))＋Δｆ(ｎ) 定数ｇ2は同期獲得中は２-7であり、定常モードでは２
-8である。
される。定数ｇ1は同期獲得中は２-11であり、定常モー
ドでは２-13である。さらに、搬送波位相誤差信号φ(ｎ
＋１)は、次式で計算される。 φ(ｎ＋１)＝φ(ｎ)＋ｇ2(ｅ(ｎ)−ｅ0(ｎ))＋Δｆ(ｎ) 定数ｇ2は同期獲得中は２-7であり、定常モードでは２
-8である。
【００５４】両方の方程式共各符号毎に更新される。従
って、（ｎ）は符号のインデックスである。周波数誤差
信号Δｆ(ｎ)はＤ−Ａ変換器１１８（図５）に供給さ
れ、温度補償水晶発振器（ＴＣＸＯ）７０の制御に使用
される。周波数誤差信号に基づく調節は、割当タイムス
ロット後、即ち、アイドルスロット中に実行され、次の
フレームが始まるまで受信サンプルに影響を与えない。
割込み中、Δｆの上位１０ビットはＡＦＥ補正のために
使用され、この数はΔｆから引き算されΔｆが残留周波
数オフセットのみの現在合計値を維持する。
って、（ｎ）は符号のインデックスである。周波数誤差
信号Δｆ(ｎ)はＤ−Ａ変換器１１８（図５）に供給さ
れ、温度補償水晶発振器（ＴＣＸＯ）７０の制御に使用
される。周波数誤差信号に基づく調節は、割当タイムス
ロット後、即ち、アイドルスロット中に実行され、次の
フレームが始まるまで受信サンプルに影響を与えない。
割込み中、Δｆの上位１０ビットはＡＦＥ補正のために
使用され、この数はΔｆから引き算されΔｆが残留周波
数オフセットのみの現在合計値を維持する。
【００５５】搬送波の位相誤差信号は、また、上記のよ
うにして計算される。搬送波の位相誤差信号（標本化誤
差信号とは異なる）は、周波数の搬送波位相を調節する
ために使用される。この搬送波の位相誤差は次のように
補正され、
うにして計算される。搬送波の位相誤差信号（標本化誤
差信号とは異なる）は、周波数の搬送波位相を調節する
ために使用される。この搬送波の位相誤差は次のように
補正され、
【００５６】
【数１】
【００５７】図４の復調器７６からのＩ／Ｑ信号に適用
される。好ましい実施態様の場合、この計算は通信セシ
ョンの開始時にのみ行われる。しかしながら、前述の説
明から明らかなように、この計算は、周波数誤差信号Δ
ｆの場合の計算と同様に、各フレーム毎または各符号毎
に調節出来る。
される。好ましい実施態様の場合、この計算は通信セシ
ョンの開始時にのみ行われる。しかしながら、前述の説
明から明らかなように、この計算は、周波数誤差信号Δ
ｆの場合の計算と同様に、各フレーム毎または各符号毎
に調節出来る。
【００５８】III．標本化位相の適応制御 周波数の適応制御と同様に、通信セション中の標本化位
相も適応制御されねばならない。図９について説明する
と、同期ワードまわりの受信Ｉ／Ｑサンプルを補間器１
１４に通す。この補間器１１４は８ｘＴのサンプルを発
生する（補間器１１４の入力は既に２Ｔのレートであ
る）。補間器１１４の出力はフィルタ１１６によって、
標本化レートＴで記憶装置１０４から供給される理想的
な同期ワードで、ろ波されて信号の整合化される。獲得
モードは、Ｔ／２の標本化位相以内に既に決定したタイ
ミングを有しているが、４ｘ入力レートで補間すること
により、理論上整合フィルタ１１６はプラスまたはマイ
ナスの４標本範囲以内でのみ決定しなければならない。
標本化レート８ＸＴでの４標本は、探索ウィンドウがＴ
／２であることを意味する。
相も適応制御されねばならない。図９について説明する
と、同期ワードまわりの受信Ｉ／Ｑサンプルを補間器１
１４に通す。この補間器１１４は８ｘＴのサンプルを発
生する（補間器１１４の入力は既に２Ｔのレートであ
る）。補間器１１４の出力はフィルタ１１６によって、
標本化レートＴで記憶装置１０４から供給される理想的
な同期ワードで、ろ波されて信号の整合化される。獲得
モードは、Ｔ／２の標本化位相以内に既に決定したタイ
ミングを有しているが、４ｘ入力レートで補間すること
により、理論上整合フィルタ１１６はプラスまたはマイ
ナスの４標本範囲以内でのみ決定しなければならない。
標本化レート８ＸＴでの４標本は、探索ウィンドウがＴ
／２であることを意味する。
【００５９】しかしながら、遅延拡散のために、検出ピ
ークは遅延路に属し得る。そのために、そのタイミング
は理想的なタイミングの遅延バージョンであり得る。事
実、主信号が最大信号でないこともあり得る。従って、
最大信号、即ち、最大振幅ピーク値を決定するために、
期待される符号につきマイナス１およびプラス２符号だ
け延長し、またはマイナス８からプラス１６までの標本
範囲に延長し探索する。
ークは遅延路に属し得る。そのために、そのタイミング
は理想的なタイミングの遅延バージョンであり得る。事
実、主信号が最大信号でないこともあり得る。従って、
最大信号、即ち、最大振幅ピーク値を決定するために、
期待される符号につきマイナス１およびプラス２符号だ
け延長し、またはマイナス８からプラス１６までの標本
範囲に延長し探索する。
【００６０】位相調節器９４の標本化位相の調節は二次
タイミング回復ループ内で計算される。標本化位相は、
割当タイムスロットが終了し、次のフレームが開始する
以前に調節される。かように、標本化位相の調節はアイ
ドルタイム中に行われる。一次でなく二次のループを使
用する目的は、補正時のジッタを最小限にすることであ
る。瞬時の標本化位相補正または一次タイミング補正は
ジッタを生じ得る。さらに、一次タイミングの位相誤差
を、各フレームごとに整合フィルタバンク１０８の中か
ら最適整合フィルタを選択して補正する。フレーム間の
周波数オフセットは既述の通り調節する。
タイミング回復ループ内で計算される。標本化位相は、
割当タイムスロットが終了し、次のフレームが開始する
以前に調節される。かように、標本化位相の調節はアイ
ドルタイム中に行われる。一次でなく二次のループを使
用する目的は、補正時のジッタを最小限にすることであ
る。瞬時の標本化位相補正または一次タイミング補正は
ジッタを生じ得る。さらに、一次タイミングの位相誤差
を、各フレームごとに整合フィルタバンク１０８の中か
ら最適整合フィルタを選択して補正する。フレーム間の
周波数オフセットは既述の通り調節する。
【００６１】タイミング回復更新の方程式は次の通りで
ある。 ドリフト(n+1)＝ドリフト(n)＋β〔imax(n)−avg−pos
(n)〕 avg-pos(n+1)＝avg-pos(n)＋〔imax(n)−avg−pos(n)〕
＋ドリフト(n+1) ここで、ｎはフレームのカウント数、imax(n)はフレー
ムｎに対する整合フィルタ出力のピーク位置であり、β
値は、最初の１００フレームについてβ＝２-6、次の１
００フレームについてβ＝２-7、２００フレーム以後に
ついてはβ＝２-8である。
ある。 ドリフト(n+1)＝ドリフト(n)＋β〔imax(n)−avg−pos
(n)〕 avg-pos(n+1)＝avg-pos(n)＋〔imax(n)−avg−pos(n)〕
＋ドリフト(n+1) ここで、ｎはフレームのカウント数、imax(n)はフレー
ムｎに対する整合フィルタ出力のピーク位置であり、β
値は、最初の１００フレームについてβ＝２-6、次の１
００フレームについてβ＝２-7、２００フレーム以後に
ついてはβ＝２-8である。
【００６２】標本化位相調節器９４の調節は、〔 〕内
の引き数が負の引き数（この場合、ユニット１０はタイ
ミングを進め、標本を早めねばならない）か正の引き数
（この場合、ユニット１０はタイミングを遅らせて標本
を遅くすべきである）による。
の引き数が負の引き数（この場合、ユニット１０はタイ
ミングを進め、標本を早めねばならない）か正の引き数
（この場合、ユニット１０はタイミングを遅らせて標本
を遅くすべきである）による。
【００６３】引き数が負、即ち、avg-pos(n)＞imax(n)
の場合、好ましい実施態様におけるタイミングの調節は
下式により制限されねばならない。 ａ．ｎ＜１００の場合、−３×Ｔ／８ ｂ．１００≦ｎ＜２００の場合、−１.２５×Ｔ／８ ｃ．ｎ≧２００の場合、−１.５×Ｔ／８
の場合、好ましい実施態様におけるタイミングの調節は
下式により制限されねばならない。 ａ．ｎ＜１００の場合、−３×Ｔ／８ ｂ．１００≦ｎ＜２００の場合、−１.２５×Ｔ／８ ｃ．ｎ≧２００の場合、−１.５×Ｔ／８
【００６４】引き数が正、即ち、avg-pos(n)＜imax(n)
の場合、好ましい実施態様におけるタイミングの調節は
下式により制限されねばならない。 ａ．ｎ＜１００の場合、.５×Ｔ／８ ｂ．１００≦ｎ＜２００の場合、.１５×Ｔ／８ ｃ．ｎ≧２００の場合、.０６６７×Ｔ／８
の場合、好ましい実施態様におけるタイミングの調節は
下式により制限されねばならない。 ａ．ｎ＜１００の場合、.５×Ｔ／８ ｂ．１００≦ｎ＜２００の場合、.１５×Ｔ／８ ｃ．ｎ≧２００の場合、.０６６７×Ｔ／８
【００６５】上記から明らかなように、進みの絶対値
は、前記方程式が第１レイへの移動方向にバイアスが加
えられるように、遅れ絶対値より大きい。これは、より
早い標本化を意味する。無遅れ信号路が源であると考え
られるのでこの進み絶対値にはより多くのバイアスがふ
くまれ、他方、遅れ方向は遅延路の源であると考えられ
る。
は、前記方程式が第１レイへの移動方向にバイアスが加
えられるように、遅れ絶対値より大きい。これは、より
早い標本化を意味する。無遅れ信号路が源であると考え
られるのでこの進み絶対値にはより多くのバイアスがふ
くまれ、他方、遅れ方向は遅延路の源であると考えられ
る。
【００６６】現フレームに対する標準化時間は、avg-po
sに最も近似のＳＱＲＣフィルタを選択して決定する。
標本化クロック９２は、avg-pos(n+1)量で補正するが、
Ｔ／８で制限される。実際には、基地局のクロックの精
度が５ｐｐｍで、遠隔ユニットが１００ｐｐｍなので、
補正はＴ／８と同じ大きさではあり得ない。
sに最も近似のＳＱＲＣフィルタを選択して決定する。
標本化クロック９２は、avg-pos(n+1)量で補正するが、
Ｔ／８で制限される。実際には、基地局のクロックの精
度が５ｐｐｍで、遠隔ユニットが１００ｐｐｍなので、
補正はＴ／８と同じ大きさではあり得ない。
【００６７】図１０の他の微細フィルタバンク１２０を
通過した信号の場合、他の精密でディジタルなタイミン
グ補正を実施する。微細全域フィルタの各々は複合Ｔ／
２間隔４タップ式ＦＩＲフィルタである。最大・しきい
値回路検出器１１２から、粗フィルタバンクは、タイミ
ング回復方程式に従い、現フレームのタイミングをＴ／
８の精度で決定する。Ｔ／３２のより高い精度は、１
１.２５度の間隔をおいた５台の微細全域フィルタ１２
０中の一台を使用して得る。微細フィルタの中心は次の
通りである。 -22.5 -11.25 0 +11.25 +22.5
通過した信号の場合、他の精密でディジタルなタイミン
グ補正を実施する。微細全域フィルタの各々は複合Ｔ／
２間隔４タップ式ＦＩＲフィルタである。最大・しきい
値回路検出器１１２から、粗フィルタバンクは、タイミ
ング回復方程式に従い、現フレームのタイミングをＴ／
８の精度で決定する。Ｔ／３２のより高い精度は、１
１.２５度の間隔をおいた５台の微細全域フィルタ１２
０中の一台を使用して得る。微細フィルタの中心は次の
通りである。 -22.5 -11.25 0 +11.25 +22.5
【００６８】IV.等化のための速度の推定 ＲＬＳ適応技術を用い等化用最適パラメタ値を決定する
ためには、自動車の速度を計算することが必要である。
自動車の速度は、受信信号振幅の傾斜から概略算定出来
る。
ためには、自動車の速度を計算することが必要である。
自動車の速度は、受信信号振幅の傾斜から概略算定出来
る。
【００６９】図１２について説明する。図１２おいて、
曲線Ｓは、相手が発生した信号を移動中の自動車が送信
（または移動中の自動車が受信）した時の振幅を示して
いる。図１２より明らかなように、曲線Ｓの傾斜は移動
ユニットの速度を示している。一般に、要求される情報
はかなり粗くてよく、例えば、低速、中速または高速で
あってよく、精度はそれほど重要ではない。速度が早く
なれば、フェージングがより迅速に生じ、傾斜が大きく
なる。
曲線Ｓは、相手が発生した信号を移動中の自動車が送信
（または移動中の自動車が受信）した時の振幅を示して
いる。図１２より明らかなように、曲線Ｓの傾斜は移動
ユニットの速度を示している。一般に、要求される情報
はかなり粗くてよく、例えば、低速、中速または高速で
あってよく、精度はそれほど重要ではない。速度が早く
なれば、フェージングがより迅速に生じ、傾斜が大きく
なる。
【００７０】この傾斜を、複数の連続符号の短期エネル
ギー間の差を測定して計算する。短期エネルギーＥ(Ｋ)
は８個の連続サンプルの平均とする。１つのタイムスロ
ット中に１６２個の符号があり、隣接タイムスロット内
の同期フィールドの１４個の符号が加わるので、１７６
個の符号が存在する。この１７６個の符号をＴ／２のレ
ートで処理する。従って、３５２(Ｔ／２)のサンプルが
ある。短期平均当たり８サンプルとすれば、４４個の短
期平均サンプルとなる。傾斜計算の更新方程式は次の通
りである。
ギー間の差を測定して計算する。短期エネルギーＥ(Ｋ)
は８個の連続サンプルの平均とする。１つのタイムスロ
ット中に１６２個の符号があり、隣接タイムスロット内
の同期フィールドの１４個の符号が加わるので、１７６
個の符号が存在する。この１７６個の符号をＴ／２のレ
ートで処理する。従って、３５２(Ｔ／２)のサンプルが
ある。短期平均当たり８サンプルとすれば、４４個の短
期平均サンプルとなる。傾斜計算の更新方程式は次の通
りである。
【００７１】
【数２】
【００７２】図１３に示すように、５個の連続短期エネ
ルギーＥ(Ｋ)群の平均エネルギーを採る。第２群は第１
群より５個の短期エネルギー点だけ離す。第１群と第２
群間の差の絶対値を計算する。このプロセスを３０回、
毎回１短期エネルギー点ずつ群を移動させて繰り返す。
平滑化は次式により達成出来る。 DiffAVE＝α×DiffAVE＋（１−α）×Diff ここで、αは平滑化定数である。差または傾斜の計算結
果から、移動ユニットの速度が計算出来る。
ルギーＥ(Ｋ)群の平均エネルギーを採る。第２群は第１
群より５個の短期エネルギー点だけ離す。第１群と第２
群間の差の絶対値を計算する。このプロセスを３０回、
毎回１短期エネルギー点ずつ群を移動させて繰り返す。
平滑化は次式により達成出来る。 DiffAVE＝α×DiffAVE＋（１−α）×Diff ここで、αは平滑化定数である。差または傾斜の計算結
果から、移動ユニットの速度が計算出来る。
【００７３】Ｖ．等化 前述の通り、符号間の干渉が発生したときは、等化を実
行しなければならない。この方法では、割当タイムスロ
ットからのディジタル信号は全て、同期ディジタル信
号、データ信号および（通信ユニット１０に割当られた
ものではない）直続タイムスロットの同期信号も含めて
保存される（即ち、割当タイムスロットの１６２符号と
隣接タイムスロットの１４符号が記憶保管される）。従
って、合計１７６個の符号が記憶される。さらに、同期
符号は、前述の通り、各タイムスロットの最初の１４個
の符号とＤＶＣＣマーカ信号より成る。このマーカ信号
は計６個で符号８５−９１に配置されている。
行しなければならない。この方法では、割当タイムスロ
ットからのディジタル信号は全て、同期ディジタル信
号、データ信号および（通信ユニット１０に割当られた
ものではない）直続タイムスロットの同期信号も含めて
保存される（即ち、割当タイムスロットの１６２符号と
隣接タイムスロットの１４符号が記憶保管される）。従
って、合計１７６個の符号が記憶される。さらに、同期
符号は、前述の通り、各タイムスロットの最初の１４個
の符号とＤＶＣＣマーカ信号より成る。このマーカ信号
は計６個で符号８５−９１に配置されている。
【００７４】等化性能は、双方向に実施することにより
著しく改善出来る。先ず、割当タイムスロット内の最小
エネルギー点の位置を定め（図１４（ａ）参照）、次
に、ＲＬＳ等化器を、割当タイムスロットの同期信号の
始めから前記最小エネルギー点まで順方向に進捗処理さ
せ、後続の非割当タイムスロットの同期信号の最後から
前記最小エネルギー点まで逆方向に進捗処理させてトレ
イニングする。
著しく改善出来る。先ず、割当タイムスロット内の最小
エネルギー点の位置を定め（図１４（ａ）参照）、次
に、ＲＬＳ等化器を、割当タイムスロットの同期信号の
始めから前記最小エネルギー点まで順方向に進捗処理さ
せ、後続の非割当タイムスロットの同期信号の最後から
前記最小エネルギー点まで逆方向に進捗処理させてトレ
イニングする。
【００７５】ＤＶＣＣ信号をトレイニングシーケンスと
して使用すると等化性能をさらに向上させることが出来
る。そうすることにより、図１４（ｂ）に示すように、
二つの最小エネルギー点（一つはデータ１のフィール
ド、もう一つはデータ２のフィールド）が検出される。
次に、ＲＬＳ等化器を割当タイムスロットの同期信号の
始めから第１の最小エネルギー点に達するまで順方向に
進捗処理させ、さらに、ＤＶＣＣマーカ信号から第１の
最小エネルギー点まで逆方向に進捗処理させてトレイニ
ングする。つぎに、ＲＬＳ等化器を、ＤＶＣＣマーカか
らデータ２フィールド中の第２の最小エネルギー点に達
するまで順方向に進捗処理させ、最後に、後続の非割当
タイムスロットの同期信号の最後から第２の最小エネル
ギー点に達するまで逆方向に進捗処理させてトレイニン
グする。
して使用すると等化性能をさらに向上させることが出来
る。そうすることにより、図１４（ｂ）に示すように、
二つの最小エネルギー点（一つはデータ１のフィール
ド、もう一つはデータ２のフィールド）が検出される。
次に、ＲＬＳ等化器を割当タイムスロットの同期信号の
始めから第１の最小エネルギー点に達するまで順方向に
進捗処理させ、さらに、ＤＶＣＣマーカ信号から第１の
最小エネルギー点まで逆方向に進捗処理させてトレイニ
ングする。つぎに、ＲＬＳ等化器を、ＤＶＣＣマーカか
らデータ２フィールド中の第２の最小エネルギー点に達
するまで順方向に進捗処理させ、最後に、後続の非割当
タイムスロットの同期信号の最後から第２の最小エネル
ギー点に達するまで逆方向に進捗処理させてトレイニン
グする。
【００７６】最後に、ＤＶＣＣマーカ信号の復号が望ま
れる場合、ＲＬＳ等化器を、同期信号からＤＶＣＣマー
カに達するまで順方向に先ず進捗処理させる。ＤＶＣＣ
マーカ信号を復号し、ＲＬＳ等化器をＤＶＣＣマーカか
ら第１のデータフィールド（データ１）中の第１の最小
エネルギー点に達するまで逆方向に進捗処理させる。こ
れを図１４（ｃ）に示す。
れる場合、ＲＬＳ等化器を、同期信号からＤＶＣＣマー
カに達するまで順方向に先ず進捗処理させる。ＤＶＣＣ
マーカ信号を復号し、ＲＬＳ等化器をＤＶＣＣマーカか
ら第１のデータフィールド（データ１）中の第１の最小
エネルギー点に達するまで逆方向に進捗処理させる。こ
れを図１４（ｃ）に示す。
【００７７】上記方法をさらに向上させるために、検出
した最小エネルギー点をしきい値レベルと比較すること
が出来る。最小エネルギー点がしきい値レベルより上で
あれば、ＲＬＳ等化器は最小エネルギー点が存在しない
かのように処理を進める。その場合、ＲＬＳ等化器は、
割当タイムスロットの同期信号から出発し、データフィ
ールド、ＤＶＣＣマーカ信号およびデータ２フィールド
を通してトレイニングする。
した最小エネルギー点をしきい値レベルと比較すること
が出来る。最小エネルギー点がしきい値レベルより上で
あれば、ＲＬＳ等化器は最小エネルギー点が存在しない
かのように処理を進める。その場合、ＲＬＳ等化器は、
割当タイムスロットの同期信号から出発し、データフィ
ールド、ＤＶＣＣマーカ信号およびデータ２フィールド
を通してトレイニングする。
【００７８】
【発明の効果】以上の説明から明らかなように、本発明
は、重大な誤り伝搬が、受信信号エネルギーの最少点で
生じる傾向があることに着目して、１受信タイムスロッ
ト内で、受信信号の最少エネルギー位置を検出し、受信
スロット前後のユニークワードを用いて、前方等化およ
び後方等化を検出点まで行うものであり、これによっ
て、等化性能を向上させ、なおかつ信号処理量の増加を
最小限に止めることができる。なお、最少エネルギー
は、あらかじめ設定されたスレッショルド値と比較さ
れ、スレッショルド値以上である場合は、一般的な前方
等化を行うことで、更に信号処理量の低減を図ってい
る。
は、重大な誤り伝搬が、受信信号エネルギーの最少点で
生じる傾向があることに着目して、１受信タイムスロッ
ト内で、受信信号の最少エネルギー位置を検出し、受信
スロット前後のユニークワードを用いて、前方等化およ
び後方等化を検出点まで行うものであり、これによっ
て、等化性能を向上させ、なおかつ信号処理量の増加を
最小限に止めることができる。なお、最少エネルギー
は、あらかじめ設定されたスレッショルド値と比較さ
れ、スレッショルド値以上である場合は、一般的な前方
等化を行うことで、更に信号処理量の低減を図ってい
る。
【図１】ディジタル無線通信システムの固定ユニットの
一部、または、遠隔ユニットのブロック図である。
一部、または、遠隔ユニットのブロック図である。
【図２】図１に示した無線通信ユニットがアナログモー
ドで稼働する場合の信号のフローを示すブロック図であ
る。
ドで稼働する場合の信号のフローを示すブロック図であ
る。
【図３】図１に示した無線通信ユニットがディジタルモ
ードで稼働する場合の信号のフローを示すブロック図で
ある。
ードで稼働する場合の信号のフローを示すブロック図で
ある。
【図４】図１に示した通信ユニット用ＲＦ（無線周波）
ユニット部分の詳細ブロック図である。
ユニット部分の詳細ブロック図である。
【図５】図１に示した通信ユニット用ＡＦＥ（アナログ
フロントエンド）部分の詳細ブロック図である。
フロントエンド）部分の詳細ブロック図である。
【図６】図１に示した通信ユニットの同期獲得モードと
定常モードの二つのモードを有する変復調装置のディジ
タル信号プロセッサ（ＤＳＰ）が受信モードで稼働する
場合に使用されるソフトウェアのオペレーションを示す
フローチャートである。
定常モードの二つのモードを有する変復調装置のディジ
タル信号プロセッサ（ＤＳＰ）が受信モードで稼働する
場合に使用されるソフトウェアのオペレーションを示す
フローチャートである。
【図７】同期獲得モードで稼働する場合のソフトウェア
付き変復調装置のディジタル信号プロセッサ（ＤＳＰ）
の機能ブロック図である。
付き変復調装置のディジタル信号プロセッサ（ＤＳＰ）
の機能ブロック図である。
【図８】定常モードで稼働する場合のソフトウェア付き
変復調装置のディジタル信号プロセッサ（ＤＳＰ）の機
能ブロック図である。
変復調装置のディジタル信号プロセッサ（ＤＳＰ）の機
能ブロック図である。
【図９】図８に示した定常モード時のタイミング回復機
能の詳細機能ブロック図である。
能の詳細機能ブロック図である。
【図１０】図８に示した定常モード時のＤＱＰＳＫ受信
機の詳細機能ブロック図である。
機の詳細機能ブロック図である。
【図１１】ディジタルモードで稼働する場合の図１の同
種ユニット間の通信プロトコルのタイミング図である。
種ユニット間の通信プロトコルのタイミング図である。
【図１２】移動時の移動ユニットが受信した信号エネル
ギーの差を示す図である。
ギーの差を示す図である。
【図１３】移動ユニットの速度を評価するためのタイム
スロット内エネルギーの測定を示すブロックレベル図で
ある。
スロット内エネルギーの測定を示すブロックレベル図で
ある。
【図１４】等化器のトレイニングを示す図である。
１０…通信ユニット、１２…アンテナ、１４…ＲＦユニ
ット、２０…ベースバンドプロセッサ、２２…ＡＦＥユ
ニット、２４…モデムのディジタル信号プロセッサ（Ｄ
ＳＰ）、２６…ＶＳＥＬＰのＤＳＰ、２８…フィールド
プログラマブルゲイトアレイ（ＦＰＧＡ）、３０…音声
コーデック、３２…制御装置、４２…タイミング回復回
路、４４…ＤＱＰＳＫ変調器（受信用）、４６…デイン
ターリーブ、４８…ＦＡＣＣＨデコーダー、５０…ＳＱ
ＲＣ、５２…ＰＱＰＳＫ変調器（送信用）、５４…デイ
ンターリーブ、５６…ＦＡＣＣＨエンコーダ、６２…チ
ャンネルデコーダー、６４…音声復号器、６６…チャン
ネルエンコーダー、６８…音声符号器、７０…温度補償
水晶発振器、７２…ＲＸ（ＲＦ＋ＩＦ）ステージ、７４
…ＲＸ周波数合成器、７６…復調器、７８…乗算器、８
０…ディスクリミネータ、８２…ＴＸ（ＲＦ＋ＩＦ＋Ｐ
Ａ）ステージ、８４…ＴＸ周波数合成器、８６…変調
器、８８…乗算器、９０…Ａ−Ｄ変換器、９１…ローパ
スフィルター、９２…クロック、９３…Ｄ−Ａ変換器、
９４…ＬＰフィルター、９５…Ａ−Ｄ変換器、９６…正
規化回路、９７…Ｄ−Ａ変換器、９８…記憶装置、９９
…ＷＢＤＤ、１００…整合フィルターの第１バンク、１
０２…第１マグニチュード回路、１０４…記憶装置、１
０６…第１の最大およびしきい値回路、１０８…整合フ
ィルターの第２バンク、１１０…第２マグニチュード回
路、１１２…第２の最大およびしきい値回路、１１４…
補間装置、１１６…整合フィルター、１１７…フィルタ
ーバンク、１１８…ピーク検出器、１１９…位相ロック
ループ、１２０…微細全域フィルタ、１２１…プリプロ
セッサユニット、１２２…差分検出器、１２４…等価
器、１２６…位相スライサ、１２８…アークタンジェン
トプロセッサ、１３０…減算（又は加算）器、１３２…
乗算器、１３４…加算器、１３６…記憶装置、１３８…
乗算器、１４０…加算器、１４２…加算器、１４４…記
憶装置。
ット、２０…ベースバンドプロセッサ、２２…ＡＦＥユ
ニット、２４…モデムのディジタル信号プロセッサ（Ｄ
ＳＰ）、２６…ＶＳＥＬＰのＤＳＰ、２８…フィールド
プログラマブルゲイトアレイ（ＦＰＧＡ）、３０…音声
コーデック、３２…制御装置、４２…タイミング回復回
路、４４…ＤＱＰＳＫ変調器（受信用）、４６…デイン
ターリーブ、４８…ＦＡＣＣＨデコーダー、５０…ＳＱ
ＲＣ、５２…ＰＱＰＳＫ変調器（送信用）、５４…デイ
ンターリーブ、５６…ＦＡＣＣＨエンコーダ、６２…チ
ャンネルデコーダー、６４…音声復号器、６６…チャン
ネルエンコーダー、６８…音声符号器、７０…温度補償
水晶発振器、７２…ＲＸ（ＲＦ＋ＩＦ）ステージ、７４
…ＲＸ周波数合成器、７６…復調器、７８…乗算器、８
０…ディスクリミネータ、８２…ＴＸ（ＲＦ＋ＩＦ＋Ｐ
Ａ）ステージ、８４…ＴＸ周波数合成器、８６…変調
器、８８…乗算器、９０…Ａ−Ｄ変換器、９１…ローパ
スフィルター、９２…クロック、９３…Ｄ−Ａ変換器、
９４…ＬＰフィルター、９５…Ａ−Ｄ変換器、９６…正
規化回路、９７…Ｄ−Ａ変換器、９８…記憶装置、９９
…ＷＢＤＤ、１００…整合フィルターの第１バンク、１
０２…第１マグニチュード回路、１０４…記憶装置、１
０６…第１の最大およびしきい値回路、１０８…整合フ
ィルターの第２バンク、１１０…第２マグニチュード回
路、１１２…第２の最大およびしきい値回路、１１４…
補間装置、１１６…整合フィルター、１１７…フィルタ
ーバンク、１１８…ピーク検出器、１１９…位相ロック
ループ、１２０…微細全域フィルタ、１２１…プリプロ
セッサユニット、１２２…差分検出器、１２４…等価
器、１２６…位相スライサ、１２８…アークタンジェン
トプロセッサ、１３０…減算（又は加算）器、１３２…
乗算器、１３４…加算器、１３６…記憶装置、１３８…
乗算器、１４０…加算器、１４２…加算器、１４４…記
憶装置。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０４Ｌ 27/38 Ｈ０４Ｌ 27/22 Ｃ (72)発明者 ナンシェン リン アメリカ合衆国 カリフォルニア州 94587 ユニオンシティ ケルソ スト リート 4611 (72)発明者 ビスワ ゴッシュ アメリカ合衆国 カリフォルニア州 94087 サニーヴァレ アパートメント 416 イー・フレモントアベニュー 880 (72)発明者 ロバート カバラー アメリカ合衆国 カリフォルニア州 94709 バークレー ウォールナット ストリート 1305 (56)参考文献 特開 昭63−316935（ＪＰ，Ａ) 特開 平１−212931（ＪＰ，Ａ) 特開 平５−102885（ＪＰ，Ａ) 国際公開92／22155（ＷＯ，Ａ１) (58)調査した分野(Int.Cl.7，ＤＢ名) H04B 7/005 - 7/015 H04L 27/00 - 27/30
Claims (4)
- 【請求項１】 各タイムスロットがディジタル符号化同
期信号で始まり所定の時間毎にディジタル符号化マーカ
信号が入るディジタル符号化データ信号が続く、隣接し
ないタイムスロットで送信されるディジタル符号化され
た信号の等化方法において、１つのタイムスロットのデ
ィジタル符号化同期信号（以後＜第１同期信号＞と記
す）と、ディジタル符号化データ信号と、直後のタイム
スロットのディジタル符号化同期信号（以後＜第２同期
信号＞と記す）を記憶保持し；前記の記憶ディジタル符
号化信号の最小エネルギーポイントの位置を決定し；前
記の第１同期信号より前記最小エネルギーポイントまで
の前記記憶ディジタル符号化信号の等化を実行し；前記
の第２同期信号より前記最小エネルギーポイントまでの
前記記憶ディジタル符号化信号の等化を実行することを
特徴とする、隣接しないタイムスロットで送信されるデ
ィジタル符号化された信号の等化方法。 - 【請求項２】 前記の検出した最小エネルギーポイント
を１つのしきい値レベルと比較し；前記の最小エネルギ
ーポイントのエネルギーレベルが前記しきい値レベルよ
り高い場合に、前記の第１同期信号から前記の第２同期
信号までの前記の記憶ディジタル符号化信号の等化を行
うことを特徴とする請求項１に記載の、隣接しないタイ
ムスロットで送信されるディジタル符号化された信号の
等化方法。 - 【請求項３】 各タイムスロットがディジタル符号化同
期信号で始まり所定の時間毎のディジタル符号化マーカ
信号が入るディジタル符号化データ信号が続く、隣接し
ないタイムスロットで送信されるディジタル符号化され
た信号の等化方法において、１つのタイムスロットのデ
ィジタル符号化同期信号（以後＜第１同期信号＞と記
す）とディジタル符号化データ信号と、直後のタイムス
ロットのディジタル符号化同期信号（以後＜第２同期信
号＞と記す）を記憶保持し；前記の記憶ディジタル符号
化信号の複数の最小エネルギーポイントの位置を決定
し、前記の第１同期信号より前記の第１最小エネルギー
ポイントまでの前記の記憶ディジタル符号化信号の等化
を実行し；前記のマーカ信号より前記の第１最小エネル
ギーポイントまでの前記の記憶ディジタル符号化信号の
等化を実行し；前記のマーカ信号より第２最小エネルギ
ーポイントまでの前記の記憶ディジタル符号化の等化を
実行し；前記の第２同期信号より前記の第２最小エネル
ギーポイントまでの前記の記憶ディジタル符号化信号の
等化を実行することを特徴とする、隣接しないタイムス
ロットで送信されるディジタル符号化された信号の等化
方法。 - 【請求項４】 前記の複数の最小エネルギーポイントを
１つのしきい値レベルと比較し；前記の各最小エネルギ
ーポイントのエネルギーレベルが前記しきい値レベルよ
り高い場合に、前記の第１同期信号から前記の第２同期
信号までの前記の記憶ディジタル符号化信号の等化を行
うことを特徴とする請求項３に記載の、隣接しないタイ
ムスロットで送信されるディジタル符号化された信号の
等化方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/108084 | 1993-08-17 | ||
| US08/108,084 US5436942A (en) | 1993-08-17 | 1993-08-17 | Method of equalizing digitally encoded signals transmitted in a plurality of non-contiguous time slots |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0856185A JPH0856185A (ja) | 1996-02-27 |
| JP3251433B2 true JP3251433B2 (ja) | 2002-01-28 |
Family
ID=22320201
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19163694A Expired - Lifetime JP3251433B2 (ja) | 1993-08-17 | 1994-08-15 | 隣接しないタイムスロットで送信されるディジタル符号化された信号の等化方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5436942A (ja) |
| JP (1) | JP3251433B2 (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5841816A (en) * | 1992-10-22 | 1998-11-24 | Ericsson Inc. | Diversity Pi/4-DQPSK demodulation |
| US5659576A (en) * | 1994-05-19 | 1997-08-19 | Hughes Electronics | Balanced processing based on receiver selection |
| KR0145867B1 (ko) * | 1995-08-28 | 1998-08-17 | 김광호 | 코드분할 다원접속 셀룰라 통신시스템의 단말기 및 송수신데이타 처리방법 |
| US5689816A (en) * | 1995-11-02 | 1997-11-18 | Atmel Corporation | Method and apparatus for differentiating a wireless analog signal from a wireless digitally encoded signal |
| US6067319A (en) * | 1996-09-04 | 2000-05-23 | Integrated Device Technology, Inc. | Method for equalization of a quadrature amplitude modulated signal |
| US6067295A (en) * | 1997-01-13 | 2000-05-23 | Lucent Technologies, Inc. | Method and apparatus for reducing error in recovering information bits in a wireless system |
| US6058150A (en) * | 1997-09-30 | 2000-05-02 | Wireless Access, Inc. | Method and apparatus for combined timing recovery, frame synchronization and frequency offset correction in a receiver |
| DE69834211T2 (de) * | 1998-12-24 | 2006-12-28 | Nokia Corp. | Vorrichtung und verfahren zur verminderung der amplitude von signalen |
| US7852800B2 (en) * | 2002-07-23 | 2010-12-14 | Qualcomm Incorporated | Reducing interference between users in a communications system through time scattering |
| US7366243B1 (en) | 2003-10-29 | 2008-04-29 | Itt Manufacturing Enterprises, Inc. | Methods and apparatus for transmitting non-contiguous spread spectrum signals for communications and navigation |
| US8060050B2 (en) * | 2004-06-04 | 2011-11-15 | Broadcom Corporation | Method and system for analog and digital RF receiver interface |
| US7453961B1 (en) | 2005-01-11 | 2008-11-18 | Itt Manufacturing Enterprises, Inc. | Methods and apparatus for detection of signal timing |
| JP5107745B2 (ja) * | 2007-05-29 | 2012-12-26 | 株式会社日立国際電気 | 等化器 |
| JP5312921B2 (ja) * | 2008-11-28 | 2013-10-09 | 株式会社日立国際電気 | 受信機、及び等化処理方法 |
| JP4763091B1 (ja) * | 2010-12-02 | 2011-08-31 | パナソニック株式会社 | 等化装置及び等化方法 |
| JP4832601B1 (ja) * | 2011-01-28 | 2011-12-07 | パナソニック株式会社 | 等化装置及び等化方法 |
| JP4796212B1 (ja) * | 2011-05-16 | 2011-10-19 | パナソニック株式会社 | 受信装置及び受信方法 |
| JP4796213B1 (ja) * | 2011-05-16 | 2011-10-19 | パナソニック株式会社 | 等化装置及び等化方法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4466108A (en) * | 1981-10-06 | 1984-08-14 | Communications Satellite Corporation | TDMA/PSK Carrier synchronization without preamble |
| JPS59230313A (ja) * | 1983-06-14 | 1984-12-24 | Honda Motor Co Ltd | 車両のオ−デイオ装置 |
| SE460086B (sv) * | 1987-11-27 | 1989-09-04 | Ericsson Telefon Ab L M | Anordning foer korrigering av frekvensen i en koherent mottagare |
| DE3816918C1 (ja) * | 1988-05-18 | 1989-07-27 | Adam Opel Ag, 6090 Ruesselsheim, De | |
| JPH0716206B2 (ja) * | 1988-08-05 | 1995-02-22 | 日本電気株式会社 | 信号検出器 |
| US4879728A (en) * | 1989-01-31 | 1989-11-07 | American Telephone And Telegraph Company, At&T Bell Laboratories | DPSK carrier acquisition and tracking arrangement |
| US5018166A (en) * | 1989-10-10 | 1991-05-21 | Hayes Microcomputer Products, Inc. | Method and apparatus for baud timing recovery |
| US5040192A (en) * | 1990-02-06 | 1991-08-13 | Hayes Microcomputer Products, Inc. | Method and apparatus for optimally autocorrelating an FSK signal |
| JP3172198B2 (ja) * | 1991-03-01 | 2001-06-04 | 株式会社東芝 | 等化方式 |
| US5263026A (en) * | 1991-06-27 | 1993-11-16 | Hughes Aircraft Company | Maximum likelihood sequence estimation based equalization within a mobile digital cellular receiver |
| US5257265A (en) * | 1991-08-07 | 1993-10-26 | Pacific Communications | Method and apparatus for reducing multipath distortion |
| US5272446A (en) * | 1991-11-29 | 1993-12-21 | Comsat | Digitally implemented fast frequency estimator/demodulator for low bit rate maritime and mobile data communications without the use of an acquisition preamble |
| US5276706A (en) * | 1992-05-20 | 1994-01-04 | Hughes Aircraft Company | System and method for minimizing frequency offsets between digital communication stations |
-
1993
- 1993-08-17 US US08/108,084 patent/US5436942A/en not_active Expired - Lifetime
-
1994
- 1994-08-15 JP JP19163694A patent/JP3251433B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0856185A (ja) | 1996-02-27 |
| US5436942A (en) | 1995-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5400368A (en) | Method and apparatus for adjusting the sampling phase of a digitally encoded signal in a wireless communication system | |
| JP3251433B2 (ja) | 隣接しないタイムスロットで送信されるディジタル符号化された信号の等化方法 | |
| US5241545A (en) | Apparatus and method for recovering a time-varying signal using multiple sampling points | |
| US5202901A (en) | Digital discriminator for pulse shaped π/4 shifted differentially encoded quadrature phase shift keying | |
| US5151926A (en) | Sample timing and carrier frequency estimation circuit for sine-cosine detectors | |
| US6567480B1 (en) | Method and apparatus for sampling timing adjustment and frequency offset compensation | |
| US7239675B2 (en) | GFSK receiver | |
| JP3251432B2 (ja) | ディジタル無線通信における周波数とタイムスロット位置を決定する装置及び方法 | |
| US5408504A (en) | Symbol and frame synchronization in a TDMA system | |
| US5581579A (en) | Method and apparatus to adaptively control the frequency of reception in a digital wireless communication system | |
| CA2065647A1 (en) | Tangental type differential detector for pulse shaped pi/4 shifted differentially encoded quadrature phase shift keying | |
| JP2001504670A (ja) | セルラー通信システムにおける移動局の速度推定方法 | |
| JP3220144B2 (ja) | シリアル・データ・システムでの時間変動する信号を回復するための装置及び方法 | |
| AU619944B2 (en) | A method of controlling the frequency of a coherent radio receiver and apparatus for carrying out the method | |
| JPH11512573A (ja) | 移動テレコミュニケーション装置および操作方法 | |
| US6590945B1 (en) | Method and apparatus for frequency offset compensation | |
| CA2054049C (en) | Apparatus and method for removing distortion in a received signal | |
| JP2002530938A (ja) | パイロット記号支援による復調器における周波数の訂正 | |
| JP3469206B2 (ja) | 適応等化機能を備える時分割多元接続（ｔｄｍａ）通信システム | |
| US5438595A (en) | Method of estimating the speed of a mobile unit in a digital wireless communication system | |
| US5677934A (en) | Multipath propagation compensation in a TDMA system | |
| AU636263B2 (en) | Frequency and time slot synchronization using adaptive filtering | |
| JPH09214406A (ja) | 非線形信号相関器およびその方法 | |
| JPH11504178A (ja) | Ｔｄｍ／ｔｄｍａ受信機におけるキャリヤ位相再生 | |
| JPH05183450A (ja) | ディジタル無線通信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081116 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091116 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091116 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101116 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111116 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111116 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121116 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121116 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131116 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term |