JP3249606B2 - Laser processing method, semiconductor device and method for manufacturing the same - Google Patents

Laser processing method, semiconductor device and method for manufacturing the same

Info

Publication number
JP3249606B2
JP3249606B2 JP32273792A JP32273792A JP3249606B2 JP 3249606 B2 JP3249606 B2 JP 3249606B2 JP 32273792 A JP32273792 A JP 32273792A JP 32273792 A JP32273792 A JP 32273792A JP 3249606 B2 JP3249606 B2 JP 3249606B2
Authority
JP
Japan
Prior art keywords
laser
processing method
laser processing
less
pulsed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP32273792A
Other languages
Japanese (ja)
Other versions
JPH06295859A (en
Inventor
英人 大沼
信洋 田中
広樹 安達
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP32273792A priority Critical patent/JP3249606B2/en
Publication of JPH06295859A publication Critical patent/JPH06295859A/en
Priority to US08/511,466 priority patent/US5643801A/en
Priority to US08/739,192 priority patent/US5891764A/en
Priority to US09/409,899 priority patent/US6638800B1/en
Application granted granted Critical
Publication of JP3249606B2 publication Critical patent/JP3249606B2/en
Priority to US10/367,831 priority patent/US7179726B2/en
Priority to US11/705,793 priority patent/US7799665B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、信頼性および量産性に
優れ、ばらつきが小さく、歩留りの高いレーアーアニー
ル方法に関する。特に、本発明は、シリコン皮膜のアニ
ール方法に関し、非晶質もしくは非晶質に近い状態を結
晶化せしめる工程、もしくはイオン照射、イオン注入、
イオンドーピング等によってダメージを受け、結晶性が
著しく損なわれたシリコン被膜の活性化の工程に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a layer annealing method which is excellent in reliability and mass productivity, has small variations, and has a high yield. In particular, the present invention relates to a method of annealing a silicon film, a step of crystallizing an amorphous or nearly amorphous state, or ion irradiation, ion implantation,
The present invention relates to a step of activating a silicon film that has been damaged by ion doping or the like and has significantly deteriorated crystallinity.

【0002】[0002]

【従来の技術】近年、半導体素子プロセスの低温化に関
して盛んに研究が進められている。その理由の1つは、
ガラス等の絶縁基板上に半導体素子を形成する必要が生
じたからである。レーザーアニール技術は究極の低温プ
ロセスと注目されている。
2. Description of the Related Art In recent years, active research has been made on lowering the temperature of semiconductor device processes. One of the reasons is
This is because a semiconductor element has to be formed on an insulating substrate such as glass. Laser annealing technology is attracting attention as the ultimate low-temperature process.

【0003】[0003]

【発明が解決しようとする課題】しかしながら、従来、
レーザーアニールの条件等については、各装置や被膜の
条件によって異なるものとして、十分な検討がおこなわ
れなかった。その結果、レーザーアニール技術は非常に
ばらつきが大きくて、到底実用化には到らないというコ
ンセンサスができていた。本発明の目的は、このような
従来には認知されていなかった条件を提示し、よって、
レーザーアニールによって再現性のよい結果を得ること
である。
However, conventionally,
The laser annealing conditions and the like differed depending on each apparatus and the conditions of the coating, and were not sufficiently studied. As a result, there has been a consensus that the laser annealing technology has a very large variation and that it will never be put to practical use. The purpose of the present invention is to present such previously unrecognized conditions,
The goal is to obtain reproducible results by laser annealing.

【0004】[0004]

【課題を解決するための手段】本発明者は、特に初期状
態から、または、イオン照射、イオン注入、イオンドー
ピング等のダメージによって、被膜がアモルファス、あ
るいはそれに類した非常に結晶性の悪化した状態で、半
導体としても十分な特性の示せないないような被膜を結
晶化、活性化せしめる目的でレーザーアニールの条件の
最適化を探していたが、その際には、レーザー光のエネ
ルギーの条件ばかりではなく、パルスの幅や波長によっ
ても最適な条件が変動することを発見した。
SUMMARY OF THE INVENTION The present inventors have found that a coating film is amorphous or very similar in crystallinity, especially from the initial state or due to damages such as ion irradiation, ion implantation, and ion doping. So, we were looking for optimization of laser annealing conditions in order to crystallize and activate a film that could not show sufficient characteristics even as a semiconductor, but in that case, only laser energy conditions It was found that the optimum conditions fluctuated depending on the pulse width and wavelength.

【0005】本発明では、活性化されるべき被膜は主と
してシリコンから構成される被膜で、その膜厚は2μm
以下である。これらの被膜をレーザーアニールする際に
は、透光性を考慮して400nm以下の短い波長のレー
ザーを使用するとよいことが知られている。
In the present invention, the film to be activated is a film mainly composed of silicon and has a thickness of 2 μm.
It is as follows. It is known that a laser having a short wavelength of 400 nm or less may be used for laser annealing of these films in consideration of light transmission.

【0006】例えば、一般にレーザーのエネルギー密度
が高ければ活性化が十分におこなわれ、シート抵抗が低
下するものと考えられている。しかし、実際には、レー
ザー光に対する吸収特性やレーザーの不安定性のため
に、再現の良い結果が得られなかった。
For example, it is generally considered that when the energy density of a laser is high, activation is sufficiently performed and the sheet resistance is reduced. However, in practice, good reproducible results were not obtained due to the absorption characteristics of the laser beam and the instability of the laser.

【0007】本発明人は最適な条件を求めている際に、
レーザーのパルス幅が重要であることを見いだした。す
なわち、50nsec以下のパルス幅では、極めて再現
性が悪かった。これは、レーザーのエネルギーが5%程
度変動することを差し引いても説明できないものであっ
た。この事実についてはまだ、完全に説明できているわ
けではないが、本発明人は、詳細な検討の結果、瞬間的
に高エネルギーのレーザーが照射されて結晶化が進行す
る際に、欠陥が無秩序に発生しているためであろうとい
う結論に達した。このような欠陥は、均等に存在するも
のではなく、欠陥が生じると、それがさらなる欠陥の発
生源となるのであろうと推定した。この仮定を立証する
ために、レーザーのパルス幅を様々に変化させて実験を
おこなったところ、パルス幅が50nsec以上、好ま
しくは100nsec以上であれば極めて良好な結果が
得られることが明らかになった。
[0007] The present inventor, when seeking the optimal conditions,
The pulse width of the laser was found to be important. That is, reproducibility was extremely poor with a pulse width of 50 nsec or less. This could not be explained by subtracting about 5% of the laser energy. Although this fact has not yet been completely explained, the present inventors have conducted detailed studies and found that defects are disordered when crystallization is progressed by irradiating a high-energy laser instantaneously. Has come to a conclusion. It was presumed that such defects were not evenly present, and that if a defect occurred, it would be a source of further defects. In order to prove this assumption, an experiment was conducted with various changes in the pulse width of the laser, and it was found that very good results were obtained if the pulse width was 50 nsec or more, preferably 100 nsec or more. .

【0008】また、レーザーアニールの際には、被膜が
大気中に露出しているのではなく、厚さ10〜100n
mの透明な被膜によって覆われていることや減圧状態で
あるとより好ましい結果をもたらすことを見出した。
Further, at the time of laser annealing, the coating is not exposed to the atmosphere, but has a thickness of 10 to 100 n.
It has been found that more favorable results are obtained when the film is covered with a transparent film of m or under reduced pressure.

【0009】また、レーザーアニールの効果は不純物の
種類によっても変動することがわかった。すなわち、不
純物の種類によってレーザー光の吸収係数が異なるから
である。上記の波長(400nm以下)では、不純物と
しては、燐やホウ素、砒素が適当であることがわかっ
た。もちろん、このことから他の不純物の使用が適さな
いという訳ではない。
Further, it has been found that the effect of laser annealing varies depending on the type of impurities. That is, the absorption coefficient of laser light differs depending on the type of impurity. At the above wavelength (400 nm or less), it was found that phosphorus, boron, and arsenic were suitable as impurities. Of course, this does not mean that other impurities are not suitable.

【0010】さらにレーザー光の照射は基板の裏面から
でも上面からでもよい。ただし、裏面からレーザー照射
をおこなう場合には基板材料がレーザー光を透過するこ
とが必要である。
The irradiation of the laser beam may be performed from the back surface or the top surface of the substrate. However, when laser irradiation is performed from the back surface, the substrate material needs to transmit laser light.

【0011】本発明を実施するための装置とその操作方
法の例を図1に示す。図1は概念的なものであるので、
当然のことながら、実際の装置においては、必要に応じ
てその他の部品を具備することがある。以下、その使用
方法について概説する。
FIG. 1 shows an example of an apparatus for implementing the present invention and an operation method thereof. Since FIG. 1 is conceptual,
As a matter of course, the actual device may include other components as necessary. Hereinafter, the method of use will be outlined.

【0012】図1において、試料14は試料ホルダー1
5上に設置される。最初に、チャンバー11は排気装置
に接続した排気系17によって真空排気される。この場
合には、できるだけ高真空に排気することが望まれる。
すなわち、大気成分である炭素や窒素、酸素は半導体に
とっては一般に好ましくないからである。このような元
素は、半導体中に取り込まれるが、同時に添加された不
純物の活性度を低下させることがある。また、半導体の
結晶性を損ない、粒界における不対結合手の原因とな
る。したがって、10-6torr以下、好ましくは10
-8torr以下にまでチャンバー内を真空引きすること
が望まれる。
In FIG. 1, a sample 14 is a sample holder 1.
5 is installed. First, the chamber 11 is evacuated by an exhaust system 17 connected to an exhaust device. In this case, it is desirable to evacuate to as high a vacuum as possible.
That is, atmospheric components such as carbon, nitrogen, and oxygen are generally not preferable for semiconductors. Such an element is taken into the semiconductor, but may reduce the activity of the impurity added at the same time. In addition, it impairs the crystallinity of the semiconductor and causes dangling bonds at grain boundaries. Therefore, it is 10 -6 torr or less, preferably 10 -6 torr.
It is desired to evacuate the chamber to -8 torr or less.

【0013】また、排気と前後してヒーター16を作動
させ、チャンバー内部に吸着した大気成分を追い出すこ
とも望ましい。現在の真空装置において使用されている
ように、チャンバー以外に予備室を設け、チャンバーが
直接、大気に触れないような構造とすることも望まし
い。当然のことながら、ロータリーポンプや油拡散ポン
プに比べて、炭素等の汚染の少ないターボ分子ポンプや
クライオポンプを用いることが望ましい。
It is also desirable to operate the heater 16 before and after the exhaust to drive out the atmospheric components adsorbed inside the chamber. As used in current vacuum equipment, it is also desirable to provide a spare chamber in addition to the chamber so that the chamber does not directly contact the atmosphere. As a matter of course, it is desirable to use a turbo-molecular pump or a cryopump with less contamination of carbon or the like as compared with a rotary pump or an oil diffusion pump.

【0014】次に窓12を通して、レーザー光13が試
料に照射される。このとき、試料はヒーターによって、
一定の温度に加熱されている。レーザー光は、1か所に
付き通常5〜50パルス程度照射される。レーザーパル
スのエネルギーのばらつきが非常に大きく、かつ、パル
ス数がすくない場合には不良発生の確率が大きい。一
方、あまりにも多くのパルスを1か所に照射することは
量産性(スループット)の面から望ましくない。本発明
人の知見では、上記のパルス数が量産性からも、歩留り
の点からも妥当であった。
Next, a laser beam 13 is applied to the sample through the window 12. At this time, the sample is heated by the heater.
Heated to a certain temperature. The laser beam is usually applied to one place and about 5 to 50 pulses. If the energy of the laser pulse varies greatly and the number of pulses is small, the probability of occurrence of a defect is high. On the other hand, irradiating too many pulses to one location is not desirable in terms of mass productivity (throughput). According to the knowledge of the present inventor, the above pulse number was appropriate from the viewpoint of mass productivity and the yield.

【0015】この場合、例えばレーザーのパルスが10
mm(x方向)×30mm(y方向)の特定の長方形の
形状をしていた場合に、同じ領域にレーザーパルスを1
0パルスを照射し、終了後は、次の部分に移動するとい
う方法でもよいが、レーザーを1パルスにつき、x方向
に1mmづつ移動させていってもよい。レーザー光の形
状に関しては、図2に示すような長方形のもので、図2
に示すように、基板上を上下左右に移動させる形式のも
のであってもよい。
In this case, for example, the pulse of the laser is 10
In the case of a specific rectangular shape of mm (x direction) × 30 mm (y direction), a laser pulse is applied to the same region by 1 mm.
A method of irradiating 0 pulses and moving to the next portion after the end may be adopted, but the laser may be moved by 1 mm in the x direction per pulse. As for the shape of the laser beam, it is rectangular as shown in FIG.
As shown in (1), a type in which the substrate is moved up, down, left, and right may be used.

【0016】レーザー照射が終了したら、チャンバー内
を真空排気し、試料を室温まで冷却して、試料を取り出
す。このように、本発明では、ドーピングの工程は極め
て簡単であり、かつ、高速である。
After the laser irradiation is completed, the inside of the chamber is evacuated, the sample is cooled to room temperature, and the sample is taken out. Thus, in the present invention, the doping process is extremely simple and fast.

【0017】[0017]

【実施例】【Example】

〔実施例1〕 図3には本発明のドーピング処置装置の
様子を示す。すなわち、チャンバー31には、無水石英
ガラス製のスリット状の窓32が設けられている。レー
ザー光は、この窓に合わせて細長い形状に成形される。
レーザーのビームは、例えば10mm×300mmの長
方形とした。なおレーザー光の位置は固定されている。
チャンバーには、排気系37、およびパッシベーション
ガスを導入するためのガス系38が接続されている。ま
た、チャンバー内には試料ホルダー35が設けられ、そ
の上には試料34が乗せられ、試料ホルダーの下には赤
外線ランプ(ヒーターとして機能する)36が設けられ
ている。試料ホルダーは可動であり、試料をレーザーの
ショットに合わせて移動することができる。
Embodiment 1 FIG. 3 shows a state of a doping apparatus of the present invention. That is, the chamber 31 is provided with a slit-shaped window 32 made of anhydrous quartz glass. The laser light is shaped into an elongated shape in accordance with the window.
The laser beam was, for example, a rectangle of 10 mm × 300 mm. Note that the position of the laser beam is fixed.
An exhaust system 37 and a gas system 38 for introducing a passivation gas are connected to the chamber. A sample holder 35 is provided in the chamber, a sample 34 is placed thereon, and an infrared lamp (functioning as a heater) 36 is provided below the sample holder. The sample holder is movable and can move the sample in accordance with the laser shot.

【0018】このように、試料の移動のための機構がチ
ャンバー内に組み込まれている際には、ヒーターによる
試料ホルダーの熱膨張によって狂いが生じるので、温度
制御には細心の注意が必要である。また、試料移送機構
によってホコリが生じるので、チャンバー内のメンテナ
ンスは面倒である。
As described above, when the mechanism for moving the sample is incorporated in the chamber, the thermal expansion of the sample holder caused by the heater causes a disorder, so that extreme care is required for temperature control. . In addition, since dust is generated by the sample transfer mechanism, maintenance in the chamber is troublesome.

【0019】〔実施例2〕 図4(A)には本発明のド
ーピング処置装置の様子を示す。すなわち、チャンバー
40には、無水石英ガラス製の窓41が設けられてい
る。この窓は実施例3の場合と異なり、試料43全面を
覆うだけの広いものである。チャンバーには、排気系4
5、およびパッシベーションガスを導入するためのガス
系46が接続されている。また、チャンバー内には試料
ホルダー44が設けられ、その上には試料43が乗せら
れ、試料ホルダーはヒーターが内蔵されている。試料ホ
ルダーはチャンバーに固定されている。チャンバーの下
部にはチャンバーの台40aが設けられており、レーザ
ーのパルスに合わせて、チャンバー全体を移動させるこ
とによって、逐次、レーザー照射をおこなう。レーザー
のビームは、実施例1の場合と同じく、細長い形状であ
る。例えば、5mm×100mmの長方形とした。実施
例1と同様、レーザー光の位置は固定されている。本実
施例では、実施例1と異なり、チャンバー全体が移動す
る機構を採用する。したがって、チャンバー内には機械
部分が存在せず、ホコリ等が生じないのでメンテナンス
が容易である。また、移送機構が、ヒーターの熱の影響
を受けることは少ない。
Embodiment 2 FIG. 4A shows a state of a doping treatment apparatus according to the present invention. That is, the chamber 40 is provided with a window 41 made of anhydrous quartz glass. Unlike the case of the third embodiment, this window is wide enough to cover the entire surface of the sample 43. The chamber has an exhaust system 4
5, and a gas system 46 for introducing a passivation gas. A sample holder 44 is provided in the chamber, and a sample 43 is placed on the sample holder 44. The sample holder has a built-in heater. The sample holder is fixed to the chamber. A chamber base 40a is provided below the chamber, and laser irradiation is sequentially performed by moving the entire chamber in accordance with a laser pulse. The laser beam has an elongated shape as in the first embodiment. For example, it was a rectangle of 5 mm × 100 mm. As in the first embodiment, the position of the laser beam is fixed. In the present embodiment, unlike the first embodiment, a mechanism for moving the entire chamber is employed. Therefore, there is no mechanical part in the chamber and no dust or the like is generated, so that maintenance is easy. Further, the transfer mechanism is hardly affected by the heat of the heater.

【0020】本実施例では、実施例1に比べて上記のよ
うな点で優れているだけでなく、以下のような点でも優
れている。すなわち、実施例1の方式では、試料をチャ
ンバーに入れてから、十分な真空度まで真空排気できる
までレーザー放射をおこなえなかった。すなわちデッド
タイムが多かった。しかし、本実施例では、図4(A)
のようなチャンバーを多数用意し、それぞれ、順次、試
料装填、真空排気、レーザー照射、試料取り出し、とい
うように回転させてゆけば、上記のようなデッドタイム
は生じない。そのようなシステムを図4(B)に示し
た。
The present embodiment is superior to the first embodiment not only in the above points but also in the following points. That is, in the method of Example 1, after the sample was put in the chamber, laser emission could not be performed until the sample was evacuated to a sufficient degree of vacuum. That is, there were many dead times. However, in this embodiment, FIG.
Such a dead time does not occur if a large number of chambers are prepared and rotated sequentially in the order of sample loading, evacuation, laser irradiation, and sample removal. Such a system is shown in FIG.

【0021】すなわち、未処理の試料を内蔵したチャン
バー40A、40Bは、排気工程の間に連続的な搬送機
構50Aによって、精密な移動がおこなえるステージを
有する架台50Bに向かう。ステージ上のチャンバー4
0Cには、レーザー装置47から放射され、適当な光学
装置48、49で加工されたレーザー光が窓を通して中
の試料に照射される。ステージを動かすことによって、
必要なレーザー照射がおこなわれたチャンバー40C
は、再び、連続的な搬送機構50Cによって次の段階に
送られ、その間にチャンバー内のヒーターは消灯し、排
気され、十分温度が下がってから、試料が取り出され
る。
That is, the chambers 40A and 40B containing the unprocessed samples are directed by the continuous transfer mechanism 50A to the gantry 50B having a stage capable of precise movement during the evacuation process. Chamber 4 on stage
At 0C, the laser light emitted from the laser device 47 and processed by the appropriate optical devices 48 and 49 is applied to the sample inside through the window. By moving the stage,
Chamber 40C where necessary laser irradiation was performed
Is again sent to the next stage by the continuous transport mechanism 50C, during which the heater in the chamber is turned off, evacuated, and the temperature is sufficiently lowered before the sample is taken out.

【0022】このように、本実施例では連続的な処理が
おこなえることによって、排気待ちの時間を削減するこ
とができ、スループットを向上させられる。もちろん、
本実施例の場合には、スループットは向上するけれど
も、その分、実施例1の場合よりチャンバーを多く必要
とするので、量産規模や投資規模を考慮して実施すべき
である。
As described above, in the present embodiment, continuous processing can be performed, so that the waiting time for exhaust can be reduced, and the throughput can be improved. of course,
In the case of the present embodiment, although the throughput is improved, more chambers are required than in the case of the first embodiment, so that it should be carried out in consideration of the mass production scale and investment scale.

【0023】〔実施例3〕 本実施例は、ガラス基板上
に設けられたNTFTの作製に本発明の構成であるドー
ピング方を適用した例である。本実施例においては、基
板としてガラス基板また石英基板を用いた。まず、基板
であるガラス51上にSiO2膜を下地保護膜52とし
て形成し、つぎに、プラズマCVD法によって実質的に
真性の水素化非晶質珪素半導体層53を100nmの厚
さに形成する。つぎに、デバイス分離パターニングを行
った。そして、試料を真空中(10-6Torr以下)で、4
50度、1時間加熱し、水素出しを徹底的に行い、膜中
のダングリングボンドを高密度で生成させた。その後、
RFスパッタ法を用いてSiO2 膜54を100nm成
膜し、図5(A)の形状を得た。そして、チャネルの部
分にのみ、酸化珪素マスク54Aを残置せしめた。そし
て、イオンドーピング法によって燐イオンを珪素膜中に
導入し、N型不純物領域55Aおよび55Bを形成し
た。ただし、酸化珪素マスク54Aが存在するため、そ
の下部には燐は注入されない。
Embodiment 3 This embodiment is an example in which the doping method according to the present invention is applied to the manufacture of an NTFT provided on a glass substrate. In this embodiment, a glass substrate or a quartz substrate was used as the substrate. First, an SiO 2 film is formed as a base protective film 52 on glass 51 as a substrate, and then a substantially intrinsic hydrogenated amorphous silicon semiconductor layer 53 is formed to a thickness of 100 nm by a plasma CVD method. . Next, device isolation patterning was performed. Then, the sample is placed in a vacuum (10 -6 Torr or less) for 4 hours.
Heating was performed at 50 ° C. for 1 hour to thoroughly remove hydrogen, and dangling bonds in the film were generated at a high density. afterwards,
An SiO 2 film 54 was formed to a thickness of 100 nm by RF sputtering to obtain the shape shown in FIG. Then, the silicon oxide mask 54A was left only in the channel portion. Then, phosphorus ions were introduced into the silicon film by an ion doping method to form N-type impurity regions 55A and 55B. However, since the silicon oxide mask 54A exists, phosphorus is not implanted below the silicon oxide mask 54A.

【0024】ここで、図3に示す装置を用いて本発明の
構成であるレーザー光による不純物の活性化を行う。図
3に示す装置において、10-2torr以下の雰囲気下
で、試料(図5(B)の形状を有している)を加熱し、
レーザー光を照射してレーザーアニール(活性化)を行
った。レーザーとしては、XeFレーザー(波長350
nm、パルス幅70nsec)を使用した。この時、ソ
ース,ドレイン領域(図に示す55A、55B)には燐
が活性化されるのでN型化すると同時に、チャネル形成
領域(図に示す53A)も酸化珪素マスク54Aがレー
ザーを透過し、結晶化する。
Here, using the apparatus shown in FIG. 3, the activation of the impurities by the laser beam according to the present invention is performed. In the apparatus shown in FIG. 3, a sample (having the shape shown in FIG. 5B) is heated under an atmosphere of 10 -2 torr or less.
Laser annealing (activation) was performed by irradiating a laser beam. As a laser, a XeF laser (wavelength 350
nm, and a pulse width of 70 nsec). At this time, phosphorus is activated in the source and drain regions (55A and 55B shown in the drawing), so that the N-type is formed. At the same time, the channel formation region (53A shown in the drawing) is also transmitted by the silicon oxide mask 54A through the laser. Crystallizes.

【0025】上記ソース,ドレイン領域形成の後、酸化
珪素マスク54A(そのままゲイト酸化膜として使用さ
れる)上にゲイト電極56を形成し、さらに、層間絶縁
膜としてSiO2 膜57を100nmの厚さに成膜し、
コンタクト用の穴開けパターニングを行い、さらに電極
となるアルミを蒸着してソース電極58Aとドレイン電
極58Bを形成し、さらに水素雰囲気中において350
度の温度で水素熱アニールを行うことによって、図5
(C)に示すように、NTFTを完成した。
After the formation of the source and drain regions, a gate electrode 56 is formed on a silicon oxide mask 54A (used as a gate oxide film as it is), and a SiO 2 film 57 is formed as an interlayer insulating film to a thickness of 100 nm. Film on the
Punching and patterning for contact are performed, and aluminum as an electrode is deposited to form a source electrode 58A and a drain electrode 58B.
By performing hydrogen thermal annealing at a temperature of
As shown in (C), the NTFT was completed.

【0026】本実施例では、セルフアライン的なソー
ス、ドレインの形成はできないが、レーザー結晶化と活
性化が同時におこなえ、また、ソースとチャネル形成領
域、ドレインとチャネル形成領域の接合部が連続的であ
るので、特性が良く、また、長期の信頼性に優れるもの
であった。
In this embodiment, self-aligned source and drain cannot be formed, but laser crystallization and activation can be performed simultaneously, and the junction between the source and the channel formation region and the junction between the drain and the channel formation region are continuous. Therefore, the characteristics were good and the long-term reliability was excellent.

【0027】〔実施例4〕 図6を用いて、本発明を用
いた絶縁基板上の多層集積回路の作製実施例を説明す
る。本実施例では基板61としてコーニング社の705
9番ガラス基板を使用した。基板は直径2インチの円形
とし、その厚さは1.1mmであった。基板はこの他に
も様々な種類のものを使用することができるが、半導体
被膜中にナトリウム等の可動イオンが侵入しないように
基板に応じて対処しなければならない。理想的な基板は
アルカリ濃度の小さい合成石英基板であるが、コスト的
に利用することが難しい場合には、市販の低アルカリガ
ラスもしくは無アルカリカラスを使用することとなる。
本実施例では、基板61上にはスパッタ法によって、厚
さ20〜1000nm、例えば50nmの酸化珪素膜6
2を形成した。被膜62の膜厚は、可動イオンの侵入の
程度、あるいは活性層への影響の程度に応じて設計され
る。
[Embodiment 4] An embodiment of manufacturing a multilayer integrated circuit on an insulating substrate using the present invention will be described with reference to FIG. In this embodiment, Corning 705 is used as the substrate 61.
A ninth glass substrate was used. The substrate had a circular shape with a diameter of 2 inches and a thickness of 1.1 mm. Various other types of substrates can be used, but it is necessary to take measures according to the substrate so that mobile ions such as sodium do not enter the semiconductor film. An ideal substrate is a synthetic quartz substrate having a low alkali concentration, but when it is difficult to use it in terms of cost, a commercially available low-alkali glass or non-alkali glass is used.
In this embodiment, the silicon oxide film 6 having a thickness of 20 to 1000 nm, for example, 50 nm is formed on the substrate 61 by sputtering.
2 was formed. The thickness of the coating 62 is designed according to the degree of penetration of mobile ions or the degree of influence on the active layer.

【0028】これらの皮膜の形成には、上記のようなス
パッタ法だけでなく、プラズマCVD法等の方法によっ
て形成してもよい。特にTEOSを利用してもよい。こ
の手段の選択は投資規模や量産性等を考慮して決定すれ
ばよい。
These films may be formed not only by the sputtering method as described above, but also by a method such as a plasma CVD method. In particular, TEOS may be used. The selection of this means may be determined in consideration of investment scale, mass productivity, and the like.

【0029】その後、減圧CVD法によって、モノシラ
ンを原料として、厚さ20〜200nm、例えば100
nmのアモルファスシリコン膜を形成した。基板温度は
520〜560℃、例えば550℃とした。このように
して得られたアモルファスシリコン膜を、600℃で2
4時間熱アニールした。その結果、いわゆるセミアモル
ファスシリコンと言われる結晶性シリコンを得た。
After that, a monosilane is used as a raw material to a thickness of 20 to 200 nm, for example, 100
A nm-thick amorphous silicon film was formed. The substrate temperature was set to 520 to 560 ° C, for example, 550 ° C. The amorphous silicon film obtained in this way is heated at 600 ° C. for 2 hours.
Thermal annealing was performed for 4 hours. As a result, crystalline silicon called semi-amorphous silicon was obtained.

【0030】さて、アモルファスシリコン膜を熱アニー
ルによって、結晶性シリコン膜としたのち、これを適当
なパターンにエッチングして、島状半導体領域63を形
成した。その後、酸素雰囲気中での酸化珪素をターゲッ
トとするスパッタ法によって、ゲイト絶縁膜(酸化珪
素)64を厚さ50〜300nm、例えば100nmだ
け形成した。この厚さは、TFTの動作条件等によって
決定される。
After the amorphous silicon film was converted into a crystalline silicon film by thermal annealing, it was etched into an appropriate pattern to form an island-shaped semiconductor region 63. Thereafter, a gate insulating film (silicon oxide) 64 having a thickness of 50 to 300 nm, for example, 100 nm was formed by a sputtering method using silicon oxide as a target in an oxygen atmosphere. This thickness is determined by the operating conditions of the TFT and the like.

【0031】次にスパッタ法によって、アルミニウム皮
膜を厚さ500nmだけ形成し、これを混酸(5%の硝
酸を添加した燐酸溶液)によってパターニングし、ゲイ
ト電極・配線65を形成した。エッチングレートは、エ
ッチングの温度を40℃としたときに225nm/分で
あった。このようにして、TFTの外形を整えた。この
ときのチャネルの大きさは、いずれも長さ8μm、幅2
0μmとした。
Next, an aluminum film was formed to a thickness of 500 nm by a sputtering method, and this was patterned by a mixed acid (a phosphoric acid solution to which 5% nitric acid was added) to form a gate electrode / wiring 65. The etching rate was 225 nm / min when the etching temperature was 40 ° C. Thus, the outer shape of the TFT was adjusted. The size of the channel at this time is 8 μm in length and 2 μm in width.
It was set to 0 μm.

【0032】さらに、陽極酸化法によってアルミニウム
配線の表面に酸化アルミニウムを形成した。陽極酸化の
方法としては、本発明人等の発明である特願平3−23
1188もしくは特願平3−238713に記述される
方法を用いた。詳細な実施の様態については、目的とす
る素子の特性やプロセス条件、投資規模等によって変更
を加えればよい。本実施例では、陽極酸化によって、厚
さ250nmの酸化アルミニウム被膜を形成した。
Further, aluminum oxide was formed on the surface of the aluminum wiring by anodic oxidation. The method of anodic oxidation is disclosed in Japanese Patent Application No. 3-23, which is an invention of the present inventors.
1188 or the method described in Japanese Patent Application No. 3-238713. A detailed embodiment may be changed depending on the characteristics of the target device, process conditions, investment scale, and the like. In this example, an aluminum oxide film having a thickness of 250 nm was formed by anodic oxidation.

【0033】その後、ゲイト酸化膜を通したイオン注入
法によって、N型ソース/ドレイン領域66を形成し
た。不純物濃度は8×1019cm-3となるようにした。
イオン源としては、リンイオンを用い、加速電圧80k
eVで注入した。加速電圧はゲイト酸化膜の厚さや半導
体領域63の厚さを考慮して設定される。イオン注入法
のかわりに、イオンドーピング法を用いてもよい。イオ
ン注入法では注入されるイオンは質量によって分離され
るので、不必要なイオンは注入されることがないが、イ
オン注入装置で処理できる基板の大きさは限定される。
一方、イオンドーピング法では、比較的大きな基板(例
えば対角30インチ以上)も処理する能力を有するが、
水素イオンやその他不必要なイオンまで同時に加速され
て注入されるので、基板が加熱されやすい。
Thereafter, an N-type source / drain region 66 was formed by ion implantation through a gate oxide film. The impurity concentration was set to 8 × 10 19 cm −3 .
Phosphorus ion is used as the ion source, and the accelerating voltage is 80 k.
Injected at eV. The acceleration voltage is set in consideration of the thickness of the gate oxide film and the thickness of the semiconductor region 63. Instead of the ion implantation method, an ion doping method may be used. In the ion implantation method, unnecessary ions are not implanted because ions to be implanted are separated by mass, but the size of a substrate that can be processed by the ion implantation apparatus is limited.
On the other hand, the ion doping method has the ability to process even a relatively large substrate (for example, a diagonal of 30 inches or more).
Since hydrogen ions and other unnecessary ions are simultaneously accelerated and implanted, the substrate is easily heated.

【0034】このようにして、オフセット領域を有する
TFTが作製された。さらに、レーザーアニール法によ
って、ゲイト電極部をマスクとしてソース/ドレイン領
域の再結晶化をおこなった。レーザーは、キセノンラン
プ励起のNd:YAGレーザーの第4高調波(波長26
5nm、パルス幅150nsec)を使用した。エネル
ギー密度は250mJ/cm2 とし、ショット数は10
ショットとした。そして層間絶縁物67として、酸化珪
素をRFプラズマCVD法で形成した。この様子を図6
(A)に示す。
Thus, a TFT having an offset region was manufactured. Furthermore, the source / drain regions were recrystallized by laser annealing using the gate electrode as a mask. The laser is the fourth harmonic (wavelength 26) of a Nd: YAG laser excited by a xenon lamp.
5 nm and a pulse width of 150 nsec) were used. The energy density was 250 mJ / cm 2 and the number of shots was 10
Shot. Then, as the interlayer insulator 67, silicon oxide was formed by an RF plasma CVD method. Figure 6 shows this situation.
It is shown in (A).

【0035】なお、レーザー照射の際に、基板を300
〜400℃、例えば350℃に加熱しておくと、再現性
よく、高移動度のシリコン膜が得られた。例えば、基板
を350℃に加熱してレーザーを照射した場合には、シ
リコン膜の電子移動度は、平均値が80cm2 /Vs
で、70〜90cm2 /Vsの範囲に80%が存在した
のに対し、基板温度を室温として、レーザーを照射した
場合には平均値が60cm2 /Vsで、50〜70cm
2 /Vsの範囲には、40%しか存在しなかった。この
ように、基板温度を適当な温度に保つことによって信頼
性を高めることができた。
When irradiating the laser, the substrate is
When heated to 400 ° C., for example, 350 ° C., a silicon film having high reproducibility and high mobility was obtained. For example, when the substrate is heated to 350 ° C. and irradiated with a laser, the average electron mobility of the silicon film is 80 cm 2 / Vs.
In the range of 70 to 90 cm 2 / Vs, 80% was present. On the other hand, when the substrate temperature was set to room temperature and laser irradiation was performed, the average value was 60 cm 2 / Vs, and the average value was 50 to 70 cm 2 / Vs.
Only 40% was present in the 2 / Vs range. Thus, the reliability could be improved by maintaining the substrate temperature at an appropriate temperature.

【0036】その後、層間絶縁物67とゲイト絶縁膜6
4にコンタクトホールを形成し、スパッタ法によってア
ルミニウム膜を厚さ250〜1000nm、例えば500nm
形成し、これをパターニングして第1の集積回路層の配
線68を形成した。そして、スピンコーティング法によ
って、ポリイミド原料(例えば東レ製セミコファイン)
を塗布し、これを450〜550℃で縮合させて、ポリ
イミド膜69を厚さ0.5〜5μm、例えば3μm形成
した。その平坦度は、2インチウェファー内で0.1μ
m以内となるようにした。ここまでの状態を図6(B)
に示す。
Thereafter, the interlayer insulator 67 and the gate insulating film 6
4, a contact hole is formed, and an aluminum film is formed by sputtering to a thickness of 250 to 1000 nm, for example, 500 nm.
A wiring 68 of the first integrated circuit layer was formed by patterning. Then, a polyimide material (for example, Semico Fine manufactured by Toray) is manufactured by spin coating.
Was applied and condensed at 450 to 550 ° C. to form a polyimide film 69 having a thickness of 0.5 to 5 μm, for example, 3 μm. Its flatness is 0.1μ in a 2-inch wafer
m. FIG. 6B shows the state up to this point.
Shown in

【0037】その後、プラズマCVD法によって、基板
温度300〜400℃、例えば320℃でアモルファス
シリコン膜を堆積し、さらに、これを島状にパターニン
グした後、ゲイト酸化膜として、酸化膜64と同じ条件
で酸化珪素膜71を形成した。さらに、この状態で前記
レーザー光を照射して、島状半導体領域70を結晶化し
た。この様子を図6(C)に示す。
Thereafter, an amorphous silicon film is deposited at a substrate temperature of 300 to 400 ° C., for example, 320 ° C. by a plasma CVD method, and is patterned into an island shape. Thus, a silicon oxide film 71 was formed. Further, in this state, the above-mentioned laser beam was irradiated to crystallize the island-shaped semiconductor region 70. This situation is shown in FIG.

【0038】本実施例では、レーザーの照射にあたって
は、本実施例では、ソース/ドレイン66の活性化や半
導体領域70の結晶化においては、2インチウェファー
を図2に示すように32分割し、番号の順番に、ほぼ正
方形のレーザー光(図の斜線部)を順番に照射した。レ
ーザーアニールは、熱アニールに比べて生産性が低いよ
うに思われるかもしれないが、本実施例で用いたYAG
レーザーの繰り返し周波数は200Hzであり、ウェフ
ァー上の1か所の処理に要する時間は、0.1秒であ
る。したがって、ウェファーが移動する時間を考慮して
も、1枚のウェファーを処理する時間は10秒弱であ
り、ウェファーの自動搬送をおこなえば、1時間に20
0枚以上のウェファーを処理することが出来る。
In this embodiment, when irradiating the laser, in this embodiment, the activation of the source / drain 66 and the crystallization of the semiconductor region 70 are performed by dividing a 2-inch wafer into 32 parts as shown in FIG. In the order of the numbers, substantially square laser beams (hatched portions in the figure) were irradiated in order. Although laser annealing may seem to be less productive than thermal annealing, the YAG used in this example
The repetition frequency of the laser is 200 Hz, and the time required for processing one place on the wafer is 0.1 second. Therefore, taking into account the time required for the wafer to move, the time required to process one wafer is less than 10 seconds.
Zero or more wafers can be processed.

【0039】ウェファーを大きくすることや、レーザー
の出力を大きくすることは、ウェファーの差換えを省略
し、また、レーザービームの面積を大きくすることが可
能で処理時間のさらなる短縮を可能とする。
Increasing the wafer or increasing the output of the laser eliminates the need for replacement of the wafer and increases the area of the laser beam, thereby further reducing the processing time.

【0040】その後、第1の集積回路層と同じように、
アルミニウム(陽極酸化膜で覆われている)でゲイト配
線・電極72を形成したのち、ボロンイオンの打ち込み
とレーザーアニールによってソース/ドレイン73を形
成し、さらにスパッタ法によって酸化珪素膜74を堆積
してこれを層間絶縁物とした。この様子を図6(D)に
示す。
Thereafter, as in the first integrated circuit layer,
After forming a gate wiring / electrode 72 with aluminum (covered with an anodic oxide film), a source / drain 73 is formed by implanting boron ions and laser annealing, and a silicon oxide film 74 is deposited by a sputtering method. This was used as an interlayer insulator. This is shown in FIG.

【0041】ついで、層間絶縁物(酸化珪素)74、ゲ
イト絶縁膜(酸化珪素)71、層間絶縁物(ポリイミ
ド)69を貫通して、コンタクトホール75を形成した
(図6(E))。コンタクトホールの直径は、ポリイミ
ド層間絶縁物の厚さの2倍の6μmとした。そして、ス
パッタ法によってアルミニウム被膜を厚さ250〜30
00nm、例えば1500nmだけ形成し、コンタクト
ホールを完全に埋めてから、異方性エッチングによっ
て、1000nmだけエッチングした。その後、このア
ルミニウム膜をパターニングして、配線76を形成し
た。この際、アルミニウムの膜厚が小さいと、コンタク
トホールにおいて、断線をおこしてしまうので注意が必
要である。
Next, a contact hole 75 was formed through the interlayer insulator (silicon oxide) 74, the gate insulating film (silicon oxide) 71, and the interlayer insulator (polyimide) 69 (FIG. 6E). The diameter of the contact hole was 6 μm, twice the thickness of the polyimide interlayer insulator. Then, an aluminum film is formed to a thickness of 250 to 30 by sputtering.
After the contact hole was completely formed by forming the contact hole to a thickness of 00 nm, for example, 1500 nm, the contact hole was etched by 1000 nm by anisotropic etching. After that, the aluminum film was patterned to form a wiring 76. At this time, if the film thickness of aluminum is small, disconnection occurs in the contact hole, so care must be taken.

【0042】このようにして、図6(F)に示すような
2層集積回路を形成することができた。さらに多層の集
積回路を形成するには、以上の操作を繰り返せばよい。
In this way, a two-layer integrated circuit as shown in FIG. 6F was formed. To form a multi-layer integrated circuit, the above operation may be repeated.

【0043】〔実施例5〕 図7に本実施例を示す。本
実施例は、本発明を利用してCMOS回路を作製したも
のである。まず、石英基板80上に、スパッタ法によっ
て下地酸化膜81を厚さ20〜200nm堆積した。さ
らに、その上にモノシランもしくはジシランを原料とす
るプラズマCVD法もしくは減圧CVD法によって、ア
モルファスシリコン膜82を厚さ150〜250nm堆
積した。このときには、アモルファスシリコン膜中の酸
素および窒素の濃度は1018cm-2以下、好ましくは1
17cm-2以下とする。この目的には減圧CVD法が適
している。本実施例では、酸素濃度は1017cm-2以下
とした。
Embodiment 5 FIG. 7 shows this embodiment. In this embodiment, a CMOS circuit is manufactured using the present invention. First, a base oxide film 81 having a thickness of 20 to 200 nm was deposited on a quartz substrate 80 by a sputtering method. Further, an amorphous silicon film 82 having a thickness of 150 to 250 nm was deposited thereon by a plasma CVD method or a low pressure CVD method using monosilane or disilane as a raw material. At this time, the concentration of oxygen and nitrogen in the amorphous silicon film is 10 18 cm -2 or less, preferably 1
0 17 cm -2 or less. The low pressure CVD method is suitable for this purpose. In this embodiment, the oxygen concentration is set to 10 17 cm −2 or less.

【0044】そして、保護膜83(酸化珪素膜、厚さ5
0〜150nm)を設け、アルゴンもしくは窒素の雰囲
気下で600℃で4〜100時間アニールをおこなっ
て、結晶化させた。この様子を図7(A)に示す。
Then, the protective film 83 (silicon oxide film, thickness 5
(0 to 150 nm) and annealed in an atmosphere of argon or nitrogen at 600 ° C. for 4 to 100 hours to crystallize. This state is shown in FIG.

【0045】その後、これらのSi膜を島状にパターニ
ングし、図7(B)のように、PMOS領域84AとN
MOS領域84Bを形成した。さらに、これらの島状領
域を覆って、スパッタ法によって酸化珪素膜(厚さ50
〜150nm)を形成し、これをゲイト絶縁膜85とし
た。その後、厚さ200nm〜5μmのアルミニウム膜
をスパッタ法によって形成して、これをパターニング
し、さらにこれに電解溶液中で通電して、膜の上面およ
び側面に陽極酸化膜を形成させた。以上の工程によって
各島状領域にゲイト電極部86A、86Bを形成した。
Thereafter, these Si films are patterned into an island shape, and as shown in FIG.
A MOS region 84B was formed. Further, these island-shaped regions are covered, and a silicon oxide film (thickness: 50) is formed by a sputtering method.
To 150 nm), which was used as a gate insulating film 85. Thereafter, an aluminum film having a thickness of 200 nm to 5 μm was formed by a sputtering method, this was patterned, and an electric current was applied to this in an electrolytic solution to form an anodic oxide film on the upper surface and side surfaces of the film. Through the above steps, gate electrode portions 86A and 86B were formed in each island region.

【0046】その後、イオンドーピング法によって、各
TFTの島状シリコン膜中に、ゲイト電極部をマスクと
して自己整合的に不純物を注入した。この際には、最初
に全面にフォスフィン(PH3 )をドーピングガスとし
て燐を注入し、その後、図の島状領域84Bのみをフォ
トレジストで覆って、ジボラン(B2 6 )をドーピン
グガスとして、島状領域84Aに硼素を注入した。ドー
ズ量は、燐は2〜8×1015cm-2、硼素は4〜10×
1015cm-2とし、硼素のドーズ量が燐を上回るように
設定した。
Thereafter, impurities were implanted into the island-like silicon film of each TFT in a self-aligned manner by using the gate electrode as a mask by ion doping. In this case, first, phosphorus is implanted into the entire surface using phosphine (PH 3 ) as a doping gas, and then only the island-like region 84B in the figure is covered with a photoresist, and diborane (B 2 H 6 ) is used as a doping gas. Then, boron was implanted into the island-shaped region 84A. The dose amount is 2 to 8 × 10 15 cm −2 for phosphorus and 4 to 10 × for boron.
It was set to 10 15 cm -2 so that the dose of boron exceeded that of phosphorus.

【0047】ドーピング工程によって、シリコン膜の結
晶性が破壊されたために本発明によるレーザーアニール
によって、その活性化をおこなった。活性化は図3に示
す装置を用いておこなった。図3に示す装置において、
10-2torr以下の雰囲気下で、試料(図5(B)の
形状を有している)を加熱し、レーザー光を照射してレ
ーザーアニール(活性化)を行った。レーザーとして
は、XeFレーザー(波長350nm、パルス幅70n
sec)を使用した。通常はレーザー光は上面から照射
されるが、本実施例では裏面から照射した。このような
裏面照射の場合には基板材料がレーザー光を透過するも
のとしなければならない。この時、ソース,ドレイン領
域(図に示す87A、87B)にはレーザー照射によっ
て活性化すると同時に、チャネル形成領域にもレーザー
光が照射される。そのため、チャネル形成領域とソース
/ドレインの結晶性が境界においても連続的となり、信
頼性の向上に寄与する。
Since the crystallinity of the silicon film was destroyed by the doping process, the silicon film was activated by laser annealing according to the present invention. Activation was performed using the apparatus shown in FIG. In the device shown in FIG.
The sample (having the shape shown in FIG. 5B) was heated in an atmosphere of 10 −2 torr or less, and was irradiated with laser light to perform laser annealing (activation). XeF laser (wavelength 350 nm, pulse width 70 n)
sec) was used. Normally, the laser beam is applied from the upper surface, but in this embodiment, the laser light is applied from the back surface. In the case of such backside irradiation, the substrate material must transmit laser light. At this time, the source and drain regions (87A and 87B shown in the figure) are activated by laser irradiation, and simultaneously, the channel forming region is also irradiated with laser light. Therefore, the crystallinity between the channel formation region and the source / drain becomes continuous even at the boundary, which contributes to improvement in reliability.

【0048】以上の工程によって、P型の領域87A、
およびN型の領域87Bが形成された。これらの領域の
シート抵抗は200〜800Ω/□であった。その後、
全面に層間絶縁物88として、スパッタ法によって酸化
珪素膜を厚さ300〜1000nm形成した。これは、
プラズマCVD法による酸化珪素膜であってもよい。特
に、TEOSを原料とするプラズマCVD法ではステッ
プカバレージの良好な酸化珪素膜が得られる。
By the above steps, the P-type region 87A,
And N type region 87B. The sheet resistance in these regions was 200 to 800 Ω / □. afterwards,
A silicon oxide film having a thickness of 300 to 1000 nm was formed as an interlayer insulator 88 over the entire surface by a sputtering method. this is,
It may be a silicon oxide film formed by a plasma CVD method. In particular, a silicon oxide film with good step coverage can be obtained by a plasma CVD method using TEOS as a raw material.

【0049】その後、TFTのソース/ドレイン(不純
物領域)にコンタクトホールを形成し、アルミ配線89
A〜89Dを形成した。最後に、水素中で250〜35
0℃で2時間アニールして、シリコン膜のダングリング
ボンドを減らした。以上の工程によって得られたTFT
の典型的な移動度はPMOS、NMOSとも60cm2
/Vsであった。
Thereafter, a contact hole is formed in the source / drain (impurity region) of the TFT, and an aluminum wiring 89 is formed.
A to 89D were formed. Finally, 250-35 in hydrogen
Annealing was performed at 0 ° C. for 2 hours to reduce dangling bonds in the silicon film. TFT obtained by the above process
Typical mobility is 60 cm 2 for both PMOS and NMOS.
/ Vs.

【0050】[0050]

【発明の効果】本発明によって最適なレーザーアニール
をおこない、よって、ばらつきが少なく信頼性の高い半
導体膜を得ること、および信頼性の高い半導体素子を形
成することができた。このように本発明は工業上、有益
なものと考えられる。
According to the present invention, the optimum laser annealing is performed, whereby a highly reliable semiconductor film with little variation can be obtained and a highly reliable semiconductor element can be formed. Thus, the present invention is considered to be industrially useful.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明を実施するためのレーザーアニール装置
の概念図を示す。
FIG. 1 shows a conceptual diagram of a laser annealing apparatus for carrying out the present invention.

【図2】本発明におけるレーザー処理の手順を示す。FIG. 2 shows a procedure of laser treatment in the present invention.

【図3】実施例で使用されたレーザーアニール装置の例
を示す。
FIG. 3 shows an example of a laser annealing apparatus used in the embodiment.

【図4】実施例で使用されたレーザーアニール装置の例
を示す。
FIG. 4 shows an example of a laser annealing apparatus used in the embodiment.

【図5】実施例におけるTFTの作製工程を示す。FIG. 5 illustrates a manufacturing process of a TFT in an example.

【図6】実施例におけるTFTの作製工程を示す。FIG. 6 shows a manufacturing process of a TFT in an example.

【図7】実施例におけるTFTの作製工程を示す。FIG. 7 shows a process for manufacturing a TFT in an example.

【符号の説明】[Explanation of symbols]

1 光学架台 2 レーザー装置(発振段) 3 レーザー装置(増幅段) 4 ビーム成形光学系 5〜9 全反射ミラー 10 試料ステージおよび駆動機構 11 試料(ガラス基板) DESCRIPTION OF SYMBOLS 1 Optical gantry 2 Laser device (oscillation stage) 3 Laser device (amplification stage) 4 Beam shaping optical system 5-9 Total reflection mirror 10 Sample stage and drive mechanism 11 Sample (glass substrate)

フロントページの続き (56)参考文献 特開 平5−102060(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/20 Continuation of the front page (56) References JP-A-5-102060 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) H01L 21/20

Claims (14)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】厚さ2μm以下のシリコンを主成分とする
被膜に、波長が400nm以下、パルス幅が50nse
c以上で、且つ照射断面が長方形のパルスレーザー光を
照射するレーザー処理方法であって、 前記パルスレーザー光が照射された領域を1パルス毎に
移動させ、該移動の前後で前記パルスレーザー光の照射
された領域の80〜98%を重ねる ことを特徴とするレ
ーザー処理方法。
A film having a thickness of 2 μm or less and containing silicon as a main component has a wavelength of 400 nm or less and a pulse width of 50 ns.
a laser processing method of irradiating a pulse laser beam having a rectangular shape or more and an irradiation cross section being rectangular , wherein an area irradiated with the pulse laser beam is irradiated for each pulse.
Moving and irradiating the pulsed laser light before and after the movement
A laser processing method characterized by overlapping 80 to 98% of the selected area .
【請求項2】厚さ2μm以下のシリコンを主成分とする
被膜に、波長が400nm以下、パルス幅が50nse
c以上で、且つ照射断面が細長い形状の長方形のパルス
レーザー光を照射するレーザー処理方法であって、 前記パルスレーザー光が照射された領域を1パルス毎に
移動させ、該移動の前後で前記パルスレーザー光の照射
された領域の80〜98%を重ねる ことを特徴とするレ
ーザー処理方法。
2. A coating mainly composed of silicon having a thickness of 2 μm or less, having a wavelength of 400 nm or less and a pulse width of 50 ns.
c or more , and a laser processing method of irradiating a rectangular pulsed laser light having an elongated irradiation cross-section , wherein the area irradiated with the pulsed laser light is pulsed every pulse.
Moving and irradiating the pulsed laser light before and after the movement
A laser processing method characterized by overlapping 80 to 98% of the selected area .
【請求項3】厚さ2μm以下のシリコンを主成分とする
被膜に、波長が400nm以下、パルス幅が50nse
c以上で、且つ照射断面がスリット形状の長方形のパル
スレーザー光を照射するレーザー処理方法であって、 前記パルスレーザー光が照射された領域を1パルス毎に
移動させ、該移動の前後で前記パルスレーザー光の照射
された領域の80〜98%を重ねることを特徴とするレ
ーザー処理方法。
3. The main component is silicon having a thickness of 2 μm or less.
The coating has a wavelength of 400 nm or less and a pulse width of 50 ns
a rectangular pal whose irradiation cross section is not less than c
A laser processing method of irradiating a pulsed laser beam , wherein an area irradiated with the pulsed laser beam is
Moving and irradiating the pulsed laser light before and after the movement
Characterized in that 80 to 98% of the selected area is overlapped.
User processing method.
【請求項4】請求項1乃至請求項3のいずれか一におい
て、前記パルス幅が100nsec以上であることを特
徴とするレーザー処理方法。
Wherein any one smell of claims 1 to 3
And that the pulse width is 100 nsec or more.
Laser treatment method.
【請求項5】請求項1乃至請求項4のいずれか一におい
て、前記パルスレーザー光は、1か所に5〜50回照射
されることを特徴とするレーザー処理方法。
5. The laser processing method according to claim 1, wherein the pulsed laser beam is applied to one location 5 to 50 times.
【請求項6】請求項1乃至請求項5のいずれか一におい
て、前記パルスレーザー光は、1.3×10 -4 Pa以下
の圧力下で照射されることを特徴とするレーザー処理方
法。
6. The pulse laser beam according to claim 1, wherein the pulse laser beam is 1.3 × 10 −4 Pa or less.
A laser processing method characterized in that irradiation is performed under a pressure of .
【請求項7】請求項1乃至請求項のいずれか一におい
て、前記パルスレーザー光は、前記シリコンを主成分と
する被膜が設けられた基板の裏面から照射されることを
特徴とするレーザー処理方法。
7. The method of claim 1 or any one of claims 6, wherein the pulsed laser beam, and mainly composed of silicon
A laser processing method, wherein irradiation is performed from the back surface of a substrate provided with a coating to be formed .
【請求項8】請求項1乃至請求項7のいずれか一におい
て、前記シリコンを主成分とする被膜は、リン、砒素ま
たはホウ素を含むことを特徴とするレーザー処理方法。
8. The laser processing method according to claim 1, wherein the film containing silicon as a main component contains phosphorus, arsenic, or boron.
【請求項9】請求項1乃至請求項8のいずれか一におい
て、前記パルスレーザー光を照射する際、前記シリコン
を主成分とする被膜は300〜400°Cに加熱される
ことを特徴とするレーザー処理方法。
9. Any one smell of claims 1 to 8
When irradiating the pulsed laser light, the silicon
Is heated to 300-400 ° C
A laser processing method, characterized in that:
【請求項10】請求項1乃至請求項9のいずれか一にお
いて、前記シリコンを主成分とする被膜は、アモルファ
スシリコン膜であることを特徴とするレーザー処理方
法。
10. The method according to claim 1, wherein
The film containing silicon as a main component is
Laser processing characterized by being a silicon film
Law.
【請求項11】請求項1乃至請求項10のいずれか一に
おいて、前記アモルファスシリコン膜は、前記パルスレ
ーザー光の照射によって結晶化されることを特徴とする
レーザー処理方法。
11. A any one of claims 1 to 10
In this case, the amorphous silicon film is
Characterized by being crystallized by irradiation of laser light
Laser treatment method.
【請求項12】請求項1乃至請求項11のいずれか一に
おいて、前記パルスレーザー光は、パルス発振されたN
d:YAGレーザー光であることを特徴とするレーザー
処理方法。
12. The method according to claim 1, wherein
The pulsed laser light is a pulsed N
d: a laser characterized by being a YAG laser beam
Processing method.
【請求項13】請求項1乃至請求項12のいずれか一に
記載のレーザー処理方法を用いたことを特徴とする半導
体素子の作製方法。
13. any one of claims 1 to 12
Semiconductor using the laser processing method described in the above.
Method of manufacturing a body element.
【請求項14】請求項1乃至請求項12のいずれか一に
記載のレーザー処理方法を用いて作製 されたことを特徴
とする半導体素子。
14. The method according to claim 1, wherein:
It is manufactured using the laser processing method described.
Semiconductor element.
JP32273792A 1992-11-06 1992-11-06 Laser processing method, semiconductor device and method for manufacturing the same Expired - Lifetime JP3249606B2 (en)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP32273792A JP3249606B2 (en) 1992-11-06 1992-11-06 Laser processing method, semiconductor device and method for manufacturing the same
US08/511,466 US5643801A (en) 1992-11-06 1995-08-04 Laser processing method and alignment
US08/739,192 US5891764A (en) 1992-11-06 1996-10-30 Laser processing apparatus and laser processing process
US09/409,899 US6638800B1 (en) 1992-11-06 1999-10-01 Laser processing apparatus and laser processing process
US10/367,831 US7179726B2 (en) 1992-11-06 2003-02-19 Laser processing apparatus and laser processing process
US11/705,793 US7799665B2 (en) 1992-11-06 2007-02-14 Laser processing apparatus and laser processing process

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32273792A JP3249606B2 (en) 1992-11-06 1992-11-06 Laser processing method, semiconductor device and method for manufacturing the same

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2000189653A Division JP2001044132A (en) 2000-01-01 2000-06-23 Manufacture of semiconductor device
JP2000191913A Division JP2001028347A (en) 2000-01-01 2000-06-26 Manufacture of semiconductor device

Publications (2)

Publication Number Publication Date
JPH06295859A JPH06295859A (en) 1994-10-21
JP3249606B2 true JP3249606B2 (en) 2002-01-21

Family

ID=18147070

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32273792A Expired - Lifetime JP3249606B2 (en) 1992-11-06 1992-11-06 Laser processing method, semiconductor device and method for manufacturing the same

Country Status (1)

Country Link
JP (1) JP3249606B2 (en)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6599790B1 (en) 1996-02-15 2003-07-29 Semiconductor Energy Laboratory Co., Ltd Laser-irradiation method and laser-irradiation device
JP2000183358A (en) * 1998-07-17 2000-06-30 Sony Corp Manufacture of thin-film semiconductor device
JP4974416B2 (en) * 2001-01-30 2012-07-11 株式会社半導体エネルギー研究所 Laser annealing equipment
JP4845280B2 (en) * 2001-03-21 2011-12-28 株式会社半導体エネルギー研究所 Laser annealing equipment
JP2006019527A (en) * 2004-07-01 2006-01-19 Dainippon Printing Co Ltd Manufacturing method for polycrystalline silicon thin film, manufacturing method for thin film transistor, and substrate with silicon thin film
JP4467632B2 (en) * 2008-03-24 2010-05-26 丸文株式会社 Beam processing apparatus, beam processing method, and beam processing substrate
JP5500914B2 (en) * 2009-08-27 2014-05-21 株式会社半導体エネルギー研究所 Laser irradiation device
JP5517832B2 (en) * 2010-08-20 2014-06-11 住友重機械工業株式会社 Laser annealing apparatus and laser annealing method
KR102337428B1 (en) * 2014-05-12 2021-12-09 가부시끼가이샤 니혼 세이꼬쇼 Laser annealing device, serial conveyance path for laser annealing, laser beam radiation means, and laser annealing method

Also Published As

Publication number Publication date
JPH06295859A (en) 1994-10-21

Similar Documents

Publication Publication Date Title
US6638800B1 (en) Laser processing apparatus and laser processing process
JP3165304B2 (en) Semiconductor device manufacturing method and semiconductor processing apparatus
US7528057B2 (en) Laser annealing method and laser annealing device
KR100230485B1 (en) Semiconductor processing system
JP3535241B2 (en) Semiconductor device and manufacturing method thereof
JP3586558B2 (en) Method for reforming thin film and apparatus used for implementing the method
JPH06151344A (en) Laser doping treatment method, insulated-gate semiconductor device and manufacture thereof
JPH01187814A (en) Manufacture of thin film semiconductor device
JP3165324B2 (en) Method for manufacturing semiconductor device
JP3249606B2 (en) Laser processing method, semiconductor device and method for manufacturing the same
JP3927634B2 (en) Laser annealing method and thin film transistor manufacturing method
JP3375988B2 (en) Laser processing equipment
JP2001044132A (en) Manufacture of semiconductor device
JP3886554B2 (en) Laser annealing method
JP2001028347A (en) Manufacture of semiconductor device
JP2840802B2 (en) Method and apparatus for manufacturing semiconductor material
JP4036278B2 (en) Ion doping equipment
JP3612009B2 (en) Method for manufacturing semiconductor device
JP3612017B2 (en) Active matrix display device
JP4199166B2 (en) Method for manufacturing semiconductor device
JP2001230216A (en) Method of manufacturing semiconductor device
JP2001230215A (en) Method of manufacturing semiconductor device
JPH05102055A (en) Manufacture of semiconductor chip
JP2001203355A (en) Semiconductor device
JP2001203281A (en) Laser processing method and producing method for memory device and insulated gate type semiconductor device

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081109

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091109

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091109

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091109

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101109

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101109

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111109

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111109

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121109

Year of fee payment: 11

EXPY Cancellation because of completion of term