JP3244876U - 半導体モジュールおよび製造方法 - Google Patents

半導体モジュールおよび製造方法 Download PDF

Info

Publication number
JP3244876U
JP3244876U JP2023600084U JP2023600084U JP3244876U JP 3244876 U JP3244876 U JP 3244876U JP 2023600084 U JP2023600084 U JP 2023600084U JP 2023600084 U JP2023600084 U JP 2023600084U JP 3244876 U JP3244876 U JP 3244876U
Authority
JP
Japan
Prior art keywords
contact
chip
cover body
top surface
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2023600084U
Other languages
English (en)
Inventor
サルバトーレ，ジョバンニ
パブリチェク，ニコ
モーン，ファビアン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Energy Ltd
Original Assignee
Hitachi Energy Switzerland AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Energy Switzerland AG filed Critical Hitachi Energy Switzerland AG
Application granted granted Critical
Publication of JP3244876U publication Critical patent/JP3244876U/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/20—Bonding
    • B23K26/21—Bonding by welding
    • B23K26/24—Seam welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/38—Conductors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05551—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0605—Shape
    • H01L2224/06051—Bonding areas having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08245—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/214—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/20—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device gaseous at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10254—Diamond [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H01L2924/1302—GTO - Gate Turn-Off thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13062—Junction field-effect transistor [JFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一実施形態において、パワー半導体モジュール（１）は、少なくとも１つの半導体デバイス（１）と、導電性である複数のコンタクト片（３）とを備え、半導体デバイス（１）は、チップ上面（２０）およびチップ上面（２０）に位置するチップ上部コンタクト（２１）を有している半導体チップ（２）と、電気絶縁性であり、半導体チップ（２）を収容するカバー体（２３）と、半導体チップ（２）から遠いカバー体上面（２６）に配置されたカバー体コンタクト（６０）とを備えており、カバー体コンタクト（６０）は、半導体チップ（２）に電気的に接触し、チップ上部コンタクト（２１）上に直接適用され、あるいはカバー体コンタクト（６０）とチップ上部コンタクト（２１）とを接続するコンタクト台座（２２）上に直接適用され、あるいはそれぞれのチップ上部コンタクト（２１）と一体に形成されており、カバー体コンタクト（６０）およびコンタクト片（３）は、互いに溶接されている。

Description

半導体デバイスを備えるパワー半導体モジュールが提供される。そのようなパワー半導体モジュールを製造するための方法も提供される。
Ｃ．Ｍａｒｃｚｏｋ ｅｔ ａｌ．，”Ｌｏｗ Ｉｎｄｕｃｔｉｖｅ ＳｉＣ Ｍｏｌｄ Ｍｏｄｕｌｅ ｗｉｔｈ Ｄｉｒｅｃｔ Ｃｏｏｌｉｎｇ”，ＰＣＩＭ Ｅｕｒｏｐｅ Ｃｏｎｆｅｒｅｎｃｅ ２０１９：Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｅｘｈｉｂｉｔｉｏｎ ａｎｄ Ｃｏｎｆｅｒｅｎｃｅ ｆｏｒ Ｐｏｗｅｒ Ｅｌｅｃｔｒｏｎｉｃｓ，Ｉｎｔｅｌｌｉｇｅｎｔ Ｍｏｔｉｏｎ，Ｒｅｎｅｗａｂｌｅ Ｅｎｅｒｇｙ ａｎｄ Ｅｎｅｒｇｙ Ｍａｎａｇｅｍｅｎｔ，Ｍａｙ ７，２０１９ ｔｏ Ｍａｙ ９，２０１９，Ｎｕｒｅｍｂｅｒｇ，Ｇｅｒｍａｎｙという文献が、半導体チップ用のチップサイズパッケージを論じている。
米国特許出願公開第２００８／０２１１０７０号明細書が、フリップチップコンタクトのパワーパッケージに言及している。
中国特許出願公開第１０３ ９９６ ６６６号明細書が、パワー半導体デバイスおよびパワー半導体デバイスの製造方法に関する。
中国特許出願公開第１０４ ２０１ １１４号明細書、米国特許出願公開第２０１３／０１３４５８９号明細書、および米国特許出願公開第２０１３／０２７７７０４号明細書が、半導体パッケージに言及している。
解決すべき課題は、高電圧に使用することができ、効率的に製造することができるパワー半導体モジュールを提供することである。
本考案の例示的な実施形態は、とりわけ上記の欠点に、独立請求項に定義されるとおりのパワー半導体モジュールおよび方法によって対処する。例示的なさらなる発展が、従属請求項の主題を構成する。
例えば、パワー半導体モジュールは、例えば各々が半導体チップを含んでいるチップサイズの半導体デバイスなど、１つまたは複数の半導体デバイスを備える。パワー半導体モジュールへの効率的な電気的接触のために、コンタクト片が半導体デバイスに溶接され、半導体デバイスは、レーザ溶接などの溶接を可能にするように構成される。
少なくとも一実施形態において、パワー半導体モジュール用の半導体デバイスは、
－例えば少なくとも０．４ｋＶの電圧用に構成され、少なくとも１つのチップ上部コンタクトをチップ上面に備えることができ、少なくとも１つのチップ上部コンタクトは例えばレーザ溶接などの溶接用に構成されている少なくとも１つの半導体チップと、
－半導体チップが配置され、半導体チップを少なくとも部分的に収容し、例えばレーザ溶接のような溶接プロセスなどの最中の機械的および／または熱的損傷から半導体チップを保護するように構成された電気絶縁性のカバー体と
を備える。
少なくとも一実施形態において、パワー半導体モジュール用の半導体デバイスは、
－少なくとも０．４ｋＶの電圧用に構成され、チップ上面を有している半導体チップと、
－電気絶縁性であり、半導体チップが配置されるカバー体と、
－半導体チップから遠いカバー体上面に位置し、半導体チップに電気的に接触したカバー体コンタクトと
を備え、
チップ上面は、半導体チップを保護するためにカバー体と共にカバー体コンタクトによって完全に、またはほぼ完全に覆われており、
カバー体コンタクトは、溶接用に構成されている。
少なくとも一実施形態において、パワー半導体モジュールは、
－少なくとも１つの半導体デバイスと、
－導電性である複数のコンタクト片と
を備え、
半導体デバイスは、
－チップ上面と、チップ上面に位置するチップ上部コンタクトとを有している半導体チップと、
－電気絶縁性であり、半導体チップを収容するカバー体と、
－半導体チップから遠いカバー体上面に配置されたカバー体コンタクトと
を備え、
－カバー体コンタクトは、半導体チップに電気的に接触し、チップ上部コンタクト上に直接適用され、あるいはカバー体コンタクトとチップ上部コンタクトとを接続するコンタクト台座上に直接適用され、あるいはそれぞれのチップ上部コンタクトと一体に形成されており、
－選択肢として、カバー体コンタクトは、ＡｌおよびＣｕの少なくとも一方を備え、少なくとも５０μｍの厚さを有し、
－カバー体コンタクトおよびコンタクト片は、互いに溶接されている。
少なくとも一実施形態によれば、カバー体コンタクトは、レーザ溶接などの溶接用に構成される。したがって、カバー体コンタクトの材料組成および幾何学的形状が、溶接が可能になるようなやり方で選択される。
少なくとも一実施形態によれば、カバー体コンタクトのサイズは、いずれの場合も、カバー体上面の上面図において見て、少なくとも１．０×１．０ｍｍ２または少なくとも０．５×０．５ｍｍ２である。選択肢として、このサイズは、最大で１０×１０ｍｍ２である。
少なくとも一実施形態によれば、カバー体コンタクトの厚さは、少なくとも５μｍ、または少なくとも５０μｍ、または少なくとも８０μｍ、または少なくとも１００μｍである。選択肢として、この厚さは、最大０．５ｍｍまたは最大０．２ｍｍである。したがって、カバー体コンタクトは、例えばレーザ溶接を可能にするように比較的厚い。
少なくとも一実施形態によれば、カバー体コンタクトは、ＣｕおよびＡｌの少なくとも一方を備える。例えば、カバー体コンタクトは、ＣｕまたはＣｕ合金を備え、あるいはＣｕまたはＣｕ合金からなる。カバー体コンタクトは、多層の様相であることが可能であり、その場合、例えば割り当てられた半導体チップから遠ざかる方を向いた最も上方の層など、カバー体コンタクトの層のうちの少なくとも１つが、ＣｕまたはＣｕ合金を備えることができ、あるいはＣｕまたはＣｕ合金で構成されてよい。
少なくとも一実施形態によれば、コンタクト片は、ＡｌおよびＣｕの少なくとも一方を備える。
少なくとも一実施形態によれば、コンタクト片は、少なくとも５０μｍまたは少なくとも８０μｍまたは少なくとも１５０μｍの厚さを有する。これに代え、あるいは加えて、前記厚さは、最大３ｍｍ、または最大１ｍｍ、または最大０．３ｍｍである。
すなわち、コンタクト片およびカバー体コンタクトの両方が、ＡｌまたはＣｕであってよく、あるいはＡｌおよび／またはＣｕを備えることができる。カバー体コンタクトがＡｌからなり、あるいはＡｌを備え、割り当てられたコンタクト片がＣｕからなり、あるいはＣｕを備えることが可能である。さもなければ、カバー体コンタクトがＣｕからなり、あるいはＣｕを備え、割り当てられたコンタクト片がＡｌからなり、あるいはＡｌを備えることが可能である。さらには、カバー体コンタクトおよび割り当てられたコンタクト片の両方がＡｌからなり、もしくはＡｌを備えること、あるいはカバー体コンタクトおよび割り当てられたコンタクト片の両方がＣｕからなり、もしくはＣｕを備えることが可能である。「Ａｌからなる」という表現は、それぞれのコンポーネントが実際にＡｌからなること、あるいはそれぞれのコンポーネントが少なくとも８０質量％または少なくとも９０質量％のＡｌを有するＡｌ合金からなることを意味することができ、同じことが、「Ｃｕからなる」という表現にも同様に当てはまる。
チップ上面は、少なくとも１つの半導体チップの主面、すなわち最大の面であってよい。チップ上部コンタクトまたは上部コンタクトを、例えば、半導体チップの半導体本体に適用されるメタライゼーションにより実現することができる。したがって、少なくとも１つのチップ上部コンタクトは、半導体本体に電流を供給するように構成される。少なくとも１つのチップ上部コンタクトに加えて、例えば、チップ上面の反対側のチップ下面に１つ以上の追加のチップコンタクトが存在できる。
少なくとも一実施形態によれば、カバー体は、カバー体コンタクトおよび／または上部コンタクトと共にチップ上面を完全に覆う。すなわち、カバー体を、チップ上面および随意によりチップ側面の保護層とすることができる。したがって、レーザ溶接のような溶接工程に起因する機械的損傷または汚染または熱負荷に対する半導体チップの保護を提供することができる。
カバー体は、成形体または鋳造体であってよい。さらに、埋め込み技術を使用して、例えばＦＲ４を含む１つまたは複数のプリプレグ層の積層によってカバー体を製造することができる。例えば、カバー体は、エポキシなどのポリマーからなり、随意により少なくとも１つの金属を伴う。「プリプレグ」という用語は、事前の含浸を意味し、例えば、エポキシなどの熱硬化性ポリマーマトリックス材料または熱可塑性樹脂が繊維の周りにすでに存在する複合繊維を指す。繊維は、織物の形態をとることができ、マトリックスは、製造時に繊維を互いに結合および他の構成要素に結合させるために使用される。最初に、熱硬化性マトリックスは、容易な取り扱いを可能にするために不完全にのみ硬化させられる。したがって、プリプレグを使用することにより、平坦な加工可能な表面、さらに言えば工業プロセスにおいて、繊維を含浸させ、その後に、含浸済みの繊維を、そうでなければ問題があると判明し得る形状に形成することが可能になる。
少なくとも一実施形態によれば、カバー体は、ガラスまたはセラミックなどの無機材料で作られる。したがって、例えば溶接中の高温におけるカバー体からのガス放出を回避することができる。例えば、カバー体は、二酸化ケイ素またはチッ化アルミニウムから作られる。
少なくとも一実施形態によれば、カバー体の厚さは、少なくとも２μｍまたは少なくとも５μｍまたは少なくとも２０μｍである。これに代え、あるいは加えて、前記厚さは、最大２ｍｍまたは最大１ｍｍまたは最大０．５ｍｍまたは最大０．１ｍｍである。カバー体が有機および／またはポリマー材料からなる場合、カバー体の厚さは、例えば４０μｍ以上２ｍｍ以下である。カバー体がガラスまたはセラミックなどの無機材料からなる場合、カバー体の厚さは、例えば２μｍ以上４０μｍ以下である。このような厚さによって、カバー体は、半導体チップに機械的および／または熱的保護を効率的に提供することができる。
少なくとも一実施形態によれば、半導体チップがチップ上部コンタクトを備える場合、チップ上部コンタクトからカバー体コンタクトまでカバー体を完全に貫通してよいコンタクト台座、例えばビアが存在する。したがって、コンタクト台座は、例えばスパッタリングおよびその後のめっきによって形成されたメタライゼーションであってよい。コンタクト台座は、例えばレーザ穿孔などの穿孔によってカバー体に前もって形成された孔内に形成されてよい。そうでない場合、コンタクト台座は、事前に製造されてそれぞれの半導体チップに接合され、その後に鋳造または成形によってカバー体に埋め込まれる金属体であってよい。
少なくとも一実施形態によれば、チップ上面の上面図において見て、コンタクト台座は、それぞれのチップ上部コンタクト内に完全に配置される。したがって、コンタクト台座は、チップ上面までに限定されてよく、チップ上面よりも横方向に突出することがない。「横方向」は、チップ上面と平行な方向を指すことができる。「上面図」は、それぞれの面が実際に可視であることを必要としないが、主に視線、例えばチップ上面と垂直な方向に沿った投影を指すことができる。
したがって、最大可能電圧をスケールアップできるように、ファンアウトを適切に行うことができる。すなわち、コンタクト台座上の導電性の層またはサブ層、例えばカバー体コンタクトを使用することによって、チップ上面に直接存在する電気配線の面積および／または電気上部コンタクトのサイズを拡大できるように、中間配線を実現することができる。したがって、例えば、半導体チップのゲートパッドを、カバー体の上に向かってチップ上面の他の電気接点の面積を減少させることによって、カバー体の上でより大きくすることができる。
しかしながら、カバー体の上でも、カバー体コンタクトは、例えば、チップ上面の上面図において見て、完全にチップ上面内に位置する。さらに、カバー体コンタクトは、上面図において見て、半導体チップのチップ上部コンタクトがチップ上面の外側エッジに向かって進むよりも、チップ上面の外側エッジまたはカバー体の外側エッジに向かってより近くに進まなくてよい。例えば、カバー体コンタクトは、チップ上面の上面図において見て、チップ終端領域と重ならないように、チップ上面のエッジの方向においてそれぞれのチップ上部コンタクトを超えることがない。
少なくとも一実施形態によれば、カバー体は、例えば、コンタクト片を取り付けるためのレーザ溶接などの溶接の最中に半導体チップに熱保護を提供するように構成される。これは、例えば、コンタクト台座が存在する場合に当てはまる。したがって、カバー体によって、カバー体コンタクトと半導体チップとの間の熱抵抗を増加させることができる。したがって、溶接を達成するために、カバー体コンタクトに加わる熱負荷がより低くてよい。
少なくとも一実施形態によれば、少なくとも１つの半導体は、以下の群、すなわち金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、金属絶縁体半導体電界効果トランジスタ（ＭＩＳＦＥＴ）、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）、バイポーラ接合トランジスタ（ＢＪＴ）、サイリスタ、ゲートターンオフサイリスタ（ＧＴＯ）、ゲート転流サイリスタ（ＧＣＴ）、接合ゲート電界効果トランジスタ（ＪＦＥＴ）、およびダイオードから選択される。複数の半導体チップが存在する場合、すべての半導体チップが同じ種類であってもよいし、異なる種類の半導体チップが存在してもよい。
パワー半導体モジュールがさらに提供される。パワー半導体モジュールは、上述の実施形態のうちの少なくとも１つに関連して示されたとおりの半導体デバイスを含む。したがって、パワー半導体モジュールの特徴は、半導体デバイスについても考案され、逆もまた同様である。
少なくとも一実施形態において、パワー半導体モジュールは、
－１つまたは複数の半導体デバイスと、
－少なくとも１つの半導体デバイスが搭載される随意による基板と、
－導電性である複数のコンタクト片と
を備え、コンタクト片と割り当てられたカバー体コンタクトとが、例えばレーザ溶接シームなどの溶接シームによって接続される。
溶接は、この場合には通常は金属である材料を、高い熱を使用して部品を一緒に溶融させ、それらを冷却して融着を引き起こすことによって接合する製造プロセスである。溶接は、母材金属を溶融させることがないろう付けおよびはんだ付けなどのより低温の金属接合技術とは異なる。少なくとも１つの母材金属を溶融させることに加えて、溶加材を接合部に添加して溶融材料のプールを形成することができ、溶接プールは、冷却して、溶接構成に基づいて、少なくとも１つの母材よりも強くなり得る接合部を形成する。圧力を熱と併せて使用してもよい。例えば、熱源は、赤外または紫外レーザなどのレーザである。
したがって、接合部とも呼ばれる溶接シームが、デバイスが実際に溶接され、例えばはんだ付けされておらず、あるいは接着によって結合しているのではないことを、明確に判定することを可能にする。
したがって、本出願は、レーザ接合されたチップスケールパッケージ半導体デバイスを有するパワー半導体モジュールを指すことができる。
したがって、例えば、レーザ接合によるリードフレームベースの上面接続の概念と組み合わせたパワー半導体デバイスのチップスケールパッケージ（ＣＳＰ）に基づく新規なパワーモジュールの概念が説明され、半導体の定格電流を高め、スイッチング性能をより良好にし、パワーモジュールをよりコンパクトにするなど、より高い性能を可能にする。ＣＳＰ埋め込み半導体デバイスの適用は、レーザ溶接プロセスの最中に機械的保護を提供し、レーザ溶接を容易にし、ゲートパッドを比較的小さくすることもできるファンアウト式パッドレイアウトを可能にする。
組み立て時に、リードフレームなどのコンタクト片は、パワーモジュール基板上の予めパッケージ化されたチップ上に高精度で配置され、例えば集束レーザビームによって溶接される。リードフレームベースの上面接続が、多数の太いワイヤボンドに取って代わることができる。さらに、リードフレームは、電力端子および信号接続としても機能することができる。打ち抜きリードフレームおよびフレキシブル回路は、低コストで大量生産することができ、高価なセラミック基板面積の大幅な節約を、本明細書に記載のパワー半導体モジュールにおいて実現することができる。
パワー半導体モジュールに使用されるＩＧＢＴ、ＭＯＳＦＥＴ、またはダイオードなどの半導体チップは、典型的には、縦型デバイスである。したがって、電流は、上面のソース／エミッタコンタクトから下面のドレイン／コレクタコンタクトへと流れる。例えば、チップの下面の全領域が、はんだ付けまたは焼結など、セラミック基板などの基板の上部メタライゼーション層に接合される。
パワーエレクトロニクスにおける最近の研究は、損失をより少なくするために、ＳｉデバイスをＳｉＣまたはＧａＮから作られるワイドバンドギャップデバイスによって置き換えることに大いに集中している。しかしながら、Ｓｉ ＩＧＢＴをＳｉＣ／ＧａＮ ＭＯＳＦＥＴで置き換えることは、いくつかの技術的課題をもたらす。最も顕著な課題の１つは、電流密度の増加であり、すなわち、所与の電流に関して必要な数の典型的に使用されるワイヤボンドを収容するために利用することができるチップ面積の減少である。結果として、ワイヤボンディング技術が、電流容量に関して限界に達する。可能な解決策は、ＡｌワイヤをＣｕワイヤに置き換えることであるが、重いＣｕワイヤボンディングは、さらなる処理工程およびコストを追加するボンドバッファプレート、あるいは半導体チップの新規で堅牢な上部メタライゼーション技術を必要とする。
ボンドワイヤを置き換えるために本明細書で使用されるレーザ溶接は、安定なプロセスを達成するために、例えば１００μｍというＣｕの最小メタライゼーション厚さを必要とする可能性があり、これは、ワイヤボンディングに使用されるパワー半導体上の典型的なＡｌベースの上面メタライゼーション層よりもはるかに厚い。
したがって、本明細書に記載のパワー半導体モジュールにおいては、例えば、ゲート接続を、半導体チップのゲートパッドに接合されるＡｌワイヤの代わりに、コンタクト片によって実現することができる。このように、同じ相互接続プロセスをすべてのカバー体上部コンタクトに使用することができ、より高いスイッチング速度のためのよりコンパクトなパワー半導体モジュールのレイアウトが保証される。
チップスケールパッケージング（ＣＳＰ）は、従来のＰＣＢ製造に由来し、主に家電製品向けのシステムインパッケージまたはＳｉＰとも呼ばれる小型かつ異種のマイクロ電子／光学部品の統合のために考えられてきた。しかしながら、本明細書に記載の半導体デバイスにおいて、この手法は、例えば、少なくとも１．２ｋＶの電圧クラスまでの半導体デバイスのパッケージングに拡張されている。より高い電圧クラスも、カバー体についてより厚い絶縁層および／または他の絶縁材料を使用することによって実現することができる。
ＣＳＰは、熱除去がより良好であり、ワイヤボンディングが不要であり、寄生がより少ないなど、ＴＯ状パッケージ、ＱＦＮパッケージ、および他の表面実装パッケージを超える種々の利点を提供し、例えばクリーンルームが不要なやり方でのパワー半導体モジュールの組み立てへの代替ルートを提供する。１つの態様は、チップ上部コンタクトをファンアウトさせ、多層信号ルーティングを必要に応じて任意の形状および複雑さへと統合するための設計自由度である。これにより、低インダクタンスの相互接続を実現し、センサおよびコントローラを多数のＩ／Ｏチャネルと統合し、両面冷却設計にも有益な平坦なレイアウトおよび幾何学的形状をもたらすワイヤボンドを必要としない超小型パッケージを実現することが可能になる。さらに、カバー体のためのＦＲ４またはエポキシなどのポリマー層への半導体チップの埋め込み、および上部メタライゼーション、すなわちカバー体コンタクトの適切な設計は、焼結、はんだ付け、または溶接プロセスなどの後処理のための機械的保護を提供する。
先行の項において述べたように、本明細書に記載の半導体デバイスは、例えば、パワー半導体モジュールの構築において以下の制限に対処する。
ｉ）高い電流密度を有するＳｉＣまたはＧａＮなどに基づくワイドバンドギャップ半導体デバイスの最大電流容量は、サイズ制限のためにソースワイヤボンドによって制限される。リフトオフまたはヒールクラックなどのワイヤボンド不具合が主要な故障メカニズムの１つであるため、モジュールごとに必要な多数の太いボンドワイヤは、ワイヤボンダ設備ごとの製造スループットおよびパワーモジュールの信頼性を制限する。
ｉｉ）さらに、貴重な基板領域が、より安価な代替物上で案内することができる低電流ゲートおよび補助信号のために無駄になる。
ｉｉｉ）寄生インダクタンスがより小さいよりコンパクトなパワー半導体モジュール設計を可能にすることができるクリップ、リボン、ピン、リードフレームによってワイヤボンドを置き換えることは、チップの小型化ゆえにますます小さくなっているソース、ゲート、ドレイン、などのためのチップパッドの限られた利用可能サイズゆえに、困難である。この制限は、ゲートパッドの場合にとくに明らかである。
本明細書に記載のパワー半導体モジュールにおいては、ＣＳＰ技術を少なくとも１つの半導体デバイスについて使用して、例えば、半導体チップのゲート、ソース、ドレイン、および補助のためのボンドパッドとも呼ばれるチップ上部コンタクトをファンアウトさせ、コンタクト片のための端子、リードフレーム、またはピンを予めパッケージ化された半導体チップのカバー体コンタクト上に直接レーザ溶接することを可能にすることができる。ＣＳＰ半導体デバイスの適切な設計は、溶接中の半導体チップの適切な機械的保護を確実にすることができ、半導体チップへの上部プレートのはんだ付けまたは焼結などの追加の処理工程を回避することができる。さらに、ＣＳＰ技術は、エミッタ／ドレインコンタクトの上部接触を可能にする。さらに、ＣＳＰパッケージデバイスへの接触を、コンタクト片としてのピンまたはクリップによって確立させることができる。
レーザ溶接プロセスを、溶接ロボットまたは溶接治具によって実現しても、レーザボンダー設備を使用して実現してもよい。後者の選択肢は、ボンドツールが押さえクランプを兼ねるため、複雑な溶接治具を開発する必要がない。
本明細書に記載のパワー半導体モジュールは、例えば、以下の理由で、所与の定格電力におけるパワーモジュールのコストを実質的に低減する。
－熱拡散を損なうことなく、基板のコストを低減することができる。
－基板面積が低減されるため、モールド封止またはハウジングを含む完全に組み立てられたパワー半導体モジュールのフットプリントが減少する。これは、成形化合物またはハウジングのさらなるコスト削減につながる。
－同時に、ワイヤボンドの支配的な故障源が軽減されるため、パワー半導体モジュールの信頼性が潜在的に向上する。
－ＣＳＰは、ベースプレートの不要な設計およびクリーンルームの不要な組み立てを可能にし、製造コストを削減する。
－さらなる設計自由度および改善された電気的特性が、多層同一平面電流ルーティングによって可能になる。
要約すると、半導体デバイスとして、レーザ溶接にとって充分に大きいボンドパッドを有するＣＳＰプリパッケージが提供され、ＣＳＰプリパッケージは、
－ＭＯＳＦＥＴ、ＩＧＢＴ、またはダイオードなどの半導体チップであって、Ｓｉ、ＳｉＣ、ＧａＮ、ダイヤモンドＧａＯ、などから製作され、直接接合銅基板（ＤＢＣ）、活性金属ろう付け基板（ＡＭＢ）、または絶縁金属基板（ＩＭＳ）、などであるように絶縁層を備えることができ、あるいはリードフレームなどの金属からなる基板に接合された半導体チップと、
－エポキシまたはＦＲ４などの絶縁材料から作られた封入体、すなわちカバー体と
を備えることができる。
要約すると、パワー半導体モジュールは、上述のような少なくとも２つのＣＳＰプリパッケージと、ＣＳＰのパッド、すなわちカバー体コンタクトに接合されたレーザ溶接端子または相互接続部、すなわちコンタクト片とを備えるマルチチップパワーモジュールであってよく、端子または相互接続部は、例えばリードフレーム端子またはＰＣＢであってよい。スペーサ体として、シリコーンゲル、エポキシモールド化合物、ポッティング化合物、などの絶縁封止材料が、ＰＣＢとＣＳＰとの間に存在してもよい。ＣＳＰパッケージ、すなわち半導体デバイスは、非絶縁チップキャリアを備えてもよく、ＤＢＣ、ＡＭＢ、またはＩＭＳなどの絶縁基板上に組み立てられても、ベースプレート上に組み立てられても、あるいは冷却器上に直接組み立てられてもよい。絶縁基板は、ベースプレートに接合されてよく、あるいはベースプレートは、ヒートシンクまたは冷却器に接合される。あるいは、非絶縁性チップキャリアを有するＣＳＰパッケージが、例えばベースプレート、ヒートシンク、または冷却器である基板上に絶縁層で接合され、あるいは絶縁性チップキャリアを有するＣＳＰパッケージが、例えばベースプレート、ヒートシンク、または冷却器である基板に接合される。レーザ溶接されたリードフレームを、複数のＣＳＰプリパッケージ半導体チップから絶縁基板のメタライゼーション層および／またはパワー半導体モジュールの外部端子への電力および補助信号の相互接続に使用することができる。
要約すると、パワー半導体モジュールの組み立てまたは可能な製造プロセスは、最初に基板上にＣＳＰを接合することと、次に端子または相互接続をレーザ溶接することと、次にヒートシンク、ベースプレート、またはＰＣＢなどの残りの部品を組み立てることとを含む。
少なくとも一実施形態によれば、カバー体コンタクトはチップ上部コンタクトでもある。すなわち、チップ上面からカバー体上面まで延びる厚いメタライゼーションが存在し得る。この場合、カバー体は、鋳造体または成形体である必要はないが、カバー体は、例えばスピンコーティング、蒸着、または化学気相堆積によって製造されたパッシベーション層であってもよい。
少なくとも１つの実施形態によれば、コンタクト片の少なくとも１つ、いくつか、またはすべては、以下の群、すなわちリードフレーム、ピン、クリップ、ばね、スタッドバンプ、から選択される。したがって、コンタクト片は、カバー体コンタクトへと溶接された前述の種類の金属片であってよい。
少なくとも一実施形態によれば、パワー半導体モジュールは、プリント回路基板（略して、ＰＣＢ）などの回路基板をさらに備える。この場合、コンタクト片の少なくとも１つ、いくつか、または全部は、少なくとも１つの半導体デバイスに取り付けられた回路基板の電気コンタクト面であることが可能である。
「パワー半導体モジュール」という用語は、例えば、モジュールが大電流および／または高電圧用に構成されていることを意味する。例えば、少なくとも１つの半導体デバイスおよび／またはパワー半導体モジュールは、少なくとも１Ａ、または少なくとも１０Ａ、または少なくとも１００Ａ、または少なくとも５００Ａの最大電流を取り扱うように構成される。これに代え、あるいは加えて、少なくとも１つの半導体デバイスおよび／またはパワー半導体モジュールは、少なくとも０．４ｋＶ、または少なくとも０．６ｋＶ、または少なくとも１．２ｋＶ、または少なくとも２ｋＶの電圧用に構成される。
少なくとも一実施形態によれば、半導体デバイスは、チップサイズパッケージデバイス、すなわちＣＳＰデバイスである。したがって、半導体デバイスのフットプリントは、例えば、少なくとも１つのチップ上面の上面図において見て、半導体デバイスに含まれる少なくとも１つの半導体チップのフットプリントの最大でも２倍または３倍である。
少なくとも一実施形態によれば、随意によるスペーサ体は、少なくとも１つのカバー体に直接接触して配置される。あるいは、カバー体とスペーサ体との間に中間層、例えば金属層または金属層スタックが存在してもよい。随意により、スペーサ体は、カバー体の上の領域において一定の厚さである。
少なくとも一実施形態によれば、コンタクト片は、スペーサ体と直接接触する。コンタクト片は、スペーサ体を完全に貫通してもよい。コンタクト片は、それぞれのチップ上面の上面図において見て、割り当てられた半導体チップに限定されることが可能である。
少なくとも一実施形態によれば、少なくとも１つの半導体デバイスのカバー体は、プリプレグから作られる。したがって、カバー体は、有機材料に埋め込まれた繊維強化材を備えることができる。
少なくとも一実施形態によれば、パワー半導体モジュールは、回路基板によって外部と電気的に接触するように構成される。すなわち、パワー半導体モジュールは、回路基板によってのみ電気的に接触されてよい。したがって、少なくとも１つの半導体チップと電気的に接触したパワー半導体モジュールの唯一の外面が、回路基板上にあってよい。このような外面を、例えば、金属製の電気端子によって実現することができる。
少なくとも一実施形態によれば、回路基板は、少なくとも１つのチップ上面の上面図において見て、少なくとも１つの半導体デバイスおよび／またはスペーサ体を部分的に、または完全に覆う。スペーサ体および回路基板は、互いに一致することができる。少なくとも１つの半導体デバイスを、チップ上面の上面図において見て、回路基板および／またはスペーサ体によって完全に囲むことができる。
少なくとも一実施形態によれば、回路基板は、電気配線をさらに備える。電気端子を、電気配線によってコンタクト片に電気的に接続することができる。電気端子をコンタクト片へと電気配線で電気的に直接接続することが可能である。あるいは、コンタクト片と電気端子との間に、制御および／またはセンサの目的のための集積回路などの少なくとも１つの中間電子機器が存在してもよい。
少なくとも一実施形態によれば、いくつかのコンタクト片が一緒に、チップ上部コンタクトのうちのただ１つに電気的に割り当てられる。したがって、それぞれのチップ上部コンタクトまたはそれぞれのチップ上部コンタクトが、複数のコンタクト片によって電気的に接続される。
少なくとも一実施形態によれば、少なくとも１つのチップ上面の上面図において見て、コンタクト片は、それらが割り当てられたチップ上部コンタクトまたはカバー体コンタクトの範囲内に完全に配置される。これにより、小さなフットプリントを実現することができる。
すべてのコンタクト片は、同じタイプであってよい。あるいは、異なるタイプのコンタクト片をパワー半導体モジュール内で組み合わせることができる。
少なくとも一実施形態によれば、少なくとも１つのチップ上面の上のスペーサ体の厚さは、少なくとも０．２ｍｍまたは少なくとも０．４ｍｍ、ならびに／あるいは最大２ｍｍまたは最大５ｍｍである。したがって、コンタクト片を用いることによって比較的厚いスペーサ体を実現することができる。
少なくとも一実施形態によれば、少なくとも１つの半導体デバイスは、チップキャリアを備え、チップキャリアは、第１の導電性キャリア層を有し、少なくとも１つの半導体チップは、第１の導電性キャリア層上に導通可能に接続される。第１の導電性キャリア層は、少なくとも１つのチップ上面の上面図において見て、少なくとも１つの割り当てられた半導体デバイスを越えて突出する。チップキャリアおよびカバー体は、互いに同一平面上で終わってよい。
少なくとも一実施形態によれば、追加のコンタクト台座が、半導体チップから離れて第１の導電性キャリア層からカバー体を通ってカバー体上面まで延び、カバー体コンタクトの少なくとも１つと電気的に接触する。このようなコンタクト台座により、チップキャリアを配線に用いることができる。
少なくとも一実施形態によれば、チップキャリアは、電気絶縁性キャリア層をさらに備える。例えば、電気絶縁性キャリア層は、第１の導電性キャリア層を基板から分離する。
少なくとも一実施形態によれば、カバー体上面に垂直な断面図において見て、コンタクト片のうちの少なくとも１つはＬ字形である。したがって、このコンタクト片は、カバー体上面に平行な第１の領域と、カバー体上面に垂直な第２の領域とを備える。「平行」および「垂直」という用語は、最大３０°、最大１５°、または最大５°の許容誤差で適用され得る。それぞれの溶接シームは、第１の領域と割り当てられたカバー体コンタクトとを接続する。
少なくとも１つの実施形態によれば、コンタクト片のうちの少なくとも１つは、コーティングを備える。コーティングは、例えば、レーザ溶接に使用されるレーザ放射の反射防止層として構成されてよい。コーティングは、Ｎｉなどの少なくとも１つの金属からなってよい。コーティングの厚さは、例えば、少なくとも０．１μｍおよび／または最大１０μｍである。コーティングは、コンタクト片のうちのレーザ放射に曝される位置に限定されてよい。あるいは、この少なくとも１つのコンタクト片は、すべての表面にコーティングが完全に設けられてもよい。換言すると、コーティングは、反射防止コーティングである。したがって、レーザ放射に関するコーティングの反射率は、それぞれのコンタクト片のベース材料の対応する反射率よりも小さく、前記ベース材料はＣｕであってよい。
少なくとも一実施形態によれば、コンタクト片のうちの少なくとも１つ、またはいくつか、あるいはすべてが、少なくとも１つの割り当てられた半導体チップに電気的に接触するための電気差し込み接続用に構成される。例えば、それぞれのコンタクト片をＰＣＢに差し込むことができる。差し込みに加えて、はんだ付けなどの別の接触技術が存在することが可能である。
少なくとも一実施形態によれば、パワー半導体モジュールは、複数の半導体デバイスを備える。例えば、少なくとも２つ、または少なくとも４つ、または少なくとも８つの半導体デバイスが存在する。これに代え、あるいは加えて、最大で４０個、または最大で２０個、または最大で１２個の半導体デバイスが存在する。チップ上面の上面図において見て、半導体デバイスは、互いに重ならないように隣り合わせに配置されてよい。
少なくとも一実施形態によれば、すべての半導体デバイスが１つのスペーサ体によって覆われる。例えば、すべての半導体デバイスが、基板とスペーサ体との間に埋め込まれる。
例えば、パワー半導体モジュールは、例えばハイブリッド車両またはプラグイン電気車両などの車両において、バッテリからの直流を電動機のための交流に変換するパワーモジュールである。
パワー半導体モジュールを製造するための方法が、さらに提供される。この方法によって、パワー半導体モジュールが、上述の実施形態のうちの少なくとも１つに関連して示したように製造される。したがって、パワー半導体モジュールの特徴は、本方法についても考案され、逆もまた同様である。
少なくとも一実施形態において、本方法は、パワー半導体モジュールを製造するためのものであり、例えば、以下の方法工程、すなわち、
Ａ）少なくとも１つの半導体デバイスと、導電性である複数のコンタクト片（３）とを用意する工程と、
Ｂ）レーザ溶接によってコンタクト片をカバー体コンタクトに接合する工程と
を、例えば上記記載の順序で含む。
本明細書に記載の半導体デバイス、パワー半導体モジュール、および方法が、図面を参照して、例示的な実施形態によって、以下でさらに詳細に説明される。個別の図において同じである要素は、同じ参照番号で示されている。しかしながら、要素間の関係は、縮尺どおりには示されておらず、むしろ個々の要素は、理解を助けるために誇張して示されている場合がある。
本明細書に記載のパワー半導体モジュール用の半導体デバイスの例示的な実施形態の概略の断面図である。 本明細書に記載のパワー半導体モジュール用の半導体デバイスの例示的な実施形態のチップ上面に平行な概略の断面図である。 本明細書に記載のパワー半導体モジュール用の半導体デバイスの例示的な実施形態の概略の上面図である。 本明細書に記載のパワー半導体モジュール用の半導体デバイスの例示的な実施形態の概略の断面図である。 本明細書に記載のパワー半導体モジュールの製造方法の例示的な実施形態の方法工程の概略の断面図である。 本明細書に記載のパワー半導体モジュールの例示的な実施形態の概略の断面図である。 本明細書に記載のパワー半導体モジュールの例示的な実施形態の概略の断面図である。 本明細書に記載のパワー半導体モジュールの例示的な実施形態の概略の断面図である。 本明細書に記載のパワー半導体モジュールの例示的な実施形態の概略の断面図である。 本明細書に記載のパワー半導体モジュールの例示的な実施形態の概略の斜視図である。
図１が、パワー半導体モジュール１０のための半導体デバイス１の例示的な実施形態を示している。半導体デバイス１は、例えば、ＭＯＳＦＥＴ、ＭＩＳＦＥＴ、ＩＧＢＴ、ＢＪＴ、ＧＴＯ、ＧＣＴ、またはＪＦＥＴである半導体チップ２を備える。半導体チップ２は、高電圧クラスのチップであってよく、少なくとも０．４ｋＶまたは少なくとも１．２ｋＶの電圧に合わせて構成されてよい。半導体デバイス１は、図１に示されるようにただ１つの半導体チップ２を含んでよいが、同じタイプまたは異なるタイプであってもよい複数の半導体チップ２、例えば最大５つの半導体チップ２が存在することも可能である。
さらに、半導体デバイス１は、カバー体２３を含む。例えば、カバー体２３は、エポキシなどのポリマーを含むプリプレグまたは成形体である。カバー体２３は、チップ側壁に直接接触し、チップ上面２０にも直接接触している。チップ上面２０の上方のカバー体２３の厚さＴは、例えば、０．１ｍｍである。コンタクト台座２２が、カバー体２３を貫いて延びている。
チップ上面２０に、ボンドパッドとも呼ばれるチップ上部コンタクト２１が存在する。チップ上部コンタクト２１は、半導体チップ２の半導体本体に直接接触したメタライゼーションであってよい。チップ上部コンタクト２１は、さまざまなサイズおよび／またはシルエットを有することができる。コンタクト台座２２は、チップ上部コンタクト２１から始まる。１つのチップ上部コンタクト２１に対して複数のコンタクト台座２２が存在できる。選択肢として、より大きいチップ上部コンタクト２１、例えばソースまたはドレインコンタクトが、複数のコンタクト台座２２を備える一方で、より小さいチップ上部コンタクト２１、例えばゲートコンタクトは、ただ１つのコンタクト台座２２を備える。図１とは異なり、３つ以上のチップ上部コンタクト２１が存在しても、チップ上部コンタクト２１が１つだけ存在してもよい。
コンタクト台座２２を、すでに完成されたカバー体２３に、例えばレーザ穿孔によって孔を穿孔することによって製造することができる。次いで、図示しないが、金属シード層をスパッタしてもよい。次いで、例えばめっきによって孔が埋められ、ビアとも呼ばれるコンタクト台座２２が得られる。
代替として、最初にコンタクト台座２２をチップ上面２０に接合することができ、その後に、カバー体２３が、例えば成形によって形成される。この場合、コンタクト台座２２は、はんだ付けまたは焼結によってそれぞれのコンタクト領域２１に取り付けられる金属体であってよい。
カバー体２３のうちの半導体チップ２から遠いカバー体上面２６に、カバー体コンタクト６０が存在する。カバー体コンタクト６０は、いずれの場合も、金属層または金属層スタックである。カバー体コンタクト６０は、カバー体２３の上方に突出する。
チップ上部コンタクト２１は、比較的薄くてよく、例えば、少なくとも１μｍかつ最大で１０μｍの厚さを有する。これとは対照的に、カバー体コンタクト６０は、比較的厚くてよく、例えば、少なくとも８０μｍおよび／または最大で２５０μｍの厚さを有することができる。
例えば、カバー体コンタクト６０は、チップ上部コンタクト２１と同様に電気的に構造付けられる。したがって、１つのチップ上部コンタクト２１ごとに、正確に１つのカバー体コンタクト６０が存在することができる。しかしながら、それぞれのカバー体コンタクト６０および対応するチップ上部コンタクト２１は、図２および図３も比較すると、異なるフットプリントを有することができる。
図２の例示的な実施形態においては、異なるサイズの５つのチップ上部コンタクト２１が存在する。例えば、最も小さいチップ上部コンタクト２１は、ゲートコンタクト用であり、４つのより大きなチップ上部コンタクト２１は、ソースおよび／またはドレインコンタクト用、あるいはソースおよび／またはコレクタコンタクト用である。
チップ上面２０の上面図において見られるチップ上部コンタクト２１およびチップ上面２０の寸法Ｄ１、Ｄ２、Ｄ３は、例えば、それぞれ０．３ｍｍ、０．７ｍｍ、および４．８ｍｍである。チップ上部コンタクト２１の周りに位置し、チップ上部コンタクト２１を含まないチップ上面２０のエッジ領域は、例えば、少なくとも０．５ｍｍの幅Ｄ４を有する。
図３によれば、図２の半導体デバイスのカバー体上面２６において、カバー体コンタクト６０は、異なる形状を有し、かつチップ上部コンタクト２１とは異なるサイズを有する。例えば、カバー体コンタクト６０およびカバー体上面２６の寸法Ｄ５、Ｄ６、Ｄ７、Ｄ８は、それぞれ１．５ｍｍ、４．８ｍｍ、６．８ｍｍ、および７．５ｍｍである。
先行の段落において述べた寸法Ｄ１～Ｄ８は、例えば、最大で３倍または最大で１．５倍の公差で、すべての例示的な実施形態に適用され得る。
したがって、コンタクト台座２２およびカバー体コンタクト６０によって、チップ上部コンタクト２１の形状および／またはサイズを必ずしも有さないコンタクト面を形成することができる。しかしながら、カバー体コンタクト６０によって形成されるコンタクト面は、上面図において見て、カバー体２３のエッジまでの最小距離が、チップ上部コンタクト２１のチップ上面２０のエッジまでの最小距離であってよく、あるいは少なくともチップ上部コンタクト２１のチップ上面２０のエッジまでの最小距離であってよい。換言すると、チップ上部コンタクト２１の上面図において見て、カバー体コンタクト６０は、チップ上面２０のエッジまでの距離が、それぞれのチップ上部コンタクト２１よりも大きいか、あるいは最大でも同じ距離である。とくには、図２および図３のように、カバー体コンタクト６０の外側輪郭は、チップ上面２０と一致する。これにより、半導体デバイス１を、例えば１．７ｋＶまでの電圧に合わせて構成することができる。
カバー体コンタクト６０の厚さが大きく、カバー体上面の上面図において見たときに、カバー体コンタクト６０のサイズが、例えば少なくとも１×１ｍｍ２であることによって、カバー体コンタクト６０は、レーザ溶接に適する。
半導体デバイス１を、チップサイズパッケージ、略してＣＳＰにすることができる。したがって、半導体デバイス１の全体の横寸法は、半導体チップ２の横寸法と同程度である。横方向は、カバー体上面２６と平行な方向を意味することができる。例えば、半導体チップ２の側壁におけるカバー体２３の幅は、チップ上面２０のエッジ長さの５０％以下または２５％以下である。チップ上面２０のエッジ長さは、例えば、少なくとも１ｍｍまたは少なくとも２ｍｍ、ならびに／あるいは最大２ｃｍまたは最大１ｃｍである。上面図において見て、半導体チップ２および／またはカバー体２３は、矩形または正方形の形状を有することができる。
随意により、半導体デバイス１は、例えばはんだ付けまたは焼結によって少なくとも１つの半導体チップ２が取り付けられるチップキャリア８を含む。チップキャリア８は、例えば銅または銅合金で作られた金属リードフレームであってよい。チップキャリア８の厚さは、例えば、少なくとも０．１ｍｍ以上かつ／または１ｍｍ以下である。横方向において、チップキャリア８は、カバー体２３と同一平面で終わってよい。したがって、カバー体上面２６から遠いデバイス底面２５を、チップキャリア８によって形成することができる。チップキャリア８は、半導体デバイス１の電気コンタクトであってよい。
図４に、半導体デバイス１の別の例示的な実施形態が示されている。この場合、カバー体２３は、成形体または鋳造体である必要はなく、気相から製造されてもよい。したがって、厚さＴは、少なくとも１μｍおよび／または最大で０．１ｍｍであってよい。したがって、コンタクト台座は不要であり、チップ上部コンタクト２１およびそれぞれのカバー体コンタクト６０は、それぞれの場合に一体で形成されてもよい。
例えば、チップ上部コンタクト２１は、カバー体上面２６と同一平面で終わり、カバー体コンタクト６０は、カバー体上面２６の上に適用される。カバー体コンタクト６０は、カバー体上面２６の上に延び、したがって、カバー体２３を部分的に覆うことが可能である。
チップ上面２０の上にコンタクト台座が存在しないこの設計は、他のすべての例示的な実施形態においても使用可能である。
選択肢として、チップキャリア８は、半導体チップ２から横方向に突出してもよい。例えば、チップキャリア８は、リードフレームである。したがって、半導体チップ２の隣に、カバー体２６を貫通してカバー体コンタクト６０のうちの１つに接続されるコンタクト台座２２が存在することができる。したがって、半導体デバイス１は、フリップチップ型のデバイスであってよい。同じことが、他のすべての例示的な実施形態に当てはまる。
それ以外は、図１～図３と同じ内容が、図４にも当てはまる。
図５に、パワー半導体モジュール１０の製造方法が示されている。モジュール１０は、少なくとも１つの半導体デバイス１、例えばチップサイズパッケージデバイスを備える。選択肢として、モジュール１０は、少なくとも１つの半導体デバイス１が搭載される基板（図示せず）を備える。
まず、カバー体コンタクト６０を備える少なくとも１つの半導体デバイス１が用意される。第２に、集束レーザ放射Ｌによって、コンタクト片３が、カバー体コンタクト６０へとレーザ溶接される。したがって、レーザ放射Ｌは、コンタクト片３およびカバー体コンタクト６０がそれらのそれぞれの表面において溶融するように、コンタクト片３およびカバー体コンタクト６０を加熱する。このようにして、冷却中に溶接シーム３６が形成され、コンタクト片３とカバー体コンタクト６０とが互いに接続される。溶接中に、半導体チップ２は、カバー体２３によって機械的および／または熱的に保護され、カバー体２３は、溶接によって生じる汚染物からも半導体チップ２を保護することができる。
例えば、コンタクト片３は、リードフレームまたはリードフレーム部品である。あるいは、コンタクト片３は、ピンまたはクランプまたはばね（図示せず）であってもよい。
例えば、コンタクト片３の各々は、カバー体上面２６に平行な第１の領域３１と、カバー体上面２６に垂直な第２の領域３２とを有する。これにより、コンタクト片３は、断面において見て、Ｌ字形であることができる。例えば、この場合に、コンタクト片３は、リードフレームである。
選択肢として、例えば、ドレインおよびソースコンタクト用に構成されたより厚いコンタクト片３が存在することができ、ゲートコンタクト用のより薄いコンタクト片３が存在することができる。したがって、コンタクト片３の寸法を、コンタクト片３について意図される電気負荷に適合させることができる。
さらなる選択肢として、少なくともコンタクト片３のうちの少なくとも１つの半導体デバイス１から遠ざかる方を向いた側に、コーティング３３が存在することができる。例えば、コーティング３３は、レーザ放射Ｌが集められる溶接シーム３６から遠い第１の領域３１の上面に限定される。コーティング３３は、入射するレーザ放射Ｌの反射を低減するためのめっきであってよい。Ｎｉめっきが１つの可能な実施態様である。そのようなコーティング３３は、他のすべての例示的な実施形態にも存在することができる。
例えば、図５に示されるように、チップキャリア８は、第１の導電性キャリア層８１と、電気絶縁性キャリア層８２と、第２の導電性キャリア層８３とを備える。したがって、チップキャリア８は、ＤＢＣ基板であってよい。このようなチップキャリア８により、半導体チップ２をデバイス底面２５から電気的に絶縁することができる。このようなチップキャリア８は、他のすべての例示的な実施形態においても使用可能である。当然ながら、図５に示される半導体デバイス１の代わりに、図１～図４の半導体デバイスを使用することもできる。
図５ではレーザ溶接が使用されているが、他の種類の溶接が適用されてもよい。
それ以外は、図１～図４と同じ内容が、図５にも当てはまる。
図６が、例えばハーフブリッジインバータのハイ側およびロー側のための２つのＣＳＰ半導体デバイス１へとレーザ溶接されたコンタクト片３を有するパワー半導体モジュール１０を示している。この場合、チッププリパッケージは、電気絶縁性チップキャリア８、例えばＤＢＣ基板、ＡＭＢ基板、またはＩＭＳを備える。半導体デバイスは、図５に示したとおりに構成されてよい。
さらに、モジュール１０は、図６にはまだ完全には取り付けられていない状態で示されている回路基板５を含むことができる。回路基板５は、コンタクト片３のための電気取入口５３と回路基板５に外部から接触するための電気端子５１との間の電気配線（図示せず）を備えることができる。このような構造は、半導体デバイス１を上部において電力および信号の再ルーティングのための電力ＰＣＢに接触させることを可能にする。
例えば、回路基板５は、コンタクト片３を電気取入口５３に差し込むことによって半導体デバイス１に接続される。この工程の後に、随意により、はんだ付けなどの別の接触工程が続いてもよい。
選択肢として、半導体デバイス１は、基板７として機能することができ、冷却器であることもできるヒートシンク７７に搭載される。半導体デバイス１を、例えば、はんだ付け、焼結、または接着によって確立される接合層７７によって基板７に接続することができる。そのような基板７およびそのような接合層７７は、他のすべての例示的な実施形態にも存在することができる。
さらなる選択肢として、パワー半導体モジュール１０は、スペーサ体４を備える。スペーサ体４は、例えば、シリコーンゲルからなり、あるいはエポキシなどのプラスチックからなる。スペーサ体４は、鋳造または成形によって製造されてよい。さらに、スペーサ体４は、カバー体２３の厚さＴを効果的に増加させる比較的大きな厚さＳを有する。スペーサ体４は、カバー体２３に直接接合されてよい。例えば、スペーサ体４の厚さＳは、０．２ｍｍ以上３ｍｍ以下であり、あるいは０．３ｍｍ以上２ｍｍ以下である。コンタクト片３は、スペーサ体４から突出する。ヒートシンク７５および／または回路基板５を省略できるように充分に機械的に安定であれば、スペーサ体４自体が基板７として機能してもよい。
それ以外は、図１～図５と同じ内容が、図６にも当てはまる。
図７によれば、半導体デバイス１は、導電性チップキャリア８、例えばリードフレームを備える。したがって、電気的短絡を防止するために、ヒートシンク７５は、電気絶縁性の接合層７７、例えば、熱インターフェース材料、略してＴＩＭによって半導体デバイス１に接合される。
それ以外は、図６と同じ内容が、図７にも当てはまる。
図８によれば、半導体デバイス１のための基板７が、ＤＢＣ基板である。したがって、基板７は、上部メタライゼーション７１と、例えばセラミック材料からなる中間絶縁層７２と、随意によるヒートシンク７５に接続された下部メタライゼーション７５とを備える。したがって、基板７によって、半導体デバイス１は、ヒートシンク７５から電気的に絶縁される。
それ以外は、図６および図７と同じ内容が、図８にも当てはまる。
図９の例示的な実施形態においては、回路基板５自体がコンタクト片３を備える。すなわち、コンタクト片３は、回路基板５の一体の一部分であってよい。したがって、回路基板５は、カバー体２３またはチップ上部コンタクト２１に接触してもよく、あるいは回路基板５とカバー体２３またはチップ上部コンタクト２１との間の距離が、例えば最大０．１ｍｍまたは最大０．２ｍｍである。
換言すると、厚い金属ＰＣＢ ５が、ＣＳＰプリパッケージ半導体デバイス１に直接レーザ溶接される。これにより、中間の電力／信号端子が不要になるため、アセンブリがさらに簡素化される。さらに、モジュール１０について必要な体積も減少する。
選択肢として、図１のような半導体デバイス１を、カバー体上面２６へと導かれることがない１つの底部コンタクトと共に使用することができる。この場合、基板７を配線にも使用することができるように、上部メタライゼーション７１からカバー体上面２６まで延びるコンタクト台座（図示せず）が存在できる。同じことが、モジュール１０の他のすべての例示的な実施形態に当てはまる。
それ以外は、図６～図８と同じ内容が、図９にも当てはまる。
モジュール１０の別の例示的な実施形態が、図１０に示されている。図面を簡単にするために、コンタクト片および回路基板、または回路基板は、図１０には示されていない。
図１０によれば、例えばパワーデバイスである複数の半導体デバイス１が存在する。さらに、例えば半導体デバイス１と比較して大きな電力を負うことがない制御デバイスなど、追加の半導体デバイス１’が存在する。選択肢として、半導体デバイス１を、補助キャリア９に接合することができる。基板７上および補助キャリア９上に複数の追加のコンタクト６５が存在することができる。例えば、補助キャリア９上の半導体デバイス１および補助キャリア９の延長であるコンタクト６５に、大電流用のコンタクト片が設けられる一方で、追加の半導体デバイス１’および他のコンタクト６５には、ゲートコンタクト用の図６の最も右側のコンタクト片３のような小電力用のコンタクト片が設けられる。
したがって、デバイス１、１’を接続するために、それぞれ大電力用および小電力用に構成された複数の回路基板（図示せず）が存在し得る。そうでない場合、すべてのデバイス１、１’のための配線を備える回路基板が１つだけ存在する。したがって、本明細書に記載の考え方によれば、電気的接続を効率的に保ちつつ、複雑な配線を実現することができる。
すなわち、電力信号のリードフレームベースの相互接続が存在でき、ゲートおよび他の補助信号の接続も、レーザ接合によるコンタクト片として実現することができる。これにより、例えば、コンタクト片に複数の安価なレーザ接合リードフレームを使用する自動車用途のためのきわめてコンパクトなパワー半導体モジュールの設計が可能になり、ワイヤボンドの必要性が排除され、コンタクト片が同時に外部端子接続にも使用される場合、端子ボンディングの必要性さえ排除される。
それ以外は、図１～図９と同じ内容が、図１０にも当てはまる。
本考案において説明した例示的な実施形態は、例示的な実施形態を参照して提示した説明によって限定されるものではない。むしろ、本考案は、とくには実用新案登録請求の範囲における特徴の任意の組み合わせを含む任意の新規な特徴および特徴の任意の組み合わせを、たとえこの特徴またはこの組み合わせ自体が実用新案登録請求の範囲または例示的な実施形態に明示的には示されていなくても、包含すると考えられる。
本実用新案登録出願は、欧州特許出願第２０ ２１ ２５２１．７－１２１２号の優先権を主張し、その考案内容は、参照により本明細書に組み込まれる。
１ 半導体デバイス
１’ 追加の半導体デバイス
１０ パワー半導体モジュール
２ 半導体チップ
２０ チップ上面
２１ チップ上部コンタクト
２２ コンタクト台座
２３ カバー体
２５ デバイス底面
２６ カバー体上面
３ コンタクト片
３１ 第１の領域
３２ 第２の領域
３３ コーティング
３６ 溶接シーム
４ スペーサ体
５ 回路基板
５１ 電気端子
５３ 電気取入口
６０ カバー体コンタクト
６５ 追加のコンタクト
７ 基板
７１ 上部メタライゼーション
７２ 絶縁層
７３ 下部メタライゼーション
７５ ヒートシンク
７７ 接合層
８ チップキャリア
８１ 第１の導電性キャリア層
８２ 電気絶縁性キャリア層
８３ 第２の導電性キャリア層
９ 補助キャリア
Ｄ 寸法
Ｌ レーザ放射
Ｓ チップ上面の上のスペーサ体の厚さ
Ｔ チップ上面の上のカバー体の厚さ

Claims (15)

  1. －少なくとも１つの半導体デバイス（１）と、
    －導電性である複数のコンタクト片（３）と
    を備え、
    前記半導体デバイス（１）は、
    －チップ上面（２０）と、前記チップ上面（２０）に位置するチップ上部コンタクト（２１）とを有している半導体チップ（２）と、
    －電気絶縁性であり、前記半導体チップ（２）を収容するカバー体（２３）と、
    －前記半導体チップ（２）から遠いカバー体上面（２６）に配置されたカバー体コンタクト（６０）と
    を備え、
    －前記カバー体コンタクト（６０）は、前記半導体チップ（２）に電気的に接触し、前記チップ上部コンタクト（２１）上に直接適用され、あるいは前記カバー体コンタクト（６０）と前記チップ上部コンタクト（２１）とを接続するコンタクト台座（２２）上に直接適用され、あるいは前記それぞれのチップ上部コンタクト（２１）と一体に形成されており、
    －前記カバー体コンタクト（６０）および前記コンタクト片（３）は、互いに溶接されている、パワー半導体モジュール（１０）。
  2. －前記チップ上面（２０）は、前記半導体チップ（２）を保護するために前記カバー体（２３）と共に前記カバー体コンタクト（６０）によって完全に覆われ、
    －前記カバー体コンタクト（６０）のうちの少なくとも１つの寸法は、少なくとも０．５×０．５ｍｍ２であり、
    －前記カバー体コンタクト（６０）のうちの少なくとも１つの厚さは、少なくとも８０μｍであり、
    －前記カバー体コンタクト（６０）および前記コンタクト片（３）の各々は、ＣｕおよびＡｌの少なくとも一方を備え、
    －前記チップ上面（２０）の上方の前記カバー体（２３）の厚さは、少なくとも５μｍであり、
    －前記半導体チップ（２）は、前記チップ上面（２０）上のチップ上部コンタクト（２１）を備え、前記チップ上部コンタクト（２１）は、前記カバー体コンタクト（６０）に電気的に接続され、
    前記カバー体コンタクト（６０）のうちの少なくとも１つは、前記割り当てられたチップ上部コンタクト（２１）よりも大きく、前記チップ上面（２０）の上面図において見て、前記カバー体コンタクト（６０）は、前記少なくとも１つの割り当てられたチップ上部コンタクト（２１）が前記チップ上面（２０）のエッジから離れているのと少なくとも同じように、前記カバー体（２３）のエッジから離れており、
    －前記コンタクト片（３）は、リードフレーム部品であり、
    －電気絶縁性であるスペーサ体（４）が、前記少なくとも１つのカバー体（２３）上に配置され、前記コンタクト片（３）は、少なくとも部分的に前記スペーサ体（４）内に位置し、
    －前記コンタクト片（３）のうちの少なくとも１つは、前記少なくとも１つの半導体デバイス（１）に取り付けられた回路基板（５）の電気コンタクト面（５１）であり、
    －前記コンタクト片（３）のうちの少なくとも１つは、Ｌ字形であって、前記カバー体上面（２６）と平行な第１の領域（３１）と、前記カバー体上面（２６）に垂直な第２の領域（３２）とを備え、それぞれの溶接シーム（３６）が、前記第１の領域（３１）と前記割り当てられたカバー体コンタクト（６０）とを接続し、
    －前記コンタクト片（３）のうちの少なくとも１つは、前記少なくとも１つの割り当てられた半導体チップ（２）に電気的に接触するための電気差し込み接続に合わせて構成されている、
    先行する請求項に記載のパワー半導体モジュール（１０）。
  3. －前記チップ上面（２０）が、前記半導体チップ（２）を保護するために前記カバー体（２３）と共に前記カバー体コンタクト（６０）によって完全に覆われる、
    －前記カバー体コンタクト（６０）のうちの少なくとも１つの寸法が、少なくとも０．５×０．５ｍｍ２である、
    －前記カバー体コンタクト（６０）のうちの少なくとも１つの厚さが、少なくとも５０μｍまたは少なくとも８０μｍである、
    －前記カバー体コンタクト（６０）のうちの少なくとも１つが、ＣｕおよびＡｌの少なくとも一方を備える、
    －前記チップ上面（２０）の上方の前記カバー体（２３）の厚さが、少なくとも５μｍである、
    のうちの少なくとも１つである、先行する請求項のいずれか１項に記載のパワー半導体モジュール（１０）。
  4. 前記半導体チップ（２）は、前記チップ上面（２０）上のチップ上部コンタクト（２１）を備え、前記チップ上部コンタクト（２１）は、前記カバー体コンタクト（６０）に電気的に接続され、
    前記カバー体コンタクト（６０）のうちの少なくとも１つは、前記割り当てられたチップ上部コンタクト（２１）よりも大きく、前記チップ上面（２０）の上面図において見て、前記カバー体コンタクト（６０）は、前記少なくとも１つの割り当てられたチップ上部コンタクト（２１）が前記チップ上面（２０）のエッジから離れているのと少なくとも同じように、前記カバー体（２３）のエッジから離れている、
    先行する請求項のいずれか１項に記載のパワー半導体モジュール（１０）。
  5. 前記コンタクト片（３）のうちの少なくとも１つは、以下の群、すなわちリードフレーム、ピン、クリップ、ばね、スタッドバンプ、から選択される、
    先行する請求項のいずれか１項に記載のパワー半導体モジュール（１０）。
  6. 回路基板（５）をさらに備え、
    前記コンタクト片（３）のうちの少なくとも１つは、前記少なくとも１つの半導体デバイス（１）に取り付けられた前記回路基板（５）の電気コンタクト面（５１）である、
    先行する請求項のいずれか１項に記載のパワー半導体モジュール（１０）。
  7. 電気絶縁性であり、前記少なくとも１つのカバー体（２３）上に配置されたスペーサ体（４）をさらに備え、
    前記コンタクト片（３）は、少なくとも部分的に前記スペーサ体（４）内に位置する、
    先行する請求項のいずれか１項に記載のパワー半導体モジュール（１０）。
  8. 前記カバー体コンタクト（６０）は、すべてが前記少なくとも１つのカバー体（２３）と前記スペーサ体（４）との間に完全に埋め込まれている、
    先行する請求項のいずれか１項に記載のパワー半導体モジュール（１０）。
  9. 前記コンタクト片（３）のうちの少なくとも１つは、前記少なくとも１つの半導体デバイス（１）から少なくとも遠い側にコーティング（３３）を備え、
    前記コーティング（３３）は、反射防止コーティングである、
    先行する請求項のいずれか１項に記載のパワー半導体モジュール（１０）。
  10. 前記コンタクト片（３）のうちの少なくとも１つは、Ｌ字形であって、前記カバー体上面（２６）と平行な第１の領域（３１）と、前記カバー体上面（２６）に垂直な第２の領域（３２）とを備え、
    前記それぞれの溶接シーム（３６）は、前記第１の領域（３１）と前記割り当てられたカバー体コンタクト（６０）とを接続する、
    先行する請求項のいずれか１項に記載のパワー半導体モジュール（１０）。
  11. 前記コンタクト片（３）のうちの少なくとも１つは、前記少なくとも１つの割り当てられた半導体チップ（２）に電気的に接触するための電気差し込み接続に合わせて構成されている、
    先行する請求項のいずれか１項に記載のパワー半導体モジュール（１０）。
  12. 前記少なくとも１つの半導体デバイス（１）は、チップキャリア（２４）を備え、前記チップキャリア（２４）は、第１の導電性キャリア層（８１）を有し、前記少なくとも１つの半導体チップ（２）は、前記第１の導電性キャリア層（８１）に導通可能に接続され、
    前記第１の導電性キャリア層（８１）は、前記少なくとも１つのチップ上面（２０）の上面図において見て、前記少なくとも１つの半導体デバイス（１）よりも突出し、
    コンタクト台座追加コンタクト片（２２）が、前記第１の導電性キャリア層（８１）から、前記半導体チップ（２）から離れて前記カバー体（２３）を貫き、前記カバー体上面（２６）まで延び、前記カバー体コンタクト（６０）のうちの少なくとも１つに電気的に接触している、
    先行する請求項のいずれか１項に記載のパワー半導体モジュール（１０）。
  13. 前記少なくとも１つの半導体デバイス（１）が搭載される基板（７）をさらに備え、
    前記少なくとも１つの半導体デバイス（１）の前記チップキャリア（２４）は、前記第１の導電性キャリア層（８１）を前記基板（７）から隔てる電気絶縁性キャリア層（８２）をさらに備える、
    先行する請求項のいずれか１項に記載のパワー半導体モジュール（１０）。
  14. 基板（７）をさらに備え、
    前記基板（７）上に搭載された複数の半導体デバイス（１）を備えており、
    前記チップ上面（２０）の上面図において見て、前記半導体デバイス（１）は、互いに重ならないように隣り合わせに配置されている、
    請求項１～１２のいずれか１項に記載のパワー半導体モジュール（１０）。
  15. パワー半導体モジュール（１０）を製造するための方法であって、
    Ａ）少なくとも１つの半導体デバイス（１）と、導電性である複数のコンタクト片（３）とを用意することであって、前記少なくとも１つの半導体デバイス（１）は、チップ上面（２０）と、前記チップ上面（２０）に位置するチップ上部コンタクト（２１）とを有している半導体チップ（２）を備え、電気絶縁性であり、前記半導体チップ（２）を収容するカバー体（２３）をさらに備え、前記半導体チップ（２）から遠いカバー体上面（２６）に配置されたカバー体コンタクト（６０）をさらに備えており、前記カバー体コンタクト（６０）は、前記半導体チップ（２）に電気的に接触し、前記チップ上部コンタクト（２１）上に直接適用され、あるいは前記カバー体コンタクト（６０）と前記チップ上部コンタクト（２１）とを接続するコンタクト台座（２２）上に直接適用され、あるいは前記それぞれのチップ上部コンタクト（２１）と一体に形成されている、用意することと、
    Ｂ）前記コンタクト片（３）を前記カバー体コンタクト（６０）へと溶接、とくにはレーザ溶接によって接合することと
    を含む、方法。
JP2023600084U 2020-12-08 2021-12-02 半導体モジュールおよび製造方法 Active JP3244876U (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP20212521.7 2020-12-08
EP20212521.7A EP4012753A1 (en) 2020-12-08 2020-12-08 Semiconductor device, semiconductor module and manufacturing method
PCT/EP2021/083905 WO2022122527A1 (en) 2020-12-08 2021-12-02 Semiconductor module and manufacturing method

Publications (1)

Publication Number Publication Date
JP3244876U true JP3244876U (ja) 2023-12-07

Family

ID=73789796

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023600084U Active JP3244876U (ja) 2020-12-08 2021-12-02 半導体モジュールおよび製造方法

Country Status (4)

Country Link
EP (1) EP4012753A1 (ja)
JP (1) JP3244876U (ja)
DE (1) DE212021000520U1 (ja)
WO (1) WO2022122527A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024061467A1 (en) * 2022-09-23 2024-03-28 Huawei Digital Power Technologies Co., Ltd. Prepackage module for embedding into a multilayer printed circuit board

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060108635A1 (en) 2004-11-23 2006-05-25 Alpha Omega Semiconductor Limited Trenched MOSFETS with part of the device formed on a (110) crystal plane
US20120061700A1 (en) * 2010-09-09 2012-03-15 Andreas Eder Method and system for providing a reliable light emitting diode semiconductor device
US9093416B2 (en) * 2011-11-28 2015-07-28 Infineon Technologies Ag Chip-package and a method for forming a chip-package
JP2015119072A (ja) * 2013-12-19 2015-06-25 富士電機株式会社 レーザ溶接方法、レーザ溶接治具、半導体装置
CN103996666B (zh) 2014-06-05 2017-01-11 无锡新洁能股份有限公司 功率半导体器件及其制造方法
CN104201114A (zh) * 2014-08-26 2014-12-10 江阴长电先进封装有限公司 一种侧壁绝缘保护的芯片封装方法及其封装结构
US9613843B2 (en) * 2014-10-13 2017-04-04 General Electric Company Power overlay structure having wirebonds and method of manufacturing same
US10490478B2 (en) * 2016-07-12 2019-11-26 Industrial Technology Research Institute Chip packaging and composite system board
DE102019210902A1 (de) * 2019-07-23 2021-01-28 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verbindungsmethode für leistungsmodule mit einer zwischenkreisverschienung

Also Published As

Publication number Publication date
WO2022122527A1 (en) 2022-06-16
EP4012753A1 (en) 2022-06-15
DE212021000520U1 (de) 2023-09-05

Similar Documents

Publication Publication Date Title
Chen et al. A review of SiC power module packaging: Layout, material system and integration
US10002821B1 (en) Semiconductor chip package comprising semiconductor chip and leadframe disposed between two substrates
US10283432B2 (en) Molded package with chip carrier comprising brazed electrically conductive layers
JP6764807B2 (ja) 半導体モジュール
US9147637B2 (en) Module including a discrete device mounted on a DCB substrate
US7759778B2 (en) Leaded semiconductor power module with direct bonding and double sided cooling
JP7145075B2 (ja) 多層回路基板に基づくパワーモジュール
CN110785838B (zh) 具有暴露的端子区域的树脂封装功率半导体模块
US20080150102A1 (en) Semiconductor device and manufacturing method of semiconductor device
US8450837B2 (en) Circuit device having an improved heat dissipitation, and the method of manufacturing the same
US20090243079A1 (en) Semiconductor device package
US11037856B2 (en) Semiconductor chip package comprising a leadframe connected to a substrate and a semiconductor chip, and a method for fabricating the same
US11908760B2 (en) Package with encapsulated electronic component between laminate and thermally conductive carrier
KR101947599B1 (ko) 상이한 용융 온도를 갖는 인터커넥션들을 가진 패키지
US20150035132A1 (en) Method for manufacturing semiconductor device and semiconductor device
US6906935B2 (en) Inverter apparatus and method of manufacturing the same
JP3244876U (ja) 半導体モジュールおよび製造方法
US9287192B2 (en) Semiconductor device and method for manufacturing semiconductor device
CN113140530A (zh) 包括连接到流体热沉的半导体封装的电子模块
JP2010225952A (ja) 半導体モジュール
US6982482B2 (en) Packaging of solid state devices
WO2023109604A2 (en) Power semiconductor module
US20240105544A1 (en) Package with electrically insulating and thermally conductive layer on top of electronic component
WO2024132153A1 (en) Power semiconductor module
WO2024132148A1 (en) Power semiconductor module

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230801

R150 Certificate of patent or registration of utility model

Ref document number: 3244876

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R323111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350