JP3240614B2 - 直流電源装置 - Google Patents

直流電源装置

Info

Publication number
JP3240614B2
JP3240614B2 JP33217597A JP33217597A JP3240614B2 JP 3240614 B2 JP3240614 B2 JP 3240614B2 JP 33217597 A JP33217597 A JP 33217597A JP 33217597 A JP33217597 A JP 33217597A JP 3240614 B2 JP3240614 B2 JP 3240614B2
Authority
JP
Japan
Prior art keywords
output
voltage
power supply
circuit
outputs
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP33217597A
Other languages
English (en)
Other versions
JPH11168882A (ja
Inventor
一 宮本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Funai Electric Co Ltd
Original Assignee
Funai Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Funai Electric Co Ltd filed Critical Funai Electric Co Ltd
Priority to JP33217597A priority Critical patent/JP3240614B2/ja
Priority to US09/201,356 priority patent/US6133650A/en
Publication of JPH11168882A publication Critical patent/JPH11168882A/ja
Application granted granted Critical
Publication of JP3240614B2 publication Critical patent/JP3240614B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00Conversion of dc power input into dc power output
    • H02M3/22Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33507Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters
    • H02M3/33523Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters with galvanic isolation between input and output of both the power stage and the feedback loop
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/0003Details of control, feedback or regulation circuits
    • H02M1/0025Arrangements for modifying reference values, feedback values or error values in the control loop of a converter
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/0003Details of control, feedback or regulation circuits
    • H02M1/0032Control circuits allowing low power mode operation, e.g. in standby mode
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02BCLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、複数の直流出力を
備えた直流電源装置に係り、より詳細には、誤差検出の
ための分圧回路の分圧比を変更することによって直流出
力の電圧を降下させる直流電源装置に関するものであ
る。
【0002】
【従来の技術】テレビにおいては、モードを動作モード
から待機モードに移行させる場合、スポット残りを発生
させないようにつつ、テレビ部の動作を停止させること
が要求される。また、制御用のマイクロコンピュータに
は、待機状態となったときにも、所定電圧の直流出力を
供給することが要求される。この要求を満たすための直
流電源が、特開平8−130874号として提案されて
いる。すなわち、この技術では、誤差検出回路に設けら
れた分圧回路の分圧比を変更可能としている。そして、
モードが待機モードとなったときには、分圧比を小さく
する制御を行っている。このため、動作モードにおける
制御の目標値が、例えば112Vになっていたとする
と、待機モードになったときには、制御の目標値は、例
えば40Vとなる。従って、モードが動作モードから待
機モードに移行すると、テレビ部に供給される直流出力
(第1の直流出力とする)の電圧は、112Vから40
Vに向かって降下する。このため、テレビ部は、スポッ
ト残りを発生させることなく、動作を停止する。また、
マイクロコンピュータのための電源には降圧型レギュレ
ータが用いられており、例えば、動作モード時では27
V、待機モード時では8.5Vとなる直流出力(第2の
直流出力とする)を5Vに降下させている。従って、待
機モードとなり、第2の直流出力の電圧が低下したとき
にも、マイクロコンピュータには規格値の5Vが供給さ
れることになる。
【0003】
【発明が解決しようとする課題】しかしながら、上記構
成の電源をビデオ一体型テレビに用いた場合では、以下
に示す問題を生じていた。すなわち、電圧を安定化させ
る制御は、テレビ部の水平回路の電源となる第1の直流
出力の電圧誤差に基づいている。従って、分圧回路の分
圧比を小さくすると、第1の直流出力の電圧が40V近
傍となるまでは、第1の直流出力の電圧を下降させるた
めの制御が行われる。このため、一次側から供給される
電力は、待機モードに移行した直後では、0近傍の値と
なる。つまり、第1の直流出力の電圧が40Vとなるま
では、第2の直流出力は、平滑用コンデンサの充電電荷
によってのみ電圧が維持されるに過ぎない。その結果、
出力電圧を安定化可能な入力電圧の最低値が7Vの降圧
型レギュレータを用いる場合では、第2の直流出力の電
圧が最低値の7Vより低くなる事態が生じる。そして、
第2の直流出力の電圧が7Vより低くなった場合には、
降圧型レギュレータの出力電圧が5Vより低くなるた
め、マイクロコンピュータの動作に支障が生じていた。
【0004】また、ビデオ一体型テレビでは、タイマ録
画やビデオカセットの排出動作のように、テレビ部を動
作させることなく、ビデオ部を動作させることがある。
このような動作の場合では、第1の直流出力の負荷電流
は0近傍の電流値となる。従って、第1の直流出力を除
いた他の直流出力の負荷電力が増加した場合でも、一次
側からの供給電力は、二次側の負荷に対応した増加を示
さない。その結果、ビデオ部のモータを回転させると、
モータの動作電源となる直流出力は、電圧が大きく降下
する。このため、ビデオカセットの排出を行うモータ等
の回転に支障が生じていた。
【0005】本発明は上記課題を解決するため創案され
たものであって、請求項1記載の発明の目的は、誤差検
出の対象となる直流出力にブリーダ抵抗を接続すること
により、出力電圧の降下を開始したとき、電圧誤差が検
出されない直流出力の電圧が規定値より低くなること
を、消費電力の増加を招くことなく防止することのでき
る直流電源装置を提供することにある。
【0006】また請求項2記載の発明に係る直流電源装
置は、上記目的に加え、直流出力の電圧を降下させると
き、マイクロコンピュータの電源電圧が規定値以下とな
ることを防止することのできる直流電源装置を提供する
ことにある。
【0007】また請求項3、4記載の発明に係る直流電
源装置は、上記目的に加え、テレビ部を動作させること
なくビデオ部のモータを回転させたとき、モータの電源
電圧の低下を防止することのできる直流電源装置を提供
することにある。
【0008】
【課題を解決するための手段】上記課題を解決するため
請求項1記載の発明に係る直流電源装置は、複数の直流
出力を備え、複数の直流出力のうちの1つの直流出力を
分圧する分圧回路の分圧電圧に基づいて出力電圧の誤差
を検出し、検出した誤差を一次側のスイッチング回路に
帰還すると共に、前記分圧回路の分圧比を、基準値か
ら、基準値より小さい値に変更することによって直流出
力の電圧を降下させる直流電源装置に適用し、前記1つ
の直流出力を基準直流出力とするとき、一方の端子が基
準直流出力に接続され、他方の端子が二次側接地レベル
に接続されたブリーダ抵抗と、ブリーダ抵抗の電流経路
に挿入され、前記電流経路の開閉を行うスイッチとを備
え、分圧比を前記小さい値に変更するときには前記スイ
ッチの接続を閉じると共に、基準直流出力の電圧が前記
小さい値の分圧比に対応する電圧まで降下した後には前
記スイッチの接続を開く構成としている。すなわち、分
圧比を小さくした後には、予め設定された期間だけスイ
ッチの接続が閉じられる。このため、基準直流出力の電
圧は、ブリーダ抵抗に流れる電流の影響によって、小さ
くなった分圧比に対応する電圧まで速やかに降下する。
従って、分圧比の変更に伴って減少した一次側からの供
給電力は、速やかに、二次側の負荷電力に対応する値に
復帰する。その結果、基準直流出力を除く直流出力に
も、速やかに電力の供給が再開される。従って、基準直
流出力を除く直流出力が、小さな分圧比に対応する電圧
以下に降下することが防止される。また、スイッチは、
予め設定された期間のみ閉じられるに過ぎないので、ブ
リーダ抵抗による消費電力は、無視が可能な値に留ま
る。
【0009】また請求項2記載の発明に係る直流電源装
置は、上記構成に加え、複数の直流出力から基準直流出
力を除いた直流出力のうちの1つの直流出力を所定電圧
まで降下させ、電圧を降下させた直流出力を、動作電源
として、負荷装置の制御を行うマイクロコンピュータに
供給する降圧型レギュレータを備えた構成としている。
すなわち、降圧型レギュレータの入力電圧は、低限値以
下なることが防止される。従って、降圧型レギュレータ
は、規定の電圧をマイクロコンピュータに供給し続ける
ことになる。
【0010】また請求項3記載の発明に係る直流電源装
置は、上記構成に加え、前記基準直流出力がビデオ一体
型テレビのテレビ部の水平回路の動作電源となってお
り、前記複数の直流出力から前記基準直流出力を除いた
直流出力のうちの1つの直流出力が、前記ビデオ一体型
テレビのビデオ部のモータの動作電源となっている。す
なわち、水平回路が動作しなくても、基準直流出力に
は、ブリーダ抵抗による電流が流れる。このため、一次
側から充分な電力が供給される。その結果、ビデオ部の
モータの動作電源となる直流出力の電圧は、規定値に維
持されることになる。
【0011】また請求項4記載の発明に係る直流電源装
置は、上記構成に加え、前記基準直流出力がビデオ一体
型テレビのテレビ部の水平回路の動作電源となってお
り、前記複数の直流出力から前記基準直流出力を除いた
直流出力のうちの1つの直流出力が、前記ビデオ一体型
テレビのビデオ部のモータの動作電源となっており、前
記水平回路を動作させることなく前記ビデオ部を動作さ
せるときには、前記スイッチの接続を閉じる。すなわ
ち、水平回路を動作させることなくビデオ部を動作させ
るときには、スイッチの接続が閉じられる。このため、
水平回路が動作しなくても、基準直流出力には、ブリー
ダ抵抗による電流が流れる。従って、一次側からは充分
な電力が供給される。その結果、ビデオ部のモータの動
作電源となる直流出力の電圧は、規定値に維持されるこ
とになる。
【0012】
【発明の実施の形態】以下に本発明の実施例の形態を、
図面を参照しつつ説明する。図1は、本発明に係る直流
電源装置の一実施形態の電気的構成を示すブロック線図
であり、ビデオ一体型テレビに適用した場合の構成を示
している。
【0013】図において、テレビ部4は、チューナ部、
チューナ部の出力信号の処理部、およびCRT等を備え
たブロックとなっている。また、ビデオ部3は、録画お
よび再生を行うためのブロックとなっており、録画再生
部、ビデオカセットテープを走行させる機構部、等を備
えている。
【0014】スイッチング回路1は、スイッチングトラ
ンジスタ、スイッチングトランジスタのベース電流を制
御する制御トランジスタ等を備えたブロックとなってお
り、商用電源を整流平滑することにより得られた直流源
が導かれている。また、トランス2に巻回された一次コ
イルL1とベースコイルL2とが接続されている。そし
て、フォトカプラ7を介し、誤差検出回路8から与えら
れる誤差出力に基づいて、一次コイルL1に流れる電流
のスイッチングを行う。
【0015】トランス2には、タップの無い2つの二次
コイルL3,L4と、タップが設けられた二次コイルL
5とが巻回されており、各二次コイルL3〜L5の出力
は、ダイオードとコンデンサとにより整流平滑される。
詳細には、二次コイルL3の出力を整流平滑することに
より得られた直流出力8Vは、マイクロコンピュータ用
の電源となっている。また、二次コイルL4の出力を整
流平滑することにより得られた直流出力12Vは、テレ
ビ部4やビデオ部3のモータ、音声信号回路、および、
その他のアナログ信号回路のための電源となっている。
また、二次コイルL5の端部端子の出力を整流平滑する
ことにより得られた直流出力112Vは、テレビ部4の
水平回路のための電源となっている。また、二次コイル
L5のタップの出力を整流平滑することにより得られた
直流出力27Vは、テレビ部4の垂直回路のための電源
となっている。
【0016】以上のことから、動作モードのとき、すな
わち、誤差検出回路8の分圧回路の分圧比が規定値であ
るとき、直流出力8Vの電圧は8V、直流出力12Vの
電圧は12V、直流出力27Vの電圧は27V、直流出
力112Vの電圧は112Vとなる。また、待機モード
のとき、すなわち、分圧比が規定値より小さくなったと
きには、直流出力8Vの電圧は2.3V、直流出力12
Vの電圧は4V、直流出力27Vの電圧は8.5V、直
流出力112Vの電圧は40Vとなる。
【0017】誤差検出回路8は、直流出力112V(請
求項記載の基準直流出力)を分圧する分圧回路、基準電
圧の発生回路、および、分圧電圧と基準電圧との差異を
検出する回路等を備えたブロックとなっている。そして
直流出力112Vの分圧電圧と基準電圧との電圧誤差を
検出し、検出した電圧誤差に対応する電流でもってフォ
トカプラ7を駆動する。また、分圧回路の分圧比は変更
可能となっている。
【0018】ブリーダ回路5は、直流出力112Vの負
荷となるブリーダ抵抗、ブリーダ抵抗の接続を開閉する
スイッチ等を備えたブロックとなっている。また、スイ
ッチ回路6は、降圧型レギュレータ11の入力を、直流
出力8Vまたは直流出力27Vに切り換えるためのブロ
ックとなっている。また、降圧型レギュレータ11は、
スイッチ回路6から送出される直流出力を5Vまで降圧
し、降圧した出力22をマイクロコンピュータ12に供
給するブロックとなっている。
【0019】異常検出部9は、4つの直流出力8V,1
2V,27V,112Vのうち、基準直流出力である直
流出力112Vを除くと共に、動作モード時にマイクロ
コンピュータ12の電源となる直流出力8Vを除いた2
つの直流出力12V,27Vの電圧を監視するブロック
となっている。そして、直流出力12V,27Vのう
ち、少なくとも一方の側が、所定値である0V近傍とな
ったときには、電圧の低下を示す出力24を主制御部1
0に送出する。
【0020】主制御部10は、ビデオ部3、テレビ部4
の制御を主に行うためのブロックとなっている。また、
誤差検出回路8に設けられた分圧回路の分圧比を制御す
ることにより、ビデオ部3とテレビ部4とを、動作モー
ドまたは待機モードに切り換える。また、モードの切り
換えに伴ってスイッチ回路6の接続を切り換える。ま
た、ブリーダ回路5の制御を行う。また、動作モード時
に、異常検出部9から電圧の低下を示す出力24が送出
されたときには、誤差検出回路8の分圧比を、規定値か
ら、規定値より小さな値に変更し、全ての直流出力8
V,12V,27V,112Vの電圧を降下させる制御
を行う。
【0021】なお、主制御部10は、マイクロコンピュ
ータ12により実行されるソフトウエアを主要部として
構成されており、リモコンからの指示や操作パネルのス
イッチからの指示等の受け付けを行うため、テレビ部4
やビデオ部3が動作を行わない期間においても、動作状
態にあることが要求されるブロックとなっている。ま
た、異常検出部9は、マイクロコンピュータ12の周辺
回路の一部として構成されたブロックとなっている。
【0022】図2は、誤差検出回路8の詳細な電気的接
続を示す回路図、図3は、スイッチ回路6と降圧型レギ
ュレータ11との詳細な電気的接続を示す回路図、図4
は、ブリーダ回路5の詳細な電気的接続を示す回路図、
図5は、異常検出部9の詳細な電気的接続を示す回路図
である。
【0023】以下に、図2を参照しつつ、誤差検出回路
8の詳細な構成を説明する。トランジスタQ1は、直流
出力112Vの電圧誤差を検出し、検出した誤差に対応
する電流でもって発光ダイオードD1を駆動する素子と
なっている。このため、エミッタには、ツェナーダイオ
ードD2により生成された基準電圧が印加されている。
また、ベースには、抵抗R3,R4からなる分圧回路の
分圧電圧が印加されている。また、抵抗R5は、抵抗R
3,R4からなる分圧回路の分圧比(規定値)を、規定
値より小さい値に変更するための素子となっている。
【0024】すなわち、主制御部10からの出力21に
よりオン・オフが制御されるトランジスタQ2をオン状
態に設定すると、ダイオードD3のアノード電位がカソ
ード電位より低くなり、抵抗R5は、抵抗R4から切り
離される。一方、トランジスタQ2をオフとしたときに
は、ダイオードD3に電流が流れ、抵抗R5は抵抗R4
に並列に接続された状態と等価となる。要約すると、ト
ランジスタQ2をオンにすると、分圧回路の分圧比は規
定値となり、トランジスタQ1は、直流出力112Vの
電圧が112Vとなるように誤差検出を行う。一方、ト
ランジスタQ2をオフにすると、分圧比が小さくなり、
トランジスタQ1は、直流出力112Vの電圧が40V
となるように誤差検出を行う。
【0025】抵抗R7とツェナーダイオードD4とから
なる回路は、チューナ用の32Vの電圧を生成するブロ
ックとなっている。また、抵抗R6は、トランジスタQ
2がオフとなったとき、直流出力27Vを分圧回路に流
れ込ませるための素子となっており、分圧比を小さくし
たときの直流出力27Vの電圧降下の速度を、僅かに遅
くする。また、トランジスタQ2のコレクタから送出さ
れる出力25は、主制御部10の出力21の論理を反転
させた出力となっていて、後述するように、スイッチ回
路6の接続の切り換えを行う信号となっている。
【0026】以下に、図3を参照しつつ、スイッチ回路
6と降圧型レギュレータ11との構成を詳細に説明す
る。スイッチ回路6に設けられたトランジスタQ3は、
直流出力27Vのオン・オフを行う素子となっている。
すなわち、トランジスタQ3がオンになると、ダイオー
ドD5のカソードの電圧がアノードの電圧より高くな
り、直流出力8Vは、降圧型レギュレータ11から切り
離される。従って、トランジスタQ3がオンとなるとき
には、直流出力27Vが降圧型レギュレータ11に送出
される。一方、トランジスタQ3がオフとなるときに
は、直流出力27Vが降圧型レギュレータ11から切り
離され、直流出力8Vが降圧型レギュレータ11に送出
される。
【0027】また、トランジスタQ3のオン・オフは、
誤差検出回路8の分圧比の切り換えと連動させる必要が
あり、分圧比が規定値の場合にはトランジスタQ3をオ
フ、分圧比が小さい場合にはトランジスタQ3をオンと
する必要がある。このため、トランジスタQ3のオン・
オフの制御には、主制御部10の出力21のレベルを反
転させて使用すればよい。このため、トランジスタQ3
のベースには、電流の流れ込みを防止するダイオードD
6を介し、誤差検出回路8から送出される出力25が導
かれている。
【0028】なお、図1においては、制御関係を簡明に
するため、スイッチ回路6は、主制御部10からの出力
により、接続が切り換えられる構成として図示されてい
る。しかし、実機においては、図2、図3に示したよう
に、マイクロコンピュータ12の出力線数を少なくする
目的から、誤差検出回路8により反転された出力25を
用いて、スイッチ回路6の接続を切り換える構成となっ
ている。
【0029】降圧型レギュレータ11は、マイクロコン
ピュータ12の動作電源となる5Vの直流出力22を生
成し、出力する。このため、トランジスタQ4のベース
には、ツェナーダイオードD7により安定化された電圧
が印加されている。なお、直流出力22を5Vに安定化
することが可能な入力電圧の下限値は、本実施形態では
約7Vとなっている。
【0030】以下に、図4を参照しつつ、ブリーダ回路
5の構成を詳細に説明する。直流出力112Vにはブリ
ーダ抵抗R15の一方の端子が接続されている。また、
ブリーダ抵抗R15の他方の端子は、トランジスタQ6
のコレクタに接続されている。そして、トランジスタQ
6は、主制御部10からの出力23により、オン・オフ
が制御される。従って、トランジスタQ6がオンとなる
ときには、直流出力112Vにブリーダ抵抗R15が接
続され、トランジスタQ6がオフとなるときには、ブリ
ーダ抵抗R15の接続が切り離される。
【0031】以下に、図5を参照しつつ、異常検出部9
の構成を詳細に説明する。一方の端子が+5Vに接続さ
れた抵抗R21と、一方の端子が抵抗R21の他方の端
子に接続され、他方の端子が二次側接地レベルに接続さ
れた抵抗R22とは、+5Vを分圧する分圧回路となっ
ている。また、分圧出力24は、主制御部10がHレベ
ルと認識することができるレベルとなっており、具体的
には、3.5Vに設定されている。また、抵抗R21と
抵抗R22との接続点には、電流の流れ込みを防止する
ダイオードD9,D10を介して、直流出力12V,2
7Vが接続されている。
【0032】従って、直流出力12Vの負荷に不具合が
発生し、直流出力12Vの電圧が0V近傍になると、出
力24はLレベルとなる。また、直流出力27Vの負荷
に不具合が発生し、直流出力27Vの電圧が0V近傍に
なると、出力24はLレベルとなる。すなわち、異常検
出部9は、出力24をLレベルとすることによって、直
流出力12V,27Vの負荷の少なくとも一方に不具合
が発生したことを主制御部10に知らせる。
【0033】図6は、実施形態の主要信号の変化を示す
説明図、図7は、直流出力27V,112Vの電圧変化
を示す説明図である。必要に応じて同図を参照しつつ、
実施形態の動作を説明する。
【0034】テレビ部4のみ、またはテレビ部4とビデ
オ部3とを動作させるモードであるとき、主制御部10
は、テレビ部4の水平回路をオン状態に設定する。ま
た、出力21をHレベルとし、分圧比を規定値とするこ
とによって、直流出力8V,12V,27V,112V
のそれぞれの電圧を、8V、12V、27V、112V
に設定する。また、出力21がHレベルであるときに
は、出力25はLレベルとなる。従って、直流出力8V
が、スイッチ回路6を介して降圧型レギュレータ11に
導かれる。また、出力23をLレベルとすることによ
り、ブリーダ抵抗R15の接続を開く。
【0035】上記した動作モードから、テレビ部4とビ
デオ部3との動作を停止させる待機モードに移行すると
きには、出力21をLレベルとし、出力23をHレベル
とする(時刻T1)。出力21がLレベルになると、誤
差検出回路8の分圧回路の分圧比は小さくなり、直流出
力8V,12V,27V,112Vのそれぞれの電圧は
下降を開始する。また、出力23がHレベルとなるの
で、ブリーダ抵抗R15が直流出力112Vに接続され
る。従って、直流出力112Vの電圧は、112Vから
40Vに向かって速やかに下降する。
【0036】また、出力21がLレベルとなったときに
は、出力25がHレベルとなることから、降圧型レギュ
レータ11には、スイッチ回路6を介して、直流出力2
7Vが導かれる。従って、直流出力27Vの電圧は、
7.5V(降圧型レギュレータ11の下限値である7V
に、スイッチ回路6の降下分を追加した値)以上に維持
される必要がある。一方、時刻T1以後では、直流出力
112Vの電圧は、図7の53に示すように、速やかに
下降する。従って、一次側からの供給電力が増加するま
での時間が短い。つまり、直流出力27Vの電圧が8.
5V以下となる以前に、一次側からの供給電力が増加す
る。このため、直流出力27Vの電圧が8.5V以下と
なることが防止される(54参照)。
【0037】図7の破線51は、ブリーダ抵抗R15が
接続されなかった場合の直流出力112Vの電圧変化を
示しており、電圧の降下速度が遅い。従って、直流出力
27Vの電圧は、破線52に示すように、一時的に電圧
V1(7.5V)以下となる。しかし、ブリーダ抵抗R
15を接続し、直流出力112Vの電圧降下を速める
と、直流出力27Vの電圧は、V1以上の値に維持され
る。従って、ブリーダ抵抗R15の値は、実機におい
て、時刻T1以後の直流出力27Vの電圧変化を調べ、
直流出力27Vの電圧がV1以下となることのない値に
設定される。
【0038】そして、直流出力112Vの電圧が40V
まで下降した後には、消費電力の増加を防止するため、
出力23をLレベルとすることにより、直流出力112
Vからブリーダ抵抗R15を切り離す(時刻T2)。そ
して後、テレビ部4の水平回路をオフにする(時刻T
3)。
【0039】以下に、タイマ録画やビデオカセットの排
出等のように、テレビ部4を動作させることなく、ビデ
オ部3のみを動作させる場合について、説明する。ビデ
オ部3のみを動作させる場合では、テレビ部4の水平回
路をオフ状態に維持したまま、出力21をHレベルにす
る。また、出力23をHレベルとすることにより、直流
出力112Vにブリーダ抵抗R15を接続する(時刻T
4)。
【0040】出力21がHレベルになると、誤差検出回
路8の分圧回路の分圧比が規定値となり、直流出力11
2Vの電圧が112Vとなるように制御が開始される。
このとき、直流出力112Vにはブリーダ抵抗R15が
接続されている。従って、直流出力12V,27Vの電
圧が低下すると、直流出力112Vの電圧も併せて低下
することになるため、直流出力8V,12V,27V,
112Vの各電圧が、8V、12V、27V、112V
となるように制御される。その結果、ビデオ部3のモー
タを駆動させ、直流出力12Vの負荷を増加させたとき
にも、直流出力12Vの電圧は12Vに維持されること
になる。
【0041】ビデオ部3のみを動作させた状態から、ビ
デオ部3の動作を停止させるときには、出力21をLレ
ベルとし、分圧比を小さくすることによって、直流出力
8V,12V,27V,112Vの電圧を降下させる
(時刻T5)。このときでは、ブリーダ抵抗R15は、
直流出力112Vに接続された状態にあるので、直流出
力27Vの電圧は、8V以上に維持される。そして、直
流出力112Vの電圧が40Vまで下降した後には、出
力23をLレベルとすることにより、直流出力112V
からブリーダ抵抗R15を切り離す(時刻T6)。
【0042】一方、出力21をHレベルとすることによ
って、テレビ部4のみ、またはビデオ部3のみ、あるい
はテレビ部4とビデオ部3との双方を動作させた状態に
おいて、テレビ部4やビデオ部3に不具合が発生し、直
流出力12V,27Vの電圧が0V近傍まで下降したと
する。このときでは、異常検出部9の出力24が、Hレ
ベルからLレベルに変化する。出力21をHレベルとし
た状態において、出力24がLレベルとなった場合、主
制御部10は、テレビ部4またはビデオ部3に不具合が
発生したと判定し、出力21をLレベルに変更する。
【0043】出力21をLレベルとしたときには、直流
出力12V,27Vは、等価的な内部抵抗が大きくな
る。従って、テレビ部4やビデオ部3に、不具合とし
て、例えば、短絡等が生じたときにも、直流出力12
V,27Vの電流値は少ない値に留まる。従って、不具
合の発生による発熱量は抑制され、テレビ部4やビデオ
部3の温度上昇が防止されることになる。
【0044】以下に、他の発明に対応する実施形態につ
いて説明する。
【0046】他の発明の実施形態におけるブリーダ回路
5の構成は、基準直流出力である直流出力112Vと、
直流出力112Vより電圧が低い直流出力27Vとの間
に、ブリーダ抵抗R15を常に接続した構成となる。従
って、ブリーダ回路5の構成は、図4に示す構成から、
トランジスタQ6を省略すると共に、トランジスタQ6
のベースに接続された2つの抵抗を省略した構成とな
る。すなわち、ブリーダ回路5は、一方の端子が直流出
力112Vに接続され、他方の端子が、破線で示すよう
に、直流出力27Vに接続されたブリーダ抵抗R15の
みとなる。
【0047】上記構成の実施形態では、直流出力112
Vには、常時、ブリーダ抵抗R15による電流が流れ
る。従って、出力21がHレベルからLレベルに変化し
たときには、ブリーダ抵抗R15を介して、テレビ部4
に流れる電流の作用により、直流出力112Vの電圧
は、速やかに40Vに向かって下降する。従って、直流
出力27Vの電圧は、直流出力112Vの電圧の降下速
度が速いことと、ブリーダ抵抗R15を介して供給され
る電流との相乗効果により、電圧V1より低い電圧とな
ることが防止される。
【0048】
【発明の効果】請求項1記載の発明に係る直流電源装置
は、出力電圧の誤差検出に用いる分圧回路の分圧比を、
基準値から、基準値より小さい値に変更することによっ
て直流出力の電圧を降下させる直流電源装置に適用し、
誤差検出の対象となる直流出力を基準直流出力とすると
き、一方の端子が基準直流出力に接続され、他方の端子
が二次側接地レベルに接続されたブリーダ抵抗と、ブリ
ーダ抵抗の電流経路に挿入され、前記電流経路の開閉を
行うスイッチとを備え、分圧比を前記小さい値に変更す
るときには前記スイッチの接続を閉じると共に、基準直
流出力の電圧が前記小さい値の分圧比に対応する電圧ま
で降下した後には前記スイッチの接続を開く構成として
いる。従って、分圧比を小さくした後には、予め設定さ
れた期間だけスイッチの接続が閉じられ、基準直流出力
の電圧は、ブリーダ抵抗に流れる電流の影響によって、
小さくなった分圧比に対応する電圧まで速やかに降下す
る。また、スイッチは、予め設定された期間のみ閉じら
れるに過ぎないので、ブリーダ抵抗による消費電力は、
無視が可能な値に留まる。このため、出力電圧の降下を
開始したとき、電圧誤差が検出されない直流出力の電圧
が規定値より低くなることを、消費電力の増加を招くこ
となく防止することが可能となっている。
【0049】また請求項2記載の発明に係る直流電源装
置は、上記構成に加え、複数の直流出力から基準直流出
力を除いた直流出力のうちの1つの直流出力を所定電圧
まで降下させ、電圧を降下させた直流出力を、動作電源
として、負荷装置の制御を行うマイクロコンピュータに
供給する降圧型レギュレータを備えた構成としている。
すなわち、降圧型レギュレータの入力電圧は、低限値以
下なることが防止されている。従って、降圧型レギュレ
ータは、規定の電圧をマイクロコンピュータに供給し続
ける。このため、マイクロコンピュータの電源電圧が規
定値以下となることを防止することが可能となってい
る。
【0051】また請求項3記載の発明に係る直流電源装
置は、上記構成に加え、前記基準直流出力がビデオ一体
型テレビのテレビ部の水平回路の動作電源となってお
り、前記複数の直流出力から前記基準直流出力を除いた
直流出力のうちの1つの直流出力が、前記ビデオ一体型
テレビのビデオ部のモータの動作電源となっている。す
なわち、水平回路が動作しなくても、基準直流出力に
は、ブリーダ抵抗による電流が流れる。このため、一次
側からは充分な電力が供給される。その結果、ビデオ部
のモータの動作電源となる直流出力の電圧は、規定値に
維持されることになる。このため、テレビ部を動作させ
ることなくビデオ部のモータを回転させたとき、モータ
の電源電圧の低下を防止することが可能となっている。
【0052】また請求項4記載の発明に係る直流電源装
置は、上記構成に加え、前記基準直流出力がビデオ一体
型テレビのテレビ部の水平回路の動作電源となってお
り、前記複数の直流出力から前記基準直流出力を除いた
直流出力のうちの1つの直流出力が、前記ビデオ一体型
テレビのビデオ部のモータの動作電源となっており、前
記水平回路を動作させることなく前記ビデオ部を動作さ
せるときには、前記スイッチの接続を閉じる。すなわ
ち、水平回路が動作しなくても、基準直流出力には、ブ
リーダ抵抗による電流が流れる。従って、一次側からは
充分な電力が供給される。その結果、ビデオ部のモータ
の動作電源となる直流出力の電圧は、規定値に維持され
ることになる。このため、テレビ部を動作させることな
くビデオ部のモータを回転させたとき、モータの電源電
圧の低下を防止することが可能となっている。
【図面の簡単な説明】
【図1】本発明に係る直流電源装置の一実施形態の電気
的構成を示すブロック線である。
【図2】誤差検出回路の詳細な電気的接続を示す回路図
である。
【図3】スイッチ回路と降圧型レギュレータとの詳細な
電気的接続を示す回路図である。
【図4】ブリーダ回路の詳細な電気的接続を示す回路図
である。
【図5】異常検出部の詳細な電気的接続を示す回路図で
ある。
【図6】実施形態の主要信号の変化を示す説明図であ
る。
【図7】直流出力の電圧変化を示す説明図である。
【符号の説明】
1 スイッチング回路 3 ビデオ部 4 テレビ部 5 ブリーダ回路 6 スイッチ回路 11 降圧型レギュレータ 12 マイクロコンピュータ 8V,12V,27V 直流出力 112V 基準直流出力 Q2 分圧比の切り換えを行うトランジスタ R3,R4 分圧回路を構成する抵抗 R5 分圧比を小さくする抵抗 R15 ブリーダ抵抗

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】 複数の直流出力を備え、複数の直流出力
    のうちの1つの直流出力を分圧する分圧回路の分圧電圧
    に基づいて出力電圧の誤差を検出し、検出した誤差を一
    次側のスイッチング回路に帰還すると共に、前記分圧回
    路の分圧比を、基準値から、基準値より小さい値に変更
    することによって直流出力の電圧を降下させる直流電源
    装置において、 前記1つの直流出力を基準直流出力とするとき、 一方の端子が基準直流出力に接続され、他方の端子が二
    次側接地レベルに接続されたブリーダ抵抗と、ブリーダ
    抵抗の電流経路に挿入され、前記電流経路の開閉を行う
    スイッチとを備え、 分圧比を前記小さい値に変更するときには前記スイッチ
    の接続を閉じると共に、基準直流出力の電圧が前記小さ
    い値の分圧比に対応する電圧まで降下した後には前記ス
    イッチの接続を開くことを特徴とする直流電源装置。
  2. 【請求項2】 複数の直流出力から基準直流出力を除い
    た直流出力のうちの1つの直流出力を所定電圧まで降下
    させ、電圧を降下させた直流出力を、動作電源として、
    負荷装置の制御を行うマイクロコンピュータに供給する
    降圧型レギュレータを備えたことを特徴とする請求項1
    記載の直流電源装置。
  3. 【請求項3】 前記基準直流出力がビデオ一体型テレビ
    のテレビ部の水平回路の動作電源となっており、 前記複数の直流出力から前記基準直流出力を除いた直流
    出力のうちの1つの直流出力が、前記ビデオ一体型テレ
    ビのビデオ部のモータの動作電源となっていることを特
    徴とする請求項1または請求項2記載の 直流電源装置。
  4. 【請求項4】 前記基準直流出力がビデオ一体型テレビ
    のテレビ部の水平回路の動作電源となっており、 前記複数の直流出力から前記基準直流出力を除いた直流
    出力のうちの1つの直流出力が、前記ビデオ一体型テレ
    ビのビデオ部のモータの動作電源となっており、 前記水平回路を動作させることなく前記ビデオ部を動作
    させるときには、前記スイッチの接続を閉じることを特
    徴とする請求項1または請求項2記載の 直流電源装置。
JP33217597A 1997-12-02 1997-12-02 直流電源装置 Expired - Fee Related JP3240614B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP33217597A JP3240614B2 (ja) 1997-12-02 1997-12-02 直流電源装置
US09/201,356 US6133650A (en) 1997-12-02 1998-12-01 DC power source device with standby mode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33217597A JP3240614B2 (ja) 1997-12-02 1997-12-02 直流電源装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2001013979A Division JP3748208B2 (ja) 2001-01-23 2001-01-23 直流電源装置

Publications (2)

Publication Number Publication Date
JPH11168882A JPH11168882A (ja) 1999-06-22
JP3240614B2 true JP3240614B2 (ja) 2001-12-17

Family

ID=18252008

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33217597A Expired - Fee Related JP3240614B2 (ja) 1997-12-02 1997-12-02 直流電源装置

Country Status (2)

Country Link
US (1) US6133650A (ja)
JP (1) JP3240614B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100601640B1 (ko) * 2003-07-04 2006-07-14 삼성전자주식회사 전원회로 보호장치
JP4814546B2 (ja) * 2005-05-19 2011-11-16 パナソニック株式会社 異常検出装置および映像システム
FR2938134B1 (fr) * 2008-11-04 2011-07-22 Fagorbrandt Sas Circuit d'alimentation d'un appareil electrique
DE102014108667A1 (de) * 2014-06-20 2015-12-24 Technische Universität Braunschweig Stromrichter und Computerprogramm

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5179331A (en) * 1991-04-10 1993-01-12 Computron Display Systems Division Of Xcel Corporation Pulse width regulated high voltage power supply using ringless flyback transformer

Also Published As

Publication number Publication date
JPH11168882A (ja) 1999-06-22
US6133650A (en) 2000-10-17

Similar Documents

Publication Publication Date Title
US6807075B2 (en) Start-up circuit for switched mode power supply
US5905491A (en) Display monitor power supply apparatus with a power factor correction circuit
KR100521111B1 (ko) 전환 모드 전원 제어 회로
WO2008061566A1 (en) Power failure detection circuit
KR19980014710A (ko) 전원절약 회로를 갖는 디스플레이장치
EP2164160B1 (en) Voltage reduction detection circuit and switching power supply system
US7372684B2 (en) Power supply device
US6804126B2 (en) Power supply start up circuit
JP3240614B2 (ja) 直流電源装置
US20060092672A1 (en) High-voltage generator and method of controlling high voltage
JP2001157452A (ja) ワールドワイド電源装置
JP2002101662A (ja) 電源装置
US20040066662A1 (en) Power supply device and method having a spark prevention function
JP3748208B2 (ja) 直流電源装置
KR970005996B1 (ko) 그린파워 장치 및 제어방법
JP4687372B2 (ja) 発熱体収納函冷却装置の電源安定化回路
US7936349B2 (en) Power supply apparatus and flat-screen television set
JPH05146091A (ja) 直流無停電電源装置
JP3459052B2 (ja) 直流電源装置
KR100245424B1 (ko) 브이시알 시스템의 모터 기동시 리셋전압 제어방법
JPH08107697A (ja) Dcファンモータの異常検出回路
JP3407452B2 (ja) スイッチング電源回路
KR0137226Y1 (ko) 영상 재생장치의 전원회로
KR19980030760U (ko) 브이시알 시스템의 모터 기동시 전압보상회로
KR20010082969A (ko) 교류전원레벨 적응형 전원제어회로

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081019

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091019

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101019

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111019

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111019

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121019

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131019

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees