JP3232519B2 - オーミックヘテロ接合構造 - Google Patents
オーミックヘテロ接合構造Info
- Publication number
- JP3232519B2 JP3232519B2 JP23594393A JP23594393A JP3232519B2 JP 3232519 B2 JP3232519 B2 JP 3232519B2 JP 23594393 A JP23594393 A JP 23594393A JP 23594393 A JP23594393 A JP 23594393A JP 3232519 B2 JP3232519 B2 JP 3232519B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- ohmic
- inalas
- semiconductor
- heterojunction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ヘテロ接合型半導体素
子におけるオーミック接合構造に関するものである。
子におけるオーミック接合構造に関するものである。
【０００２】
【従来の技術】ヘテロ接合型の半導体素子において、オ
ーミック電極は素子特性を大きく左右する要因の一つで
ある。ここでは、電界効果トランジスタを例に説明す
る。図４にＩｎＡｌＡｓ層／ＩｎＧａＡｓ層のヘテロ接
合を利用した電界効果トランジスタの断面図を示す。Ｉ
ｎＰ基板３１上に形成されたＩｎＡｌＡｓバッファ層３
２上のＩｎＡｌＡｓスペーサ層３４とＩｎＧａＡｓチャ
ネル層３３のヘテロ界面には二次元電子ガスが形成さ
れ、電界効果トランジスタのチャネルとして働く。この
チャネルは、ソース及びドレインのＴｉ／Ｐｔ／Ａｕオ
ーミック電極３９−１，３９−３を介して外部電源に接
続される。３９−２はＴｉ／Ｐｔ／Ａｕゲート電極であ
る。ここで、オーミック電極３９−１，３９−２とチャ
ネルとの間に存在するコンタクト抵抗は、電流の増加と
ともに、電極とチャネルとの間に電圧降下を生じ、トラ
ンジスタの特性を大きく劣化させる。たとえば、ＦＥＴ
の性能指数である外部伝達コンダクタンス（ｇm ）は、
ソースの寄生抵抗（Ｒs ）により
ーミック電極は素子特性を大きく左右する要因の一つで
ある。ここでは、電界効果トランジスタを例に説明す
る。図４にＩｎＡｌＡｓ層／ＩｎＧａＡｓ層のヘテロ接
合を利用した電界効果トランジスタの断面図を示す。Ｉ
ｎＰ基板３１上に形成されたＩｎＡｌＡｓバッファ層３
２上のＩｎＡｌＡｓスペーサ層３４とＩｎＧａＡｓチャ
ネル層３３のヘテロ界面には二次元電子ガスが形成さ
れ、電界効果トランジスタのチャネルとして働く。この
チャネルは、ソース及びドレインのＴｉ／Ｐｔ／Ａｕオ
ーミック電極３９−１，３９−３を介して外部電源に接
続される。３９−２はＴｉ／Ｐｔ／Ａｕゲート電極であ
る。ここで、オーミック電極３９−１，３９−２とチャ
ネルとの間に存在するコンタクト抵抗は、電流の増加と
ともに、電極とチャネルとの間に電圧降下を生じ、トラ
ンジスタの特性を大きく劣化させる。たとえば、ＦＥＴ
の性能指数である外部伝達コンダクタンス（ｇm ）は、
ソースの寄生抵抗（Ｒs ）により
【０００３】
【数１】 と低下する。ここで、ｇm0はトランジスタの真性伝達コ
ンダクタンスである。ソースの寄生抵抗Ｒs は、ゲート
とソースの距離を短くすることにより低減することがで
きるが、オーミック電極とチャネルとのコンタクトＲC
抵抗は、電極からチャネルまでのボテンシャル分布によ
り決まる。
ンダクタンスである。ソースの寄生抵抗Ｒs は、ゲート
とソースの距離を短くすることにより低減することがで
きるが、オーミック電極とチャネルとのコンタクトＲC
抵抗は、電極からチャネルまでのボテンシャル分布によ
り決まる。
【０００４】図４にオーミック電極下のポテンシャルプ
ロファイルを示す。このコンタクト抵抗ＲC は、ｎ−Ｉ
ｎＧａＡｓキャップ層３８とオーミック電極３９−１
（３９−３）のコンタクト抵抗ＲC1と、ｎ−ＩｎＧａＡ
ｓキャップ層３８とｎ−ＩｎＡｌＡｓキャリア供給層３
５とのコンタクト抵抗ＲC2の和で表される。コンタクト
抵抗ＲC は、接合面におけるポテンシャルバリアの高さ
φB と不純物濃度ＮD とで、近似的に
ロファイルを示す。このコンタクト抵抗ＲC は、ｎ−Ｉ
ｎＧａＡｓキャップ層３８とオーミック電極３９−１
（３９−３）のコンタクト抵抗ＲC1と、ｎ−ＩｎＧａＡ
ｓキャップ層３８とｎ−ＩｎＡｌＡｓキャリア供給層３
５とのコンタクト抵抗ＲC2の和で表される。コンタクト
抵抗ＲC は、接合面におけるポテンシャルバリアの高さ
φB と不純物濃度ＮD とで、近似的に
【０００５】
【数２】 と表される
【０００６】ここで、 π ： 円周率 εS ： 半導体の誘電率 ｍ* ： 電子の有効質量 ｈ ： プランク定数 ＫB ： ボルツマン定数 Ｔ ： 温度 ＮC ： 実効状態密度 １n ： 自然対数 である。
【０００７】
【発明が解決しようとする課題】ＩｎＧａＡｓと金属の
接合バリアは約０．２ｅＶと小さく、キャップ層３８に
ｎ型不純物を高濃度に含むＩｎＧａＡａを用いると、Ｒ
C1は充分に低く出来る。例えば、不純物濃度として１×
１０19cm-3を用いると、Ｒc1は１０-7Ωcm-2以下とな
る。一方、ＲC2はｎ−ＩｎＧａＡｓキャップ層３８とｎ
−ＩｎＡｌＡｓキャリア供給層３５の電子親和力の差に
相当するポテンシャルバリアで制限される。ＩｎＧａＡ
ｓとＩｎＡｌＡｓの間には０．５ｅＶ以上のバリアが存
在する。この０．３ｅＶのポテンシャルバリアの違い
は、コンタクト抵抗ＲC を約５０倍程度高くしてしま
う。ＲC2をＲC1と同程度にするためにはｎ−ＩｎＡｌＡ
ｓスペーサ層３４の不純物濃度をｎ−ＩｎＧａＡｓキャ
ップ層３８の約１０に増加させる必要がある。しかしな
がら、ＩｎＡｌＡｓへの１×１０20cm-3といった高い不
純物濃度の導入は通常の結晶成長技術では困難であり、
実現するためには結晶性を犠牲にすることが多い。この
ようにＩｎＧａＡｓ／ＩｎＡｌＡｓヘテロ界面で良好な
オーミック接合を形成するには、極端に高濃度の不純物
層をＩｎＡｌＡｓ層内に形成しなければならないという
問題を有していた。
接合バリアは約０．２ｅＶと小さく、キャップ層３８に
ｎ型不純物を高濃度に含むＩｎＧａＡａを用いると、Ｒ
C1は充分に低く出来る。例えば、不純物濃度として１×
１０19cm-3を用いると、Ｒc1は１０-7Ωcm-2以下とな
る。一方、ＲC2はｎ−ＩｎＧａＡｓキャップ層３８とｎ
−ＩｎＡｌＡｓキャリア供給層３５の電子親和力の差に
相当するポテンシャルバリアで制限される。ＩｎＧａＡ
ｓとＩｎＡｌＡｓの間には０．５ｅＶ以上のバリアが存
在する。この０．３ｅＶのポテンシャルバリアの違い
は、コンタクト抵抗ＲC を約５０倍程度高くしてしま
う。ＲC2をＲC1と同程度にするためにはｎ−ＩｎＡｌＡ
ｓスペーサ層３４の不純物濃度をｎ−ＩｎＧａＡｓキャ
ップ層３８の約１０に増加させる必要がある。しかしな
がら、ＩｎＡｌＡｓへの１×１０20cm-3といった高い不
純物濃度の導入は通常の結晶成長技術では困難であり、
実現するためには結晶性を犠牲にすることが多い。この
ようにＩｎＧａＡｓ／ＩｎＡｌＡｓヘテロ界面で良好な
オーミック接合を形成するには、極端に高濃度の不純物
層をＩｎＡｌＡｓ層内に形成しなければならないという
問題を有していた。
【０００８】本発明の目的は、ヘテロ接合における抵抗
低減するためには不純物濃度を極端に増加させなければ
ならないという問題点を解決したオーミックヘテロ接合
構造を提供することにある。
低減するためには不純物濃度を極端に増加させなければ
ならないという問題点を解決したオーミックヘテロ接合
構造を提供することにある。
【０００９】
【課題を解決するための手段】本発明によるオーミック
ヘテロ接合構造は、図１に示すように、電子親和力の大
きな第１の半導体と、第１の半導体に比し小さな電子親
和力を有する第２の半導体からなるヘテロ接合近傍の第
２の半導体層の空乏層中で且つ充分なトンネル電流が流
れるだけの小さな距離をヘテロ界面から隔てた位置に、
第１の半導体と同じか或いはさらに大きな電子親和力を
有する第３の半導体層を少なくとも一層挿入することを
最も主要な特徴とする。
ヘテロ接合構造は、図１に示すように、電子親和力の大
きな第１の半導体と、第１の半導体に比し小さな電子親
和力を有する第２の半導体からなるヘテロ接合近傍の第
２の半導体層の空乏層中で且つ充分なトンネル電流が流
れるだけの小さな距離をヘテロ界面から隔てた位置に、
第１の半導体と同じか或いはさらに大きな電子親和力を
有する第３の半導体層を少なくとも一層挿入することを
最も主要な特徴とする。
【００１０】
【作用】本発明により、ヘテロ接合近傍の第２の半導体
層の空乏層中で、充分なトンネル電流が流れるだけの小
さな距離をヘテロ界面から隔てた位置に、電子親和力の
最も大きな第３の半導体層を少なくとも一層挿入するこ
とにより、この第３の半導体層中に電子の存在しうる状
態が形成され、第１の半導体層と第３の半導体層との間
にトンネル電流が容易に流れる事が出来るようになる。
このため、高濃度の不純物を導入してヘテロ接合近傍に
形成される空乏層厚を低下させなくても、トンネル電流
を増加させることが出来、従来の不純物濃度でコンタク
ト抵抗を低減することが可能となる。従って、本発明の
目的であるヘテロ接合でのコンタクト抵抗を、不純物濃
度を増加することなく低減することが出来るようにな
る。
層の空乏層中で、充分なトンネル電流が流れるだけの小
さな距離をヘテロ界面から隔てた位置に、電子親和力の
最も大きな第３の半導体層を少なくとも一層挿入するこ
とにより、この第３の半導体層中に電子の存在しうる状
態が形成され、第１の半導体層と第３の半導体層との間
にトンネル電流が容易に流れる事が出来るようになる。
このため、高濃度の不純物を導入してヘテロ接合近傍に
形成される空乏層厚を低下させなくても、トンネル電流
を増加させることが出来、従来の不純物濃度でコンタク
ト抵抗を低減することが可能となる。従って、本発明の
目的であるヘテロ接合でのコンタクト抵抗を、不純物濃
度を増加することなく低減することが出来るようにな
る。
【００１１】
【実施例１】本発明を電界効果トランジスタに応用した
実施例１を図２を用いて説明する。ＩｎＰ基板２１上に
ＭＢＥ法などにより、不純物を意図的に含まないＩｎＡ
ｌＡｓバッファ層２２を２０００Å、ＩｎＧａＡｓチャ
ネル層２３を３００Å、ＩｎＡｌＡｓスペーサ層２４を
２０Å、ｎ型の不純物を２×１０18cm-3含んだｎ−Ｉｎ
ＡｌＡｓキャリア供給層２５を３００Å、ｎ−ＩｎＡｓ
井戸層２６を２０Å、ｎ−ＩｎＡｌＡｓキャップ層２７
を１０Å、ｎ−ＩｎＧａＡｓキャップ層２８を１００
Å、順次成長する。その後、例えばＴｉ／Ｐｔ／Ａｕか
らなる電極２９−１，２９−３を形成し、ゲート２９−
２の領域にあるｎ−ＩｎＧａＡｓキャップ層２８，ｎ−
ＩｎＡｌＡｓキャップ層２７、ｎ−ＩｎＡｓ井戸層２
６、ｎ−ＩｎＡｌＡｓキャリア供給層２５の一部をエッ
チングにより除去し、ゲート電極２９−２を形成する。
以上で本発明のオーミック接合を有するヘテロ接合型電
界効果トランジスタが完成する。
実施例１を図２を用いて説明する。ＩｎＰ基板２１上に
ＭＢＥ法などにより、不純物を意図的に含まないＩｎＡ
ｌＡｓバッファ層２２を２０００Å、ＩｎＧａＡｓチャ
ネル層２３を３００Å、ＩｎＡｌＡｓスペーサ層２４を
２０Å、ｎ型の不純物を２×１０18cm-3含んだｎ−Ｉｎ
ＡｌＡｓキャリア供給層２５を３００Å、ｎ−ＩｎＡｓ
井戸層２６を２０Å、ｎ−ＩｎＡｌＡｓキャップ層２７
を１０Å、ｎ−ＩｎＧａＡｓキャップ層２８を１００
Å、順次成長する。その後、例えばＴｉ／Ｐｔ／Ａｕか
らなる電極２９−１，２９−３を形成し、ゲート２９−
２の領域にあるｎ−ＩｎＧａＡｓキャップ層２８，ｎ−
ＩｎＡｌＡｓキャップ層２７、ｎ−ＩｎＡｓ井戸層２
６、ｎ−ＩｎＡｌＡｓキャリア供給層２５の一部をエッ
チングにより除去し、ゲート電極２９−２を形成する。
以上で本発明のオーミック接合を有するヘテロ接合型電
界効果トランジスタが完成する。
【００１２】本発明によるオーミックヘテロ接合構造
は、図３に示すように、電子親和力の大きな第１の半導
体と、第１の半導体に比し小さな電子親和力を有する第
２の半導体からなるヘテロ接合近傍の第２の半導体層の
空乏層中で且つ充分なトンネル電流が流れるだけの小さ
な距離をヘテロ界面から隔てた位置に、第１の半導体と
同じか或いはさらに大きな電子親和力を有する第３の半
導体層を複数層挿入する多層構造とすることもできる。
は、図３に示すように、電子親和力の大きな第１の半導
体と、第１の半導体に比し小さな電子親和力を有する第
２の半導体からなるヘテロ接合近傍の第２の半導体層の
空乏層中で且つ充分なトンネル電流が流れるだけの小さ
な距離をヘテロ界面から隔てた位置に、第１の半導体と
同じか或いはさらに大きな電子親和力を有する第３の半
導体層を複数層挿入する多層構造とすることもできる。
【００１３】
【発明の効果】本発明により、極端に高濃度の不純物濃
度を導入することなく、低いコンタクト抵抗のオーミッ
ク接合を得ることが出来、デバイスの有する高い電流駆
動能力をそのまま利用することが可能となる。
度を導入することなく、低いコンタクト抵抗のオーミッ
ク接合を得ることが出来、デバイスの有する高い電流駆
動能力をそのまま利用することが可能となる。
【図１】本発明によるヘテロ接合におけるオーミック接
合のための構造図である。
合のための構造図である。
【図２】本発明によるオーミック接合を有するヘテロ接
合型電界効果トランジスタの構造図である。
合型電界効果トランジスタの構造図である。
【図３】本発明によるヘテロ接合におけるオーミック接
合のための構造図である。
合のための構造図である。
【図４】従来のオーミック接合を用いたヘテロ接合型電
界効果トランジスタの構造図である。
界効果トランジスタの構造図である。
【図５】従来のオーミック接合におけるポテンシャルプ
ロファイルを示し、抵抗の制限要因を説明する図であ
る。
ロファイルを示し、抵抗の制限要因を説明する図であ
る。
２１ ＩｎＰ基板 ２２ ＩｎＡｌＡｓバッファ層 ２３ ＩｎＧａＡｓチャネル層 ２４ ＩｎＡｌＡｓスペーサ層 ２５ ｎ−ＩｎＡｌＡｓキャリア層 ２６ ｎ−ＩｎＡｓ井戸層 ２７ ｎ−ＩｎＡｌＡｓキャップ層 ２８ ｎ−ＩｎＧａＡｓキャップ層 ２９−１，２９−３ Ｔｉ／Ｐｔ／Ａｕオーミック電極 ２９−２ Ｔｉ／Ｐｔ／Ａｕゲート電極 ３１ ＩｎＰ基板 ３２ ＩｎＡｌＡｓバッファ層 ３３ ＩｎＧａＡｓチャネル層 ３４ ＩｎＡｌＡｓスペーサ層 ３５ ｎ−ＩｎＡｌＡｓキャリア供給層 ３８ ｎ−ＩｎＧａＡｓキャップ層 ３９−１，３９−３ Ｔｉ／Ｐｔ／Ａｕオーミック電極 ３９−２ Ｔｉ／Ｐｔ／Ａｕゲート電極
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平３−155125（ＪＰ，Ａ) 特開 平２−18965（ＪＰ，Ａ) 特開 平６−252175（ＪＰ，Ａ) 特開 平６−104289（ＪＰ，Ａ) 特開 平３−191535（ＪＰ，Ａ) 特開 平２−12839（ＪＰ，Ａ) 特開 平７−142513（ＪＰ，Ａ) 特開 平３−191535（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/43 H01L 21/338 H01L 29/778 H01L 29/812
Claims (1)
- 【請求項１】 ｎ型の第１の半導体層と前記第１の半導
体層より電子親和力の小さくかつｎ型の第２の半導体層
との間に形成されたヘテロ接合構造において、 前記第２の半導体層中に形成された空乏層中に前記第１
の半導体層との電子親和力と同等か更に大きな電子親和
力を有する第３の半導体層を、トンネル電流が支配的と
なる距離内で、少なくとも１層以上有することを特徴と
するオーミックヘテロ接合構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23594393A JP3232519B2 (ja) | 1993-08-30 | 1993-08-30 | オーミックヘテロ接合構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23594393A JP3232519B2 (ja) | 1993-08-30 | 1993-08-30 | オーミックヘテロ接合構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0766385A JPH0766385A (ja) | 1995-03-10 |
| JP3232519B2 true JP3232519B2 (ja) | 2001-11-26 |
Family
ID=16993528
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23594393A Expired - Fee Related JP3232519B2 (ja) | 1993-08-30 | 1993-08-30 | オーミックヘテロ接合構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3232519B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3107031B2 (ja) | 1998-03-06 | 2000-11-06 | 日本電気株式会社 | 電界効果トランジスタ |
-
1993
- 1993-08-30 JP JP23594393A patent/JP3232519B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0766385A (ja) | 1995-03-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2773474B2 (ja) | 半導体装置 | |
| US5179037A (en) | Integration of lateral and vertical quantum well transistors in the same epitaxial stack | |
| JP2773487B2 (ja) | トンネルトランジスタ | |
| JPH09129751A (ja) | トランジスタ用の半導体構造及び回路 | |
| JPH0435904B2 (ja) | ||
| JP3058345B2 (ja) | 半導体素子 | |
| JPH084138B2 (ja) | 半導体装置 | |
| US4903091A (en) | Heterojunction transistor having bipolar characteristics | |
| US5466955A (en) | Field effect transistor having an improved transistor characteristic | |
| JP3232519B2 (ja) | オーミックヘテロ接合構造 | |
| EP0092645B1 (en) | Transistor and circuit including a transistor | |
| JP3402043B2 (ja) | 電界効果トランジスタ | |
| JPH0669094B2 (ja) | 電界効果型トランジスタ | |
| JPH07273311A (ja) | 帯域対帯域共振トンネリング・トランジスタ | |
| JP2800675B2 (ja) | トンネルトランジスタ | |
| EP0283878A1 (en) | Field effect transistor | |
| JP3054216B2 (ja) | 半導体装置 | |
| JP3053862B2 (ja) | 半導体装置 | |
| JP3096341B2 (ja) | 高電子移動度トランジスタ | |
| JP2695832B2 (ja) | ヘテロ接合型電界効果トランジスタ | |
| JP3090451B2 (ja) | 半導体装置 | |
| JPH0620142B2 (ja) | 半導体装置 | |
| JP2001127281A (ja) | 半導体装置 | |
| JPH01125985A (ja) | 半導体装置 | |
| JPH05235057A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |