JP3231613B2 - LED array manufacturing method - Google Patents

LED array manufacturing method

Info

Publication number
JP3231613B2
JP3231613B2 JP2015396A JP2015396A JP3231613B2 JP 3231613 B2 JP3231613 B2 JP 3231613B2 JP 2015396 A JP2015396 A JP 2015396A JP 2015396 A JP2015396 A JP 2015396A JP 3231613 B2 JP3231613 B2 JP 3231613B2
Authority
JP
Japan
Prior art keywords
film
diffusion
electrode pattern
led array
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2015396A
Other languages
Japanese (ja)
Other versions
JPH09213993A (en
Inventor
光彦 荻原
真澄 谷中
孝篤 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2015396A priority Critical patent/JP3231613B2/en
Publication of JPH09213993A publication Critical patent/JPH09213993A/en
Application granted granted Critical
Publication of JP3231613B2 publication Critical patent/JP3231613B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、LEDプリンタヘ
ッドに使用するLEDアレイの製造方法に関するもので
ある。
[0001] 1. Field of the Invention [0002] The present invention relates to a method for manufacturing an LED array used for an LED printer head.

【0002】[0002]

【従来の技術】従来、このようなLEDアレイの製造方
法に関しては、例えば文献1「固体発光素子とその応用
中村哲郎、内丸清 共著」に開示されるものがある。
2. Description of the Related Art Conventionally, a method for manufacturing such an LED array is disclosed, for example, in Document 1 "Tetsuro Nakamura and Kiyoshi Uchimaru", "Solid State Light Emitting Elements and Their Applications".

【0003】一般的に、LEDアレイを製造するための
pn接合形成では、半導体基板上の拡散予定領域上に、
開口部を有する絶縁膜(拡散マスク)を使って、基板へ
選択的に不純物を拡散する。この選択拡散では、選択拡
散領域へのコンタクト電極形成の容易さから、n型化合
物半導体基板へp型不純物であるZnを拡散するのが最
も一般的である。
Generally, in forming a pn junction for manufacturing an LED array, a pn junction is formed on a diffusion region on a semiconductor substrate.
Using an insulating film (diffusion mask) having an opening, impurities are selectively diffused into the substrate. In this selective diffusion, Zn, which is a p-type impurity, is most commonly diffused into an n-type compound semiconductor substrate because of easy formation of a contact electrode in a selective diffusion region.

【0004】Zn選択拡散工程で、良好な拡散形状を得
るために拡散マスクとして、Al23 膜あるいはAl
N膜を使う技術も提案されている(例えば、本願特許出
願人の発明にかかる特願平07−6139号)。
In a Zn selective diffusion step, an Al 2 O 3 film or an Al
A technique using an N film has also been proposed (for example, Japanese Patent Application No. 07-6139 according to the invention of the present applicant).

【0005】例えば、気相拡散においては、図4に示す
ように、基板1上に拡散マスク2をパターニングし、そ
の上に保護膜3が形成された膜の構造で拡散を行う。
For example, in the gas phase diffusion, as shown in FIG. 4, a diffusion mask 2 is patterned on a substrate 1 and diffusion is performed in a film structure in which a protective film 3 is formed thereon.

【0006】また、固相拡散においては、図5に示すよ
うに、基板1上に拡散マスク2をパターニングし、その
上に拡散源膜4及びアニールキャップ膜5が形成された
膜の構造で拡散を行う。
In the solid-phase diffusion, as shown in FIG. 5, a diffusion mask 2 is patterned on a substrate 1 and a diffusion source film 4 and an annealing cap film 5 are formed thereon. I do.

【0007】いずれの場合においても、拡散形状や、拡
散深さの制御を極めて安定に行うことができ、結果とし
てばらつきの小さいLEDアレイの製造が可能となっ
た。
In any case, the diffusion shape and the diffusion depth can be controlled extremely stably, and as a result, an LED array with small variation can be manufactured.

【0008】例えば、層間絶縁膜の構造として、図6に
示すように、拡散マスク2の上にさらにもう一層の第2
の絶縁膜6を設け、2層の積層膜を層間絶縁膜として使
用する技術が提案されているが、拡散マスク一層を層間
絶縁膜として使用し、拡散マスク上にAlを主材料とし
た電極パターンを形成することも可能である。なお、7
は拡散領域、8はp電極パターン、9はn電極である。
For example, as shown in FIG. 6, the structure of the interlayer insulating film is
A technique has been proposed in which an insulating film 6 is provided and a two-layer laminated film is used as an interlayer insulating film. However, an electrode pattern using Al as a main material on a diffusion mask using one diffusion mask as an interlayer insulating film has been proposed. It is also possible to form Note that 7
Denotes a diffusion region, 8 denotes a p-electrode pattern, and 9 denotes an n-electrode.

【0009】ところで、電極パターン形成工程では、従
来熱リン酸を使用してAlを主材料とした薄膜をエッチ
ングして電極パターン形成を行っていた。Al2 3
AlNは熱リン酸によってエッチング可能であるが、5
0℃程度の熱リン酸に対してはAl2 3 あるいはAl
Nのエッチングレートがかなり遅くなるので、電極パタ
ーンエッチングでオーバーエッチングしても、電極膜の
ない部分のAl2 3あるいはAlNが、エッチングさ
れることをかなり防止できる。
By the way, in the electrode pattern forming step, an electrode pattern is conventionally formed by etching a thin film mainly composed of Al using hot phosphoric acid. Al 2 O 3 and AlN can be etched by hot phosphoric acid.
Al 2 O 3 or Al for hot phosphoric acid at about 0 ° C
Since the etching rate of N becomes considerably slow, even if overetching is performed by electrode pattern etching, etching of Al 2 O 3 or AlN in a portion where there is no electrode film can be considerably prevented.

【0010】そこで、電極パターン形成では、50℃程
度の熱リン酸を使用してLEDアレイを製造していた。
このようにして製造されたLEDアレイは発光特性、電
気特性の点で優れた特性を有するものであった。
Therefore, in forming an electrode pattern, an LED array has been manufactured using hot phosphoric acid at about 50 ° C.
The LED array manufactured in this way had excellent characteristics in light emission characteristics and electrical characteristics.

【0011】[0011]

【発明が解決しようとする課題】しかしながら、上記し
た従来のLEDアレイにおいては、発光特性、電気特性
の点で優れた特性を有するが50℃程度の熱リン酸を使
用しても、Al2 3 あるいはAlN膜は、電極パター
ン形成時のエッチングは完全には防止することはできな
いので、この工程では、極端にオーバーエッチングをす
れば特性上問題はないにしても、電極パターンのない部
分がエッチングされて、外観が悪くなるという恐れがあ
る。
However, the above-mentioned conventional LED array has excellent characteristics in terms of light-emitting characteristics and electric characteristics, but even if hot phosphoric acid at about 50 ° C. is used, Al 2 O 3 3 or the AlN film cannot completely prevent the etching during the formation of the electrode pattern. Therefore, in this step, the portion without the electrode pattern is etched even if there is no problem in characteristics if the over-etching is performed extremely. There is a risk that the appearance will be worsened.

【0012】さらに、Al電極パターン形成のためのエ
ッチングを、熱リン酸によって行うと、Alの側面がエ
ッチングされ、寸法が減少する。
Further, when the etching for forming the Al electrode pattern is performed with hot phosphoric acid, the side surface of Al is etched, and the size is reduced.

【0013】半導体ウエハ全面にわたり、電極パターン
形成のためのエッチングを行う際には、ウエハ全面にわ
たりエッチング速度が必ずしも均一ではないために、部
分的にオーバーエッチングとなる場合もある。
When etching for forming an electrode pattern is performed over the entire surface of a semiconductor wafer, the etching rate is not always uniform over the entire surface of the wafer, so that overetching may occur partially.

【0014】こうしたオーバーエッチングした箇所で
は、それだけ大きく電極パターンがサイドエッチングさ
れ、寸法が減少する。このような場合には、電極パター
ン幅が細ければ断線の可能性もあるし、寸法の減少によ
って、電流密度の増加の可能性もある。
In such an over-etched portion, the electrode pattern is side-etched to a greater extent, and its size is reduced. In such a case, if the width of the electrode pattern is small, there is a possibility of disconnection, and a decrease in size may increase current density.

【0015】本発明は、上記した問題点を除去し、LE
Dアレイの電極パターンの形成において、エッチングマ
ージン等とは無関係に、電極パターン形成を行い、容易
な工程で効率的、かつ特性的に優れたLEDアレイの製
造方法を提供することを目的とする。
The present invention eliminates the above-mentioned problems and provides an LE
It is an object of the present invention to provide a method for manufacturing an LED array in which an electrode pattern is formed irrespective of an etching margin or the like in the formation of an electrode pattern of a D array, and which is easy and efficient and has excellent characteristics.

【0016】[0016]

【課題を解決するための手段】本発明は、上記目的を達
成するために、 (1)LEDアレイの製造方法において、n型化合物半
導体基板にZnを選択拡散するための開口部を有する
ともに、熱リン酸に対してエッチング可能な材料である
AlN膜またはAl 2 3 膜からなる拡散マスクを形成
する工程と、前記拡散マスク開口部を通して前記半導体
基板にZnを拡散する工程と、拡散領域の一部領域の半
導体表面を露出させる工程と、半導体基板全面にレジス
トを塗布し、Alを主材料とするp電極パターンを形成
するための該レジストのパターニングを行う工程と、全
面に電極膜を形成する工程と、リフトオフ法によりp電
極パターンを形成する工程と、前記半導体基板の裏面に
n電極を形成する工程とを施すようにしたものである。
According to the present invention, there is provided a method of manufacturing an LED array, comprising the steps of: (a) providing an n-type compound semiconductor substrate with an opening for selectively diffusing Zn ;
Both are materials that can be etched with hot phosphoric acid
Forming a diffusion mask made of an AlN film or an Al 2 O 3 film , diffusing Zn into the semiconductor substrate through the diffusion mask opening, and exposing a semiconductor surface in a partial region of the diffusion region; A step of applying a resist over the entire surface of the semiconductor substrate and patterning the resist to form a p-electrode pattern mainly composed of Al; a step of forming an electrode film over the entire surface; and forming a p-electrode pattern by a lift-off method And forming an n-electrode on the back surface of the semiconductor substrate.

【0017】このように、リフトオフ法によりp電極パ
ターンを形成するようにしたので、熱リン酸を用いるこ
とによるp電極パターンの形成を避けることができ、p
電極パターンがエッチングされるのを完全に防止でき
る。
As described above, since the p-electrode pattern is formed by the lift-off method, the formation of the p-electrode pattern by using hot phosphoric acid can be avoided.
The electrode pattern can be completely prevented from being etched.

【0018】したがって、電極パターン形成工程ではエ
ッチングや寸法変化のマージンを考慮する必要がなくな
り、仕上がりのばらつきもなくなり、よりよい特性のL
EDアレイを製造することができる。
Therefore, in the electrode pattern forming step, it is not necessary to consider the margin of the etching and the dimensional change.
An ED array can be manufactured.

【0019】また、さらにこれらの効果とともに、万が
一の事故の場合にも極端なオーバーエッチング現象は発
生しないので、全体として工程の省力化も可能である。
Further, in addition to these effects, since an extreme over-etching phenomenon does not occur even in the event of an accident, it is possible to save labor as a whole.

【0020】特に、熱リン酸でエッチング可能な材料と
して、AlN膜またはAl2 3 膜を用いるようにした
ので、AlN膜またはAl2 3 膜上にAlを主材料と
した電極パターンを形成する工程でリフトオフ法によ
り、電極パターン形成を行うことができ、AlN膜ある
いはAl2 3 膜が露出した領域が存在している場合で
も、これらの薄膜がエッチングされるのを完全に防止す
ることができる。
In particular, materials that can be etched with hot phosphoric acid
Since an AlN film or an Al 2 O 3 film is used, an electrode pattern is formed by a lift-off method in a step of forming an electrode pattern mainly composed of Al on the AlN film or the Al 2 O 3 film. Therefore , even when there is a region where the AlN film or the Al 2 O 3 film is exposed, it is possible to completely prevent the etching of these thin films.

【0021】さらに、エッチング液を使用しないように
したので、Alもエッチングパターン寸法変化も完全に
防止できる。
Further, since no etching solution is used, a change in dimension of Al and the etching pattern can be completely prevented.

【0022】()上記(1)記載のLEDアレイの製
造方法において、前記拡散マスク上にもう一層の層間絶
縁膜を形成し、該層間絶縁膜が熱リン酸に対してエッチ
ング可能な材料であるAlN膜またはAl 2 3 から
なる薄膜である。
[0022] (2) In the manufacturing method of the above (1) Symbol placement of the LED array, wherein to form another layer of the interlayer insulating film on a diffusion mask, etchable material interlayer insulating film to heat phosphoric acid And a thin film made of an AlN film or an Al 2 O 3 film .

【0023】したがって、上記(1)記載の発明の効果
を奏することができるとともに、多層の絶縁膜が形成さ
れるLEDアレイを容易に製造することができる。
[0023] Thus, it is possible to achieve the effect of the invention described in (1) Symbol mounting, the LED array multilayered insulating film is formed can be easily manufactured.

【0024】[0024]

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0025】まず、本発明の電極パターン形成工程以前
のLEDアレイの製造方法について説明する。
First, a method for manufacturing an LED array before the electrode pattern forming step of the present invention will be described.

【0026】ここでは、n型化合物半導体基板にZnを
固相拡散してpn接合アレイを作製する例について説明
する。
Here, an example in which Zn is solid-phase diffused into an n-type compound semiconductor substrate to produce a pn junction array will be described.

【0027】図1は本発明のLEDアレイの製造工程断
面図である。
FIG. 1 is a sectional view showing a manufacturing process of the LED array of the present invention.

【0028】まず、図1(a)に示すように、n型化合
物半導体基板11、例えば、GaAs1-X X 基板上
に、AlN薄膜12をスパッタ法にて膜付けし、標準的
フォトリソグラフィーの手法により、拡散予定領域に拡
散マスク開口部13を形成する。
First, as shown in FIG. 1 (a), n-type compound semiconductor substrate 11, for example, the GaAs 1-X P X substrate, attach film AlN thin film 12 by sputtering, standard photolithographic The diffusion mask opening 13 is formed in the region to be diffused by the method described above.

【0029】次に、図1(b)に示すように、拡散源薄
膜14としてZnOとSiO2 の混合薄膜を膜付けし、
さらに、アニールキャップとしてAlN薄膜15を膜付
けする。
Next, as shown in FIG. 1B, a mixed thin film of ZnO and SiO 2 is formed as the diffusion source thin film 14.
Further, an AlN thin film 15 is applied as an annealing cap.

【0030】次に、図1(c)に示すように、この状態
の基板を、例えば、700℃で加熱して、拡散マスク開
口部13の基板領域にZnを拡散し、拡散領域16を形
成する。
Next, as shown in FIG. 1C, the substrate in this state is heated at, for example, 700 ° C. to diffuse Zn into the substrate region of the diffusion mask opening 13 to form a diffusion region 16. I do.

【0031】次に、図1(d)に示すように、Znを選
択的に拡散した基板にp電極パターン(金属薄膜パター
ン)23Aを形成する。その後、約500℃でシンター
してオーミックコンタクトが形成される。その後、基板
の裏面を研磨し、Au合金をn電極17として膜付け
し、シンターしてLEDアレイが完成する。
Next, as shown in FIG. 1D, a p-electrode pattern (metal thin film pattern) 23A is formed on the substrate in which Zn is selectively diffused. Thereafter, sintering is performed at about 500 ° C. to form an ohmic contact. Thereafter, the back surface of the substrate is polished, a film of an Au alloy is formed as the n-electrode 17, and sintering is completed to complete the LED array.

【0032】次に、本発明の実施例を示すLEDアレイ
の電極の製造方法について説明する。
Next, a method of manufacturing an electrode of an LED array according to an embodiment of the present invention will be described.

【0033】図2は本発明の実施例を示すLEDアレイ
の電極製造工程断面図(その1)、図3はそのLEDア
レイの電極製造工程断面図(その2)である。
FIG. 2 is a sectional view (part 1) of an LED array electrode manufacturing process showing an embodiment of the present invention, and FIG. 3 is a sectional view (part 2) of an LED array electrode manufacturing step.

【0034】まず、図2(a)に示すように、上記した
ように、n型化合物半導体基板11上にAlN拡散マス
ク(AlN薄膜)12が形成され、拡散予定領域に拡散
マスク開口部13が形成されている。そのAlN拡散マ
スク12を用いて、Zn選択固相拡散を行って、拡散領
域16が形成されており、拡散マスク開口部13におい
て基板表面が露出している。
First, as shown in FIG. 2A, as described above, an AlN diffusion mask (AlN thin film) 12 is formed on an n-type compound semiconductor substrate 11, and a diffusion mask opening 13 is formed in a diffusion expected region. Is formed. Using the AlN diffusion mask 12, Zn selective solid phase diffusion is performed to form a diffusion region 16, and the substrate surface is exposed at the diffusion mask opening 13.

【0035】次に、図2(b)に示すように、リフトオ
フ用ネガ系レジスト21を塗布する。
Next, as shown in FIG. 2B, a negative resist 21 for lift-off is applied.

【0036】次に、図2(c)に示すように、ソフトベ
ークした後に、電極パターンのポジパターンのフォトマ
スクを使用して露光・現像を行う。ここで、ネガ系レジ
スト21の膜厚は電極薄膜の予定膜厚よりも厚くする。
これは、後述するネガ系レジスト21を溶かし易くし、
リフトオフを円滑に行うためである。
Next, as shown in FIG. 2C, after soft baking, exposure and development are performed using a photomask having a positive electrode pattern. Here, the film thickness of the negative resist 21 is made larger than the expected film thickness of the electrode thin film.
This facilitates dissolution of a negative resist 21 described later,
This is for smooth lifting off.

【0037】次に、図3(a−1)および図3(a−
2)に示すように、電極パターン形成予定領域22以外
の領域に、ネガ系レジストパターン21Aを形成するこ
とができる。
Next, FIGS. 3 (a-1) and 3 (a-
As shown in 2), the negative resist pattern 21A can be formed in a region other than the electrode pattern formation region 22.

【0038】次いで、図3(b)に示すように、Alを
主材料とする金属薄膜23を全面に膜付けする。
Next, as shown in FIG. 3B, a metal thin film 23 mainly composed of Al is formed on the entire surface.

【0039】その後、図3(c)に示すように、例え
ば、アセトンあるいは使用するレジストに適した溶剤を
使ってネガ系レジストパターン21Aを溶かす。する
と、ネガ系レジストパターン21A上の金属薄膜23が
除去され、p電極パターン23Aを形成することができ
る。
Thereafter, as shown in FIG. 3C, the negative resist pattern 21A is dissolved using, for example, acetone or a solvent suitable for the resist to be used. Then, the metal thin film 23 on the negative resist pattern 21A is removed, and the p-electrode pattern 23A can be formed.

【0040】以上、詳細に説明したように、熱リン酸を
使用せずに、Al電極パターンの形成を行うようにした
ので、AlN薄膜は全くエッチングされない。
As described above, since the Al electrode pattern is formed without using hot phosphoric acid, the AlN thin film is not etched at all.

【0041】さらに、熱リン酸を使用しないので、Al
を主材料とする電極薄膜自体もエッチングされることは
なくなり、オーバーエッチングによる寸法変化も完全に
防止できる。
Further, since hot phosphoric acid is not used, Al
The electrode thin film itself mainly composed of is not etched, and the dimensional change due to over-etching can be completely prevented.

【0042】上記した実施例では、AlN膜を拡散マス
ク膜に使用したZn選択固相拡散を実施する例について
述べたが、例えば、拡散形状を良好に制御できるAl2
3膜を拡散マスクとして使用した気相拡散により、Z
nを選択拡散した場合でも、本発明を適用することが可
能である。すなわち、Al2 3 膜は熱リン酸にエッチ
ングされる性質を有するので、拡散後にAl2 3 薄膜
上にAl電極パターンを形成する際に熱リン酸を使用す
れば、多少ともAl2 3 薄膜がエッチングされる可能
性があるが、本発明を適用すればそれを完全に防止する
ことができる。
[0042] In the above embodiment, Al 2 example has been described for implementing the Zn selective solid-phase diffusion using diffusion mask film an AlN film, for example, that it can be satisfactorily controlled diffusion shape
By gas phase diffusion using an O 3 film as a diffusion mask, Z
The present invention can be applied even when n is selectively diffused. That is, since the Al 2 O 3 film has a property to be etched in hot phosphoric acid, the use of hot phosphoric acid when forming the Al electrode pattern Al 2 O 3 thin film after diffusion, more or less Al 2 O (3) There is a possibility that the thin film is etched, but this can be completely prevented by applying the present invention.

【0043】また、本発明の主旨から、拡散マスクまた
は、積層膜を使用して層間絶縁膜を設けた場合のAl電
極直下の層間絶縁膜が、上記AlN,Al2 3 以外の
材料でも、熱リン酸でエッチングされる材料を使用した
場合にも、本発明の製造方法を適用すれば同様の効果を
奏することができる。
Further, from the gist of the present invention, when the interlayer insulating film immediately below the Al electrode when the interlayer insulating film is provided by using the diffusion mask or the laminated film, even if the material other than AlN and Al 2 O 3 is used, The same effect can be obtained by applying the manufacturing method of the present invention even when a material etched with hot phosphoric acid is used.

【0044】更に、上記実施例では主として拡散マスク
膜であるAl2 3 あるいはAlN薄膜上に、Alを主
材料とする電極パターンを形成する場合について説明し
たが、拡散マスク上にSiN膜などの熱リン酸によって
エッチングされない材料を使って層間絶縁膜を設けた場
合でも、電極形成にAl2 3 あるいはAlN薄膜が露
出している箇所がある場合にも本発明を適用することが
できる。
Further, in the above-described embodiment, the case where the electrode pattern mainly composed of Al is formed on the Al 2 O 3 or AlN thin film which is the diffusion mask film has been described, but the SiN film or the like is formed on the diffusion mask. The present invention can be applied to a case where an interlayer insulating film is provided using a material which is not etched by hot phosphoric acid, and a case where an Al 2 O 3 or AlN thin film is exposed in electrode formation.

【0045】なお、本発明は上記実施例に限定されるも
のではなく、本発明の趣旨に基づいて種々の変形が可能
であり、これらを本発明の範囲から排除するものではな
い。
It should be noted that the present invention is not limited to the above-described embodiment, and various modifications are possible based on the spirit of the present invention, and these are not excluded from the scope of the present invention.

【0046】[0046]

【発明の効果】以上、詳細に説明したように、本発明に
よれば、以下のような効果を奏することができる。
As described above, according to the present invention, the following effects can be obtained.

【0047】(1)請求項1記載の発明によれば、LE
Dアレイの製造方法において、リフトオフ法によりp電
極パターンを形成するようにしたので、熱リン酸を用い
ることによるp電極パターンの形成を避けることがで
き、p電極パターンがエッチングされるのを完全に防止
できる。
(1) According to the first aspect of the present invention, the LE
In the method of manufacturing the D array, the p-electrode pattern is formed by the lift-off method, so that the formation of the p-electrode pattern by using hot phosphoric acid can be avoided, and the p-electrode pattern is completely etched. Can be prevented.

【0048】したがって、電極パターン形成工程ではエ
ッチングや寸法変化のマージンを考慮する必要がなくな
り、仕上がりのばらつきもなくなり、よりよい特性のL
EDアレイを製造することができる。
Therefore, in the electrode pattern forming step, it is not necessary to consider the margin of the etching and the dimensional change.
An ED array can be manufactured.

【0049】また、さらにこれらの効果とともに、万が
一の事故の場合にも極端なオーバーエッチング現象は発
生しないので、全体として工程の省力化も可能である。
Further, in addition to these effects, since an extreme over-etching phenomenon does not occur even in the case of an accident, labor saving of the process is possible as a whole.

【0050】特に、AlN膜またはAl2 3 膜上にA
lを主材料とした電極パターンを形成する工程でリフト
オフ法により、電極パターン形成を行うことができる。
また、AlN膜あるいはAl2 3 膜が露出した領域が
存在している場合でも、これらの薄膜がエッチングされ
るのを完全に防止することができる。
In particular, A is formed on the AlN film or the Al 2 O 3 film.
An electrode pattern can be formed by a lift-off method in a step of forming an electrode pattern having l as a main material.
Further, even when there is a region where the AlN film or the Al 2 O 3 film is exposed, it is possible to completely prevent the etching of these thin films.

【0051】さらに、エッチング液を使用しないように
したので、Alもエッチングパターン寸法変化も完全に
防止できる。
Further, since no etching solution is used, a change in the dimensions of both Al and the etching pattern can be completely prevented.

【0052】()請求項記載の発明によれば、上記
(1)記載の発明の効果を奏することができるととも
に、多層の絶縁膜が形成されるLEDアレイを容易に製
造することができる。
[0052] (2) According to the second aspect of the present invention, it is possible to achieve the effect of the invention described in (1) Symbol placement, that the easily manufactured LED array multilayered insulating film is formed it can.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明のLEDアレイの製造工程断面図であ
る。
FIG. 1 is a cross-sectional view illustrating a manufacturing process of an LED array according to the present invention.

【図2】本発明の実施例を示すLEDアレイの電極製造
工程断面図(その1)である。
FIG. 2 is a sectional view (part 1) of an LED array electrode manufacturing process showing an embodiment of the present invention.

【図3】本発明の実施例を示すLEDアレイの電極製造
工程断面図(その2)である。
FIG. 3 is a cross-sectional view (part 2) of an LED array electrode manufacturing process showing the embodiment of the present invention.

【図4】従来の拡散領域の気相拡散によるLEDアレイ
の説明図である。
FIG. 4 is an explanatory view of a conventional LED array formed by gas phase diffusion of a diffusion region.

【図5】従来の拡散領域の固相拡散によるLEDアレイ
の説明図である。
FIG. 5 is an explanatory view of a conventional LED array by solid-phase diffusion of a diffusion region.

【図6】従来の2層の積層膜を層間絶縁膜として使用す
るLEDアレイの説明図である。
FIG. 6 is an explanatory diagram of an LED array using a conventional two-layer laminated film as an interlayer insulating film.

【符号の説明】[Explanation of symbols]

11 n型化合物半導体基板(GaAs1-X X
板) 12,15 AlN薄膜(拡散マスク) 13 拡散マスク開口部 14 拡散源薄膜 16 拡散領域 17 n電極 21 ネガ系レジスト 22 電極パターン形成予定領域 21A ネガ系レジストパターン 23 Alを主材料とする金属薄膜 23A p電極パターン(金属薄膜パターン)
Reference Signs List 11 n-type compound semiconductor substrate (GaAs 1-X P X substrate) 12, 15 AlN thin film (diffusion mask) 13 diffusion mask opening 14 diffusion source thin film 16 diffusion region 17 n electrode 21 negative resist 22 electrode pattern planned region 21A Negative resist pattern 23 Metal thin film mainly composed of Al 23A p electrode pattern (metal thin film pattern)

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平7−122781(JP,A) 特開 平2−2646(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 33/00 ────────────────────────────────────────────────── ─── Continuation of the front page (56) References JP-A-7-122781 (JP, A) JP-A-2-2646 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) H01L 33/00

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】(a)n型化合物半導体基板にZnを選択
拡散するための開口部を有するとともに、AlN膜また
はAl 2 3 膜からなる拡散マスクを形成する工程と、 (b)前記拡散マスク開口部を通して前記半導体基板に
Znを拡散する工程と、 (c)拡散領域の一部領域の半導体表面を露出させる工
程と、 (d)半導体基板全面にレジストを塗布し、Alを主材
料とするp電極パターンを形成するための該レジストの
パターニングを行う工程と、 (e)全面に電極膜を形成する工程と、 (f)リフトオフ法によりp電極パターンを形成する工
程と、 (g)前記半導体基板の裏面にn電極を形成する工程と
を施すLEDアレイの製造方法。
Together with a 1. A (a) n-type compound openings for selective diffusion of Zn into the semiconductor substrate, also AlN film
Forming a diffusion mask made of an Al 2 O 3 film ; (b) diffusing Zn into the semiconductor substrate through the diffusion mask opening; and (c) exposing a semiconductor surface in a partial region of the diffusion region. (D) applying a resist on the entire surface of the semiconductor substrate and patterning the resist to form a p-electrode pattern mainly composed of Al; and (e) forming an electrode film on the entire surface. (F) a step of forming a p-electrode pattern by a lift-off method; and (g) a step of forming an n-electrode on the back surface of the semiconductor substrate.
【請求項2】 請求項1記載のLEDアレイの製造方法
において、前記拡散マスク上にもう一層の層間絶縁膜を
形成し、該層間絶縁膜がAlN膜またはAl 2 3
らなる薄膜であることを特徴とするLEDアレイの製造
方法。
2. A process according to claim 1 Symbol placement of the LED array, wherein to form another layer of the interlayer insulating film on a diffusion mask, the interlayer insulating film or the AlN film or Al 2 O 3 film <br / > A method of manufacturing an LED array, wherein the method is a thin film.
JP2015396A 1996-02-06 1996-02-06 LED array manufacturing method Expired - Fee Related JP3231613B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015396A JP3231613B2 (en) 1996-02-06 1996-02-06 LED array manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015396A JP3231613B2 (en) 1996-02-06 1996-02-06 LED array manufacturing method

Publications (2)

Publication Number Publication Date
JPH09213993A JPH09213993A (en) 1997-08-15
JP3231613B2 true JP3231613B2 (en) 2001-11-26

Family

ID=12019218

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015396A Expired - Fee Related JP3231613B2 (en) 1996-02-06 1996-02-06 LED array manufacturing method

Country Status (1)

Country Link
JP (1) JP3231613B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001085740A (en) * 1999-09-09 2001-03-30 Nippon Sheet Glass Co Ltd Method for designing mask dimension of surface-emitting element
DE10083887T1 (en) * 1999-11-16 2002-11-07 Furukawa Electric Co Ltd Surface emitting semiconductor laser device

Also Published As

Publication number Publication date
JPH09213993A (en) 1997-08-15

Similar Documents

Publication Publication Date Title
JP2967743B2 (en) Contact electrode of n-type gallium nitride based semiconductor and method of forming the same
US4146413A (en) Method of producing a P-N junction utilizing polycrystalline silicon
JP3231613B2 (en) LED array manufacturing method
JPH11204654A (en) Method for forming gate electrode with double gate insulating films
JP2000091254A (en) METHOD FOR DIFFUSING SOLID PHASE OF Zn AND LIGHT EMITTING ELEMENT USING THE SAME
JPS60193371A (en) Manufacture of semiconductor device
JP3362650B2 (en) Method for manufacturing nitride semiconductor device
JP3219969B2 (en) Light emitting diode manufacturing method
JPH05343351A (en) Semiconductor device
JPH077846B2 (en) Method of manufacturing light emitting device
JPS57155772A (en) Manufacture of semiconductor device
JP2681964B2 (en) Manufacturing method of semiconductor device for DHD having NPN structure
JP2602142B2 (en) Method for manufacturing semiconductor device
JP3222344B2 (en) Method for manufacturing light emitting diode array
KR100252888B1 (en) Method for fabricating semiconductor device
KR0135048B1 (en) Fabrication method of contact in semiconductor device
KR100249167B1 (en) Isolating film manufacturing method
KR0146526B1 (en) Method of forming insulating film for semiconductor device
KR100223835B1 (en) Method for manufacturing submount of laser diode
JPS55154778A (en) Manufacture of schottky barrier type semiconductor device
JPS62216345A (en) Semiconductor device
JPS6255305B2 (en)
JPS596574A (en) Manufacture of semiconductor device
JPS6194360A (en) Manufacture of semiconductor device
JPS58184739A (en) Manufacture of semiconductor device

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010904

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070914

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080914

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080914

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090914

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090914

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100914

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110914

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110914

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120914

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120914

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130914

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees