JP3362650B2 - Method for manufacturing nitride semiconductor device - Google Patents

Method for manufacturing nitride semiconductor device

Info

Publication number
JP3362650B2
JP3362650B2 JP33646797A JP33646797A JP3362650B2 JP 3362650 B2 JP3362650 B2 JP 3362650B2 JP 33646797 A JP33646797 A JP 33646797A JP 33646797 A JP33646797 A JP 33646797A JP 3362650 B2 JP3362650 B2 JP 3362650B2
Authority
JP
Japan
Prior art keywords
gallium nitride
type gallium
semiconductor layer
based semiconductor
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP33646797A
Other languages
Japanese (ja)
Other versions
JPH11150304A (en
Inventor
達憲 豊田
義典 中河
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Corp
Original Assignee
Nichia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Corp filed Critical Nichia Corp
Priority to JP33646797A priority Critical patent/JP3362650B2/en
Publication of JPH11150304A publication Critical patent/JPH11150304A/en
Application granted granted Critical
Publication of JP3362650B2 publication Critical patent/JP3362650B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、n型窒化ガリウム
系半導体層及びp型窒化ガリウム系半導体層を備えた窒
化物半導体素子に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a nitride semiconductor device having an n-type gallium nitride based semiconductor layer and a p-type gallium nitride based semiconductor layer.

【0002】[0002]

【従来の技術】近年、窒化ガリウム系半導体を用いた、
青色光の発光が可能な発光素子が開発され、種々の用途
に使用されている。図8(a)は、従来の窒化物半導体
素子構造の一例を模式的に示す断面図であり、図8
(b)は、その電極構造を示す平面図である。図8に示
す従来の窒化物半導体素子は、サファイヤ基板11上
に、n型窒化ガリウム系半導体層12、活性層10a及
びp型窒化ガリウム系半導体層13aを備え、p型窒化
ガリウム系半導体層の一部を除去して露出されたn型窒
化ガリウム系半導体層12の上面に負電極14が形成さ
れ、p型窒化ガリウム系半導体層の上面のほぼ全面にp
側の正電極15aが形成されて構成される。尚、図8に
示した従来の窒化物半導体素子では、正電極15a上の
所定の位置に取り出し電極16が形成され、さらに負電
極14上の開口部分と取り出し電極16上の開口部分と
を除いて絶縁膜17が形成される。
2. Description of the Related Art In recent years, gallium nitride-based semiconductors have been used.
A light emitting element capable of emitting blue light has been developed and used for various purposes. FIG. 8A is a sectional view schematically showing an example of a conventional nitride semiconductor device structure.
(B) is a plan view showing the electrode structure. The conventional nitride semiconductor device shown in FIG. 8 is provided with an n-type gallium nitride based semiconductor layer 12, an active layer 10a and a p-type gallium nitride based semiconductor layer 13a on a sapphire substrate 11, and includes a p-type gallium nitride based semiconductor layer. The negative electrode 14 is formed on the upper surface of the n-type gallium nitride based semiconductor layer 12 exposed by removing a part thereof, and p is formed on almost the entire upper surface of the p-type gallium nitride based semiconductor layer.
The positive electrode 15a on the side is formed. In the conventional nitride semiconductor device shown in FIG. 8, the extraction electrode 16 is formed at a predetermined position on the positive electrode 15a, and the opening on the negative electrode 14 and the opening on the extraction electrode 16 are removed. As a result, the insulating film 17 is formed.

【0003】ここで、従来の窒化物半導体素子では、負
電極14を形成すべき領域のp型窒化ガリウム系半導体
層の一部を除去した後、正電極を形成しその正電極の上
にフォトレジストを用いて所定の形状のマスクを形成
し、余分な正電極をエッチングにより除去することによ
り、p型窒化ガリウム系半導体層13aの上面に正電極
15aを形成していた。
Here, in the conventional nitride semiconductor device, after removing a part of the p-type gallium nitride based semiconductor layer in the region where the negative electrode 14 is to be formed, a positive electrode is formed and a photo is formed on the positive electrode. A positive electrode 15a was formed on the upper surface of the p-type gallium nitride based semiconductor layer 13a by forming a mask having a predetermined shape using a resist and removing the excess positive electrode by etching.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、従来の
窒化物半導体素子において、正電極15aはエッチング
マスクとして用いるフォトレジストマスクの形成精度を
考慮して、正電極15aの端部が、p型窒化ガリウム系
半導体層13aの端から、10〜20μm内側に位置す
るように形成されていた(図8においては、15μmと
示している)。このために、p型窒化ガリウム系半導体
層13aの周辺部を有効に利用できず、順方向電圧を十
分小さくすることができないという問題点があった。ま
た、フォトレジストマスクの形成精度を向上させて、活
性層10aの周辺部において十分有効に動作させようと
すると、フォトレジストマスクの形成において、ステッ
パ露光装置のような高価な装置を使用する必要があり、
安価に製造することができないという新たな問題点を生
じていた。
However, in the conventional nitride semiconductor device, the positive electrode 15a has p-type gallium nitride at the end thereof in consideration of the formation accuracy of the photoresist mask used as an etching mask. It was formed so as to be located 10 to 20 μm inside from the end of the system semiconductor layer 13a (shown as 15 μm in FIG. 8). Therefore, there is a problem that the peripheral portion of the p-type gallium nitride based semiconductor layer 13a cannot be effectively used and the forward voltage cannot be sufficiently reduced. Further, in order to improve the accuracy of forming the photoresist mask and operate it sufficiently effectively in the peripheral portion of the active layer 10a, it is necessary to use an expensive device such as a stepper exposure device in forming the photoresist mask. Yes,
There was a new problem that it could not be manufactured at low cost.

【0005】そこで、本発明は、以上の問題点を解決し
て、安価に製造できしかも順方向電圧を小さくできる窒
化物半導体素子とその製造方法を提供することを目的と
する。
SUMMARY OF THE INVENTION Therefore, an object of the present invention is to solve the above problems and provide a nitride semiconductor device which can be manufactured at low cost and can reduce the forward voltage, and a manufacturing method thereof.

【0006】[0006]

【課題を解決するための手段】本発明は、上述の従来例
の問題点を解決して、窒化物半導体素子の製造方法にお
いて、高価な露光装置を使用することなく、上記p型窒
化ガリウム系半導体層の外周と上記正電極との外周との
間の距離を小さくできる方法を見いだして完成させたも
のである。
SUMMARY OF THE INVENTION The present invention solves the above-mentioned problems of the conventional example, and in the method of manufacturing a nitride semiconductor device, the above-mentioned p-type gallium nitride system is used without using an expensive exposure apparatus. This has been completed by finding a method for reducing the distance between the outer circumference of the semiconductor layer and the outer circumference of the positive electrode.

【0007】すなわち、本発明に係る窒化物半導体素子
の製造方法は、基板上に、少なくともn型窒化ガリウム
系半導体層を含む1または2以上の半導体層を介してp
型窒化ガリウム系半導体層を形成する工程と、上記p型
窒化ガリウム系半導体層の表面に電極層を形成する工程
と、上記電極層上にマスクを形成する工程と、上記マス
クの直下を除く上記電極層と上記p型窒化ガリウム系半
導体層とをエッチングにより除去することにより所定の
形状の正電極を形成し、かつ上記n型窒化ガリウム系半
導体層の上面の一部を露出させるエッチング工程と、上
記露出させたn型窒化ガリウム系半導体層の上面の一部
に負電極を形成する工程とを含む窒化物半導体素子の製
造方法であって、上記エッチング工程は、上記電極層を
ウェットエッチングすることと、上記p型窒化ガリウム
系半導体層をドライエッチングすることとを含むことを
特徴とする。ここで、本明細書において、窒化ガリウム
系半導体とは、GaN及びGaNにおいてガリウムの一
部を他の1又は2以上の元素で置換した半導体のことを
いう。
That is, in the method for manufacturing a nitride semiconductor device according to the present invention, p is formed on a substrate through at least one semiconductor layer including at least an n-type gallium nitride based semiconductor layer.
Forming a p-type gallium nitride-based semiconductor layer, forming an electrode layer on the surface of the p-type gallium nitride-based semiconductor layer, forming a mask on the electrode layer, and except immediately below the mask. An etching step of forming a positive electrode having a predetermined shape by removing the electrode layer and the p-type gallium nitride based semiconductor layer by etching, and exposing a part of the upper surface of the n-type gallium nitride based semiconductor layer; And a step of forming a negative electrode on a part of an upper surface of the exposed n-type gallium nitride based semiconductor layer, wherein the etching step is wet etching of the electrode layer. And dry etching the p-type gallium nitride based semiconductor layer. Here, in the present specification, gallium nitride based semiconductor refers to GaN and a semiconductor in which a part of gallium in GaN is replaced with one or more other elements.

【0008】本発明に係る窒化物半導体素子の製造方法
において、上記エッチング工程は、上記電極層から上記
p型窒化ガリウム系半導体層までをドライエッチングす
ることにより上記n型窒化ガリウム系半導体層の表面を
露出させた後に、上記電極層をさらにウェットエッチン
グをすることを含んでいてもよい。
In the method for manufacturing a nitride semiconductor device according to the present invention, in the etching step, the surface of the n-type gallium nitride semiconductor layer is dry-etched from the electrode layer to the p-type gallium nitride semiconductor layer. The step of exposing the electrode layer may further include wet etching the electrode layer.

【0009】また、本発明に係る窒化物半導体素子の製
造方法において、上記エッチング工程は、上記電極層を
ウェットエッチングした後に、上記p型窒化ガリウム系
半導体層をドライエッチングすることにより上記n型窒
化ガリウム系半導体層の表面を露出させる工程を含んで
いてもよい。
In the method for manufacturing a nitride semiconductor device according to the present invention, the etching step includes wet etching the electrode layer and then dry etching the p-type gallium nitride based semiconductor layer to obtain the n-type nitride. A step of exposing the surface of the gallium-based semiconductor layer may be included.

【0010】さらに、本発明に係る窒化物半導体素子の
製造方法において、上記正電極を精度よく形成するため
に、上記正電極1.5μm以下の厚さに形成することが
好ましい。
Further, in the method for manufacturing a nitride semiconductor device according to the present invention, it is preferable that the positive electrode is formed to a thickness of 1.5 μm or less in order to accurately form the positive electrode.

【0011】またさらに、本発明に係る窒化物半導体素
子の製造方法において、上記正電極を、Ni、Au、P
t、Co、Pd及びZnからなる群から選ばれた少なく
とも1つの元素を含んで形成することが好ましい。これ
によって、上記正電極と上記p型窒化ガリウム系半導体
層との間に良好なオーミック接触を形成することができ
る。
Furthermore, in the method for manufacturing a nitride semiconductor device according to the present invention, the positive electrode is made of Ni, Au, P.
It is preferably formed by including at least one element selected from the group consisting of t, Co, Pd and Zn. As a result, good ohmic contact can be formed between the positive electrode and the p-type gallium nitride based semiconductor layer.

【0012】また、本発明に係る窒化物半導体素子の製
造方法において、上記電極層を、Ni又はAuを含んで
形成することがさらに好ましい。
In the method for manufacturing a nitride semiconductor device according to the present invention, it is more preferable that the electrode layer is formed to contain Ni or Au.

【0013】[0013]

【発明の実施の形態】以下、図面を参照して本発明に係
る実施形態について説明する。本発明に係る実施形態の
窒化物半導体素子は発光素子であって、図1に示すよう
に、例えばサファイヤからなる基板11上に、例えば、
SiがドープされたAlInGaNからなるn型窒化ガ
リウム系半導体層12、例えば、InGaNからなる発
光層10及び例えば、MgがドープされたAlInGa
Nからなるp型窒化ガリウム系半導体層13が順に積層
された半導体層構造を有し、正負の電極が以下のように
形成されて構成される。すなわち、1つの側面(第1側
面)から所定の幅にp型窒化ガリウム系半導体層が除去
されて露出されたn型窒化ガリウム系半導体層12の上
面にn側の負電極14が形成され、p型窒化ガリウム系
半導体層13の上面のほぼ全面にp側の正電極15が形
成される。なお、実施形態の窒化物半導体素子ではさら
に、正電極15上の負電極14から離れた位置に取り出
し電極16が形成され、負電極14上及び取り出し電極
16上の開口部を除き、各電極及び各半導体層を覆うよ
うに絶縁膜17が形成される。
DETAILED DESCRIPTION OF THE INVENTION Embodiments of the present invention will be described below with reference to the drawings. The nitride semiconductor device of the embodiment according to the present invention is a light emitting device, and as shown in FIG. 1, for example, on a substrate 11 made of sapphire,
An n-type gallium nitride based semiconductor layer 12 made of AlInGaN doped with Si, a light emitting layer 10 made of InGaN, and AlInGa doped with Mg, for example.
It has a semiconductor layer structure in which p-type gallium nitride based semiconductor layers 13 made of N are sequentially stacked, and positive and negative electrodes are formed as follows. That is, the n-side negative electrode 14 is formed on the upper surface of the n-type gallium nitride based semiconductor layer 12 exposed by removing the p-type gallium nitride based semiconductor layer from one side surface (first side surface) to a predetermined width, A p-side positive electrode 15 is formed on almost the entire upper surface of the p-type gallium nitride based semiconductor layer 13. In addition, in the nitride semiconductor device of the embodiment, the extraction electrode 16 is formed on the positive electrode 15 at a position apart from the negative electrode 14, and except for the openings on the negative electrode 14 and the extraction electrode 16, An insulating film 17 is formed so as to cover each semiconductor layer.

【0014】ここで、本実施形態の窒化物半導体素子
は、特に後述する製造方法に従って製造されることによ
り、上記p型窒化ガリウム系半導体層の外周と上記正電
極との外周との間の距離x(図1及び図2に図示してい
る。)が、0.2μm以上であって10μm未満になる
ように製造される。これによって、正電極15の面積を
従来例に比較して大きくすることができ、順方向電圧を
小さくできる。例えば、チップサイズを350μm×4
00μmとし、p型窒化ガリウム系半導体層13の大き
さを概略270μm×210μmとし、さらにx=1μ
mとした場合、正電極15の面積は従来例に比較して
1.29倍にすることができる。尚、従来例におけるx
は、15μmとした。
Here, the nitride semiconductor device of the present embodiment is manufactured according to a manufacturing method described later, so that the distance between the outer circumference of the p-type gallium nitride based semiconductor layer and the outer circumference of the positive electrode is increased. x (shown in FIGS. 1 and 2) is manufactured to be 0.2 μm or more and less than 10 μm. As a result, the area of the positive electrode 15 can be increased as compared with the conventional example, and the forward voltage can be reduced. For example, if the chip size is 350 μm × 4
00 μm, the size of the p-type gallium nitride based semiconductor layer 13 is approximately 270 μm × 210 μm, and x = 1 μm.
When m, the area of the positive electrode 15 can be 1.29 times larger than that of the conventional example. Incidentally, x in the conventional example
Was 15 μm.

【0015】次に、図3を参照して、本実施形態の製造
方法について説明する。尚、図3において、活性層10
は省略している。本製造方法においては、まず、図3
(a)に示すように、基板11上にn型窒化ガリウム系
半導体層、活性層及びp型窒化ガリウム系半導体層を形
成して、積層された半導体層の側面が基板11の側面よ
り若干内側に位置するように半導体層の外周部をRIE
によりエッチングした後、半導体層上面(p型窒化ガリ
ウム系半導体層13上面)及び半導体層の側面を覆うよ
うに、p型窒化ガリウム系半導体層13とオーミック接
触が可能な金属からなる電極層31を形成する。次に、
図3(b)に示すように、正電極15を形成すべき領域
に、電極層31、p型窒化ガリウム系半導体層及び活性
層を除去するためのマスク32を形成する。ここで、マ
スク32は、フォトレジスト、SiO2、Si34等、
種々の材料を用いることができる。
Next, the manufacturing method of this embodiment will be described with reference to FIG. In FIG. 3, the active layer 10
Is omitted. In this manufacturing method, first, as shown in FIG.
As shown in (a), an n-type gallium nitride based semiconductor layer, an active layer and a p-type gallium nitride based semiconductor layer are formed on the substrate 11, and the side surfaces of the stacked semiconductor layers are slightly inside the side surface of the substrate 11. The outer peripheral portion of the semiconductor layer so that it is located at
After etching with, the electrode layer 31 made of a metal capable of ohmic contact with the p-type gallium nitride based semiconductor layer 13 is formed so as to cover the upper surface of the semiconductor layer (upper surface of the p-type gallium nitride based semiconductor layer 13) and the side surface of the semiconductor layer. Form. next,
As shown in FIG. 3B, a mask 32 for removing the electrode layer 31, the p-type gallium nitride based semiconductor layer and the active layer is formed in the region where the positive electrode 15 is to be formed. Here, the mask 32 is made of photoresist, SiO 2 , Si 3 N 4, etc.
Various materials can be used.

【0016】マスク32を形成した後、図3(c)に示
すように、マスク32直下を除く電極層31を除去して
所定の形状の正電極15を形成し、さらに、マスク32
をそのまま用いて、p型窒化ガリウム系半導体層及び活
性層とをRIEを用いてエッチングして、正電極15と
実質的に同一の平面形状の、p型窒化ガリウム系半導体
層13及び活性層10(図示せず)を形成する。このエ
ッチング工程において、電極層31をRIE等のドライ
エッチング法を用いて除去すると、正電極15の側面と
p型窒化ガリウム系半導体層13の側面との距離xを、
そのエッチング条件に応じて0.2μm〜数μmの間の
所定の値に設定することができる。また、RIEによる
ドライエッチング後にエッチング液によるウエットエッ
チング法による追加エッチングを行い電極層31をマス
クより回り込ませることで、正電極15の側面とp型窒
化ガリウム系半導体層13の側面との距離xを、そのエ
ッチング条件に応じて数μm〜10μmの間の所定の値
に設定することができる。尚、電極層31のエッチング
は、正電極とGaNの沿面距離を数μmとし、リーク電
流を少なくするために、ドライエッチングとウェットエ
ッチングとを併用することが好ましい。
After forming the mask 32, as shown in FIG. 3C, the electrode layer 31 except under the mask 32 is removed to form the positive electrode 15 having a predetermined shape, and the mask 32 is further formed.
Is used as it is, the p-type gallium nitride based semiconductor layer and the active layer 10 are etched by using RIE, and the p-type gallium nitride based semiconductor layer 13 and the active layer 10 having substantially the same planar shape as the positive electrode 15 are formed. (Not shown). In this etching step, when the electrode layer 31 is removed by a dry etching method such as RIE, the distance x between the side surface of the positive electrode 15 and the side surface of the p-type gallium nitride based semiconductor layer 13 becomes
It can be set to a predetermined value between 0.2 μm and several μm depending on the etching conditions. Further, after dry etching by RIE, additional etching is performed by a wet etching method using an etching solution so that the electrode layer 31 wraps around the mask, so that the distance x between the side surface of the positive electrode 15 and the side surface of the p-type gallium nitride based semiconductor layer 13 is reduced. It can be set to a predetermined value between several μm and 10 μm according to the etching conditions. For the etching of the electrode layer 31, it is preferable that the creeping distance between the positive electrode and GaN is several μm, and dry etching and wet etching are used together to reduce the leak current.

【0017】例えば、Ni(100Å)とAu(200
Å)とを積層して電極層31を形成し、電極層31、p
型窒化ガリウム系半導体層13a及び活性層とを、ドラ
イエッチング処理をすることにより除去した後、電極層
31に対してウェットエッチング処理を追加して施した
場合の、顕微鏡写真を図4に示す。図の顕微鏡写真に示
すように、正電極15の側面とp型窒化ガリウム系半導
体層13の側面との距離xは、3.8μmとなった。こ
の場合、上述のウエットエッチングの処理時間を変化さ
せることにより、距離xは10μm程度まで制御でき
る。また、本方法では、電極層31をウェットエッチン
グした後、p型窒化ガリウム系半導体層及び活性層をド
ライエッチング処理してもよい。
For example, Ni (100 Å) and Au (200
Å) is laminated to form the electrode layer 31, and the electrode layer 31, p
FIG. 4 shows a micrograph of the case where the type gallium nitride based semiconductor layer 13a and the active layer are removed by dry etching, and then wet etching is additionally performed on the electrode layer 31. As shown in the micrograph in the figure, the distance x between the side surface of the positive electrode 15 and the side surface of the p-type gallium nitride based semiconductor layer 13 was 3.8 μm. In this case, the distance x can be controlled to about 10 μm by changing the processing time of the above wet etching. In this method, the p-type gallium nitride based semiconductor layer and the active layer may be dry-etched after the electrode layer 31 is wet-etched.

【0018】また、図5は、図4とは異なる例のSEM
写真であって、n型窒化ガリウム系半導体層12の表面
とp型窒化ガリウム系半導体層13と正電極15とを斜
めから写したものである。この例では、図4に比較して
距離xを極めて小さくなるように形成している。すなわ
ち、Ni(100Å)とAu(200Å)とを積層して
電極層31を形成し、電極層31をドライエッチングし
た後、p型窒化ガリウム系半導体層13a及び活性層と
をドライエッチング処理をすることにより除去してさら
に熱処理した後のSEM写真である。この図5に示した
例では、正電極15の側面とp型窒化ガリウム系半導体
層13の側面との距離xは、0.3μmの極めて小さな
値に調整されている。以上のようにドライエッチングの
みを用いた方法では、ドライエッチングの条件を変化さ
せることにより、正電極15の側面とp型窒化ガリウム
系半導体層13の側面との距離xを、0.2μm〜数μ
mの範囲の極めて小さな値に設定することができる。
FIG. 5 is an SEM of an example different from that of FIG.
It is a photograph showing the surface of the n-type gallium nitride based semiconductor layer 12, the p-type gallium nitride based semiconductor layer 13 and the positive electrode 15 obliquely. In this example, the distance x is formed to be extremely smaller than that in FIG. That is, Ni (100 Å) and Au (200 Å) are laminated to form the electrode layer 31, the electrode layer 31 is dry-etched, and then the p-type gallium nitride based semiconductor layer 13a and the active layer are dry-etched. It is the SEM photograph after removing by doing and further heat-treating. In the example shown in FIG. 5, the distance x between the side surface of the positive electrode 15 and the side surface of the p-type gallium nitride based semiconductor layer 13 is adjusted to an extremely small value of 0.3 μm. In the method using only dry etching as described above, the distance x between the side surface of the positive electrode 15 and the side surface of the p-type gallium nitride based semiconductor layer 13 is changed from 0.2 μm to several by changing the dry etching condition. μ
It can be set to an extremely small value in the range of m.

【0019】そして、図3(d)に示すように、マスク
32を例えばプラズマアッシング等を用いて除去した
後、図3(e)に示すように、負電極14、取り出し電
極16及び絶縁膜17を形成する。以上のようにして、
実施形態の窒化物半導体素子は製造される。
Then, as shown in FIG. 3D, the mask 32 is removed by using, for example, plasma ashing, and then, as shown in FIG. 3E, the negative electrode 14, the extraction electrode 16 and the insulating film 17 are removed. To form. As described above,
The nitride semiconductor device of the embodiment is manufactured.

【0020】以上の実施形態の製造方法では、p型窒化
ガリウム系半導体層13aの一部を除去してn型窒化ガ
リウム系半導体層上面の一部を露出させる前に、上記p
型窒化ガリウム系半導体層の表面に電極層13aを形成
した後に、その電極層31上の所定の位置にマスク32
を形成し該マスク32を用いて、該マスク32の直下を
除く電極層31とp型窒化ガリウム系半導体層13aと
をエッチングにより除去している。これによって、p型
窒化ガリウム系半導体層13の外周と正電極15の外周
との間の距離x(図1及び図2に図示している。)が、
0.2μm以上、10μm未満の値になるように製造さ
れる。
In the manufacturing method of the above embodiment, the p-type gallium nitride based semiconductor layer 13a is partially removed to expose a part of the upper surface of the n-type gallium nitride based semiconductor layer.
After forming the electrode layer 13a on the surface of the type gallium nitride based semiconductor layer, the mask 32 is formed at a predetermined position on the electrode layer 31.
Then, using the mask 32, the electrode layer 31 and the p-type gallium nitride based semiconductor layer 13a except under the mask 32 are removed by etching. As a result, the distance x between the outer periphery of the p-type gallium nitride based semiconductor layer 13 and the outer periphery of the positive electrode 15 (shown in FIGS. 1 and 2) is
It is manufactured to have a value of 0.2 μm or more and less than 10 μm.

【0021】以下、本発明に係る窒化物半導体素子と従
来例の窒化物半導体素子とを試作して特性を比較した結
果について説明する。本発明に係る窒化物半導体素子と
しては、上述の方法を用いて、正電極15の側面とp型
窒化ガリウム系半導体層13の側面端との距離xが、
0.3μmになるように試作(以下、単に本願素子とい
う。)し、従来例の窒化物半導体素子は、従来の方法を
用いて試作(以下、単に従来素子という。)して比較を
した。尚、従来例の窒化物半導体素子における上記距離
xは、測定の結果、約15μmであり、この距離xが異
なる以外には外観状差は認められなかった。静電耐圧と
漏れ電流に関しては、本願素子と従来素子との間で有意
差は認められなかったが、順方向電圧に関しては図8に
示すように本願素子と従来素子との間で明らかな差が認
められた。すなわち、本発明に係る窒化物半導体素子
は、従来例に比較して順方向電圧を小さくできることが
確認された。これは、本実施形態の窒化物半導体素子で
は、p型窒化ガリウム層の大きさを同一にした場合、本
願発明により、正電極15をp型窒化ガリウム系半導体
層13の側面端の極近傍まで形成することができるの
で、活性層の有効領域を拡大することができるためと考
えられる。
The results of comparing the characteristics of the nitride semiconductor device according to the present invention and the conventional nitride semiconductor device by trial manufacture will be described below. In the nitride semiconductor device according to the present invention, the distance x between the side surface of the positive electrode 15 and the side surface end of the p-type gallium nitride based semiconductor layer 13 is determined by using the above method.
A prototype (hereinafter, simply referred to as the device of the present application) was made to have a thickness of 0.3 μm, and a conventional nitride semiconductor device was prototyped (hereinafter simply referred to as the conventional device) using a conventional method for comparison. The distance x in the conventional nitride semiconductor device was measured to be about 15 μm, and no difference in appearance was observed except that the distance x was different. Regarding the electrostatic withstand voltage and the leakage current, no significant difference was found between the device of the present application and the conventional device, but regarding the forward voltage, as shown in FIG. Was recognized. That is, it was confirmed that the nitride semiconductor device according to the present invention can reduce the forward voltage as compared with the conventional example. In the nitride semiconductor device of the present embodiment, when the p-type gallium nitride layer has the same size, the positive electrode 15 is extended to the very vicinity of the side end of the p-type gallium nitride-based semiconductor layer 13 according to the present invention. It is considered that the effective region of the active layer can be expanded because it can be formed.

【0022】また、正電極15の側面とp型窒化ガリウ
ム系半導体層13の側面端との距離xが、ある一定以上
小さくなると静電耐圧が悪化し、漏れ電流が増大すると
考えられているが、本願発明によれば、静電耐圧、漏れ
電流に関しては、同等であることが確認された。尚、本
願発明において、正電極15の側面とp型窒化ガリウム
系半導体層13の側面端との距離xが、0.2μm以上
であれば、従来例と同等の静電耐圧、漏れ電流が確保で
きる事が確認されている。
Further, it is considered that when the distance x between the side surface of the positive electrode 15 and the side surface end of the p-type gallium nitride based semiconductor layer 13 becomes smaller than a certain value, the electrostatic withstand voltage deteriorates and the leakage current increases. According to the present invention, it has been confirmed that the electrostatic breakdown voltage and the leakage current are the same. In the present invention, if the distance x between the side surface of the positive electrode 15 and the side surface end of the p-type gallium nitride based semiconductor layer 13 is 0.2 μm or more, electrostatic resistance and leakage current equivalent to those of the conventional example are secured. It is confirmed that you can do it.

【0023】すなわち、本実施形態の効果をまとめると
以下のようになる。 (1)静電耐圧特性及び漏れ電流特性を悪化させること
なく、順方向電圧を小さくできる。 (2)静電耐圧特性、漏れ電流特性及び順方向電圧を従
来例と同等にした場合、窒化物半導体素子のチップサイ
ズを小さくすることができ、1ウエハあたりの採り個数
を多くできる。これによって、素子(チップ)あたりの
単価を低くできる。
That is, the effects of this embodiment are summarized as follows. (1) The forward voltage can be reduced without deteriorating the electrostatic breakdown voltage characteristic and the leakage current characteristic. (2) When the electrostatic breakdown voltage characteristic, the leakage current characteristic, and the forward voltage are made equal to those of the conventional example, the chip size of the nitride semiconductor element can be reduced and the number of wafers taken per wafer can be increased. This can reduce the unit price per element (chip).

【0024】また、正電極15に透光性を持たせて、正
電極15を介して発光した光を出力するように構成し
た、いわゆる半導体側発光の発光素子においては、上述
の効果に加えさらに次のような効果がある。すなわち、
半導体側発光の発光素子の発光出力を向上させるために
は、正電極15を薄膜化して光の透過率を上げればよい
が、その際、薄膜化の限界は、薄膜化に伴う正電極の抵
抗増加による順方向電圧の増加をどこまで許容できるか
による。従って、本願発明では、上述のように、順方向
電圧を低下させることができるので、その分、透光性の
正電極の厚さを薄くすることができ、その結果、光の出
力を向上させることができる。尚、半導体側発光の発光
素子は、発光効率及び発光した光を効果的に出力するた
めに、例えば、図7に示すように、負電極140と取り
出し電極160とを対角線上に配置した電極構造とす
る。すなわち、負電極140は、p型窒化ガリウム系半
導体層を1つの隅部において除去して露出させたn型窒
化ガリウム系半導体層12の表面に形成され、正電極1
50は、p型窒化ガリウム系半導体層130のほぼ全面
に形成され、取り出し電極160は、負電極140と対
角をなす位置に形成される。ここで、p型窒化ガリウム
系半導体層と正電極は、上述の実施形態と同様、共通の
マスクを用いてエッチングすることにより、xの値を所
定の範囲に設定する。
In addition to the above-mentioned effect, the so-called semiconductor-side light emitting device, in which the positive electrode 15 has a light-transmitting property and outputs the light emitted through the positive electrode 15, is further added. It has the following effects. That is,
In order to improve the light emission output of the semiconductor-side light emitting element, the positive electrode 15 may be thinned to increase the light transmittance. At that time, the limit of thinning is the resistance of the positive electrode due to the thinning. It depends on how much the forward voltage can be increased. Therefore, in the present invention, as described above, the forward voltage can be reduced, and accordingly, the thickness of the light-transmissive positive electrode can be reduced, and as a result, the light output can be improved. be able to. The semiconductor-side light emitting element has an electrode structure in which a negative electrode 140 and a take-out electrode 160 are arranged on a diagonal line, for example, as shown in FIG. 7, in order to effectively output the light emission efficiency and the emitted light. And That is, the negative electrode 140 is formed on the surface of the n-type gallium nitride based semiconductor layer 12 that is exposed by removing the p-type gallium nitride based semiconductor layer at one corner.
50 is formed on substantially the entire surface of the p-type gallium nitride based semiconductor layer 130, and the extraction electrode 160 is formed at a position diagonal to the negative electrode 140. Here, the p-type gallium nitride based semiconductor layer and the positive electrode are etched by using a common mask to set the value of x within a predetermined range, as in the above embodiment.

【0025】以上の実施形態では、発光素子である窒化
物半導体素子について説明したが、本発明はこれに限ら
ず、受光素子である窒化物半導体素子等の窒化ガリウム
系半導体を用いて構成した他の素子に適用することもで
きる。すなわち、p型窒化ガリウム系半導体は、p型と
はいっても他の材料に比較して抵抗値が高いために、一
般的にp型窒化ガリウム系半導体層と正電極との接触面
積を大きくとるので、p型窒化ガリウム系半導体を用い
る窒化物半導体素子であれば、本願発明を適用でき、本
実施形態と同様の作用効果を有する。
In the above embodiments, the nitride semiconductor element which is a light emitting element has been described. However, the present invention is not limited to this, and it is also possible to use a gallium nitride based semiconductor such as a nitride semiconductor element which is a light receiving element. It can also be applied to the element of. That is, since the p-type gallium nitride based semiconductor has a higher resistance value than other materials, even if it is p-type, generally, the contact area between the p-type gallium nitride based semiconductor layer and the positive electrode is large. Therefore, the present invention can be applied to any nitride semiconductor device using a p-type gallium nitride based semiconductor, and has the same effects as the present embodiment.

【0026】以上の実施形態では、n型窒化ガリウム系
半導体層12、活性層10及びp型窒化ガリウム系半導
体層13を備えた窒化物半導体層素子について示した
が、本発明はこれに限らず、バッファ層等のその他の半
導体層を備えていてもよいことはいうまでもない。他の
半導体層を備えていても本発明を適用することができ、
実施形態と同様の作用効果を有する。
In the above embodiments, the nitride semiconductor layer device including the n-type gallium nitride based semiconductor layer 12, the active layer 10 and the p-type gallium nitride based semiconductor layer 13 has been described, but the present invention is not limited to this. Needless to say, other semiconductor layers such as a buffer layer may be provided. The present invention can be applied even if other semiconductor layers are provided,
It has the same effect as the embodiment.

【0027】[0027]

【発明の効果】以上詳述したように、本発明の窒化物半
導体素子は、上記p型窒化ガリウム系半導体層の外周と
上記正電極との外周との間の距離が、0.2μm以上で
あって10μm未満になるように、上記正電極が形成さ
れているので、上記p型窒化ガリウム系半導体層と上記
正電極との接触面積を大きくすることができる。これに
よって、本発明の窒化物半導体素子は、電流密度を下げ
ることができ、順方向電圧を小さくすることができる。
As described in detail above, in the nitride semiconductor device of the present invention, the distance between the outer periphery of the p-type gallium nitride based semiconductor layer and the outer periphery of the positive electrode is 0.2 μm or more. Since the positive electrode is formed so as to be less than 10 μm, the contact area between the p-type gallium nitride based semiconductor layer and the positive electrode can be increased. As a result, the nitride semiconductor device of the present invention can reduce the current density and the forward voltage.

【0028】また、本発明に係る窒化物半導体素子の製
造方法は、上記p型窒化ガリウム系半導体層の表面に電
極層を形成した後に、上記電極層上にマスクを形成し該
マスクを用いて、上記電極層と上記p型窒化ガリウム系
半導体層とをエッチングにより除去することにより、上
記正電極を形成している。これによって、本発明の製造
方法では、高価な露光装置を使用することなく、上記p
型窒化ガリウム系半導体層の外周と上記正電極との外周
との間の距離が、0.2μm以上であって10μm未満
になるように、上記正電極を形成できるので、順方向電
圧の低い窒化物半導体素子を安価に製造することができ
る。
In the method for manufacturing a nitride semiconductor device according to the present invention, after forming an electrode layer on the surface of the p-type gallium nitride based semiconductor layer, a mask is formed on the electrode layer and the mask is used. The positive electrode is formed by removing the electrode layer and the p-type gallium nitride based semiconductor layer by etching. As a result, in the manufacturing method of the present invention, the p
Since the positive electrode can be formed such that the distance between the outer circumference of the type gallium nitride based semiconductor layer and the outer circumference of the positive electrode is 0.2 μm or more and less than 10 μm, the nitriding with low forward voltage is performed. The semiconductor device can be manufactured at low cost.

【図面の簡単な説明】[Brief description of drawings]

【図1】 本発明に係る実施形態の窒化物半導体素子の
模式断面図である。
FIG. 1 is a schematic cross-sectional view of a nitride semiconductor device of an embodiment according to the present invention.

【図2】 図1の窒化物半導体素子において絶縁膜17
を除去して、p型窒化ガリウム系半導体層と正電極15
と負電極14との配置を模式的に示す平面図である。
2 is an insulating film 17 in the nitride semiconductor device of FIG.
To remove the p-type gallium nitride based semiconductor layer and the positive electrode 15
FIG. 3 is a plan view schematically showing the arrangement of the negative electrode 14 and the negative electrode.

【図3】 図1の窒化物半導体素子の製造方法におけ
る、主要ステップの断面図である。
FIG. 3 is a cross-sectional view of main steps in the method for manufacturing the nitride semiconductor device of FIG.

【図4】 本発明に従って形成したp型窒化ガリウム系
半導体層と正電極15との位置関係を示す顕微鏡写真で
ある。
FIG. 4 is a micrograph showing the positional relationship between the positive electrode 15 and the p-type gallium nitride based semiconductor layer formed according to the present invention.

【図5】 本発明に従って形成したp型窒化ガリウム系
半導体層と正電極15との位置関係を示すSEM写真で
ある。
FIG. 5 is an SEM photograph showing the positional relationship between the positive electrode 15 and the p-type gallium nitride based semiconductor layer formed according to the present invention.

【図6】 本発明に係る窒化物半導体素子の順方向電圧
特性を示すグラフである。
FIG. 6 is a graph showing forward voltage characteristics of a nitride semiconductor device according to the present invention.

【図7】 本発明に係る変形例の窒化物半導体素子の電
極構造を示す平面図である。
FIG. 7 is a plan view showing an electrode structure of a nitride semiconductor device of a modified example according to the present invention.

【図8】 (a)は、従来例の窒化物半導体素子の模式
断面図であり、(b)は、従来例の窒化物半導体素子の
電極を示す平面図である。
8A is a schematic cross-sectional view of a conventional nitride semiconductor device, and FIG. 8B is a plan view showing electrodes of a conventional nitride semiconductor device.

【符号の説明】[Explanation of symbols]

10…活性層、 11…基板、 12…n型窒化ガリウム系半導体層、 13…p型窒化ガリウム系半導体層、 14…負電極、 15…正電極、 16…取り出し電極、 17…絶縁膜。 10 ... Active layer, 11 ... substrate, 12 ... n-type gallium nitride based semiconductor layer, 13 ... p-type gallium nitride based semiconductor layer, 14 ... Negative electrode, 15 ... Positive electrode, 16 ... take-out electrode, 17 ... Insulating film.

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 33/00 ─────────────────────────────────────────────────── ─── Continuation of the front page (58) Fields surveyed (Int.Cl. 7 , DB name) H01L 33/00

Claims (6)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 基板上に、少なくともn型窒化ガリウム
系半導体層を含む1または2以上の半導体層を介してp
型窒化ガリウム系半導体層を形成する工程と、 上記p型窒化ガリウム系半導体層の表面に電極層を形成
する工程と、 上記電極層上にマスクを形成する工程と、 上記マスクの直下を除く上記電極層と上記p型窒化ガリ
ウム系半導体層とをエッチングにより除去することによ
り所定の形状の正電極を形成し、かつ上記n型窒化ガリ
ウム系半導体層の上面の一部を露出させるエッチング工
程と、 上記露出させたn型窒化ガリウム系半導体層の上面の一
部に負電極を形成する工程とを含む窒化物半導体素子の
製造方法であって、 上記エッチング工程は、上記電極層をウェットエッチン
グすることと、上記p型窒化ガリウム系半導体層をドラ
イエッチングすることとを含むことを特徴とする窒化物
半導体素子の製造方法。
1. A substrate having at least one semiconductor layer including at least an n-type gallium nitride-based semiconductor layer, and at least two p-type semiconductor layers.
Forming a p-type gallium nitride-based semiconductor layer, forming an electrode layer on the surface of the p-type gallium nitride-based semiconductor layer, forming a mask on the electrode layer, and except immediately below the mask. An etching step of forming a positive electrode having a predetermined shape by removing the electrode layer and the p-type gallium nitride based semiconductor layer by etching, and exposing a part of the upper surface of the n-type gallium nitride based semiconductor layer; And a step of forming a negative electrode on a part of the upper surface of the exposed n-type gallium nitride based semiconductor layer, wherein the etching step is wet etching of the electrode layer. And dry-etching the p-type gallium nitride based semiconductor layer.
【請求項2】 上記エッチング工程は、上記電極層から
上記p型窒化ガリウム系半導体層までをドライエッチン
グすることにより上記n型窒化ガリウム系半導体層の表
面を露出させた後に、上記電極層をさらにウェットエッ
チングをすることを含む請求項1記載の窒化物半導体素
子の製造方法。
2. In the etching step, the surface of the n-type gallium nitride based semiconductor layer is exposed by dry etching from the electrode layer to the p-type gallium nitride based semiconductor layer, and then the electrode layer is further formed. The method for manufacturing a nitride semiconductor device according to claim 1, comprising performing wet etching.
【請求項3】 上記エッチング工程は、上記電極層をウ
ェットエッチングした後に、上記p型窒化ガリウム系半
導体層をドライエッチングすることにより上記n型窒化
ガリウム系半導体層の表面を露出させる工程を含む請求
項1記載の窒化物半導体素子の製造方法。
3. The etching step includes the step of exposing the surface of the n-type gallium nitride based semiconductor layer by dry etching the p-type gallium nitride based semiconductor layer after wet etching the electrode layer. Item 2. A method for manufacturing a nitride semiconductor device according to item 1.
【請求項4】 上記電極層を形成する工程において、上
記電極層を1.5μm以下の厚さに形成する請求項1〜
3のうちのいずれか1つに記載の窒化物半導体素子の製
造方法。
4. The step of forming the electrode layer, wherein the electrode layer is formed to a thickness of 1.5 μm or less.
4. The method for manufacturing a nitride semiconductor device according to any one of 3.
【請求項5】 上記電極層を、Ni、Au、Pt、C
o、Pd及びZnからなる群から選ばれた少なくとも1
つの元素を含んで形成する請求項1〜4のうちのいずれ
か1つに記載の窒化物半導体素子の製造方法。
5. The electrode layer is formed of Ni, Au, Pt, C.
at least 1 selected from the group consisting of o, Pd and Zn
The method for manufacturing a nitride semiconductor device according to claim 1, wherein the nitride semiconductor device is formed by including one element.
【請求項6】 上記電極層を、Ni又はAuを含んで形
成する請求項5に記載の窒化物半導体素子の製造方法。
6. The method for manufacturing a nitride semiconductor device according to claim 5, wherein the electrode layer is formed to contain Ni or Au.
JP33646797A 1997-11-19 1997-11-19 Method for manufacturing nitride semiconductor device Expired - Fee Related JP3362650B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33646797A JP3362650B2 (en) 1997-11-19 1997-11-19 Method for manufacturing nitride semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33646797A JP3362650B2 (en) 1997-11-19 1997-11-19 Method for manufacturing nitride semiconductor device

Publications (2)

Publication Number Publication Date
JPH11150304A JPH11150304A (en) 1999-06-02
JP3362650B2 true JP3362650B2 (en) 2003-01-07

Family

ID=18299450

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33646797A Expired - Fee Related JP3362650B2 (en) 1997-11-19 1997-11-19 Method for manufacturing nitride semiconductor device

Country Status (1)

Country Link
JP (1) JP3362650B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3267498B1 (en) * 2015-03-06 2021-03-24 Stanley Electric Co., Ltd. Group iii nitride semiconductor light emitting element and wafer containing element structure

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4493153B2 (en) * 2000-04-19 2010-06-30 シャープ株式会社 Nitride-based semiconductor light emitting device
JP2007081115A (en) * 2005-09-14 2007-03-29 Sony Corp Method for manufacturing semiconductor light emitting element
JP2016048712A (en) * 2014-08-27 2016-04-07 住友電気工業株式会社 Semiconductor device manufacturing method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3267498B1 (en) * 2015-03-06 2021-03-24 Stanley Electric Co., Ltd. Group iii nitride semiconductor light emitting element and wafer containing element structure

Also Published As

Publication number Publication date
JPH11150304A (en) 1999-06-02

Similar Documents

Publication Publication Date Title
JP3322300B2 (en) Gallium nitride based semiconductor light emitting device and light receiving device
US5468656A (en) Method of making a VCSEL
JPH10242516A (en) Gallium nitride compound semiconductor light emitting element and its manufacture
US20020173062A1 (en) Method for manufacturing GaN-based LED
JP3362650B2 (en) Method for manufacturing nitride semiconductor device
JPH07221347A (en) Gallium nitride compound semiconductor light emitting element
CN116565091A (en) LED chip and manufacturing method thereof
JP4929677B2 (en) Method for manufacturing group III nitride semiconductor device
JP3356034B2 (en) Nitride semiconductor light emitting device
US20040185599A1 (en) Method for fabricating a semiconductor component based on a nitride compound semiconductor
JP4644947B2 (en) Nitride semiconductor device and manufacturing method thereof
JP2522952Y2 (en) Gallium nitride based compound semiconductor device
US20050012107A1 (en) [led device ]
JP4284722B2 (en) Manufacturing method of semiconductor light emitting device
JP2001102631A (en) Nitride-based compound semiconductor light-emitting element
JP4162566B2 (en) Semiconductor device
TW202013766A (en) Semiconductor devices and manufacturing methods thereof
KR100598154B1 (en) Manufacture method of LED having roughness surface
US20060078025A1 (en) Ridge waveguide semiconductor laser and method of manufacturing the same
US6762437B2 (en) Light emitting semiconductor device
JP2003249663A (en) Semiconductor device and its manufacturing method
US20030096444A1 (en) Heterobipolar transistor with T-shaped emitter terminal contact and method of manufacturing it
CN218414612U (en) LED chip with light emitting from reverse-polarity small holes
JP3231613B2 (en) LED array manufacturing method
JP3052375B2 (en) Method for manufacturing semiconductor device

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081025

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091025

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091025

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091025

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101025

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101025

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111025

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111025

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121025

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121025

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131025

Year of fee payment: 11

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees