JP3231261B2 - Liquid crystal display element and liquid crystal display device using the same - Google Patents

Liquid crystal display element and liquid crystal display device using the same

Info

Publication number
JP3231261B2
JP3231261B2 JP7331097A JP7331097A JP3231261B2 JP 3231261 B2 JP3231261 B2 JP 3231261B2 JP 7331097 A JP7331097 A JP 7331097A JP 7331097 A JP7331097 A JP 7331097A JP 3231261 B2 JP3231261 B2 JP 3231261B2
Authority
JP
Japan
Prior art keywords
liquid crystal
crystal display
electrode
signal line
display element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP7331097A
Other languages
Japanese (ja)
Other versions
JPH10268349A (en
Inventor
きよみ 福岡
繁 菊田
Original Assignee
株式会社アドバンスト・ディスプレイ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社アドバンスト・ディスプレイ filed Critical 株式会社アドバンスト・ディスプレイ
Priority to JP7331097A priority Critical patent/JP3231261B2/en
Publication of JPH10268349A publication Critical patent/JPH10268349A/en
Application granted granted Critical
Publication of JP3231261B2 publication Critical patent/JP3231261B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、映像や情報機器
などに用いる液晶表示パネルの表示部を構成する液晶表
示素子及びこれを用いた液晶表示装置に関するものであ
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display element constituting a display section of a liquid crystal display panel used for video and information equipment, and a liquid crystal display device using the same.

【0002】[0002]

【従来の技術】図3は、液晶表示装置にマトリクス状に
配置されている従来の液晶表示素子を示すレイアウト図
である。図において、1は走査信号線、2は走査信号線
1に交差するように配置されたデータ信号線、3は走査
信号線1に接続され、薄膜トランジスタを構成するゲー
ト電極、4はデータ信号線2に接続され、薄膜トランジ
スタを構成するソース電極、5は薄膜トランジスタを構
成するドレイン電極、6はドレイン電極5に接続された
画素電極、7は薄膜トランジスタを構成する半導体層で
ある。8は液晶の収束性を高める目的で画素電極6の周
辺に設けられた補助容量電極である。
2. Description of the Related Art FIG. 3 is a layout diagram showing a conventional liquid crystal display element arranged in a matrix on a liquid crystal display device. In the figure, 1 is a scanning signal line, 2 is a data signal line arranged so as to intersect with the scanning signal line 1, 3 is connected to the scanning signal line 1, a gate electrode forming a thin film transistor, and 4 is a data signal line 2. , A source electrode constituting the thin film transistor, 5 a drain electrode constituting the thin film transistor, 6 a pixel electrode connected to the drain electrode 5, and 7 a semiconductor layer constituting the thin film transistor. Reference numeral 8 denotes an auxiliary capacitance electrode provided around the pixel electrode 6 for the purpose of improving the convergence of the liquid crystal.

【0003】図3に示すように、液晶表示素子は、ゲー
ト電極3とソース電極4とドレイン電極5からなる薄膜
トランジスタTFT(Thin Film Trans
istor)と、液晶表示装置の対向基板との間に注入
封止されている液晶に電圧を印加する画素電極6と、液
晶の収束性を高める目的で画素電極6の周辺に設けられ
た補助容量電極8から構成されている。液晶表示装置
は、この液晶表示素子をマトリクス状に配置した液晶表
示パネル基板と、ブラックマトリクス層、カラーフィル
タ層、トップコート層からなる透明基板との間に、液晶
を注入封止したものである。
As shown in FIG. 3, a liquid crystal display device has a thin film transistor (TFT) comprising a gate electrode 3, a source electrode 4 and a drain electrode 5.
isolators), a pixel electrode 6 for applying a voltage to the liquid crystal injected and sealed between the opposing substrate of the liquid crystal display device, and an auxiliary capacitor provided around the pixel electrode 6 for the purpose of improving the convergence of the liquid crystal. It is composed of electrodes 8. In a liquid crystal display device, liquid crystal is injected and sealed between a liquid crystal display panel substrate in which the liquid crystal display elements are arranged in a matrix and a transparent substrate including a black matrix layer, a color filter layer, and a top coat layer. .

【0004】従来の液晶表示素子においては、液晶表示
素子1つにつき、1つの薄膜トランジスタで画素電極6
を駆動している。液晶表示素子は、図3に示すような構
成であって、半導体層7を介して、ドレイン電極5に電
圧を印加し、薄膜トランジスタのドレイン電極5から、
液晶表示素子内の画素電極6に電圧を印加する。
In a conventional liquid crystal display device, one thin film transistor is used for one pixel electrode 6 for each liquid crystal display device.
Is driving. The liquid crystal display element has a configuration as shown in FIG. 3, in which a voltage is applied to the drain electrode 5 through the semiconductor layer 7 and the
A voltage is applied to the pixel electrode 6 in the liquid crystal display device.

【0005】図4は、図3に示す液晶表示素子のA−A
´断面を示す断面図である。図において、3〜7は図3
におけるものと同一のものである。9はガラス基板、1
0はゲート絶縁膜、11は保護膜である。液晶表示素子
は、図4に示すように形成される。ガラス基板9上にま
ず画素電極6を駆動させるためのスイッチング素子を構
成するゲート電極3を形成し、次いでゲート絶縁膜1
0、半導体層7をゲート電極3の上部に形成する。ま
た、ゲート電極3と同一層にて、またはゲート絶縁膜1
0をはさんで、ゲート電極3の上層または下層に、画素
電極6と重なりあう形で、補助容量電極(図示せず)を
形成する。そして、ゲート絶縁膜10及び半導体層7の
上部に、画素電極6に電圧を印加するドレイン電極5及
びソース電極4を形成する。さらに、ドレイン電極5及
びソース電極4の上層または下層に、ドレイン電極5と
接続する形で、画素電極6を形成する。そして最後に、
ガラス基板9上に形成した薄膜を保護する目的で、保護
膜11を形成する。
FIG. 4 is a sectional view of the liquid crystal display device shown in FIG.
FIG. In FIG.
Are the same as those in. 9 is a glass substrate, 1
0 is a gate insulating film, and 11 is a protective film. The liquid crystal display device is formed as shown in FIG. First, a gate electrode 3 constituting a switching element for driving a pixel electrode 6 is formed on a glass substrate 9, and then a gate insulating film 1 is formed.
0, a semiconductor layer 7 is formed on the gate electrode 3. Further, in the same layer as the gate electrode 3 or in the gate insulating film 1
An auxiliary capacitance electrode (not shown) is formed in the upper layer or the lower layer of the gate electrode 3 so as to overlap the pixel electrode 6 with the 0 interposed therebetween. Then, a drain electrode 5 and a source electrode 4 for applying a voltage to the pixel electrode 6 are formed on the gate insulating film 10 and the semiconductor layer 7. Further, a pixel electrode 6 is formed above or below the drain electrode 5 and the source electrode 4 so as to be connected to the drain electrode 5. And finally,
In order to protect the thin film formed on the glass substrate 9, a protective film 11 is formed.

【0006】[0006]

【発明が解決しようとする課題】液晶表示素子において
は、ゲート電極3とドレイン電極5間の寄生容量Cg
d、画素電極6と補助容量電極8との間に形成されるC
s容量等が発生する。そして、このような寄生容量の収
束性や、画素電極6に対する液晶の応答速度が、液晶表
示パネルの表示特性に重大な影響を与えており、時とし
て液晶表示パネルの歩留まりを低下させる原因になって
いる。従来の液晶表示素子においては、液晶表示素子内
の全てを埋めつくすような形状で、画素電極6を形成
し、その画素電極6を1つの薄膜トランジスタで駆動す
る構成としている。
In a liquid crystal display device, a parasitic capacitance Cg between the gate electrode 3 and the drain electrode 5 is set.
d, C formed between the pixel electrode 6 and the auxiliary capacitance electrode 8
s capacity etc. occur. The convergence of the parasitic capacitance and the response speed of the liquid crystal to the pixel electrode 6 have a significant effect on the display characteristics of the liquid crystal display panel, and sometimes cause a reduction in the yield of the liquid crystal display panel. ing. In the conventional liquid crystal display element, the pixel electrode 6 is formed in a shape that fills the entire liquid crystal display element, and the pixel electrode 6 is driven by one thin film transistor.

【0007】画素電極6に対する液晶の応答速度を向上
させるためには、薄膜トランジスタの駆動能力を向上さ
せることが一例として上げられる。これは、薄膜トラン
ジスタのサイズを変更することにより、実現可能である
が、液晶表示素子という限られた領域内での遮光領域が
増加することを意味し、液晶表示素子の開口率(液晶表
示素子内での表示領域)の観点からは望ましくない。ま
た、前述したような液晶表示素子の製造過程において
は、設計値と異なる層間のズレが生じてしまう。そし
て、層間のズレのみならず、露光時のパターンのズレも
同様にして起こりうる。そして、設計値と異なるズレが
生じた場合、前述の寄生容量が変化し、結果として表示
ムラ等が発生し、液晶表示装置の品質が低下する。
In order to improve the response speed of the liquid crystal to the pixel electrode 6, an example is to improve the driving capability of the thin film transistor. This can be realized by changing the size of the thin film transistor, but means that the light-shielding area in a limited area of the liquid crystal display element increases, and the aperture ratio of the liquid crystal display element (in the liquid crystal display element). This is not desirable from the viewpoint of the display area of Further, in the above-described manufacturing process of the liquid crystal display element, a gap between layers different from a design value occurs. Then, not only the displacement between the layers but also the displacement of the pattern at the time of exposure can occur in the same manner. If a deviation from the designed value occurs, the above-mentioned parasitic capacitance changes, resulting in display unevenness or the like, and the quality of the liquid crystal display device is degraded.

【0008】このように、従来の液晶表示素子では、液
晶表示素子の製造過程における層間のズレによる品質低
下を防ぐため、層間のズレを見込んだ設計が必要不可欠
であり、さらにその上で、液晶表示素子の製造過程にお
ける、層間のズレまたは、露光時のパターンのズレを減
少させるため、製造過程においてのアライメント精度の
向上が必要不可欠であった。しかし、層間のズレを見込
んだ設計を行うには、液晶表示素子という限られた領域
内での遮光領域が増加することを意味し、液晶表示素子
の開口率の観点からは望ましくない。また、寄生容量の
増減を見込んだ液晶表示素子の設計を行うことは、極め
て困難であった。以上のことより、トランジスタの駆動
能力を向上し、寄生容量の変化の影響を受けにくい液晶
表示素子の設計が望まれている。
As described above, in the conventional liquid crystal display device, in order to prevent the quality from being deteriorated due to the misalignment between the layers during the manufacturing process of the liquid crystal display device, it is essential to design in consideration of the misalignment between the layers. In order to reduce misalignment between layers or misalignment of a pattern at the time of exposure in the manufacturing process of a display element, it is essential to improve alignment accuracy in the manufacturing process. However, designing in consideration of the displacement between layers means that the light-shielding area in a limited area of the liquid crystal display element increases, which is not desirable from the viewpoint of the aperture ratio of the liquid crystal display element. In addition, it has been extremely difficult to design a liquid crystal display element in anticipation of an increase or decrease in parasitic capacitance. As described above, there is a demand for a liquid crystal display element that has improved transistor driving capability and is less susceptible to changes in parasitic capacitance.

【0009】この発明は、上述のような課題を解決する
ためになされたものであり、薄膜トランジスタの駆動能
力を向上させ、画素電極の応答時間を短縮することがで
きる液晶表示素子を得ることを第一の目的とする。ま
た、製造工程による設計値のズレによる寄生容量の変化
の影響をうけにくい構造の液晶表示素子を得ることを第
二の目的とする。さらに、液晶表示素子間で製造工程に
よる設計値のズレを吸収できるような構造の液晶表示装
置を得ることを第の目的とする。
SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems, and it is an object of the present invention to provide a liquid crystal display device capable of improving the driving capability of a thin film transistor and shortening the response time of a pixel electrode. One purpose. It is a second object of the present invention to provide a liquid crystal display element having a structure that is not easily affected by a change in parasitic capacitance due to a deviation of a design value due to a manufacturing process. It is a third object of the present invention to provide a liquid crystal display device having a structure capable of absorbing a deviation in design values between liquid crystal display elements due to a manufacturing process.

【0010】[0010]

【課題を解決するための手段】この発明に係わる液晶表
示素子においては、第一の信号線、この第一の信号線と
交差する第二の信号線、上記第一の信号線に接続された
ゲート電極と、上記第二の信号線に接続され上記ゲート
電極上に半導体層を介して配置されたソース電極と、上
記ゲート電極と一部が重なるように上記半導体層上に上
記ソース電極と対向して配置されたドレイン電極をそれ
ぞれ有すると共に、上記第一の信号線の両側に配置され
た一対の薄膜トランジスタ、上記第一の信号線の両側に
配置され、上記一対の薄膜トランジスタのドレイン電極
にそれぞれ接続され、上記各薄膜トランジスタによって
駆動される一対の画素電極、この一対の画素電極とそれ
ぞれ一部が重なるように上記第一の信号線の両側に配置
された一対の補助容量電極を備え、上記一対の薄膜トラ
ンジスタ、画素電極及び補助容量電極が、上記第一の信
号線の長手方向の中心線を対称軸とする対称形を有する
と共に、製造工程における層間またはパターンのズレが
生じても、上記ゲート電極とドレイン電極の重なり部の
面積の和が1つの液晶表示素子において一定になるよう
に、上記各ソース電極及びドレイン電極を上記各ゲート
電極上において上記第二の信号線の方向に離間して形成
すると共に、上記第一の信号線に対して上記ゲート電極
の最も離れた上記第一の信号線と平行な一辺の少なくと
も一部を含む領域と上記ドレイン電極との間で重なり部
が形成され、且つ上記一対の画素電極と補助容量電極の
重なり部の面積の和が1つの液晶表示素子において一定
になるように、上記第一の信号線に対して上記一対の画
素電極の最も離れた一辺の少なくとも一部を含む領域と
補助容量電極との間で重なり部を形成する。また、補助
容量電極は、画素電極を囲むコ字型に形成され、コ字型
に画素電極と重なっているものである。
In a liquid crystal display device according to the present invention, a first signal line, a second signal line crossing the first signal line, and the first signal line are connected. A gate electrode, a source electrode connected to the second signal line and disposed on the gate electrode via a semiconductor layer, and facing the source electrode on the semiconductor layer so as to partially overlap the gate electrode. And a pair of thin film transistors disposed on both sides of the first signal line, respectively disposed on both sides of the first signal line, and connected to the drain electrodes of the pair of thin film transistors, respectively. A pair of pixel electrodes driven by the thin film transistors, and a pair of auxiliary electrodes disposed on both sides of the first signal line so as to partially overlap the pair of pixel electrodes. Comprising an amount electrodes, the pair of the thin film transistor, the pixel electrode and the auxiliary capacitance electrodes, has a symmetrical shape and symmetry axis in the longitudinal direction of the center line of the first signal lines
At the same time, interlayer or pattern misalignment in the manufacturing process
Even if it occurs, the overlap between the gate electrode and the drain electrode
The sum of the areas is constant in one liquid crystal display element
The above-mentioned source electrode and drain electrode are connected to the above-mentioned gates, respectively.
Formed on the electrode in the direction of the second signal line
And the gate electrode with respect to the first signal line.
At least one side parallel to the farthest first signal line
Overlap region between the region including the part and the drain electrode.
Is formed, and the pair of pixel electrodes and the auxiliary capacitance electrode are formed.
The sum of the overlapping areas is constant in one liquid crystal display
To the first signal line,
A region including at least a part of the farthest side of the elementary electrode;
An overlapping portion is formed between the storage capacitor electrode and the storage capacitor electrode . Further, the auxiliary capacitance electrode is formed in a U shape surrounding the pixel electrode, and overlaps the pixel electrode in a U shape.

【0011】さらに、この発明に係わる液晶表示装置
は、請求項1記載の液晶表示素子がマトリクス状に配置
されると共に、上記液晶表示素子の補助容量電極は、隣
接する別の液晶表示素子と共用される。
Further, in the liquid crystal display device according to the present invention, the liquid crystal display elements according to claim 1 are arranged in a matrix, and the auxiliary capacitance electrode of the liquid crystal display element is shared with another adjacent liquid crystal display element. Is done.

【0012】[0012]

【発明の実施の形態】図1は、この発明の液晶表示素子
の構成を示すレイアウト図である。図2は、この発明の
実施の形態による液晶表示素子を示す別のレイアウト図
である。図において、1〜8は上記従来装置におけるも
のに相当するものであるが、レイアウト及び形状が以下
に説明するごとく異なっている。図1に示すように液晶
表示素子は、次のように形成される。薄膜トランジスタ
を形成する土台となるガラス基板上に、走査信号線1及
び走査信号線1に接続されているゲート電極3を形成す
る。また、ゲート電極3と同一の工程または、絶縁膜を
はさんでゲート電極3を形成する工程と前後する工程
で、補助容量電極8を形成する。次に、ゲート絶縁膜と
半導体層7を形成し、その後、画素電極6及びソース電
極4、ドレイン電極5を形成する。そして、ガラス基板
9上の薄膜を保護する目的で、最後に保護膜11を設け
る。
FIG. 1 is a layout diagram showing a configuration of a liquid crystal display device according to the present invention. FIG. 2 is another layout diagram showing the liquid crystal display device according to the embodiment of the present invention. In the figure, reference numerals 1 to 8 correspond to those in the above-mentioned conventional apparatus, but the layout and shape are different as described below. As shown in FIG. 1, the liquid crystal display device is formed as follows. A scanning signal line 1 and a gate electrode 3 connected to the scanning signal line 1 are formed on a glass substrate serving as a base for forming a thin film transistor. In addition, the auxiliary capacitance electrode 8 is formed in the same step as that for forming the gate electrode 3 or before or after the step of forming the gate electrode 3 with an insulating film interposed therebetween. Next, a gate insulating film and a semiconductor layer 7 are formed, and thereafter, a pixel electrode 6, a source electrode 4, and a drain electrode 5 are formed. Then, for the purpose of protecting the thin film on the glass substrate 9, a protective film 11 is finally provided.

【0013】図1に示すように、液晶表示素子のレイア
ウトは、液晶表示素子の中央部に走査信号線1を配置
し、走査信号線1を中心に対称形となるように薄膜トラ
ンジスタを形成する。ここで、ソース電極4は、データ
信号線2と平行な部分を有し、この平行な部分に対向す
るようにドレイン電極を設けると共に、ゲート電極3
は、走査信号線1と平行な部分を有し、この平行な部分
とドレイン電極5が重なる構成とする。すなわち、デー
タ信号線2の方向にソース電極4とドレイン電極5を配
置する構成とするものである。同様にして、液晶に電圧
を印加する画素電極6も二分割して、走査信号線1を中
心に対称形となるように配置する。この発明の実施の形
態による液晶表示素子においては、液晶に電圧を印加す
る画素電極6を走査信号線1を中心に二分割し、それぞ
れの画素電極6を別個の薄膜トランジスタで駆動させる
ことにより、画素電極6の応答速度を向上させ、結果と
して、Cs容量の収束性を向上させる液晶表示素子を実
現することが可能となる。
As shown in FIG. 1, in the layout of the liquid crystal display element, a scanning signal line 1 is arranged at the center of the liquid crystal display element, and a thin film transistor is formed so as to be symmetrical with respect to the scanning signal line 1. Here, the source electrode 4 has a portion parallel to the data signal line 2, a drain electrode is provided so as to face the parallel portion, and the gate electrode 3 is provided.
Has a portion parallel to the scanning signal line 1 and the parallel portion overlaps the drain electrode 5. That is, the source electrode 4 and the drain electrode 5 are arranged in the direction of the data signal line 2. Similarly, the pixel electrode 6 for applying a voltage to the liquid crystal is also divided into two and arranged so as to be symmetrical about the scanning signal line 1. In the liquid crystal display element according to the embodiment of the present invention, the pixel electrode 6 for applying a voltage to the liquid crystal is divided into two around the scanning signal line 1 and each pixel electrode 6 is driven by a separate thin film transistor, thereby providing a pixel. It is possible to realize a liquid crystal display element that improves the response speed of the electrode 6 and consequently improves the convergence of the Cs capacitance.

【0014】また、ゲート電極3とドレイン電極5との
間の寄生容量Cgdは、液晶表示素子内で分割した画素
電極6の上段と下段とで、同一の値をとるように設計す
る。製造工程において、層間のズレにより、Cgdの容
量が変化しても、1つの液晶表示素子内に走査信号線1
をはさんで上下に対称形となっているので、1つの液晶
表示素子のゲート電極3とドレイン電極5との間の寄生
容量は均一化される。よって、液晶表示パネル全体とし
ては、製造工程間のパターンのズレを平均化した容量が
形成され、表示ムラ等の発生しにくい高品質な液晶表示
装置を実現することが可能である。さらに、液晶に補助
的に電圧を印加する補助容量電極8は、走査信号線1を
中心に対称形に配置した画素電極6と重なり合うように
形成する。そして、補助容量電極8と、画素電極6が重
なり合った領域に発生する寄生容量がCs容量となる。
この時、補助容量電極8は、液晶表示素子内で分割され
た画素電極6と重なり合う形で、走査信号線1に対して
上に位置する画素電極6では画素電極6の上部に、走査
信号線1に対して下に位置する画素電極6では画素電極
6の下部に、配置されている。
The parasitic capacitance Cgd between the gate electrode 3 and the drain electrode 5 is designed to have the same value in the upper and lower stages of the pixel electrode 6 divided in the liquid crystal display device. In the manufacturing process, even if the capacitance of Cgd changes due to the displacement between layers, the scanning signal line 1 is provided in one liquid crystal display element.
, The parasitic capacitance between the gate electrode 3 and the drain electrode 5 of one liquid crystal display element is made uniform. Therefore, as a whole liquid crystal display panel, a capacitor having an averaged pattern deviation between manufacturing steps is formed, and a high quality liquid crystal display device in which display unevenness or the like is less likely to occur can be realized. Further, the auxiliary capacitance electrode 8 for applying a voltage to the liquid crystal in an auxiliary manner is formed so as to overlap with the pixel electrode 6 arranged symmetrically around the scanning signal line 1. The parasitic capacitance generated in the region where the auxiliary capacitance electrode 8 and the pixel electrode 6 overlap each other becomes the Cs capacitance.
At this time, the auxiliary capacitance electrode 8 overlaps with the pixel electrode 6 divided in the liquid crystal display element, and the pixel electrode 6 located above the scanning signal line 1 is provided above the pixel electrode 6 in the scanning signal line 1. The pixel electrode 6 located below the pixel electrode 1 is disposed below the pixel electrode 6.

【0015】そして、画素電極6と補助容量電極8とで
発生するCs容量の領域は、走査信号線1に対して上部
のCs容量と下部のCs容量とで、走査信号線1を中心
に対称形となるように、レイアウトする。さらに、走査
信号線1の上部に形成した補助容量電極8を、前段の走
査信号線1によって選択される液晶表示素子と共有する
形でレイアウトする。同様にして、走査信号線1の下部
に形成した補助容量電極8を、次段の走査信号線1によ
って選択される液晶表示素子と共有する形でレイアウト
する。この時、補助容量電極8の形状は、液晶表示素子
の境界部を中心に、選択液晶表示素子とその前段の液晶
表示素子とで、また、選択液晶表示素子とその次段の液
晶表示素子とで対称形となるようにレイアウトする。
The area of the Cs capacitance generated between the pixel electrode 6 and the auxiliary capacitance electrode 8 is symmetrical about the scanning signal line 1 with the upper Cs capacitance and the lower Cs capacitance with respect to the scanning signal line 1. Lay out the shape. Further, the auxiliary capacitance electrode 8 formed above the scanning signal line 1 is laid out so as to be shared with the liquid crystal display element selected by the preceding scanning signal line 1. Similarly, the auxiliary capacitance electrode 8 formed below the scanning signal line 1 is laid out so as to be shared with the liquid crystal display element selected by the scanning signal line 1 at the next stage. At this time, the shape of the auxiliary capacitance electrode 8 depends on the selected liquid crystal display element and the preceding liquid crystal display element and the selected liquid crystal display element and the next liquid crystal display element around the boundary of the liquid crystal display element. Layout so that it is symmetrical.

【0016】このような構成にすることにより、製造過
程において層間のズレが生じた場合でも、走査信号線1
を中心にレイアウトされている画素電極6と補助容量電
極8とで形成されるCs容量は、走査信号線1を中心に
レイアウトされている片方のズレの増減を、走査信号線
1を介して対称形に配置してあるもう片方のCs容量で
吸収することが可能となり、Cs容量値を液晶表示パネ
ル全体で均一化することが可能となる。なお、補助容量
電極8の形状は、図1のように一部を画素電極6に重な
り合わせた形状と、図2に示すように、画素電極6の周
辺を囲うように、ブラックマトリクスの働きを兼ねるよ
うにした形状にする場合の2通りがあるが、いずれの場
合でも、選択液晶表示素子と隣接する前段液晶表示素
子、次段液晶表示素子とで、対称形とする。
With this configuration, even if the interlayer is misaligned in the manufacturing process, the scanning signal line 1
The Cs capacitance formed by the pixel electrode 6 and the auxiliary capacitance electrode 8 laid out centering on the scanning signal line 1 symmetrically increases or decreases one of the deviations laid out about the scanning signal line 1. It is possible to absorb the Cs capacitance of the other Cs capacitor arranged in the shape, and to make the Cs capacitance value uniform over the entire liquid crystal display panel. The shape of the auxiliary capacitance electrode 8 has a shape in which a part thereof overlaps the pixel electrode 6 as shown in FIG. 1 and a black matrix function so as to surround the periphery of the pixel electrode 6 as shown in FIG. There are two cases in which the shape is made to also serve as a shape, and in any case, the selected liquid crystal display element and the adjacent preceding liquid crystal display element and the next liquid crystal display element have a symmetric shape.

【0017】[0017]

【発明の効果】以上のようにこの発明に係わる液晶表示
素子においては、第一の信号線、この第一の信号線と交
差する第二の信号線、上記第一の信号線に接続されたゲ
ート電極と、上記第二の信号線に接続され上記ゲート電
極上に半導体層を介して配置されたソース電極と、上記
ゲート電極と一部が重なるように上記半導体層上に上記
ソース電極と対向して配置されたドレイン電極をそれぞ
れ有すると共に、上記第一の信号線の両側に配置された
一対の薄膜トランジスタ、上記第一の信号線の両側に配
置され、上記一対の薄膜トランジスタのドレイン電極に
それぞれ接続され、上記各薄膜トランジスタによって駆
動される一対の画素電極、この一対の画素電極とそれぞ
れ一部が重なるように上記第一の信号線の両側に配置さ
れた一対の補助容量電極を備え、上記一対の薄膜トラン
ジスタ、画素電極及び補助容量電極が、上記第一の信号
線の長手方向の中心線を対称軸とする対称形を有する
共に、製造工程における層間またはパターンのズレが生
じても、上記ゲート電極とドレイン電極の重なり部の面
積の和が1つの液晶表示素子において一定になるよう
に、上記各ソース電極及びドレイン電極を上記各ゲート
電極上において上記第二の信号線の方向に離間して形成
すると共に、上記第一の信号線に対して上記ゲート電極
の最も離れた上記第一の信号線と平行な一辺の少なくと
も一部を含む領域 と上記ドレイン電極との間で重なり部
が形成され、且つ上記一対の画素電極と補助容量電極の
重なり部の面積の和が1つの液晶表示素子において一定
になるように、上記第一の信号線に対して上記一対の画
素電極の最も離れた一辺の少なくとも一部を含む領域と
補助容量電極との間で重なり部を形成しているので、
つの薄膜トランジスタによる駆動能力の向上により画素
電極の応答時間を短縮させることができると共に、製造
工程における配置のずれによる寄生容量の変化の影響を
受けず、表示特性の向上及び歩留まりの向上ができる。
また、一対の画素電極及び補助容量電極も、第一の信号
線の長手方向の中心線を対称軸とする対称形を有するよ
うに構成されているので、画素電極と補助容量電極の重
なり部の製造工程におけるずれを互いに吸収できるよう
にすることができる。また、補助容量電極は、画素電極
を囲むコ字型に形成され、コ字型に画素電極と重なって
いるので、画素電極と補助容量電極の重なり部の製造工
程におけるずれを互いに吸収して設計値どおりにするこ
とができる。
As described above, in the liquid crystal display element according to the present invention, the first signal line, the second signal line crossing the first signal line, and the first signal line are connected. A gate electrode, a source electrode connected to the second signal line and disposed on the gate electrode via a semiconductor layer, and facing the source electrode on the semiconductor layer so as to partially overlap the gate electrode. And a pair of thin film transistors disposed on both sides of the first signal line, respectively disposed on both sides of the first signal line, and connected to the drain electrodes of the pair of thin film transistors, respectively. A pair of pixel electrodes driven by each of the thin film transistors, and a pair of auxiliary capacitors disposed on both sides of the first signal line so as to partially overlap the pair of pixel electrodes, respectively. An electrode, the pair of thin film transistors, pixel electrodes and the auxiliary capacitance electrodes and has a symmetrical shape to the symmetric axis in the longitudinal direction of the center line of the first signal lines
In both cases, interlayer or pattern misalignment occurs during the manufacturing process.
Of the gate electrode and the drain electrode
So that the sum of the products is constant in one liquid crystal display element
The above-mentioned source electrode and drain electrode are connected to the above-mentioned gates, respectively.
Formed on the electrode in the direction of the second signal line
And the gate electrode with respect to the first signal line.
At least one side parallel to the farthest first signal line
Overlap region between the region including the part and the drain electrode.
Is formed, and the pair of pixel electrodes and the auxiliary capacitance electrode are formed.
The sum of the overlapping areas is constant in one liquid crystal display
To the first signal line,
A region including at least a part of the farthest side of the elementary electrode;
Since an overlapping portion is formed between the auxiliary capacitance electrode and the auxiliary capacitance electrode, the response time of the pixel electrode can be shortened by improving the driving capability of the two thin film transistors, and the change in the parasitic capacitance due to the misalignment in the manufacturing process. The display characteristics and the yield can be improved without being affected.
In addition, since the pair of pixel electrodes and the auxiliary capacitance electrode are also configured to have a symmetric shape with the center line in the longitudinal direction of the first signal line as the axis of symmetry, the overlapping portion of the pixel electrode and the auxiliary capacitance electrode The deviation in the manufacturing process can be mutually absorbed. In addition, since the auxiliary capacitance electrode is formed in a U-shape surrounding the pixel electrode and overlaps the pixel electrode in a U-shape, the auxiliary capacitance electrode is designed to absorb a shift in a manufacturing process of an overlapping portion of the pixel electrode and the auxiliary capacitance electrode with each other. It can be set to value.

【0018】さらに、液晶表示素子がマトリクス状に配
置されると共に、液晶表示素子の補助容量電極は、隣接
する別の液晶表示素子と共用されるので、電極数を少な
くした液晶表示装置を得ることができる。
Further, since the liquid crystal display elements are arranged in a matrix and the auxiliary capacitance electrode of the liquid crystal display element is shared with another adjacent liquid crystal display element, it is possible to obtain a liquid crystal display device having a reduced number of electrodes. Can be.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 この発明の実施の形態による液晶表示素子を
示すレイアウト図である。
FIG. 1 is a layout diagram showing a liquid crystal display device according to an embodiment of the present invention.

【図2】 この発明の実施の形態による液晶表示素子を
示す別のレイアウト図である。
FIG. 2 is another layout diagram showing the liquid crystal display element according to the embodiment of the present invention.

【図3】 従来の液晶表示素子を示すレイアウト図であ
る。
FIG. 3 is a layout diagram showing a conventional liquid crystal display element.

【図4】 図3に示す液晶表示素子のA−A´断面を示
す断面図である。
FIG. 4 is a cross-sectional view showing a cross section AA ′ of the liquid crystal display element shown in FIG.

【符号の説明】[Explanation of symbols]

1 走査信号線、2 データ信号線、3 ゲート電極、
4 ソース電極、5 ドレイン電極、6 画素電極、7
半導体層、8 補助容量電極、10 ゲート絶縁膜。
1 scanning signal line, 2 data signal line, 3 gate electrode,
4 Source electrode, 5 Drain electrode, 6 Pixel electrode, 7
Semiconductor layer, 8 auxiliary capacitance electrodes, 10 gate insulating film.

フロントページの続き (58)調査した分野(Int.Cl.7,DB名) G02F 1/1368 G02F 1/1343 G02F 1/133 550 Continuation of the front page (58) Field surveyed (Int.Cl. 7 , DB name) G02F 1/1368 G02F 1/1343 G02F 1/133 550

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 第一の信号線、この第一の信号線と交差
する第二の信号線、上記第一の信号線に接続されたゲー
ト電極と、上記第二の信号線に接続され上記ゲート電極
上に半導体層を介して配置されたソース電極と、上記ゲ
ート電極と一部が重なるように上記半導体層上に上記ソ
ース電極と対向して配置されたドレイン電極をそれぞれ
有すると共に、上記第一の信号線の両側に配置された一
対の薄膜トランジスタ、上記第一の信号線の両側に配置
され、上記一対の薄膜トランジスタのドレイン電極にそ
れぞれ接続され、上記各薄膜トランジスタによって駆動
される一対の画素電極、この一対の画素電極とそれぞれ
一部が重なるように上記第一の信号線の両側に配置され
た一対の補助容量電極を備え、 上記一対の薄膜トランジスタ、画素電極及び補助容量電
極が、上記第一の信号線の長手方向の中心線を対称軸と
する対称形を有すると共に、 製造工程における層間またはパターンのズレが生じて
も、上記ゲート電極とドレイン電極の重なり部の面積の
和が1つの液晶表示素子において一定になるように、上
記各ソース電極及びドレイン電極を上記各ゲート電極上
において上記第二の信号線の方向に離間して形成すると
共に、上記第一の信号線に対して上記ゲート電極の最も
離れた上記第一の信号線と平行な一辺の少なくとも一部
を含む領域と上記ドレイン電極との間で重なり部が形成
され、且つ上記一対の画素電極と補助容量電極の重なり
部の面積の和が1つの液晶表示素子において一定になる
ように、上記第一の信号線に対して上記一対の画素電極
の最も離れた一辺の少なくとも一部を含む領域と補助容
量電極との間で重なり部を形成 することを特徴とする液
晶表示素子。
A first signal line, a second signal line intersecting with the first signal line, a gate electrode connected to the first signal line, and a gate electrode connected to the second signal line. A source electrode disposed on the gate electrode with a semiconductor layer interposed therebetween, and a drain electrode disposed on the semiconductor layer so as to face the source electrode so as to partially overlap the gate electrode; A pair of thin film transistors arranged on both sides of one signal line, a pair of pixel electrodes arranged on both sides of the first signal line, respectively connected to the drain electrodes of the pair of thin film transistors, and driven by the thin film transistors, A pair of auxiliary capacitance electrodes disposed on both sides of the first signal line so as to partially overlap with the pair of pixel electrodes, respectively; Auxiliary capacitor electrode, which has a symmetrical shape and symmetry axis in the longitudinal direction of the center line of said first signal lines, caused deviation of the interlayer or patterns in the manufacturing process
Also, the area of the overlapping portion of the gate electrode and the drain electrode
So that the sum is constant in one liquid crystal display element.
Place each source electrode and drain electrode on each gate electrode.
At a distance in the direction of the second signal line.
In both cases, the most of the gate electrode with respect to the first signal line
At least a part of one side parallel to the distant first signal line
Overlap between the region containing
And the overlap of the pair of pixel electrodes and the auxiliary capacitance electrode
The sum of the area of the parts becomes constant in one liquid crystal display element
As described above, the pair of pixel electrodes with respect to the first signal line
Area containing at least part of the farthest side of
A liquid crystal display element , wherein an overlap portion is formed between the liquid crystal display element and a quantity electrode .
【請求項2】 補助容量電極は、画素電極を囲むコ字型
に形成され、コ字型に画素電極と重なっていることを特
徴とする請求項1記載の液晶表示素子。
2. The liquid crystal display device according to claim 1, wherein the auxiliary capacitance electrode is formed in a U shape surrounding the pixel electrode, and overlaps the pixel electrode in a U shape.
【請求項3】 液晶表示素子がマトリクス状に配置され
ると共に、上記液晶表示素子の補助容量電極は、隣接す
る別の液晶表示素子と共用されることを特徴とする請求
項1記載の液晶表示装置。
3. The liquid crystal display according to claim 1, wherein the liquid crystal display elements are arranged in a matrix, and the auxiliary capacitance electrode of the liquid crystal display element is shared with another adjacent liquid crystal display element. apparatus.
JP7331097A 1997-03-26 1997-03-26 Liquid crystal display element and liquid crystal display device using the same Expired - Fee Related JP3231261B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7331097A JP3231261B2 (en) 1997-03-26 1997-03-26 Liquid crystal display element and liquid crystal display device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7331097A JP3231261B2 (en) 1997-03-26 1997-03-26 Liquid crystal display element and liquid crystal display device using the same

Publications (2)

Publication Number Publication Date
JPH10268349A JPH10268349A (en) 1998-10-09
JP3231261B2 true JP3231261B2 (en) 2001-11-19

Family

ID=13514479

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7331097A Expired - Fee Related JP3231261B2 (en) 1997-03-26 1997-03-26 Liquid crystal display element and liquid crystal display device using the same

Country Status (1)

Country Link
JP (1) JP3231261B2 (en)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3966614B2 (en) 1997-05-29 2007-08-29 三星電子株式会社 Wide viewing angle LCD
KR100354904B1 (en) 1998-05-19 2002-12-26 삼성전자 주식회사 Liquid crystal display with wide viewing angle
US6862052B2 (en) * 2001-12-14 2005-03-01 Samsung Electronics Co., Ltd. Liquid crystal display, thin film transistor array panel for liquid crystal display and manufacturing method thereof
JP4248306B2 (en) 2002-06-17 2009-04-02 シャープ株式会社 Liquid crystal display
JP4050100B2 (en) * 2002-06-19 2008-02-20 シャープ株式会社 Active matrix substrate and display device
KR100840326B1 (en) 2002-06-28 2008-06-20 삼성전자주식회사 a liquid crystal display and a thin film transistor array panel for the same
KR100910554B1 (en) * 2002-07-12 2009-08-03 삼성전자주식회사 A thin film transistor array panel and a liquid crystal display including the panel
KR20040013495A (en) * 2002-08-07 2004-02-14 비오이 하이디스 테크놀로지 주식회사 Vertical alingment liquid crystal display of symmetric type to all sides
KR100912691B1 (en) * 2002-11-11 2009-08-19 엘지디스플레이 주식회사 Liquid crystal display panel
KR100900541B1 (en) 2002-11-14 2009-06-02 삼성전자주식회사 Thin film transistor array panel for a liquid crystal display
KR100961941B1 (en) 2003-01-03 2010-06-08 삼성전자주식회사 Thin film transistor array panel for multi-domain liquid crystal display
CN1303465C (en) * 2003-01-08 2007-03-07 广辉电子股份有限公司 Semi-penetrating and semi-reflecting type pixel structure
KR100961945B1 (en) 2003-03-26 2010-06-08 삼성전자주식회사 Liquid crystal display and panel for the same
JP4265788B2 (en) 2003-12-05 2009-05-20 シャープ株式会社 Liquid crystal display
US7612839B2 (en) 2005-03-15 2009-11-03 Sharp Kabushiki Kaisha Active matrix substance and display device including the same
DE112006003807T5 (en) * 2006-03-15 2009-03-12 Sharp Kabushiki Kaisha Active matrix substrate, display and television receiver
KR101393637B1 (en) * 2006-11-23 2014-05-12 삼성디스플레이 주식회사 Display panel
CN101636688B (en) 2007-06-14 2011-12-14 夏普株式会社 Display panel, display device and method for manufacturing display panel
JP5251068B2 (en) * 2007-10-17 2013-07-31 株式会社リコー Active matrix substrate and electronic display device
KR100895317B1 (en) * 2007-12-12 2009-05-07 삼성전자주식회사 Liquid crystal display
CN101896863B (en) * 2007-12-19 2012-04-04 夏普株式会社 Liquid crystal device and television receiver
KR101699398B1 (en) * 2009-10-28 2017-01-25 삼성디스플레이 주식회사 Liquid crystal display
WO2011078168A1 (en) * 2009-12-24 2011-06-30 シャープ株式会社 Liquid crystal display device
JP5154597B2 (en) * 2010-04-16 2013-02-27 シャープ株式会社 Liquid crystal display
JP5653669B2 (en) * 2010-07-16 2015-01-14 株式会社ジャパンディスプレイ Display device
TWI411859B (en) * 2010-12-30 2013-10-11 Au Optronics Corp Fringe field switch type pixel structure
CN103116238B (en) * 2013-02-05 2015-09-09 北京京东方光电科技有限公司 A kind of array base palte and display panels
KR102271226B1 (en) * 2013-11-13 2021-06-29 엘지디스플레이 주식회사 Organic light emitting display panel and organic light emitting display device
CN103676389A (en) * 2013-12-26 2014-03-26 深圳市华星光电技术有限公司 Pixel structure
CN103904130B (en) * 2014-04-15 2017-04-19 深圳市华星光电技术有限公司 Thin film transistor and array substrate
CN111443536A (en) * 2020-05-14 2020-07-24 成都中电熊猫显示科技有限公司 Array substrate, driving method and liquid crystal display panel

Also Published As

Publication number Publication date
JPH10268349A (en) 1998-10-09

Similar Documents

Publication Publication Date Title
JP3231261B2 (en) Liquid crystal display element and liquid crystal display device using the same
JP3716132B2 (en) Liquid crystal display device
KR100486133B1 (en) Active Matrix Display
KR100494638B1 (en) Active matrix type liquid crystal display device and method of manufacturing the same
KR100250093B1 (en) Active matrix substrate and method for producing the same
KR101319584B1 (en) Liquid crystal display panel with improved display characteristics, and mask used in fabrication method for the same
JP3285011B2 (en) Liquid crystal display
KR20090060159A (en) Liquid crystal display device and method of manufacturing liquid crystal display device
JP2002151699A (en) Active matrix type liquid-crystal display device
JP2000330132A (en) Active matrix type display device
JP3956562B2 (en) Electro-optic device
US6084653A (en) Liquid crystal display having an active matrix substrate with thermosetting inter-layer insulating film with a thickness of greater than 2 μM
US5886757A (en) Liquid crystal display device and method for fabricating the same
JPH11212075A (en) Manufacture of liquid crystal display device
JP3127619B2 (en) Active matrix substrate
US20090184318A1 (en) Thin film transistor array panel, display device including the same, and method thereof
JPH10228022A (en) Liquid crystal display device and its manufacture
JPH1073809A (en) Active matrix panel and production therefor
JPH07239480A (en) Liquid crystal display substrate
KR100698049B1 (en) Liquid crystal display device and method for fabricating the same
JP2870075B2 (en) Thin film transistor panel and liquid crystal display
JPH11183925A (en) Liquid crystal device, and manufacture thereof
JP2828981B2 (en) Liquid crystal display panel
KR100476620B1 (en) Pixel Structure of Liquid Crystal Display
JPH06160901A (en) Liquid crystal display device

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080914

Year of fee payment: 7

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313532

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080914

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080914

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090914

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090914

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100914

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110914

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110914

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120914

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130914

Year of fee payment: 12

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees