JP3227952B2 - シフトレジスタ及びそれを使用した情報カード - Google Patents
シフトレジスタ及びそれを使用した情報カードInfo
- Publication number
- JP3227952B2 JP3227952B2 JP29306993A JP29306993A JP3227952B2 JP 3227952 B2 JP3227952 B2 JP 3227952B2 JP 29306993 A JP29306993 A JP 29306993A JP 29306993 A JP29306993 A JP 29306993A JP 3227952 B2 JP3227952 B2 JP 3227952B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- capacitor
- electric field
- shift register
- controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000003990 capacitor Substances 0.000 claims description 144
- 230000010287 polarization Effects 0.000 claims description 36
- 230000005684 electric field Effects 0.000 claims description 26
- 239000011810 insulating material Substances 0.000 claims description 12
- 230000005291 magnetic effect Effects 0.000 claims description 11
- 238000000034 method Methods 0.000 claims description 10
- 238000013500 data storage Methods 0.000 claims description 6
- 230000006870 function Effects 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 6
- 230000014759 maintenance of location Effects 0.000 claims description 3
- 230000004044 response Effects 0.000 claims description 2
- 239000012212 insulator Substances 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 15
- 239000004020 conductor Substances 0.000 description 8
- 230000005540 biological transmission Effects 0.000 description 5
- 239000003989 dielectric material Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000002457 bidirectional effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000003302 ferromagnetic material Substances 0.000 description 2
- 102200091804 rs104894738 Human genes 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 239000000696 magnetic material Substances 0.000 description 1
- 230000006386 memory function Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Credit Cards Or The Like (AREA)
- Shift Register Type Memory (AREA)
- Near-Field Transmission Systems (AREA)
Description
【0001】
【産業上の利用分野】本発明はシフトレジスタに関する
ものであり、特に誘電体に強誘電体を使用したキャパシ
タで構成したことに特徴を有するものである。
ものであり、特に誘電体に強誘電体を使用したキャパシ
タで構成したことに特徴を有するものである。
【0002】
【従来の技術】従来のシフトレジスタとして、シリコン
トランジスタを用いる電子回路方式がディジタル回路を
中心に大きな役割を果たしている。
トランジスタを用いる電子回路方式がディジタル回路を
中心に大きな役割を果たしている。
【0003】以下に従来の電子回路方式のシフトレジス
タについて説明する。図10(A)は従来の代表的な電
子回路方式のシフトレジスタの回路図を示すものであ
り、101はシフトレジスタ本体、102はデータラッ
チフリップフロップ、103はデータ入力端子、104
はラッチ信号入力端子、105はデータ出力端子、10
6はシフトクロック入力端子である。図10(B)は図
10(A)でのデータラッチフリップフロップの内部回
路を示すものであり、107a,107bは出力容量の
大きなトランジスタで構成したインバータ、108a,
108b,108cは出力容量の小さなトランジスタで
構成したインバータ、109a,109bはNチャンネ
ルFET、である。
タについて説明する。図10(A)は従来の代表的な電
子回路方式のシフトレジスタの回路図を示すものであ
り、101はシフトレジスタ本体、102はデータラッ
チフリップフロップ、103はデータ入力端子、104
はラッチ信号入力端子、105はデータ出力端子、10
6はシフトクロック入力端子である。図10(B)は図
10(A)でのデータラッチフリップフロップの内部回
路を示すものであり、107a,107bは出力容量の
大きなトランジスタで構成したインバータ、108a,
108b,108cは出力容量の小さなトランジスタで
構成したインバータ、109a,109bはNチャンネ
ルFET、である。
【0004】以上のように構成されたシフトレジスタに
ついて、以下その動作について説明する。データラッチ
フリップフロップ102は、ラッチ信号入力端子104
が”LOW”のときNチャンネルFET109aはO
N、109bはOFFであるから、データ入力端子10
3の信号がインバータ107a、108aに保持され、
インバータ107b、108bは以前の状態を保持して
いる。次にラッチ信号入力端子44が”HIGH”のと
きNチャンネルFET109aはOFF、109bはO
Nであるから、インバータ107a、108aは以前の
状態を保持しており、インバータ107b、108bは
インバータ107aの出力信号を保持しデータ出力端子
105にその信号を出力する。ここでラッチ信号入力端
子104が”LOW”のときにデータ入力端子103の
信号とインバータ108aの出力信号が、ラッチ信号入
力端子104が”HIGH”のときにインバータ107
aの出力信号とインバータ108bの出力信号がぶつか
るが、データ入力端子103の出力インピーダンスとイ
ンバータ107aの出力インピーダンスが十分に低いの
で信号が不確定になることはない。
ついて、以下その動作について説明する。データラッチ
フリップフロップ102は、ラッチ信号入力端子104
が”LOW”のときNチャンネルFET109aはO
N、109bはOFFであるから、データ入力端子10
3の信号がインバータ107a、108aに保持され、
インバータ107b、108bは以前の状態を保持して
いる。次にラッチ信号入力端子44が”HIGH”のと
きNチャンネルFET109aはOFF、109bはO
Nであるから、インバータ107a、108aは以前の
状態を保持しており、インバータ107b、108bは
インバータ107aの出力信号を保持しデータ出力端子
105にその信号を出力する。ここでラッチ信号入力端
子104が”LOW”のときにデータ入力端子103の
信号とインバータ108aの出力信号が、ラッチ信号入
力端子104が”HIGH”のときにインバータ107
aの出力信号とインバータ108bの出力信号がぶつか
るが、データ入力端子103の出力インピーダンスとイ
ンバータ107aの出力インピーダンスが十分に低いの
で信号が不確定になることはない。
【0005】上記のようにデータラッチフリップフロッ
プ102がラッチ信号の”LOW”区間でデータをサン
プリング、”HIGH”区間で出力するマスター・スレ
ーブタイプであるので、各データラッチフリップフロッ
プはシフトクロック信号の”LOW”区間にデータ入力
端子に入力されているデータを、シフトクロック信号の
立ち上がりエッジで後段のデータラッチフリップフロッ
プに伝える。従って1段目のデータ入力端子にデータを
入力し、それに同期して連続的にシフトクロック信号を
入力することによりシフトレジスタは最後段のデータ出
力端子までデータを転送することができる。
プ102がラッチ信号の”LOW”区間でデータをサン
プリング、”HIGH”区間で出力するマスター・スレ
ーブタイプであるので、各データラッチフリップフロッ
プはシフトクロック信号の”LOW”区間にデータ入力
端子に入力されているデータを、シフトクロック信号の
立ち上がりエッジで後段のデータラッチフリップフロッ
プに伝える。従って1段目のデータ入力端子にデータを
入力し、それに同期して連続的にシフトクロック信号を
入力することによりシフトレジスタは最後段のデータ出
力端子までデータを転送することができる。
【0006】
【発明が解決しようとする課題】しかしながら上記の従
来のシフトレジスタは、半導体ICの電子部品で構成さ
れており、例えば薄型化の要求される情報カード上に実
装するときには薄型化の妨げとなり、製造工程も多くな
っていた。
来のシフトレジスタは、半導体ICの電子部品で構成さ
れており、例えば薄型化の要求される情報カード上に実
装するときには薄型化の妨げとなり、製造工程も多くな
っていた。
【0007】本発明は上記従来の問題点を解決するもの
で、電界保持機能を有する強誘電体を使用した強誘電体
キャパシタによりシフトレジスタを提供するとともに、
電子部品を使用せず製造工程の少ない情報カードを実現
することを目的とする。
で、電界保持機能を有する強誘電体を使用した強誘電体
キャパシタによりシフトレジスタを提供するとともに、
電子部品を使用せず製造工程の少ない情報カードを実現
することを目的とする。
【0008】
【課題を解決するための手段】この目的を達成するため
に本発明のシフトレジスタは、絶縁材料に強誘電体を使
用し、その分極方向によりデータを保持する少なくとも
2個のデータ保持キャパシタと、絶縁材料に常誘電体を
使用した第1のキャパシタ及び第2のキャパシタから構
成され、前記第1のキャパシタは、制御電圧の印加によ
る前記データ保持キャパシタの分極方向の反転に伴っ
て、次段のデータ保持キャパシタを反転させる電圧を発
生しうるように、前記制御電圧に対して前記データ保持
キャパシタの負荷キャパシタとなるように前記データ保
持キャパシタと直列に接続され、前記第2のキャパシタ
は、前記第1のキャパシタで発生した反転電圧を次段の
データ保持キャパシタへ伝えてデータを転送しうる転送
キャパシタとなるように 、 前記データ保持キャパシタと
前記第1のキャパシタの接続点と次段のデータ保持キャ
パシタ間に接続されたことを特徴とするものである。
に本発明のシフトレジスタは、絶縁材料に強誘電体を使
用し、その分極方向によりデータを保持する少なくとも
2個のデータ保持キャパシタと、絶縁材料に常誘電体を
使用した第1のキャパシタ及び第2のキャパシタから構
成され、前記第1のキャパシタは、制御電圧の印加によ
る前記データ保持キャパシタの分極方向の反転に伴っ
て、次段のデータ保持キャパシタを反転させる電圧を発
生しうるように、前記制御電圧に対して前記データ保持
キャパシタの負荷キャパシタとなるように前記データ保
持キャパシタと直列に接続され、前記第2のキャパシタ
は、前記第1のキャパシタで発生した反転電圧を次段の
データ保持キャパシタへ伝えてデータを転送しうる転送
キャパシタとなるように 、 前記データ保持キャパシタと
前記第1のキャパシタの接続点と次段のデータ保持キャ
パシタ間に接続されたことを特徴とするものである。
【0009】
【作用】この構成によれば、導体材料・誘電体材料を用
いて印刷技術などによってシフトレジスタを構成するこ
とができるので、メモリ機能を持たせることが可能とな
り、非接触で情報を読み書きする情報カードを薄く軽量
に構成できる。
いて印刷技術などによってシフトレジスタを構成するこ
とができるので、メモリ機能を持たせることが可能とな
り、非接触で情報を読み書きする情報カードを薄く軽量
に構成できる。
【0010】
【実施例】以下本発明の実施例について、図面を参照し
ながら説明する。図1は本発明に於いて3信号で制御す
る実施例の等価回路図であり、11はシフトレジスタ本
体である。12はキャパシタの絶縁材料として、電界と
誘電分極との間にヒステリシス特性を持つ強誘電体を使
用し、強誘電体の残留分極によりデータを保持するデー
タ保持キャパシタである。13はキャパシタの絶縁材料
として常誘電体を使用し、データ保持キャパシタ12の
分極反転に伴い、次段データ保持キャパシタを反転させ
る電圧を発生する負荷キャパシタである。14はキャパ
シタの絶縁材料として常誘電体を使用し、負荷キャパシ
タ13で発生した反転電圧を次段データ保持キャパシタ
へ伝えてデータを転送する転送キャパシタである。
ながら説明する。図1は本発明に於いて3信号で制御す
る実施例の等価回路図であり、11はシフトレジスタ本
体である。12はキャパシタの絶縁材料として、電界と
誘電分極との間にヒステリシス特性を持つ強誘電体を使
用し、強誘電体の残留分極によりデータを保持するデー
タ保持キャパシタである。13はキャパシタの絶縁材料
として常誘電体を使用し、データ保持キャパシタ12の
分極反転に伴い、次段データ保持キャパシタを反転させ
る電圧を発生する負荷キャパシタである。14はキャパ
シタの絶縁材料として常誘電体を使用し、負荷キャパシ
タ13で発生した反転電圧を次段データ保持キャパシタ
へ伝えてデータを転送する転送キャパシタである。
【0011】図中に示すように本シフトレジスタは、3
本の制御線a,b,cで転送を行い、データ保持キャパ
シタ、負荷キャパシタ、転送キャパシタそれぞれ3つず
つ、合計9つのキャパシタを1つのセル15としてデー
タ1ビット分を受け持つタイプのシフトレジスタの実施
例である。
本の制御線a,b,cで転送を行い、データ保持キャパ
シタ、負荷キャパシタ、転送キャパシタそれぞれ3つず
つ、合計9つのキャパシタを1つのセル15としてデー
タ1ビット分を受け持つタイプのシフトレジスタの実施
例である。
【0012】また図4はシフトレジスタのデータ転送動
作を示す図であり、図4(A)は転送時の制御信号を示
している。図4(B)(C)(D)はデータ転送時の各
データ保持キャパシタの分極状態と反転電流を示してお
り、丸印付の符号がデータ”1”を表わしている。図4
(B)では、τ1区間にデータ(1,1,0)が転送さ
れてきたところを示している。
作を示す図であり、図4(A)は転送時の制御信号を示
している。図4(B)(C)(D)はデータ転送時の各
データ保持キャパシタの分極状態と反転電流を示してお
り、丸印付の符号がデータ”1”を表わしている。図4
(B)では、τ1区間にデータ(1,1,0)が転送さ
れてきたところを示している。
【0013】ここでデータ転送動作は基本的な2つの過
程で行われる。その1つは図4(C)τ2区間に示す転
送方向を制限する為の過程であり、3本の制御線のうち
データを次段のデータ保持キャパシタに送出し終わった
データ保持キャパシタにつながる制御線つまり図4
(C)では制御線bを”HIGH”レベルに、そして送
出されるデータを受けるデータ保持キャパシタにつなが
る制御線つまり図4(C)では制御線aを”GND”レ
ベルにすることにより行われる。もう1つは図4(D)
τ3区間に示すデータを次段のデータ保持キャパシタに
送出する過程であり、データが保持されたデータ保持キ
ャパシタにつながる制御線、つまり図4(C)では制御
線cを”HIGH”レベルにすることにより行われる。
程で行われる。その1つは図4(C)τ2区間に示す転
送方向を制限する為の過程であり、3本の制御線のうち
データを次段のデータ保持キャパシタに送出し終わった
データ保持キャパシタにつながる制御線つまり図4
(C)では制御線bを”HIGH”レベルに、そして送
出されるデータを受けるデータ保持キャパシタにつなが
る制御線つまり図4(C)では制御線aを”GND”レ
ベルにすることにより行われる。もう1つは図4(D)
τ3区間に示すデータを次段のデータ保持キャパシタに
送出する過程であり、データが保持されたデータ保持キ
ャパシタにつながる制御線、つまり図4(C)では制御
線cを”HIGH”レベルにすることにより行われる。
【0014】データ保持キャパシタにデータ”1”があ
る時には、キャパシタの分極方向と制御信号の極性方向
が逆向きであることから、制御線が”HIGH”レベル
になると同時にキャパシタの分極は反転し、この反転時
のキャパシタの容量増加により、次段データ保持キャパ
シタを分極反転させるに十分な電圧が発生すると同時
に、発生した電圧により図4(D)に示す反転電流が流
れて次段データ保持キャパシタの分極が反転する。この
場合はデータ”1”が送出されたことになる。
る時には、キャパシタの分極方向と制御信号の極性方向
が逆向きであることから、制御線が”HIGH”レベル
になると同時にキャパシタの分極は反転し、この反転時
のキャパシタの容量増加により、次段データ保持キャパ
シタを分極反転させるに十分な電圧が発生すると同時
に、発生した電圧により図4(D)に示す反転電流が流
れて次段データ保持キャパシタの分極が反転する。この
場合はデータ”1”が送出されたことになる。
【0015】データ保持キャパシタにデータ”0”があ
る時には、キャパシタの分極方向と制御信号の極性方向
が同じ向きであることから、制御線が”HIGH”レベ
ルになってもキャパシタの分極反転は起こらず、次段デ
ータ保持キャパシタも分極反転しない。この場合はデー
タ”0”が送出されたことになる。本シフトレジスタの
転送動作は以上2つの基本過程とするデータの送受動作
が繰り返されることにより行われ、連続的な制御信号a
・b・cを印加することによりデータは一方向へ転送さ
れる。ここで3つの制御信号a・b・cうち2つを入れ
替えることにより逆方向転送が可能となることは言うま
でもない。
る時には、キャパシタの分極方向と制御信号の極性方向
が同じ向きであることから、制御線が”HIGH”レベ
ルになってもキャパシタの分極反転は起こらず、次段デ
ータ保持キャパシタも分極反転しない。この場合はデー
タ”0”が送出されたことになる。本シフトレジスタの
転送動作は以上2つの基本過程とするデータの送受動作
が繰り返されることにより行われ、連続的な制御信号a
・b・cを印加することによりデータは一方向へ転送さ
れる。ここで3つの制御信号a・b・cうち2つを入れ
替えることにより逆方向転送が可能となることは言うま
でもない。
【0016】図2は本発明に於いて2信号で制御する実
施例の等価回路図である。21はシフトレジスタ本体で
ある。22、23は実施例1と同様に構成されたデータ
保持キャパシタ、負荷キャパシタである。また24は負
荷キャパシタ23で発生した反転電圧を次段データ保持
キャパシタへ伝えてデータを転送する為のキャパシタで
あると同時に、そのキャパシタ特性として2つの端子間
に印加される電圧の極性により大小異なる容量値を示
し、転送の方向を制限する機能をもつキャパシタであ
る。
施例の等価回路図である。21はシフトレジスタ本体で
ある。22、23は実施例1と同様に構成されたデータ
保持キャパシタ、負荷キャパシタである。また24は負
荷キャパシタ23で発生した反転電圧を次段データ保持
キャパシタへ伝えてデータを転送する為のキャパシタで
あると同時に、そのキャパシタ特性として2つの端子間
に印加される電圧の極性により大小異なる容量値を示
し、転送の方向を制限する機能をもつキャパシタであ
る。
【0017】ここで方向性転送キャパシタ24は、電界
と誘電分極との間にヒステリシス特性を持ち、印加され
る制御信号によりキャパシタ内部につくられる電界より
も大きな抗電界値をもつバイアス電界発生用強誘電体
と、電界と誘電分極との間にヒステリシス特性を持ち、
バイアス電界発生用強誘電体が発生するバイアス電界よ
りも小さな抗電界値をもつ非線形容量形成用強誘電体の
2つの強誘電体を複合絶縁材として使用し方向性を実現
している。また方向性転送キャパシタ24の記号は太い
線側がプラス(+)電位になるときに大きな容量値を示
し、細い線側がプラス(+)電位のときに小さな容量値
を示すことを表わしている。
と誘電分極との間にヒステリシス特性を持ち、印加され
る制御信号によりキャパシタ内部につくられる電界より
も大きな抗電界値をもつバイアス電界発生用強誘電体
と、電界と誘電分極との間にヒステリシス特性を持ち、
バイアス電界発生用強誘電体が発生するバイアス電界よ
りも小さな抗電界値をもつ非線形容量形成用強誘電体の
2つの強誘電体を複合絶縁材として使用し方向性を実現
している。また方向性転送キャパシタ24の記号は太い
線側がプラス(+)電位になるときに大きな容量値を示
し、細い線側がプラス(+)電位のときに小さな容量値
を示すことを表わしている。
【0018】図中に示すように本シフトレジスタは、2
本の制御線a,bで転送を行い、データ保持キャパシ
タ、負荷キャパシタ、方向性転送キャパシタそれぞれ2
つずつ、合計6つのキャパシタを1つのセル25として
データ1ビット分を受け持つタイプのシフトレジスタの
実施例である。また図5はシフトレジスタのデータ転送
動作を示す図であり、図5(A)は転送時の制御信号を
示している。図5(B)(C)はデータ転送時の各デー
タ保持キャパシタの分極状態と反転電流を示しており、
丸印付の符号がデータ”1”を表わしている。
本の制御線a,bで転送を行い、データ保持キャパシ
タ、負荷キャパシタ、方向性転送キャパシタそれぞれ2
つずつ、合計6つのキャパシタを1つのセル25として
データ1ビット分を受け持つタイプのシフトレジスタの
実施例である。また図5はシフトレジスタのデータ転送
動作を示す図であり、図5(A)は転送時の制御信号を
示している。図5(B)(C)はデータ転送時の各デー
タ保持キャパシタの分極状態と反転電流を示しており、
丸印付の符号がデータ”1”を表わしている。
【0019】図5(B)では、τ1区間にデータ(1,
1,0,0)が転送されてきたところを示している。こ
こでデータ転送動作は次のように行われる。図5(C)
はτ2区間にデータが次段のデータ保持キャパシタに送
出される様子を示すものである。2本の制御線のうちデ
ータを送出するデータ保持キャパシタにつながる制御
線、つまり図5(C)では制御線bを”HIGH”レベ
ルに、送出されるデータを受けるデータ保持キャパシタ
につながる制御線つまり図5(C)ではaを”GND”
レベルにことによりデータ送出は行われる。
1,0,0)が転送されてきたところを示している。こ
こでデータ転送動作は次のように行われる。図5(C)
はτ2区間にデータが次段のデータ保持キャパシタに送
出される様子を示すものである。2本の制御線のうちデ
ータを送出するデータ保持キャパシタにつながる制御
線、つまり図5(C)では制御線bを”HIGH”レベ
ルに、送出されるデータを受けるデータ保持キャパシタ
につながる制御線つまり図5(C)ではaを”GND”
レベルにことによりデータ送出は行われる。
【0020】データ保持キャパシタにデータ”1”があ
る時には、キャパシタの分極方向と制御信号の極性方向
が逆向きであることから、制御線が”HIGH”レベル
になると同時にキャパシタの分極は反転し、この反転時
のキャパシタの容量増加により、次段データ保持キャパ
シタを分極反転させるに十分な電圧が発生すると同時
に、そのキャパシタ特性として2つの端子間に印加され
る電圧の極性により大小異なる容量値を示し、転送の方
向を制限する機能をもつ方向性転送キャパシタの効果に
より、転送方向にある次段データ保持キャパシタにのみ
図5(C)に示す反転電流が流れて次段データ保持キャ
パシタの分極が反転する。この場合はデータ”1”が送
出されたことになる。
る時には、キャパシタの分極方向と制御信号の極性方向
が逆向きであることから、制御線が”HIGH”レベル
になると同時にキャパシタの分極は反転し、この反転時
のキャパシタの容量増加により、次段データ保持キャパ
シタを分極反転させるに十分な電圧が発生すると同時
に、そのキャパシタ特性として2つの端子間に印加され
る電圧の極性により大小異なる容量値を示し、転送の方
向を制限する機能をもつ方向性転送キャパシタの効果に
より、転送方向にある次段データ保持キャパシタにのみ
図5(C)に示す反転電流が流れて次段データ保持キャ
パシタの分極が反転する。この場合はデータ”1”が送
出されたことになる。
【0021】データ保持キャパシタにデータ”0”があ
る時には、キャパシタの分極方向と制御信号の極性方向
が同じ向きであることから、制御線が”HIGH”レベ
ルになってもキャパシタの分極反転は起こらず、次段デ
ータ保持キャパシタも分極反転しない。この場合はデー
タ”0”が送出されたことになる。本シフトレジスタの
転送動作は以上の基本的なデータの送受動作が繰り返さ
れることにより行われ、連続的な制御信号a・bを印加
することによりデータは一方向へ転送される。
る時には、キャパシタの分極方向と制御信号の極性方向
が同じ向きであることから、制御線が”HIGH”レベ
ルになってもキャパシタの分極反転は起こらず、次段デ
ータ保持キャパシタも分極反転しない。この場合はデー
タ”0”が送出されたことになる。本シフトレジスタの
転送動作は以上の基本的なデータの送受動作が繰り返さ
れることにより行われ、連続的な制御信号a・bを印加
することによりデータは一方向へ転送される。
【0022】図3は本発明に於いて1信号で制御する実
施例の等価回路図である。31はシフトレジスタ本体で
ある。32、33、34、35は実施例2と同様に構成
されたデータ保持キャパシタ、負荷キャパシタ、方向性
キャパシタ、方向性転送キャパシタである。
施例の等価回路図である。31はシフトレジスタ本体で
ある。32、33、34、35は実施例2と同様に構成
されたデータ保持キャパシタ、負荷キャパシタ、方向性
キャパシタ、方向性転送キャパシタである。
【0023】図中に示すように本シフトレジスタは、1
本の制御線aで転送を行い、データ保持キャパシタ、負
荷キャパシタ、方向性キャパシタ、方向性転送キャパシ
タそれぞれ2つずつ、合計8つのキャパシタを1つのセ
ル36としてデータ1ビット分を受け持つタイプのシフ
トレジスタの実施例である。また図6はシフトレジスタ
のデータ転送動作を示す図であり、図6(A)は転送時
の制御信号を示している。図6(B)(C)はデータ転
送時の各データ保持キャパシタの分極状態と反転電流を
示しており、丸印付の符号がデータ”1”を表わしてい
る。
本の制御線aで転送を行い、データ保持キャパシタ、負
荷キャパシタ、方向性キャパシタ、方向性転送キャパシ
タそれぞれ2つずつ、合計8つのキャパシタを1つのセ
ル36としてデータ1ビット分を受け持つタイプのシフ
トレジスタの実施例である。また図6はシフトレジスタ
のデータ転送動作を示す図であり、図6(A)は転送時
の制御信号を示している。図6(B)(C)はデータ転
送時の各データ保持キャパシタの分極状態と反転電流を
示しており、丸印付の符号がデータ”1”を表わしてい
る。
【0024】図6(B)では、τ1区間にデータ(1,
1,0,0)が転送されてきたところを示している。こ
こでデータ転送動作は次のように行われる。図6(B)
に示すτ1区間で、データはGND線側につながるデー
タ保持キャパシタに移っている。図6(C)に示すτ2
区間で、制御線aを”GND”レベルより低い電位にす
ると、データ保持キャパシタにデータ”1”がある時に
は、キャパシタの分極方向と制御信号の極性方向が逆向
きであることから、制御線aが”GND”レベルより低
い電位になると同時にキャパシタの分極は反転する。こ
の反転時のキャパシタの容量増加により、次段データ保
持キャパシタを分極反転させるに十分な電圧が発生す
る。と同時にそのキャパシタ特性として2つの端子間に
印加される電圧の極性により大小異なる容量値を示し、
転送の方向を制限する機能をもつ方向性転送キャパシタ
の効果により、転送方向にある次段データ保持キャパシ
タにのみ図6(C)に示す反転電流が流れて次段データ
保持キャパシタの分極が反転する。この場合はデータ”
1”が送出されたことになる。
1,0,0)が転送されてきたところを示している。こ
こでデータ転送動作は次のように行われる。図6(B)
に示すτ1区間で、データはGND線側につながるデー
タ保持キャパシタに移っている。図6(C)に示すτ2
区間で、制御線aを”GND”レベルより低い電位にす
ると、データ保持キャパシタにデータ”1”がある時に
は、キャパシタの分極方向と制御信号の極性方向が逆向
きであることから、制御線aが”GND”レベルより低
い電位になると同時にキャパシタの分極は反転する。こ
の反転時のキャパシタの容量増加により、次段データ保
持キャパシタを分極反転させるに十分な電圧が発生す
る。と同時にそのキャパシタ特性として2つの端子間に
印加される電圧の極性により大小異なる容量値を示し、
転送の方向を制限する機能をもつ方向性転送キャパシタ
の効果により、転送方向にある次段データ保持キャパシ
タにのみ図6(C)に示す反転電流が流れて次段データ
保持キャパシタの分極が反転する。この場合はデータ”
1”が送出されたことになる。
【0025】またデータ保持キャパシタにデータ”0”
がある時には、キャパシタの分極方向と制御信号の極性
方向が同じ向きであることから、制御線aが”GND”
レベルより低い電位になってもキャパシタの分極反転は
起こらず、次段データ保持キャパシタも分極反転しな
い。この場合はデータ”0”が送出されたことになる。
ここでデータ保持キャパシタに直列につながる方向性キ
ャパシタは、送出されるデータが”0”であるにもかか
わらず、制御線aが”GND”レベルより低い電位にな
ることにより、送出されたデータを受け取るデータ保持
キャパシタの分極が反転してしまうのを防ぐものであ
り、これによりデータは壊れることなく送受される。本
シフトレジスタの転送動作は以上の基本的なデータの送
受動作が繰り返されることにより行われ、連続的な制御
信号aを印加することによりデータは一方向へ転送され
る。
がある時には、キャパシタの分極方向と制御信号の極性
方向が同じ向きであることから、制御線aが”GND”
レベルより低い電位になってもキャパシタの分極反転は
起こらず、次段データ保持キャパシタも分極反転しな
い。この場合はデータ”0”が送出されたことになる。
ここでデータ保持キャパシタに直列につながる方向性キ
ャパシタは、送出されるデータが”0”であるにもかか
わらず、制御線aが”GND”レベルより低い電位にな
ることにより、送出されたデータを受け取るデータ保持
キャパシタの分極が反転してしまうのを防ぐものであ
り、これによりデータは壊れることなく送受される。本
シフトレジスタの転送動作は以上の基本的なデータの送
受動作が繰り返されることにより行われ、連続的な制御
信号aを印加することによりデータは一方向へ転送され
る。
【0026】ここで、上述の各キャパシタは、上記誘電
体材料と導体材料を印刷技術等を利用して、同一の絶縁
支持基板の一平面上に塗布形成される。図7(a)はデ
ータ保持キャパシタの斜視図であり、導体Lを電極とし
て中坑電界強誘電体Mを挟んだものである。また同図
(b)は、負荷キャパシタの斜視図であり、導体Lを電
極として常誘電体Nを挟んだものである。同図(c)
は、方向性キャパシタ及び方向性転送キャパシタの斜視
図であり、導体Lを電極として、小坑電界強誘電体Oと
高坑電界強誘電体Pを挟んだ構造である。
体材料と導体材料を印刷技術等を利用して、同一の絶縁
支持基板の一平面上に塗布形成される。図7(a)はデ
ータ保持キャパシタの斜視図であり、導体Lを電極とし
て中坑電界強誘電体Mを挟んだものである。また同図
(b)は、負荷キャパシタの斜視図であり、導体Lを電
極として常誘電体Nを挟んだものである。同図(c)
は、方向性キャパシタ及び方向性転送キャパシタの斜視
図であり、導体Lを電極として、小坑電界強誘電体Oと
高坑電界強誘電体Pを挟んだ構造である。
【0027】ここで上記実施例では、3つの制御信号で
双方向転送可能な方式を、2つもしくは1つの制御信号
で一方向転送可能な方式を示したが、それ以外に2つの
制御信号で双方向転送可能な方式が実現できることは言
うまでもない。
双方向転送可能な方式を、2つもしくは1つの制御信号
で一方向転送可能な方式を示したが、それ以外に2つの
制御信号で双方向転送可能な方式が実現できることは言
うまでもない。
【0028】次に上記実施例のシフトレジスタを用い
て、外部の制御器との間で非接触でデータの読み書きを
行い得るように構成した情報カードについて説明する。
ここでは、上述の図3及び図6で説明したシフトレジス
タを用いた情報カードを例に挙げ説明する。
て、外部の制御器との間で非接触でデータの読み書きを
行い得るように構成した情報カードについて説明する。
ここでは、上述の図3及び図6で説明したシフトレジス
タを用いた情報カードを例に挙げ説明する。
【0029】図8(a)において、81は誘電体・磁性
体・導体の組み合わせで作製したカード本体であり、そ
の機能領域ごとに、データ読み出し用電磁波送受波部8
2、メモリ部83、データ書き換え信号受波部84、カ
ード駆動信号受波部85、変調部86、データ書き換え
部87を構成している。
体・導体の組み合わせで作製したカード本体であり、そ
の機能領域ごとに、データ読み出し用電磁波送受波部8
2、メモリ部83、データ書き換え信号受波部84、カ
ード駆動信号受波部85、変調部86、データ書き換え
部87を構成している。
【0030】以上のように構成した情報カードについて
図8(b)の等価ブロック図を参照して、まずその動作
の概略を説明する。カードに記憶されたデータの読み出
し動作から説明する。読み出しには、制御器88からカ
ード駆動信号として、予め定められた周波数のクロック
信号で変調された振動磁界を印加すると共に、読み出し
用信号として、一定周波数の電磁波をカードに向けて放
射する。カード駆動信号が印加されると、カード駆動信
号受波部85はクロック信号に同期した駆動パルス信号
を発生する。カード駆動信号受波部85は導体を使用し
た電流発生コイルであり、カード駆動信号として制御器
88から印加される振動磁界を受けて駆動信号であるパ
ルス電流を発生する。
図8(b)の等価ブロック図を参照して、まずその動作
の概略を説明する。カードに記憶されたデータの読み出
し動作から説明する。読み出しには、制御器88からカ
ード駆動信号として、予め定められた周波数のクロック
信号で変調された振動磁界を印加すると共に、読み出し
用信号として、一定周波数の電磁波をカードに向けて放
射する。カード駆動信号が印加されると、カード駆動信
号受波部85はクロック信号に同期した駆動パルス信号
を発生する。カード駆動信号受波部85は導体を使用し
た電流発生コイルであり、カード駆動信号として制御器
88から印加される振動磁界を受けて駆動信号であるパ
ルス電流を発生する。
【0031】メモリ部83はそのセル内に例示したよう
に、上記図3の実施例で示したシフトレジスタで構成し
ており、記憶すべきデータを保持するとともに、駆動パ
ルス信号によりそのデータを順序よく変調部86へ転送
する。メモリ部83の転送動作の詳細については、上記
シフトレジスタの実施例の説明で既に説明しているので
割愛する。
に、上記図3の実施例で示したシフトレジスタで構成し
ており、記憶すべきデータを保持するとともに、駆動パ
ルス信号によりそのデータを順序よく変調部86へ転送
する。メモリ部83の転送動作の詳細については、上記
シフトレジスタの実施例の説明で既に説明しているので
割愛する。
【0032】変調部86は、前記シフトレジスタの一部
を成すと同時に、転送されてくるデータにより、データ
読み出し用電磁波受波部82で受信した電磁波を変調し
て、再びデータ読み出し用電磁波受波部82を通して制
御器88へ返送する。変調部86は、図9(c)の斜視
図に示すように、データ保持キャパシタの電極を、伝送
線路を利用した1/2波長共振器の形状にしたものであ
る。データ保持キャパシタのメモリデータが "1" から
"0" 、もしくは "0" から "1" へ反転する時、強誘電
体に保持された電界が反転し、電界反転が引き起こす誘
電率の非線形特性により、データ読み出し用電磁波送受
波部82で受けた電磁波を位相変調して、再びデータ読
み出し用電磁波送受波部82へ送り返す。
を成すと同時に、転送されてくるデータにより、データ
読み出し用電磁波受波部82で受信した電磁波を変調し
て、再びデータ読み出し用電磁波受波部82を通して制
御器88へ返送する。変調部86は、図9(c)の斜視
図に示すように、データ保持キャパシタの電極を、伝送
線路を利用した1/2波長共振器の形状にしたものであ
る。データ保持キャパシタのメモリデータが "1" から
"0" 、もしくは "0" から "1" へ反転する時、強誘電
体に保持された電界が反転し、電界反転が引き起こす誘
電率の非線形特性により、データ読み出し用電磁波送受
波部82で受けた電磁波を位相変調して、再びデータ読
み出し用電磁波送受波部82へ送り返す。
【0033】そして制御器88では変調されてカードか
ら返送されてくる電磁波を検波再生することによりカー
ド内データの読み出しが可能となる。ここでシフトレジ
スタは循環型に構成しているので、カード駆動信号を印
加し続けることによりデータの繰り返し読み出しが可能
となる。また、データ読み出し用電磁波はマイクロ波帯
の高周波が使用できる為、カード駆動信号印加が読み出
し用電磁波にノイズとして与える影響は小さく、精度の
よい読み出しが可能となる。
ら返送されてくる電磁波を検波再生することによりカー
ド内データの読み出しが可能となる。ここでシフトレジ
スタは循環型に構成しているので、カード駆動信号を印
加し続けることによりデータの繰り返し読み出しが可能
となる。また、データ読み出し用電磁波はマイクロ波帯
の高周波が使用できる為、カード駆動信号印加が読み出
し用電磁波にノイズとして与える影響は小さく、精度の
よい読み出しが可能となる。
【0034】カード内のデータを書き換えるには、制御
器88からカード駆動信号として、読み出し時と同一周
波数の振動磁界を印加すると共に、書き換え用信号とし
て書き換えるデータにより変調された振動電界を印加す
る。振動電界はデータの種類に応じてその印加方向が異
なっており、データ書き換え信号受波部84はそのデー
タに応じて書き換え信号を発生する。データ書き換え信
号受波部84は、強磁性体を使用した磁流発生コイルで
あり、書き換えデータに応じて制御器88から印加され
る電界を受けて書き換え信号であるパルス磁流を発生す
る。
器88からカード駆動信号として、読み出し時と同一周
波数の振動磁界を印加すると共に、書き換え用信号とし
て書き換えるデータにより変調された振動電界を印加す
る。振動電界はデータの種類に応じてその印加方向が異
なっており、データ書き換え信号受波部84はそのデー
タに応じて書き換え信号を発生する。データ書き換え信
号受波部84は、強磁性体を使用した磁流発生コイルで
あり、書き換えデータに応じて制御器88から印加され
る電界を受けて書き換え信号であるパルス磁流を発生す
る。
【0035】データ書き換え部87は、前記シフトレジ
スタの一部を成すと同時に、書き換え信号受波部84か
らの書き換え信号に応じて、メモリ部83内のデータを
1ビット書き換える。データ書き換え部87は、図9
(a),(b)に示すように、シフトレジスタの各セル
のデータ保持キャパシタの導体電極の周囲に小坑磁界強
磁性体の電流発生コイルQを多層構造の一部として環状
に付加したものである。データ書き換え信号受波部84
が発生するパルス磁流を受けて、データ保持キャパシタ
のキャパシタ絶縁材内に変位電流を流すことにより、デ
ータ保持キャパシタの分極方向を強制的に反転して、カ
ード内データの1ビットを書き換えるものである。
スタの一部を成すと同時に、書き換え信号受波部84か
らの書き換え信号に応じて、メモリ部83内のデータを
1ビット書き換える。データ書き換え部87は、図9
(a),(b)に示すように、シフトレジスタの各セル
のデータ保持キャパシタの導体電極の周囲に小坑磁界強
磁性体の電流発生コイルQを多層構造の一部として環状
に付加したものである。データ書き換え信号受波部84
が発生するパルス磁流を受けて、データ保持キャパシタ
のキャパシタ絶縁材内に変位電流を流すことにより、デ
ータ保持キャパシタの分極方向を強制的に反転して、カ
ード内データの1ビットを書き換えるものである。
【0036】1ビットの書き換えが終わると、次の1ビ
ットを書き換える為に、制御器88から1ビット転送分
のカード駆動信号が印加され、続けて次ビット用のデー
タ書き換え信号が印加される。これを繰り返すことによ
りカード内の全データの書き換えが可能となる。ここで
データ書き換え信号とカード駆動信号には、電界と磁界
の組み合わせで構成されているため、データ書き換え動
作とシフトレジスタ転送動作が影響し合うことなく書き
換えが可能となる。
ットを書き換える為に、制御器88から1ビット転送分
のカード駆動信号が印加され、続けて次ビット用のデー
タ書き換え信号が印加される。これを繰り返すことによ
りカード内の全データの書き換えが可能となる。ここで
データ書き換え信号とカード駆動信号には、電界と磁界
の組み合わせで構成されているため、データ書き換え動
作とシフトレジスタ転送動作が影響し合うことなく書き
換えが可能となる。
【0037】また電磁波送受波部82は、常誘電体を支
持絶縁材にしたマイクロストリップアンテナであり、読
み出し用電磁波を受信して変調部86へ導くと同時に、
変調部86で変調された電磁波を制御器88へ送り返
す。
持絶縁材にしたマイクロストリップアンテナであり、読
み出し用電磁波を受信して変調部86へ導くと同時に、
変調部86で変調された電磁波を制御器88へ送り返
す。
【0038】
【発明の効果】以上のように本発明のシフトレジスタ
は、強誘電体、常誘電体を絶縁材とするキャパシタのみ
で構成し、強誘電体の電界保持機能を利用してデータを
転送するようにしたものであり、各キャパシタを印刷技
術利用して塗布形成したり、蒸着技術により薄膜形成す
る製造することが可能になる。このため電池・電子部品
を一切使用せず印刷技術等を用いて製造可能な超軽量薄
型の情報カードを実現できるものである。
は、強誘電体、常誘電体を絶縁材とするキャパシタのみ
で構成し、強誘電体の電界保持機能を利用してデータを
転送するようにしたものであり、各キャパシタを印刷技
術利用して塗布形成したり、蒸着技術により薄膜形成す
る製造することが可能になる。このため電池・電子部品
を一切使用せず印刷技術等を用いて製造可能な超軽量薄
型の情報カードを実現できるものである。
【図1】本発明の第1の実施例におけるシフトレジスタ
の等価回路図
の等価回路図
【図2】本発明の第2の実施例におけるシフトレジスタ
の等価回路図
の等価回路図
【図3】本発明の第3の実施例におけるシフトレジスタ
の等価回路図
の等価回路図
【図4】本発明の第1の実施例におけるデータ転送動作
を示す図
を示す図
【図5】本発明の第2の実施例におけるデータ転送動作
を示す図
を示す図
【図6】本発明の第3の実施例におけるデータ転送動作
を示す図
を示す図
【図7】本発明の実施例におけるキャパシタの斜視図
【図8】本発明の一実施例における情報カードの構成図
【図9】データ書き換え部及び変調部のキャパシタの構
成図
成図
【図10】従来のシフトレジスタの回路図
11,21,31 シフトレジスタ本体 12,22,32 データ保持キャパシタ 13,23,33 負荷キャパシタ 14,転送キャパシタ 15,25,36 セル 24 方向性転送キャパシタ 34 方向性キャパシタ 35 方向性転送キャパシタ 81 カード本体 82 データ読み出し用電磁波送受波部 83 メモリ部 84 データ書き換え信号受波部 85 カード駆動信号受波部 86 変調部 87 データ書き換え部 88 制御器
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) B42D 15/10 G06K 19/07 G11C 19/18 G11C 11/22 H04B 5/02
Claims (4)
- 【請求項1】 絶縁材料に強誘電体を使用し、その分極
方向によりデータを保持する少なくとも2個のデータ保
持キャパシタと、絶縁材料に常誘電体を使用した第1の
キャパシタ及び第2のキャパシタから構成され、前記第
1のキャパシタは、制御電圧の印加による前記データ保
持キャパシタの分極方向の反転に伴って、次段のデータ
保持キャパシタを反転させる電圧を発生しうるように、
前記制御電圧に対して前記データ保持キャパシタの負荷
となるように前記データ保持キャパシタと直列に接続さ
れ、前記第2のキャパシタは、前記第1のキャパシタで
発生した反転電圧を次段のデータ保持キャパシタへ伝え
てデータを転送しうるように 、 前記データ保持キャパシ
タと前記第1のキャパシタの接続点と次段のデータ保持
キャパシタ間に接続されたことを特徴とするシフトレジ
スタ。 - 【請求項2】 前記第2のキャパシタは、印加される電
圧の極性により大小異なる容量値を示し、前記第1のキ
ャパシタで発生した反転電圧の転送方向を制限すること
を特徴とする請求項1記載のシフトレジスタ。 - 【請求項3】 制御器より印加された磁界により、駆動
信号を発生する駆動信号発生手段と、強誘電体を絶縁体
とする強誘電体キャパシタが有する電界保持機能によっ
て、記憶すべきデータに対応した電界を保持するととも
に、前記駆動信号により前記保持された電界を順次他の
セルに転送しうるよう複数のセルで構成したメモリ手段
と、前記駆動信号によって前記メモリ手段のセル間を転
送される電界の変化に応じて、前記制御器より送られた
データ読み出し用のマイクロ波帯の電磁波を、前記メモ
リ手段の強誘電体キャパシタの分極反転に伴う誘電率変
化を利用して位相変調する変調手段を有し、 前記制御器により前記変調手段で変調されたデータを読
み出すようにした情報カード。 - 【請求項4】 制御器より書き込むべきデータに応じて
印加される電界により磁流を発生し、磁流により発生す
る電流に応じて電界を変化可能なように、強誘電体を絶
縁材とするキャパシタにコイルを付加して構成した書換
え手段を有し、 前記書換え手段に保持されたデータに対応した電界を、
制御器から送信される駆動信号により、メモリ手段のセ
ルに順次転送するようにした請求項3記載の情報カー
ド。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29306993A JP3227952B2 (ja) | 1993-10-14 | 1993-11-24 | シフトレジスタ及びそれを使用した情報カード |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25685993 | 1993-10-14 | ||
JP5-256859 | 1993-10-14 | ||
JP29306993A JP3227952B2 (ja) | 1993-10-14 | 1993-11-24 | シフトレジスタ及びそれを使用した情報カード |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07161198A JPH07161198A (ja) | 1995-06-23 |
JP3227952B2 true JP3227952B2 (ja) | 2001-11-12 |
Family
ID=26542934
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP29306993A Expired - Fee Related JP3227952B2 (ja) | 1993-10-14 | 1993-11-24 | シフトレジスタ及びそれを使用した情報カード |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3227952B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3960645B2 (ja) * | 1996-12-27 | 2007-08-15 | ローム株式会社 | 回路チップ搭載カードおよび回路チップモジュール |
TWI525615B (zh) * | 2011-04-29 | 2016-03-11 | 半導體能源研究所股份有限公司 | 半導體儲存裝置 |
-
1993
- 1993-11-24 JP JP29306993A patent/JP3227952B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH07161198A (ja) | 1995-06-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7924599B1 (en) | Non-volatile memory circuit using ferroelectric capacitor storage element | |
TW565929B (en) | Semiconductor integrated circuit and semiconductor memory | |
US5579257A (en) | Method for reading and restoring data in a data storage element | |
JP3948831B2 (ja) | 不揮発性強誘電体メモリ、不揮発性強誘電体メモリの駆動方法および不揮発性強誘電体メモリの製造方法 | |
JP3907664B2 (ja) | 半導体記憶装置 | |
US11145367B2 (en) | Techniques for read operations | |
US7920064B2 (en) | Radio frequency identification tag capable of storing and restoring flag data | |
US6519203B2 (en) | Ferroelectric random access memory and its operating method | |
US3936811A (en) | Associative storage circuit | |
US3644907A (en) | Complementary mosfet memory cell | |
JP3092933B2 (ja) | 不揮発性書込み可能相互接続回路 | |
US6990006B2 (en) | Non-volatile memory cell and a method of controlling the same | |
JP3227952B2 (ja) | シフトレジスタ及びそれを使用した情報カード | |
KR100242504B1 (ko) | 강유전성 반도체 메모리 및 그 억세스 방법 | |
JP2003152506A (ja) | データ保持装置およびデータ保持装置を有する電子回路 | |
CN110689911B (zh) | 半导体存储器设备 | |
US4965766A (en) | Digital input/out circuit capable of sending and receiving data in different modes | |
US5495437A (en) | Non-volatile RAM transferring data between ferro-electric capacitors and a memory cell | |
JPH117780A (ja) | 強誘電体メモリとその書き込み方法 | |
JP2724212B2 (ja) | メモリ回路 | |
CN112242159B (zh) | 访问线干扰减轻 | |
TWI746972B (zh) | 半導體記憶元件 | |
JPH07160840A (ja) | 情報カード | |
US20070195578A1 (en) | Semiconductor memory device | |
JP2003324186A (ja) | 強誘電体メモリの製造方法及び強誘電体メモリ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |