JP3227725B2 - Vacuum electronic device and method of manufacturing the same - Google Patents

Vacuum electronic device and method of manufacturing the same

Info

Publication number
JP3227725B2
JP3227725B2 JP21421291A JP21421291A JP3227725B2 JP 3227725 B2 JP3227725 B2 JP 3227725B2 JP 21421291 A JP21421291 A JP 21421291A JP 21421291 A JP21421291 A JP 21421291A JP 3227725 B2 JP3227725 B2 JP 3227725B2
Authority
JP
Japan
Prior art keywords
electrode
insulating film
electrode layer
cross
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP21421291A
Other languages
Japanese (ja)
Other versions
JPH0537043A (en
Inventor
隆一 宇賀神
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP21421291A priority Critical patent/JP3227725B2/en
Publication of JPH0537043A publication Critical patent/JPH0537043A/en
Application granted granted Critical
Publication of JP3227725B2 publication Critical patent/JP3227725B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は真空空間中の電子のバリ
スティックな伝導現象を利用した真空電子素子とその製
造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a vacuum electronic device utilizing a ballistic conduction phenomenon of electrons in a vacuum space and a method of manufacturing the same.

【0002】[0002]

【従来の技術】真空電子素子の1つとして真空空間中の
バリスティック伝導を利用した素子が知られており、こ
の素子は真空空間を挟んでエミッタとコレクタを対向さ
せており、さらにエミッタから放出される電子を制御す
るようにベースが形成されている。この微細真空トラン
ジスタ素子では、不純物等の散乱を受けない真空空間を
用いるためバリスティックな電子伝導が行われ、高速な
スイッチング等も実現される。
2. Description of the Related Art As one of vacuum electronic elements, an element utilizing ballistic conduction in a vacuum space is known. In this element, an emitter and a collector are opposed to each other with a vacuum space interposed therebetween. A base is formed to control the electrons generated. In this micro vacuum transistor device, ballistic electron conduction is performed because a vacuum space that is not scattered by impurities or the like is used, and high-speed switching and the like are also realized.

【0003】ところで、この真空電子素子は、通常、エ
ミッタ,コレクタ,ベースの各電極が金属により形成さ
れる。トランジスタのRC定数はベースが金属からなる
ために非常に小さくなり、その結果、トランジスタの遮
断周波数を決める重要な因子はエミッタとコレクタの間
の電子移動時間となる。その電子移動時間を出来る限り
短くすることで、高速動作が達成されるが、短い電子移
動時間はエミッタとコレクタの間の距離を短くすれば良
い。
In this vacuum electronic device, usually, each of an electrode of an emitter, a collector and a base is formed of a metal. The RC constant of a transistor is very small because the base is made of metal, so that an important factor in determining the cutoff frequency of the transistor is the electron transfer time between the emitter and the collector. High-speed operation can be achieved by shortening the electron transfer time as much as possible, but the short electron transfer time can be achieved by shortening the distance between the emitter and the collector.

【0004】[0004]

【発明が解決しようとする課題】ところが、フォトリソ
グラフィ技術によってエミッタやコレクタの各電極を形
成した場合では、電極の間隔は数千Å程度にするのが限
界であり、極めて微細な間隔の電極を形成して、高性能
なトランジスタを形成することは、現状のプロセス技術
では困難である。
However, when the electrodes of the emitter and the collector are formed by the photolithography technique, the interval between the electrodes is limited to about several thousand mm, and the electrodes with extremely fine intervals are required. It is difficult to form a high-performance transistor by using the current process technology.

【0005】そこで、本件出願人は、先に、微細な電極
間隔を得るための方法として、例えば特願平3−115
432号の明細書及び図面に記載したような基板中で交
差する2方向からの斜めエッチングによってX字状の溝
を形成する技術を提案している。本発明は、この微細な
電極間隔を得るための技術を更に改善し、製造工程の再
現性に優れ、しかもエッチングの回数等を減らすような
真空電子素子とその製造方法の提供を目的とする。
Therefore, the present applicant has previously proposed a method for obtaining a fine electrode spacing, for example, in Japanese Patent Application No. Hei 3-115.
No. 432 proposes a technique of forming an X-shaped groove by oblique etching from two directions intersecting in a substrate as described in the specification and the drawings. An object of the present invention is to further improve the technique for obtaining the fine electrode spacing, provide a vacuum electronic element that is excellent in reproducibility of a manufacturing process, and that reduces the number of etchings and the like, and a method of manufacturing the same.

【0006】[0006]

【課題を解決するための手段】上述の目的を達成するた
めの本発明の真空電子素子は、平面部を有する第1の電
極と、断面の角部が略鋭角とされる第2の電極と、断面
の角部が前記鋭角の略補角とされる第3の電極とが、そ
れぞれ前記角部及び平面部の間で微小な真空空間を介し
て対峙する構造を有する。
According to a first aspect of the present invention, there is provided a vacuum electronic device comprising: a first electrode having a flat portion; and a second electrode having a substantially acute angle in cross section. And a third electrode whose cross-section has a substantially supplementary angle of the acute angle, and has a structure in which the corner and the plane face each other via a minute vacuum space.

【0007】また、このような真空電子素子を製造する
ための方法として、本発明は、第1の電極層上に絶縁膜
を介して第2の電極層を積層し、次いで前記第2の電極
層を該電極層表面より斜めに傾いた角度の溝を形成する
ことで分断し、次いで前記分断された第2の電極層の分
断部分の近傍の前記絶縁膜を除去することを特徴とす
る。
Further, as a method for manufacturing such a vacuum electronic device, the present invention provides a method for manufacturing a vacuum electronic device, comprising: laminating a second electrode layer on a first electrode layer via an insulating film; The layer is divided by forming a groove at an angle inclined obliquely from the surface of the electrode layer, and then the insulating film in the vicinity of the divided part of the second electrode layer is removed.

【0008】さらに本発明の他の真空電子素子の製造方
法は、第1の電極層上に絶縁膜を介して第2の電極層を
積層し、次いで前記第1の電極層、前記絶縁膜及び前記
第2の電極層を該電極層表面から斜めに傾いた断面を有
するように切断し、前記断面に第2の絶縁膜を被着した
後、前記第2の絶縁膜上に第3の電極層を形成して、前
記第1及び第2の絶縁膜を該絶縁膜同士の接続部近傍で
除去することを特徴とする。
According to still another method of manufacturing a vacuum electronic device of the present invention, a second electrode layer is laminated on a first electrode layer via an insulating film, and then the first electrode layer, the insulating film and The second electrode layer is cut so as to have a cross section inclined obliquely from the surface of the electrode layer, and a second insulating film is applied to the cross section, and then a third electrode is formed on the second insulating film. A layer is formed, and the first and second insulating films are removed near a connection portion between the insulating films.

【0009】[0009]

【作用】本発明の真空電子素子では、第2と第3の電極
が互いに補角の関係となる断面の角部を対向させるた
め、第2と第3の電極を例えば1枚の平板状の電極層を
斜めに分断した構造にしたり、積層した2層の電極層を
斜めにパターニングしたりすることができ、その製造が
容易とされる。鋭角な角部を有する第2の電極をエミッ
タとすれば、第3の電極をベースとし、平面部を有する
第1の電極をコレクタにできる。真空空間は、平面部上
に形成される絶縁膜の除去と分断するための溝、或いは
電極間の絶縁膜を除去することによって構成でき、特に
絶縁膜の膜厚で電極間距離が定められるため、微細加工
に適することになる。
In the vacuum electronic element of the present invention, the second and third electrodes are opposed to each other at the corners of the cross-section where they are complementary to each other. The electrode layer can be formed to have a structure in which the electrode layer is divided obliquely, or the laminated two electrode layers can be patterned obliquely, which facilitates the production. If the second electrode having a sharp corner is used as the emitter, the third electrode can be used as the base and the first electrode having the flat portion can be used as the collector. The vacuum space can be formed by removing the insulating film formed on the plane portion and separating the groove or the insulating film between the electrodes. In particular, since the distance between the electrodes is determined by the thickness of the insulating film. , Suitable for fine processing.

【0010】また、本発明の真空電子素子の製造方法の
1つの方法では、第2の電極層が斜めに傾いた角度の溝
を形成することで分断されるために、鋭角な角部を有す
る電極と、その補角を有する角部を同時に形成して対向
させることができる。その第2の電極層は、第1の電極
層上に絶縁膜を介して配されるため、分断部分の近傍の
絶縁膜を除去した場合、その絶縁膜の膜厚が電極間距離
となり、精度良く電極間距離を設定できる。
In one method of manufacturing a vacuum electronic device according to the present invention, since the second electrode layer is divided by forming a groove having an oblique angle, the second electrode layer has an acute corner. The electrode and the corner having the supplementary angle can be simultaneously formed and opposed. Since the second electrode layer is disposed on the first electrode layer with an insulating film interposed therebetween, when the insulating film in the vicinity of the divided portion is removed, the thickness of the insulating film becomes the distance between the electrodes, and the accuracy is reduced. The distance between electrodes can be set well.

【0011】更に、本発明の真空電子素子の製造方法の
他の方法では、第1の電極層と第2の電極層の間に絶縁
膜を介在させて斜めに切断する。この斜めの切断によっ
て、鋭角とその補角の関係の断面の角部が同時に形成さ
れる。さらにその切断面に第2の絶縁膜を介して第3の
電極層を形成する。この段階で各電極間は絶縁膜がそれ
ぞれ挟まれた状態となり、それら絶縁膜を除去すること
で高精度の電極間距離を達成できる。
Further, in another method of manufacturing a vacuum electronic device according to the present invention, the device is cut obliquely with an insulating film interposed between the first electrode layer and the second electrode layer. By this oblique cutting, the corners of the cross section of the relationship between the acute angle and the supplementary angle are simultaneously formed. Further, a third electrode layer is formed on the cut surface via a second insulating film. At this stage, an insulating film is sandwiched between the electrodes, and a highly accurate distance between the electrodes can be achieved by removing the insulating film.

【0012】[0012]

【実施例】本発明の好適な実施例を図面を参照しながら
説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments of the present invention will be described with reference to the drawings.

【0013】第1の実施例 本実施例は、鋭角の断面の角部を有するエミッタと、そ
の補角の鈍角の断面の角部を有するベースとが、平面部
を有するコレクタ上に形成される真空中バリスティック
トランジスタの例である。
First Embodiment In this embodiment, an emitter having an acute-angled cross-section and a base having an obtuse-angled cross-section are formed on a collector having a flat portion. It is an example of a ballistic transistor in a vacuum.

【0014】その構造を図1に示す。タングステン膜か
らなるコレクタ電極1は、平面部2を有した略平板状と
される。コレクタ電極1には、図示しない部分でコレク
タ電圧が供給される。このコレクタ電極1に積層するよ
うに、エミッタ電極4とベース電極6が形成され、これ
らエミッタ電極4及びベース電極6もタングステン膜か
らなる。なお、コレクタ電極1は金属のバルクでも良
い。
FIG. 1 shows the structure. The collector electrode 1 made of a tungsten film has a substantially flat shape having a plane portion 2. A collector voltage is supplied to the collector electrode 1 at a portion not shown. An emitter electrode 4 and a base electrode 6 are formed so as to be stacked on the collector electrode 1, and the emitter electrode 4 and the base electrode 6 are also made of a tungsten film. The collector electrode 1 may be a metal bulk.

【0015】エミッタ電極4は、その底部でシリコン酸
化膜などからなる絶縁膜3を介してコレクタ電極1上に
形成されており、その断面の角部5は鋭角の角度を有す
る。このためその鋭角の部分の電界が集中し、電子を真
空空間に放出できる。このエミッタ電極4には、エミッ
タ電圧が供給される。
The emitter electrode 4 is formed on the collector electrode 1 via an insulating film 3 made of a silicon oxide film or the like at the bottom, and the corner 5 of the cross section has an acute angle. Therefore, the electric field at the acute angle portion is concentrated, and electrons can be emitted to the vacuum space. An emitter voltage is supplied to the emitter electrode 4.

【0016】ベース電極6も、同様に、その底部でシリ
コン酸化膜などからなる絶縁膜3を介してコレクタ電極
1上に形成されており、その断面の角部7はエミッタ電
極4の角部5と補角をなす角度とされる。ベース電極6
には、エミッタとコレクタの間の電界を制御するための
電圧が供給される。
Similarly, the base electrode 6 is formed on the collector electrode 1 via the insulating film 3 made of a silicon oxide film or the like at the bottom, and the corner 7 of the cross section is formed at the corner 5 of the emitter electrode 4. And a supplementary angle. Base electrode 6
Is supplied with a voltage for controlling the electric field between the emitter and the collector.

【0017】ベース電極6とエミッタ電極4の間は、微
小なサイズの溝8によって分断されており、この溝8の
間隔L1 がそのままベース電極6とエミッタ電極4の間
隔とされる。溝8は、ベース電極6とエミッタ電極4の
厚みに亘って略平行な側壁を有して形成され、コレクタ
電極1の平面部2の法線方向に対して傾いたものとなっ
ている。平面部2の面内の方向として溝8はどの方向の
直線でも良いが、溝8自体折れ曲がる線若しくは曲線を
描くようなものでも良い。また、コレクタ電極1とベー
ス電極6及びエミッタ電極4の間隔L2 は、絶縁膜3の
膜厚と同じサイズとされる。一例として、間隔L1 は5
00Å程度であり、間隔L2 は200Å程度である。
The space between the base electrode 6 and the emitter electrode 4 is divided by a groove 8 of a very small size, and the distance L 1 between the grooves 8 is the distance between the base electrode 6 and the emitter electrode 4. The groove 8 is formed to have substantially parallel side walls over the thickness of the base electrode 6 and the emitter electrode 4, and is inclined with respect to the normal direction of the plane portion 2 of the collector electrode 1. The groove 8 may be a straight line in any direction as the in-plane direction of the plane portion 2, but may be a line or a curve that bends itself. The distance L 2 between the collector electrode 1, the base electrode 6 and the emitter electrode 4 is the same size as the thickness of the insulating film 3. As an example, the interval L 1 is 5
Is about 00Å, interval L 2 is about 200Å.

【0018】概ね上述の如き構造を有する本実施例の真
空中バリスティックトランジスタは、図2及び図3に示
すような電界によって、ノーマリーオフのトランジスタ
動作が可能である。
The ballistic transistor in a vacuum of this embodiment having the above-described structure can operate normally normally off by the electric field shown in FIGS.

【0019】図2はベース電圧が低い場合の電界分布を
示す図である。エミッタからコレクタに向けて電子が放
出されない程度で最大の電位差をコレクタ電極1とエミ
ッタ電極4に与えておき、その電界分布を大きく壊さな
い中間電位程度の電位をベース電位とする。この状態で
は、エミッタ電極4からコレクタ電極1に向かって電子
が放出されることはなく、当該トランジスタはオフ状態
である。トランジスタをオフ状態とするように各電極に
印加する電圧の例としては、エミッタ電圧は−10V,
コレクタ電圧は+10Vで、ベース電圧は+2Vであ
る。
FIG. 2 shows an electric field distribution when the base voltage is low. A maximum potential difference is applied to the collector electrode 1 and the emitter electrode 4 so that electrons are not emitted from the emitter toward the collector, and an intermediate potential which does not significantly damage the electric field distribution is set as a base potential. In this state, no electrons are emitted from the emitter electrode 4 toward the collector electrode 1, and the transistor is off. As an example of the voltage applied to each electrode so as to turn off the transistor, the emitter voltage is -10 V,
The collector voltage is + 10V and the base voltage is + 2V.

【0020】本実施例の真空中バリスティックトランジ
スタをオン状態にする場合には、前述のベース電位から
少しベース電位を上昇させれば良い。ベース電位を高く
することで、エミッタ電極4の鋭角な角部5の近傍で
は、その電界強度が高くなる。その結果、エミッタ電極
4の角部5からは、電子が放出され、その放出された電
子は真空空間をバリスティックに伝導してコレクタ電極
1に到達する。この時、真空空間の伝導は、不純物等の
散乱がないために高速化でき、エミッタ電極4とコレク
タ電極1の間隔L2 もおよそ200Å程度の極めて短い
ものとされるために、素子の高速動作が可能である。ト
ランジスタをオン状態とするように各電極に印加する電
圧の例としては、エミッタ電圧は−10V,コレクタ電
圧は+10Vで、ベース電圧は+6Vである。
In order to turn on the ballistic transistor in a vacuum in this embodiment, the base potential may be slightly increased from the above-described base potential. By increasing the base potential, the electric field intensity near the sharp corner 5 of the emitter electrode 4 increases. As a result, electrons are emitted from the corners 5 of the emitter electrode 4, and the emitted electrons travel ballistically in the vacuum space to reach the collector electrode 1. At this time, the conduction of the vacuum space, can speed because scattering is no such impurities, in order to distance L 2 of the emitter electrode 4 and the collector electrode 1 is also assumed approximate about 200Å very short, high-speed operation of the element Is possible. As an example of the voltage applied to each electrode so as to turn on the transistor, the emitter voltage is −10 V, the collector voltage is +10 V, and the base voltage is +6 V.

【0021】なお、本実施例では、溝8の間隔(幅)L
1 が間隔L2 よりも大きいために、ノーマリオフで動作
することになるが、L1 <L2 の場合などでは、他の真
空中バリスティックトランジスタと同様に、ノーマリオ
ンとノーマリオフの両方に用いることが可能である。
In this embodiment, the interval (width) L of the groove 8 is L.
Since 1 is larger than the interval L 2 , the device operates normally off. However, when L 1 <L 2 , it is used for both normally on and normally off, like other ballistic transistors in vacuum. Is possible.

【0022】第2の実施例 本実施例は段差を利用した微細な幅の斜めエッチングに
よってエミッタ電極とベース電極を分断する真空電子素
子の製造方法である。以下、本実施例を図4〜図9を参
照しながら説明する。
Second Embodiment This embodiment is a method of manufacturing a vacuum electronic device in which an emitter electrode and a base electrode are separated by oblique etching having a small width using a step. Hereinafter, this embodiment will be described with reference to FIGS.

【0023】まず、絶縁基板であるガラス基板若しくは
半導体基板上に酸化膜や窒化膜等の絶縁膜を形成した基
板21上に、第1層目の電極層としてタングステン膜2
2を形成する。このタングステン膜22はコレクタ電極
として用いられるため、コレクタ電極に充分な膜厚でタ
ングステン膜22が形成される。
First, a tungsten film 2 is formed as a first electrode layer on a substrate 21 in which an insulating film such as an oxide film or a nitride film is formed on a glass substrate or a semiconductor substrate which is an insulating substrate.
Form 2 Since the tungsten film 22 is used as a collector electrode, the tungsten film 22 is formed with a sufficient thickness for the collector electrode.

【0024】このタングステン膜22の形成後、シリコ
ン酸化膜やシリコン窒化膜等の絶縁膜23をタングステ
ン膜22の上の全面に形成する。この絶縁膜23の膜厚
がエミッタとコレクタの間の電極間距離となるため、高
速動作のためには、絶縁膜23の膜厚が薄い方が良い。
一例として、この絶縁膜23の膜厚は100Å程度であ
り、この膜厚で電極間距離が定まるために、製造上の再
現性にも優れることになる。
After the formation of the tungsten film 22, an insulating film 23 such as a silicon oxide film or a silicon nitride film is formed on the entire surface of the tungsten film 22. Since the thickness of the insulating film 23 is the distance between the electrodes between the emitter and the collector, the thinner the thickness of the insulating film 23 is, the better for high-speed operation.
As an example, the thickness of the insulating film 23 is about 100 °, and since the distance between the electrodes is determined by the thickness, the reproducibility in manufacturing is excellent.

【0025】絶縁膜23の形成後、図4に示すように、
第2の電極層としてのタングステン膜24を絶縁膜23
上の全面に形成する。この第2の電極層は、次に説明す
るように分断されてエミッタ電極とベース電極の両方に
用いられる。
After the formation of the insulating film 23, as shown in FIG.
The tungsten film 24 as the second electrode layer is replaced with the insulating film 23
It is formed on the entire upper surface. The second electrode layer is divided and used for both the emitter electrode and the base electrode as described below.

【0026】次に、段差を利用した斜めエッチングによ
って第2の電極層であるタングステン膜24を分断す
る。まず、図5に示すように、レジスト層25をタング
ステン膜24の半分から一方を覆うようなパターンに形
成する。このレジスト層25は、レジスト層を塗布し、
選択的な露光と現像により形成できる。次に、そのレジ
スト層25をマスクとして、異方性エッチングを行う。
この異方性エッチングによってレジスト層25に被覆さ
れていない領域のタングステン膜24の表面が削られ、
タングステン膜24に高さd1 の段差26が生ずる。
Next, the tungsten film 24 as the second electrode layer is divided by oblique etching using a step. First, as shown in FIG. 5, a resist layer 25 is formed in a pattern that covers one half of the tungsten film 24. This resist layer 25 is formed by applying a resist layer,
It can be formed by selective exposure and development. Next, anisotropic etching is performed using the resist layer 25 as a mask.
The surface of the tungsten film 24 in a region not covered with the resist layer 25 is shaved by this anisotropic etching,
A step 26 having a height d 1 is formed in the tungsten film 24.

【0027】このような段差26を形成した後、図6に
示すように、膜厚d2 のアルミニューム膜27を蒸着法
などにより形成する。このアルミニューム膜27は、膜
厚d2 が段差26の高さd1 よりも薄くされ、段差26
の部分で段切れが生じて、段差26の部分では一部タン
グステン膜24が寸法d1 −d2 の幅で露出する。ここ
で、この寸法d1 −d2 の幅は膜厚差であるため、十分
に薄くすることが可能である。
After the step 26 is formed, as shown in FIG. 6, an aluminum film 27 having a thickness d 2 is formed by a vapor deposition method or the like. The aluminum film 27 has a thickness d 2 is thinner than the height d 1 of the step 26, step 26
A portion of the tungsten film 24 is exposed at a width of the dimension d 1 -d 2 at a portion of the step 26. Here, since the width of the dimension d 1 -d 2 is a difference in film thickness, it can be made sufficiently thin.

【0028】アルミニューム膜27の形成後、斜め方向
の異方性エッチングを行って、図7に示すような斜めの
溝28を形成する。この溝28は段差26の部分で寸法
1 −d2 の幅で露出したタングステン膜24から基板
主面に対して斜めに延在されて、タングステン膜24を
分断すると共に、該タングステン膜24の下部の絶縁膜
23に至る深さを有している。このような斜めエッチン
グによる溝28の形成によって、分断されるタングステ
ン膜24の一方は、鋭角な角部29eを有する電極とな
り、他方はその鋭角と補角をなす角部29bを有する電
極となる。
After the formation of the aluminum film 27, anisotropic etching in an oblique direction is performed to form an oblique groove 28 as shown in FIG. The groove 28 extends obliquely with respect to the main surface of the substrate from the tungsten film 24 exposed at the step 26 at a width of the dimension d 1 -d 2 , and divides the tungsten film 24. It has a depth reaching the lower insulating film 23. Due to the formation of the groove 28 by such oblique etching, one of the divided tungsten films 24 becomes an electrode having a sharp corner 29e, and the other becomes an electrode having a corner 29b which is complementary to the acute angle.

【0029】続いて、図8に示すように、マスクとして
用いたアルミニューム膜27及びレジスト層25を除去
する。
Subsequently, as shown in FIG. 8, the aluminum film 27 and the resist layer 25 used as the mask are removed.

【0030】アルミニューム膜27等の除去後、フッ酸
処理等により角部29e,29bの近傍の絶縁膜23を
除去する。この絶縁膜23の一部除去により、角部29
e,29bの近傍には空隙部30が形成される。以下、
この空隙部30を真空空間とし、各電極に所要の電圧を
供給することで、バリスティックな電子の伝導がなされ
ることになる。
After removing the aluminum film 27 and the like, the insulating film 23 near the corners 29e and 29b is removed by hydrofluoric acid treatment or the like. By removing part of the insulating film 23, the corner 29
A gap 30 is formed near e and 29b. Less than,
By providing the space 30 as a vacuum space and supplying a required voltage to each electrode, ballistic electron conduction is achieved.

【0031】第3の実施例 本実施例は、電子ビームの描画による線幅の細いレジス
ト層を形成し、そのレジスト層を利用して電極を分離す
る方法である。以下、本実施例を図10〜図14を参照
しながら説明する。
Third Embodiment This embodiment is a method of forming a resist layer having a small line width by drawing an electron beam, and separating the electrodes by using the resist layer. Hereinafter, this embodiment will be described with reference to FIGS.

【0032】初めに、第2の実施例と同様に、絶縁基板
31上に第1の電極層としてのタングステン膜32を形
成する。このタングステン膜32はコレクタ電極として
用いられる。次にシリコン酸化膜やシリコン窒化膜等の
絶縁膜33をタングステン膜32の上の全面に形成し、
その上に、第2の電極層としてのタングステン膜34を
積層する。タングステン膜34は、エミッタ電極,コレ
クタ電極として機能し、絶縁膜33の膜厚がエミッタと
コレクタ間の距離を決定づける。
First, a tungsten film 32 as a first electrode layer is formed on an insulating substrate 31 as in the second embodiment. This tungsten film 32 is used as a collector electrode. Next, an insulating film 33 such as a silicon oxide film or a silicon nitride film is formed on the entire surface of the tungsten film 32,
A tungsten film 34 as a second electrode layer is stacked thereon. The tungsten film 34 functions as an emitter electrode and a collector electrode, and the thickness of the insulating film 33 determines the distance between the emitter and the collector.

【0033】第2の電極層であるタングステン膜34を
形成したところで、図10に示すように、EBIR技術
を用いて細い線状のレジスト層35を形成する。このE
BIR技術は、レジスト層の構成材料の雰囲気中で電子
ビームを描画し、その描画部分にのみ選択的にレジスト
層の構成材料に形成させる技術である。従って、細い線
状に電子銃を走査することで、細い線状のレジスト層3
5がタングステン膜34を分断すべき位置に対応して形
成される。
After forming the tungsten film 34 as the second electrode layer, a thin linear resist layer 35 is formed by using the EBIR technique as shown in FIG. This E
The BIR technique is a technique in which an electron beam is drawn in an atmosphere of a constituent material of a resist layer and selectively formed on the constituent material of the resist layer only in the drawn portion. Therefore, by scanning the electron gun in a thin line shape, the thin linear resist layer 3 is formed.
5 are formed corresponding to positions where the tungsten film 34 is to be divided.

【0034】このEBIR法による細い線状のレジスト
層35を形成した後、図11に示すように、アルミニュ
ーム層等によるマスク材層36をレジスト層35上を含
む全面に形成する。レジスト層35上に堆積したマスク
材層36は、タングステン膜34上に堆積したマスク材
層36とは段差で切断する。
After forming a thin linear resist layer 35 by the EBIR method, a mask material layer 36 of an aluminum layer or the like is formed on the entire surface including the resist layer 35 as shown in FIG. The mask material layer 36 deposited on the resist layer 35 is cut at a step from the mask material layer 36 deposited on the tungsten film 34.

【0035】マスク材層36を全面に形成した後、図1
2に示すように、EBIR技術を用いて形成した細い線
状のレジスト層35を該レジスト層35上に積層したマ
スク材層36と共に除去する。このレジスト層35の除
去によって、微細な線幅で開口する開口部37がマスク
材層36に形成されたことになる。
After forming the mask material layer 36 on the entire surface, FIG.
As shown in FIG. 2, the thin linear resist layer 35 formed by using the EBIR technique is removed together with the mask material layer 36 laminated on the resist layer 35. By removing the resist layer 35, an opening 37 having a fine line width is formed in the mask material layer 36.

【0036】次に、図13に示すように、基板主面に対
して斜めに傾いた方向からの異方性エッチングによっ
て、マスク材層36の開口部37の内側に溝38を形成
する。この溝38はタングステン膜34を分断すると共
に、該タングステン膜34の下部の絶縁膜33に至る深
さを有している。このような斜めエッチングによる溝3
8の形成によって、分断されるタングステン膜34の一
方は、鋭角な角部39eを有する電極となり、他方はそ
の鋭角と補角をなす角部39bを有する電極となる。
Next, as shown in FIG. 13, a groove 38 is formed inside the opening 37 of the mask material layer 36 by anisotropic etching from a direction oblique to the main surface of the substrate. The trench 38 divides the tungsten film 34 and has a depth reaching the insulating film 33 below the tungsten film 34. Groove 3 by such oblique etching
Due to the formation of 8, one of the tungsten films 34 to be divided becomes an electrode having a sharp corner 39e, and the other becomes an electrode having a corner 39b which is complementary to the acute angle.

【0037】続いて、図14に示すように、マスク材層
36を除去し、フッ酸処理等により角部39e,39b
の近傍の絶縁膜33を除去する。この絶縁膜33の一部
除去により、角部39e,39bの近傍には空隙部40
が形成される。以下、この空隙部40を真空空間とし、
各電極に配線を施して該配線より所要の電圧を供給する
ことで、バリスティックな電子の伝導がなされることに
なる。
Subsequently, as shown in FIG. 14, the mask material layer 36 is removed, and the corners 39e and 39b are formed by hydrofluoric acid treatment or the like.
Is removed in the vicinity of. Due to the partial removal of the insulating film 33, the gap 40 is formed near the corners 39e and 39b.
Is formed. Hereinafter, the space 40 is defined as a vacuum space,
By applying wiring to each electrode and supplying a required voltage from the wiring, ballistic conduction of electrons is achieved.

【0038】第4の実施例 本実施例は2層の電極層に傾斜した断面を形成し、その
断面上に絶縁膜を介して他の電極層を形成した構造のト
ランジスタの例である。
Fourth Embodiment This embodiment is an example of a transistor having a structure in which an inclined cross section is formed in two electrode layers, and another electrode layer is formed on the cross section via an insulating film.

【0039】まず、その構造を図15に示す。基板はシ
リコン酸化膜とエッチングの選択性を有する窒化シリコ
ン基板41であり、この窒化シリコン基板41上にベー
ス電極42、エミッタ電極43及びコレクタ電極44が
それぞれ第3,第2及び第1の電極をなすように形成さ
れている。
First, the structure is shown in FIG. The substrate is a silicon nitride substrate 41 having selectivity for etching with a silicon oxide film. On this silicon nitride substrate 41, a base electrode 42, an emitter electrode 43, and a collector electrode 44 form third, second, and first electrodes, respectively. It is formed so as to form.

【0040】まず、ベース電極42はパターニングされ
たタングステン膜からなり、そのパターンの一部は基板
主面の面内方向で突き出される形状を有する。この突き
出た部分の先端部には、基板主面に対して傾斜した断面
48が形成され、この断面48と電極表面の角部47の
なす角度は鈍角とされる。ベース電極42の下部に、窒
化シリコン基板41の一部が他の部分よりも隆起して存
在するのは、断面48の形成時のオーバーエッチングに
よる。
First, the base electrode 42 is made of a patterned tungsten film, and a part of the pattern has a shape protruding in the in-plane direction of the main surface of the substrate. A cross section 48 inclined with respect to the main surface of the substrate is formed at the tip of the protruding portion, and the angle between the cross section 48 and the corner 47 of the electrode surface is obtuse. The fact that a part of the silicon nitride substrate 41 is raised below the other part under the base electrode 42 is due to over-etching when the cross section 48 is formed.

【0041】エミッタ電極43もパターニングされたタ
ングステン膜からなり、図示を省略しているが、ベース
電極42上には、エミッタ電極43の下部で絶縁膜であ
るシリコン酸化膜がパターンの略中央付近に存在する。
エミッタ電極43は当初シリコン酸化膜を介してベース
電極42上に積層されたタングステン膜からなるため、
エミッタ電極43とベース電極42は平行な積層関係を
有する。このエミッタ電極43はほぼベース電極42に
重なるようなパターンとされ、該ベース電極42と同様
に基板主面の面内方向で突き出される形状を有する。そ
の先端部には、基板主面に対して傾斜した断面49が形
成される。断面49はベース電極42の断面48と同じ
面内に存在する。この断面49と電極表面の角部46の
なす角度は鋭角とされ、特に角部47と角部46は互い
に補角の関係となる。
The emitter electrode 43 is also formed of a patterned tungsten film, and although not shown, a silicon oxide film, which is an insulating film below the emitter electrode 43, is formed on the base electrode 42 near the center of the pattern. Exists.
Since the emitter electrode 43 is initially formed of a tungsten film laminated on the base electrode 42 via a silicon oxide film,
The emitter electrode 43 and the base electrode 42 have a parallel lamination relationship. The emitter electrode 43 has a pattern substantially overlapping the base electrode 42, and has a shape protruding in the in-plane direction of the substrate main surface, similarly to the base electrode 42. A cross section 49 inclined with respect to the main surface of the substrate is formed at the tip. The cross section 49 exists in the same plane as the cross section 48 of the base electrode 42. The angle formed by the cross section 49 and the corner 46 of the electrode surface is an acute angle, and in particular, the corner 47 and the corner 46 are complementary to each other.

【0042】コレクタ電極44は、ベース電極42の断
面48及びエミッタ電極43の断面49に一定の間隔を
以て対向する断面対向部50を有し、この断面対向部5
0に連続した部分が窒化シリコン基板41上に延在され
ている。この断面対向部50の裏面は、コレクタ電極の
平面部として用いられ、断面48,49に平行に対峙す
る構造とされ、その間隔が特にエミッタ−コレクタ間の
距離となる。コレクタ電極44の窒化シリコン基板41
に延在されて部分に配線が施されて、その配線よりコレ
クタ電圧が供給される。
The collector electrode 44 has a cross-section facing portion 50 which faces the cross section 48 of the base electrode 42 and the cross section 49 of the emitter electrode 43 at a fixed interval.
The portion continuous to zero extends on the silicon nitride substrate 41. The back surface of the cross-section facing portion 50 is used as a flat portion of the collector electrode, and has a structure facing the cross-sections 48 and 49 in parallel, and the interval therebetween is particularly the distance between the emitter and the collector. Silicon nitride substrate 41 of collector electrode 44
And a wiring is applied to the portion, and a collector voltage is supplied from the wiring.

【0043】なお、ベース電極42,エミッタ電極4
3,コレクタ電極44に挟まれた空隙45は、真空空間
であり、各構造の電極を作製した後、全体をシリコン酸
化膜で覆うことで、真空封入が可能となる。
The base electrode 42 and the emitter electrode 4
3. The gap 45 sandwiched between the collector electrodes 44 is a vacuum space. After the electrodes having the respective structures are formed, the whole is covered with a silicon oxide film, so that vacuum sealing is possible.

【0044】なお、本実施例では、電極材料をタングス
テン膜としたが、微細加工特性や電気特性が良好であっ
たり、仕事関数が小さい等の材料であれば、他の金属材
料であっても良い。
In this embodiment, the electrode material is a tungsten film. However, any other metal material may be used as long as it has good fine processing characteristics and electric characteristics and a small work function. good.

【0045】第5の実施例 本実施例は、第4の実施例の真空中バリスティックトラ
ンジスタの製造方法の例であり、特にウェットエッチン
グを利用して微細な間隔の真空空間を形成する製造方法
である。以下、本実施例をその製造工程に従って図16
〜図22を参照しながら説明する。
Fifth Embodiment This embodiment is an example of a method of manufacturing a ballistic transistor in a vacuum according to the fourth embodiment. In particular, a manufacturing method of forming minutely spaced vacuum spaces by using wet etching. It is. Hereinafter, this embodiment will be described with reference to FIG.
This will be described with reference to FIG.

【0046】まず、窒化シリコン基板51上に、第1の
電極層としてのタングステン膜52を形成し、そのタン
グステン膜52に薄いシリコン酸化膜53を形成する。
このシリコン酸化膜53はエミッタ−ベース間の距離を
決定するため、その膜厚が100Å以下程度に設定され
る。また、このシリコン酸化膜53は窒化シリコン基板
51とエッチングの選択性を有する。そして、図16に
示すように、シリコン酸化膜53上には、第2の電極層
としてのタングステン膜54が形成される。
First, a tungsten film 52 as a first electrode layer is formed on a silicon nitride substrate 51, and a thin silicon oxide film 53 is formed on the tungsten film 52.
The thickness of this silicon oxide film 53 is set to about 100 ° or less in order to determine the distance between the emitter and the base. The silicon oxide film 53 has selectivity for etching with respect to the silicon nitride substrate 51. Then, as shown in FIG. 16, on the silicon oxide film 53, a tungsten film 54 as a second electrode layer is formed.

【0047】タングステン膜54を形成した後、図17
に示すように、レジスト層55を選択的に形成する。こ
のレジスト層55が覆うのは、エミッタ電極やベース電
極としてのパターンを残す領域である。レジスト層55
は例えばレジスト材料を塗布し、選択的に露光し、現像
して形成される。
After the formation of the tungsten film 54, FIG.
As shown in FIG. 7, a resist layer 55 is selectively formed. The resist layer 55 covers an area where a pattern as an emitter electrode or a base electrode is left. Resist layer 55
Is formed, for example, by applying a resist material, selectively exposing, and developing.

【0048】次に、選択的に形成したレジスト層55を
マスクとして、図18に示すように、基板主面に対して
斜めの異方性エッチングを行う。このエッチングによっ
て、タングステン膜52,54は斜めの断面52a,5
4aを有して切断され、シリコン酸化膜53も両断面5
2a,54aと同じ断面を有して切断され、さらに窒化
シリコン基板41の表面の一部もエッチングされる。こ
の時、斜めの異方性エッチングの角度がエミッタの鋭角
の角部の角度となり、同時にベース電極の角部の角度も
決定する。
Next, as shown in FIG. 18, using the selectively formed resist layer 55 as a mask, oblique anisotropic etching is performed on the main surface of the substrate. As a result of this etching, the tungsten films 52 and 54 become oblique cross sections 52a and 5a.
4a, and the silicon oxide film 53
The silicon nitride substrate 41 is cut so as to have the same cross section as 2a and 54a, and a part of the surface of the silicon nitride substrate 41 is also etched. At this time, the angle of the oblique anisotropic etching becomes the angle of the acute corner of the emitter, and also determines the angle of the corner of the base electrode.

【0049】次に、図19に示すように、斜めの断面5
2a,54aなどの斜面を含む全面にシリコン酸化膜5
6を形成する。このシリコン酸化膜56はその膜厚がエ
ミッタ−コレクタ間の距離となるため100Å以下程度
の薄膜とされる。
Next, as shown in FIG.
A silicon oxide film 5 is formed on the entire surface including the slopes
6 is formed. Since the thickness of the silicon oxide film 56 is the distance between the emitter and the collector, the silicon oxide film 56 has a thickness of about 100 ° or less.

【0050】次に、図20に示すように、シリコン酸化
膜56上にタングステン膜57を積層する。このタング
ステン膜57は、コレクタ電極を形成するための第3の
電極層であり、特に、斜面を被覆したシリコン酸化膜5
6を該シリコン酸化膜56の上から被覆する。
Next, as shown in FIG. 20, a tungsten film 57 is laminated on the silicon oxide film 56. The tungsten film 57 is a third electrode layer for forming a collector electrode, and in particular, the silicon oxide film 5 covering the slope.
6 is coated on the silicon oxide film 56.

【0051】タングステン膜57を形成した後、図21
に示すように、全体をイオンミリング法などによって削
り、タングステン膜57の下部に形成されているシリコ
ン酸化膜56の一部56aを露出させる。シリコン酸化
膜56の一部56aが露出した後、第4の実施例の構造
のように、エミッタ電極,ベース電極、コレクタ電極の
各平面パターンを得るためのパターニングを行う。エミ
ッタ電極,ベース電極及びコレクタ電極の各基端は、次
のフッ酸のウェットエッチングによっても下部若しくは
上部の酸化膜の全部が除去されない程の広い面積のパタ
ーンとされ、各電極の先端側は当該トランジスタのコレ
クタ電流に合わせたサイズとされる。
After the formation of the tungsten film 57, FIG.
As shown in FIG. 7, the whole is cut by an ion milling method or the like to expose a portion 56a of the silicon oxide film 56 formed below the tungsten film 57. After the portion 56a of the silicon oxide film 56 is exposed, patterning is performed to obtain planar patterns of an emitter electrode, a base electrode, and a collector electrode as in the structure of the fourth embodiment. The base end of each of the emitter electrode, the base electrode and the collector electrode has a pattern having a large area such that the entire lower or upper oxide film is not removed even by the next wet etching of hydrofluoric acid. The size is set according to the collector current of the transistor.

【0052】次に、ウェットエッチングであるフッ酸処
理によって、図22に示すように、各電極間のシリコン
酸化膜56やシリコン酸化膜53を除去する。このウェ
ットエッチングが露出したシリコン酸化膜56の一部5
6aより進行し、各電極の基端側の端部をある程度エッ
チングしたところで止められる。このエッチングの結
果、タングステン膜57,54,52は斜面の近傍で互
いに対峙する構造とされ、微小な電極距離を以て各電極
が配設されることになる。また、このシリコン酸化膜5
6,53を除去するエッチングはウェットエッチングで
ある。このためRIEの限界等に左右されない微細加工
ができる。なお、このウェットエッチングの際には、基
板である窒化シリコン基板51は削られずに済むことに
なる。
Next, as shown in FIG. 22, the silicon oxide film 56 and the silicon oxide film 53 between the respective electrodes are removed by hydrofluoric acid treatment as wet etching. Part 5 of the silicon oxide film 56 exposed by the wet etching
It proceeds from 6a and stops when the base end of each electrode is etched to some extent. As a result of this etching, the tungsten films 57, 54, and 52 have a structure facing each other in the vicinity of the slope, and the respective electrodes are arranged with a small electrode distance. The silicon oxide film 5
The etching for removing 6, 53 is wet etching. Therefore, fine processing can be performed without being affected by the limit of RIE. At the time of this wet etching, the silicon nitride substrate 51 as a substrate does not need to be cut.

【0053】以下、各電極の基端側に配線を施し、その
配線に所要の電圧を供給することで、バリスティックな
伝導がなされる真空電子素子として機能することにな
る。特に、本実施例によって素子を作製した場合では、
電極間の距離が各シリコン酸化膜53,56によって設
定されるため、確実な電極間距離を再現性良く得ること
ができる。また、これらシリコン酸化膜53,56がウ
ェットエッチングによって除去されるため、RIEによ
る限界を超えた微細な加工が実現されることになる。
Hereinafter, wiring is provided on the base end side of each electrode, and a required voltage is supplied to the wiring, thereby functioning as a vacuum electronic element that performs ballistic conduction. In particular, when the device was manufactured according to this example,
Since the distance between the electrodes is set by each of the silicon oxide films 53 and 56, a reliable distance between the electrodes can be obtained with good reproducibility. Further, since the silicon oxide films 53 and 56 are removed by wet etching, fine processing exceeding the limit by RIE is realized.

【0054】[0054]

【発明の効果】本発明の真空電子素子は、鋭角な角部を
有する第2の電極と、その鋭角の補角をなす角部を有す
る第3の電極を有するため、第2,第3の電極は1つの
電極層を分断して構成したり、2層の電極層を同じ斜め
エッチングにより形成することができ、製造上も従来に
比べて斜めエッチングの回数を少なくできる等の利点を
有する。また、これら第2,第3の電極は、平面部を有
する第1の電極と微小な真空空間を介して対峙するた
め、第1の電極の平面部には、予め絶縁膜等を配して最
後に絶縁膜を除去することができ、精度高く第1の電極
と他の電極の間の距離を設定することができる。
The vacuum electronic device of the present invention has the second electrode having an acute corner and the third electrode having a corner forming a supplementary angle of the acute angle. The electrode can be formed by dividing one electrode layer, or two electrode layers can be formed by the same oblique etching, and has advantages such as the number of times of oblique etching can be reduced in manufacturing as compared with the related art. Since the second and third electrodes face the first electrode having a flat portion via a minute vacuum space, an insulating film or the like is disposed on the flat portion of the first electrode in advance. Finally, the insulating film can be removed, and the distance between the first electrode and the other electrode can be set with high accuracy.

【0055】また、本発明の真空電子素子の製造方法の
1つの方法では、前記真空電子素子を製造する際に、斜
めエッチングによる溝の形成により、第2の電極層を分
断して、エミッタ,ベースなどの各電極を形成し、次い
で、電極層間の絶縁膜を除去して真空空間を形成する。
このため電極間の距離が絶縁膜によって設定され、プロ
セス上の再現性が向上する。
In one method of manufacturing a vacuum electronic device according to the present invention, when manufacturing the vacuum electronic device, the second electrode layer is divided by forming a groove by oblique etching to form an emitter, Each electrode such as a base is formed, and then an insulating film between the electrode layers is removed to form a vacuum space.
Therefore, the distance between the electrodes is set by the insulating film, and the reproducibility in the process is improved.

【0056】さらに、本発明の真空電子素子の製造方法
の他の方法では、前記真空電子層を製造する際に、第
1,第2の電極層を斜めにエッチングして、傾斜した断
面を形成してエミッタ,ベースの各電極を形成し、さら
にその断面上に絶縁膜を介して第3の電極層を形成し、
その絶縁膜及び第1,第2の電極間の絶縁膜を除去して
真空空間を形成する。このため電極間の距離が各絶縁膜
によって設定され、再現性良く素子を製造できる。
Further, in another method of manufacturing a vacuum electronic device according to the present invention, in manufacturing the vacuum electronic layer, the first and second electrode layers are obliquely etched to form an inclined cross section. To form an emitter electrode and a base electrode, and further form a third electrode layer on the cross section via an insulating film,
The vacuum film is formed by removing the insulating film and the insulating film between the first and second electrodes. Therefore, the distance between the electrodes is set by each insulating film, and the element can be manufactured with high reproducibility.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施例の真空中バリスティック
トランジスタの構造を示す要部斜視断面図である。
FIG. 1 is a perspective view showing a main part of a structure of a ballistic transistor in a vacuum according to a first embodiment of the present invention.

【図2】前記第1の実施例のオフ状態の電位分布を素子
の断面構造と共に示す模式図である。
FIG. 2 is a schematic diagram showing a potential distribution in an off state of the first embodiment together with a cross-sectional structure of an element.

【図3】前記第1の実施例のオン状態の電位分布を素子
の断面構造と共に示す模式図である。
FIG. 3 is a schematic diagram showing a potential distribution in an ON state of the first embodiment together with a sectional structure of an element.

【図4】本発明の第2の実施例の真空電子素子の製造方
法におけるタングステン膜の形成工程後の工程断面図で
ある。
FIG. 4 is a process cross-sectional view after a process of forming a tungsten film in a method of manufacturing a vacuum electronic device according to a second embodiment of the present invention.

【図5】前記第2の実施例の真空電子素子の製造方法に
おけるレジスト層をマスクとする異邦性エッチング工程
後の工程断面図である。
FIG. 5 is a process cross-sectional view after an unusual etching process using a resist layer as a mask in the method for manufacturing a vacuum electronic device of the second embodiment.

【図6】前記第2の実施例の真空電子素子の製造方法に
おけるアルミニューム膜の形成工程後の工程断面図であ
る。
FIG. 6 is a process cross-sectional view after a process of forming an aluminum film in the method for manufacturing a vacuum electronic device of the second embodiment.

【図7】前記第2の実施例の真空電子素子の製造方法に
おける電極の分断のための斜めエッチング工程後の工程
断面図である。
FIG. 7 is a process cross-sectional view after an oblique etching process for separating electrodes in the method for manufacturing a vacuum electronic device of the second embodiment.

【図8】前記第2の実施例の真空電子素子の製造方法に
おけるアルミニューム膜等の除去工程後の工程断面図で
ある。
FIG. 8 is a process cross-sectional view after a process of removing an aluminum film or the like in the method for manufacturing a vacuum electronic device of the second embodiment.

【図9】前記第2の実施例の真空電子素子の製造方法に
おける絶縁膜等の一部除去工程後の工程断面図である。
FIG. 9 is a process cross-sectional view after a process of partially removing an insulating film and the like in the method for manufacturing a vacuum electronic device of the second embodiment.

【図10】本発明の第3の実施例の真空電子素子の製造
方法におけるEBIR法によるレジスト層の形成工程後
の工程断面図である。
FIG. 10 is a process cross-sectional view after a process of forming a resist layer by an EBIR method in a method of manufacturing a vacuum electronic device according to a third embodiment of the present invention.

【図11】前記第3の実施例の真空電子素子の製造方法
におけるマスク材層の形成工程後の工程断面図である。
FIG. 11 is a process cross-sectional view after a mask material layer forming process in the method for manufacturing a vacuum electronic device of the third embodiment.

【図12】前記第3の実施例の真空電子素子の製造方法
におけるレジスト層に除去工程後の工程断面図である。
FIG. 12 is a process cross-sectional view after a process of removing a resist layer in the method for manufacturing a vacuum electronic device of the third embodiment.

【図13】前記第3の実施例の真空電子素子の製造方法
における電極の分断のための斜めエッチング工程後の工
程断面図である。
FIG. 13 is a process cross-sectional view after an oblique etching process for separating electrodes in the method for manufacturing a vacuum electronic device of the third embodiment.

【図14】前記第3の実施例の真空素子の製造方法にお
ける絶縁膜等の一部除去工程後の工程断面図である。
FIG. 14 is a process cross-sectional view after a process of partially removing an insulating film and the like in the method for manufacturing a vacuum element of the third embodiment.

【図15】本発明の第4の実施例の真空中バリスティッ
クトランジスタの構造を示す要部斜視断面図である。
FIG. 15 is a perspective sectional view showing a main part of a structure of a ballistic transistor in a vacuum according to a fourth embodiment of the present invention.

【図16】本発明の第5の実施例の真空電子素子の製造
方法におけるタングステン膜の形成工程後の工程断面図
である。
FIG. 16 is a process cross-sectional view after a process of forming a tungsten film in a method of manufacturing a vacuum electronic device according to a fifth embodiment of the present invention.

【図17】前記第5の実施例の真空電子素子の製造方法
におけるレジスト層の形成工程後の工程断面図である。
FIG. 17 is a process cross-sectional view after a resist layer forming process in the method for manufacturing a vacuum electronic device of the fifth embodiment.

【図18】前記第5の実施例の真空電子素子の製造方法
における斜めエッチング工程後の工程断面図である。
FIG. 18 is a process cross-sectional view after the oblique etching process in the method for manufacturing a vacuum electronic device of the fifth embodiment.

【図19】前記第5の実施例の真空電子素子の製造方法
における傾斜した断面上を含む全面に絶縁膜を形成する
工程後の工程断面図である。
FIG. 19 is a process cross-sectional view after the step of forming an insulating film over the entire surface including the inclined cross section in the method for manufacturing a vacuum electronic device of the fifth embodiment.

【図20】前記第5の実施例の真空電子素子の製造方法
におけるタングステン膜の形成工程後の工程断面図であ
る。
FIG. 20 is a process cross-sectional view after a tungsten film forming process in the method for manufacturing a vacuum electronic device of the fifth embodiment.

【図21】前記第5の実施例の真空電子素子の製造方法
におけるミリング工程後の工程断面図である。
FIG. 21 is a process cross-sectional view after the milling process in the method for manufacturing a vacuum electronic device of the fifth embodiment.

【図22】前記第5の実施例の真空電子素子の製造方法
における絶縁膜の一部除去工程後の工程断面図である。
FIG. 22 is a process cross-sectional view after the step of partially removing the insulating film in the method for manufacturing a vacuum electronic device of the fifth embodiment.

【符号の説明】[Explanation of symbols]

1,44・・・コレクタ電極 2・・・平面部 3・・・絶縁膜 4,43・・・エミッタ電極 5,46・・・角部(鋭角) 6,42・・・ベース電極 7,47・・・角部(鈍角) 8・・・溝 41,51・・・窒化シリコン基板 48・・・断面 21,31・・・基板 22,24,32,34,52,54,57・・・タン
グステン膜 23,33,53,56・・・絶縁膜 25,35・・・レジスト膜 26・・・段差 27・・・アルミニューム膜 28,38・・・溝 30,40・・・空隙部
1, 44: Collector electrode 2: Planar part 3: Insulating film 4, 43: Emitter electrode 5, 46: Corner (acute angle) 6, 42: Base electrode 7, 47 ··· Corners (obtuse angle) 8 ··· Grooves 41 and 51 ··· Silicon nitride substrate 48 ··· Section 21 and 31 ··· Substrate 22, 24, 32, 34, 52, 54 and 57 ··· Tungsten film 23, 33, 53, 56 ... Insulating film 25, 35 ... Resist film 26 ... Step 27 ... Aluminum film 28, 38 ... Groove 30, 40 ... Void

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 平面部を有する第1の電極と、断面の角
部が略鋭角とされる第2の電極と、断面の角部が前記鋭
角の略補角とされる第3の電極とが、それぞれ前記角部
及び平面部の間で微小な真空空間を介して対峙する構造
とされた真空電子素子。
A first electrode having a plane portion, a second electrode having a cross-section at a substantially acute angle, and a third electrode having a cross-section at a substantially complementary angle to the acute angle. The vacuum electronic device has a structure in which each of the corners and the flat portion faces each other via a minute vacuum space.
【請求項2】 第1の電極層上に絶縁膜を介して第2の
電極層を積層し、次いで前記第2の電極層を該電極層表
面より斜めに傾いた角度の溝を形成することで分断し、
次いで前記分断された第2の電極層の分断部分の近傍の
前記絶縁膜を除去することを特徴とする真空電子素子の
製造方法。
2. A method according to claim 1, wherein a second electrode layer is laminated on the first electrode layer via an insulating film, and then the second electrode layer is formed with a groove inclined at an angle oblique to the surface of the electrode layer. Divide by
And removing the insulating film in the vicinity of the divided portion of the divided second electrode layer.
【請求項3】 第1の電極層上に絶縁膜を介して第2の
電極層を積層し、次いで前記第1の電極層、前記絶縁膜
及び前記第2の電極層を該電極層表面から斜めに傾いた
断面を有するように切断し、前記断面に第2の絶縁膜を
被着した後、前記第2の絶縁膜上に第3の電極層を形成
して、前記第1及び第2の絶縁膜を該絶縁膜同士の接続
部近傍で除去することを特徴とする真空電子素子の製造
方法。
3. A second electrode layer is stacked on the first electrode layer via an insulating film, and then the first electrode layer, the insulating film, and the second electrode layer are separated from the surface of the electrode layer. After cutting so as to have a cross section inclined obliquely and applying a second insulating film to the cross section, a third electrode layer is formed on the second insulating film, and the first and second electrodes are formed. Removing the insulating film in the vicinity of the connection between the insulating films.
JP21421291A 1991-08-01 1991-08-01 Vacuum electronic device and method of manufacturing the same Expired - Fee Related JP3227725B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21421291A JP3227725B2 (en) 1991-08-01 1991-08-01 Vacuum electronic device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21421291A JP3227725B2 (en) 1991-08-01 1991-08-01 Vacuum electronic device and method of manufacturing the same

Publications (2)

Publication Number Publication Date
JPH0537043A JPH0537043A (en) 1993-02-12
JP3227725B2 true JP3227725B2 (en) 2001-11-12

Family

ID=16652084

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21421291A Expired - Fee Related JP3227725B2 (en) 1991-08-01 1991-08-01 Vacuum electronic device and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP3227725B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5851381A (en) * 1990-12-07 1998-12-22 Idemitsu Kosan Co., Ltd. Method of refining crude oil

Also Published As

Publication number Publication date
JPH0537043A (en) 1993-02-12

Similar Documents

Publication Publication Date Title
US5220186A (en) Semiconductor device with a mushroom-shaped gate electrode
US5610090A (en) Method of making a FET having a recessed gate structure
JP3227725B2 (en) Vacuum electronic device and method of manufacturing the same
US4642665A (en) Vertically layered MOMOM tunnel device
US5562802A (en) Method of producing a quantum device which utilizes the quantum effect
JPH06162919A (en) Field emission cold cathode element
JP2912635B2 (en) Semiconductor device
JP3042011B2 (en) Method for manufacturing transistor by vacuum microelectronics
JP2518402B2 (en) Method for manufacturing semiconductor device
JPH06151852A (en) Thin film transistor
JP2819715B2 (en) Tunnel junction and its formation method
JP3034709B2 (en) Method of forming gate electrode
JPH05299440A (en) Manufacture of semiconductor device
JP2756443B2 (en) How to make Josephson junctions
EP0186345A2 (en) Horizontally layered momom notch tunnel device
JPH0669097B2 (en) Field effect transistor
JP2846988B2 (en) Field emission type electron emission element
JP3069188B2 (en) Field effect transistor and method of manufacturing the same
JPH04317357A (en) Manufacture of semiconductor device
JP2001267298A (en) Forming method of micro-pattern
JPH07114109B2 (en) Planar type cold cathode manufacturing method
JPH04366524A (en) Manufacture of electrode for microscopic vacuum transistor element
JPS6386453A (en) Manufacture of semiconductor device
JPH04366525A (en) Manufacture of electrode for microscopic vacuum transistor element
JPS6149439A (en) Manufacture of semiconductor device

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010807

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080907

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090907

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees