JP3227520B2 - I / O control system - Google Patents

I / O control system

Info

Publication number
JP3227520B2
JP3227520B2 JP31319791A JP31319791A JP3227520B2 JP 3227520 B2 JP3227520 B2 JP 3227520B2 JP 31319791 A JP31319791 A JP 31319791A JP 31319791 A JP31319791 A JP 31319791A JP 3227520 B2 JP3227520 B2 JP 3227520B2
Authority
JP
Japan
Prior art keywords
input
program
output control
output
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP31319791A
Other languages
Japanese (ja)
Other versions
JPH05128042A (en
Inventor
貢一 羽入田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP31319791A priority Critical patent/JP3227520B2/en
Publication of JPH05128042A publication Critical patent/JPH05128042A/en
Application granted granted Critical
Publication of JP3227520B2 publication Critical patent/JP3227520B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は入出力装置の制御を行う
入出力制御システムにかかり、詳しくは制御用プログラ
ムの格納に特徴を持つ入出力制御システムに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an input / output control system for controlling an input / output device, and more particularly to an input / output control system characterized by storing a control program.

【0002】[0002]

【従来技術】一般に計算機システムにおいては、プロセ
ッサや主記憶装置の処理速度とフロッピ−ディスクドラ
イブ、ハ−ドディスクドライブあるいはプリンタ等の入
出力装置の処理速度とには著しい差がある。したがって
この処理速度の差を考慮して効率的にシステムを稼働さ
せるため、入出力装置の制御をチャネルに委ねる計算機
システムが知られている。このようなシステムでは、入
出力装置に係わるデ−タ転送はプロセッサの制御ではな
くチャネルの制御によってその処理がなされる。
2. Description of the Related Art Generally, in a computer system, there is a remarkable difference between the processing speed of a processor or a main storage device and the processing speed of an input / output device such as a floppy disk drive, a hard disk drive, or a printer. Therefore, in order to operate the system efficiently in consideration of the difference in the processing speed, a computer system that assigns control of an input / output device to a channel is known. In such a system, the data transfer related to the input / output device is processed not by the processor but by the channel control.

【0003】図3はチャネルにより入出力装置の制御を
行う従来の入出力制御システムの一例を示したブロック
図である。チャネル装置102には各入出力制御装置1
03、104、105を介して入出力装置115、11
6、117が接続されている。これらの各入出力制御装
置103、104、105は、それぞれ各入出力装置1
15、116、117を制御する。
FIG. 3 is a block diagram showing an example of a conventional input / output control system for controlling an input / output device by a channel. Each input / output control device 1
03, 104, 105
6, 117 are connected. Each of these input / output control devices 103, 104, 105 is
15, 116 and 117 are controlled.

【0004】またチャネル装置102はシステムバス1
01を介して図示しない外部機構に接続されており、こ
の外部装置より制御される。チャネル装置102内には
装置全体を制御する制御プロセッサ307が内蔵されて
おり、この制御プロセッサ307の制御用プログラムは
ROM306内に格納されている。
The channel device 102 is connected to the system bus 1
01 is connected to an external mechanism (not shown), and is controlled by this external device. A control processor 307 for controlling the entire device is built in the channel device 102, and a control program of the control processor 307 is stored in the ROM 306.

【0005】制御プロセッサ307は初期化時に各入出
力制御装置103、104、105の接続を検出し、接
続の有無の結果を内部レジスタ314に格納する。接続
されている場合には各入出力制御装置103、104、
105内の制御プログラムが格納されているROM11
1、112、113からそれぞれの制御用プログラムを
読みだし、各々の入出力制御装置103、104、10
5に対応したチャネル装置102内のRAM108、1
09、110にそれぞれ転送して格納する。
The control processor 307 detects the connection of each of the input / output control devices 103, 104, 105 at the time of initialization, and stores the result of the presence or absence of the connection in the internal register 314. When connected, the input / output control devices 103, 104,
ROM 11 storing the control program in 105
1, 112, and 113, read out the respective control programs, and input / output control devices 103, 104, 10
RAM 108, 1 in the channel device 102 corresponding to
09 and 110 respectively.

【0006】各入出力制御装置103、104、105
が接続されていない場合には、内部レジスタ314に未
接続の情報を格納し、制御用プログラムの転送は行わな
い。
Each input / output control device 103, 104, 105
Is not connected, the information of the unconnection is stored in the internal register 314, and the transfer of the control program is not performed.

【0007】図4は制御プロセッサ307内の内部レジ
スタ314を使用した接続情報記憶レジスタの一例を示
したものである。レジスタ401をビットごとに使用
し、ビットのそれぞれに各入出力制御装置103、10
4、105の接続の有無を格納する。ビット402は入
出力制御装置103が接続されているときに1になり、
未接続時には0となる。同様にビット403は入出力制
御装置104に、ビット404は入出力制御装置105
にそれぞれ対応している。
FIG. 4 shows an example of a connection information storage register using an internal register 314 in the control processor 307. The register 401 is used for each bit, and each of the bits is assigned to each of the input / output control units 103, 10
4, the presence or absence of the connection is stored. The bit 402 becomes 1 when the input / output control device 103 is connected,
It is 0 when not connected. Similarly, bit 403 is for input / output control device 104 and bit 404 is for input / output control device 105.
Respectively.

【0008】チャネル装置102のメインル−チンはす
べてROM306に格納されており、各入出力制御装置
103、104、105の制御用プログラムを実行する
場合には、各入出力制御装置103、104、105に
対応するRAM108、109、110内にあらかじめ
転送されて格納されている制御用プログラムをサブル−
チンとして呼び出して制御を行う。
All the main routines of the channel device 102 are stored in the ROM 306. When the control programs of the input / output control devices 103, 104 and 105 are executed, the input / output control devices 103, 104 and 105 are executed. The control programs previously transferred and stored in the RAMs 108, 109 and 110 corresponding to
Performs control by calling it as a chin.

【0009】図5はチャネル装置102の制御プロセッ
サ307の動作時のフロ−チャ−トを示したものであ
る。ここで便宜上各入出力制御装置103、104、1
05をそれぞれポート1、ポート2、ポート3と呼ぶこ
とにする。
FIG. 5 shows a flow chart when the control processor 307 of the channel device 102 operates. Here, for convenience, each input / output control device 103, 104, 1
05 will be referred to as port 1, port 2, and port 3, respectively.

【0010】制御プロセッサ307は、内部レジスタ3
14によりポート1の有無を判断し(ステップ50
1)、ポート1が実装されていれば対応するRAM10
8内の制御用プログラムをサブル−チンコ−ルする(ス
テップ502)。実装されていない場合には次の処理に
進む(ステップ507)。
The control processor 307 has an internal register 3
14 to determine whether there is a port 1 (step 50).
1) If the port 1 is mounted, the corresponding RAM 10
A subroutine call is made to the control program in step 8 (step 502). If not, the process proceeds to the next process (step 507).

【0011】次にポート2の有無を判断し(ステップ5
03)、実装されていればサブル−チンコ−ルを行い
(ステツプ504)、実装されていなければ次の処理に
進む(ステップ508)。ポート3についても同様に実
装されていればサブル−チンコ−ルを行い(ステップ5
05)、実装されていなければ次の処理に進む(ステッ
プ509)。制御プロセッサ307は上述の処理を繰り
返すことにより、各入出力制御装置103、104、1
05の動作制御を行う。
Next, it is determined whether or not the port 2 exists (step 5).
03) If it is implemented, a subroutine call is performed (step 504), and if it is not implemented, the process proceeds to the next processing (step 508). If the port 3 is mounted in the same manner, a subroutine call is performed (step 5).
05), if not implemented, the process proceeds to the next process (step 509). The control processor 307 repeats the above-described processing, whereby each of the input / output control devices 103, 104, 1
05 operation control is performed.

【0012】[0012]

【発明が解決しようとする課題】しかし上述した従来の
入出力制御システムは、各入出力制御装置がチャネル装
置に接続されているか否かの情報を記憶する領域が制御
プロセッサ内に必要となる。さらにチャネル装置が、制
御用プログラム動作時に各入出力制御装置の制御用プロ
グラムを実行するたびに毎回その実装の有無を判定する
プログラムステップが必要であった。
However, the above-described conventional input / output control system requires an area in the control processor for storing information as to whether each input / output control device is connected to the channel device. Furthermore, each time the channel device executes the control program of each input / output control device during the operation of the control program, a program step for determining whether or not the channel device is installed is required.

【0013】本発明は上述した問題点を解消するために
なされたもので、各入出力制御装置の接続の有無情報を
記憶する領域を必要とせず、かつ各入出力制御装置の制
御用プログラムを実行するたびに毎回実装の有無を判定
する必要の無い入出力制御システムを提供することを目
的とする。
SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems, and does not require an area for storing information on the presence / absence of connection of each input / output control device. It is an object of the present invention to provide an input / output control system that does not need to determine the presence / absence of implementation every time the execution is performed.

【0014】[0014]

【課題を解決するための手段】本発明の入出力制御シス
テムは、チャネル装置を制御するための制御用プログラ
ムを格納した第2のプログラムの格納手段内に入出力装
置を疑似制御するための疑似プログラムの格納領域を設
け、各入出力制御装置が未接続の場合には、この疑似プ
ログラムを対応する転送プログラム格納手段に転送して
使用するようにしたものである。
SUMMARY OF THE INVENTION An input / output control system according to the present invention includes a pseudo program for pseudo-controlling an input / output device in a storage means of a second program storing a control program for controlling a channel device. A storage area for a program is provided, and when each input / output control device is not connected, this pseudo program is transferred to a corresponding transfer program storage means and used.

【0015】[0015]

【作用】本発明の入出力制御システムでは、接続確認手
段が各入出力制御装置の接続を検出したときには、第1
のプログラム格納手段からの制御用プログラムを対応す
る転送プログラム格納手段に転送し、未接続を検出した
ときには第2のプログラムと格納手段内の疑似プログラ
ム格納領域の疑似プログラムを対応する転送プログラム
格納手段に転送する。したがって入出力制御装置の接続
の有無を記憶する領域を必要とせず、かつチャネルの制
御用プログラム装置に各入出力制御装置の制御用プログ
ラムを実行するたびに毎回実装の有無を判定するプログ
ラムステップが必要でなくなる。
In the input / output control system according to the present invention, when the connection confirmation means detects the connection of each input / output control device, the first connection is established.
The control program from the program storage means is transferred to the corresponding transfer program storage means, and when the disconnection is detected, the second program and the pseudo program in the pseudo program storage area in the storage means are transferred to the corresponding transfer program storage means. Forward. Therefore, there is no need for an area for storing the presence / absence of the connection of the input / output control device, and the program step for determining whether or not the input / output control device is mounted every time the control program of each input / output control device is executed in the channel control program device No longer needed.

【0016】[0016]

【実施例】図1は本発明の一実施例にかかる入出力制御
システムの構成ブロック図を示したものである。図3に
示す従来のシステムの構成部分と同一部分には同一符号
を付しその詳細な説明は省略する。
FIG. 1 is a block diagram showing the configuration of an input / output control system according to an embodiment of the present invention. The same components as those of the conventional system shown in FIG. 3 are denoted by the same reference numerals, and detailed description thereof will be omitted.

【0017】本発明ではチャネル装置102の制御用プ
ログラムが格納されるROM106内に後述する疑似プ
ログラムを格納する疑似プログラム格納領域114を設
けている。チャネル装置102は制御プロセッサ107
に制御され、この制御用プログラムはROM106内に
格納されている。制御プロセッサ107は初期化時に各
入出力制御装置103、104、105の接続の有無を
判断し、接続されていれば各入出力制御装置103、1
04、105内の制御プログラムが格納されているRO
M111、112、113から制御プログラムを読みだ
し、各入出力制御装置103、104、105に対応し
たチャネル装置102内のRAM108、109、11
0に転送する。
In the present invention, a pseudo program storage area 114 for storing a pseudo program described later is provided in the ROM 106 in which a control program for the channel device 102 is stored. The channel device 102 is a control processor 107
The control program is stored in the ROM 106. The control processor 107 determines whether or not each of the input / output control devices 103, 104, and 105 is connected at the time of initialization.
RO in which the control programs in the storage units 04 and 105 are stored
The control programs are read from the M111, 112, and 113, and the RAMs 108, 109, and 11 in the channel device 102 corresponding to the input / output control devices 103, 104, and 105, respectively.
Transfer to 0.

【0018】ここで各入出力制御装置103、104、
105が接続されていない場合には、ROM106内の
疑似プログラム格納領域114に格納された入出力制御
装置制御用疑似プログラムを各入出力制御装置103、
104、105に対応するRAM108、109、11
0に転送する。
Here, each of the input / output control devices 103, 104,
When the I / O control device 105 is not connected, the I / O control device control pseudo program stored in the pseudo program storage area 114 in the ROM 106 is stored in each of the I / O control devices 103 and 103.
RAMs 108, 109, 11 corresponding to 104, 105
Transfer to 0.

【0019】なお、ここで入出力制御装置制御用疑似プ
ログラムの内容はサブル−チン形式で構成されており、
メインル−チンに復帰する命令が格納されているだけで
ある。チャネル装置102のメインル−チンはすべてR
OM106に格納されており、各入出力制御装置10
3、104、105の制御用プログラムを実行する場合
には、各入出力制御装置103、104、105に対応
するROM108、109、110内に格納されている
プログラムをサブル−チンとして呼ぶことにより制御を
行う。
Here, the content of the pseudo program for controlling the input / output control device is configured in a subroutine format.
Only the instruction to return to the main routine is stored. The main routines of the channel device 102 are all R
Each of the input / output control devices 10 is stored in the OM 106.
When executing the control programs of 3, 104, and 105, the control is performed by calling the programs stored in the ROMs 108, 109, and 110 corresponding to the input / output control devices 103, 104, and 105 as subroutines. I do.

【0020】図2はチャネル装置102の制御プロセッ
サ107の動作時のフロ−チャ−トを示したものであ
る。ここで便宜上各入出力制御装置103、104、1
05をそれぞれポ−ト1、ポ−ト2、ポ−ト3と呼ぶこ
とにする。チャネル装置102の制御プロセッサ107
はポ−ト1が実装されているか否かにかかわらずポ−ト
1のサブル−チンコ−ルを行なう(ステップ201)。
ポ−ト1が実装されていればRAM108内に転送され
ている制御用プログラムが実行される。
FIG. 2 is a flowchart showing the operation of the control processor 107 of the channel device 102 during operation. Here, for convenience, each input / output control device 103, 104, 1
05 will be referred to as Port 1, Port 2, and Port 3, respectively. Control processor 107 of channel device 102
Performs a subroutine call for port 1 irrespective of whether port 1 is implemented (step 201).
If the port 1 is mounted, the control program transferred to the RAM 108 is executed.

【0021】ポ−ト1が実装されていない場合において
は、疑似プログラムがRAM108内に転送されている
ため、サブル−チン呼出し後直ちにメインル−チンに戻
る。チャネル装置102はポ−ト2とポ−ト3の制御プ
ログラムについても同様の処理を行う(ステップ20
2、203)。制御プロセッサ107は以上の処理を繰
り返すことにより、各入出力制御装置103、104、
105の動作制御を行う。
When the port 1 is not mounted, since the pseudo program has been transferred to the RAM 108, the process returns to the main routine immediately after calling the subroutine. The channel device 102 performs the same processing for the control programs for the ports 2 and 3 (step 20).
2, 203). The control processor 107 repeats the above-described processing, whereby each of the input / output control devices 103, 104,
The operation control of 105 is performed.

【0022】[0022]

【発明の効果】以上、実施例に基づいて詳細に説明した
ように本発明によれば、下記のような優れた効果が得ら
れる 入出力制御装置の接続の有無情報を記憶する領
域をチャネル装置の制御プロセッサ内に設けることが不
要となるため、ハードウェア資源の削減が可能となる。
またチャネル装置が制御用プログラムの実行のたびに
毎回各入出力制御装置の実装の有無を判定するステップ
が必要無くなる。このため制御プロセッサ実行時のプロ
グラムステップが短縮され、高速に動作する入出力制御
システムを提供することが可能となる。
The above has been described in detail based on the embodiments.
As the present inventionAccording to the following excellent effects are obtained
Be. Area for storing information on the presence or absence of connection of the I / O controller
AreaChannel deviceIt cannot be installed in the control processor.
As a result, hardware resources can be reduced.
Each time the channel device executes the control program,
Step of determining whether or not each input / output control device is mounted every time
Is no longer required. For this reason, the process when executing the control processor
Input / output control that operates at high speed with reduced gram steps
It becomes possible to provide a system.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施例にかかる入出力制御システム
の構成を示すブロック図。
FIG. 1 is a block diagram showing a configuration of an input / output control system according to an embodiment of the present invention.

【図2】本発明によるチャネル装置の制御プロセッサの
動作時のフロ−チャ−ト。
FIG. 2 is a flowchart showing the operation of the control processor of the channel device according to the present invention.

【図3】従来の入出力制御システムの構成を示すブロッ
ク図。
FIG. 3 is a block diagram showing a configuration of a conventional input / output control system.

【図4】従来の制御システムにおける制御プロセッサ内
の内部レジスタの記憶状態を示す図。
FIG. 4 is a diagram showing a storage state of an internal register in a control processor in a conventional control system.

【図5】従来のシステムにおけるチャネル装置の制御プ
ロセッサの動作時のフロ−チャ−ト。
FIG. 5 is a flowchart showing the operation of a control processor of a channel device in a conventional system.

【符号の説明】[Explanation of symbols]

102 チャネル装置 103、104、105 入出力制御装置 106 ROM 107 制御プロセッサ 108、109、110 RAM 111、112、113 ROM 114 疑似プログラム格納領域 115、116、117 入出力装置 102 channel device 103, 104, 105 input / output control device 106 ROM 107 control processor 108, 109, 110 RAM 111, 112, 113 ROM 114 pseudo program storage area 115, 116, 117 input / output device

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】複数の入出力装置と、 前記各入出力装置に対応して設けられ、前記各入出力装
置を制御する複数の入出力制御装置と、 前記入出力制御装置を介して前記入出力装置を制御する
チャネル装置とから構成され、 前記入出力制御装置には対応する前記各入出力装置を制
御するための制御用プログラムを格納する第1のプログ
ラム格納手段が設けられ、 前記チャネル装置には、前記第1のプログラム格納手段
に格納された前記制御用プログラムを転送して格納する
転送プログラム格納手段と、前記チャネル装置と前記入
出力制御装置との接続の有無を検出する接続確認手段
と、 前記チャネル装置を制御するための制御用プログラムを
格納した第2のプログラム格納手段とが設けられた入出
力制御システムにおいて、 前記第2のプログラム格納手段内に前記入出力装置を疑
似制御する疑似プログラムの格納領域を設け、 前記接続確認手段が前記各入出力制御装置の接続を検出
した時には前記第1のプログラム格納手段からの前記制
御用プログラムを対応する前記転送プログラム格納手段
に転送し、 未接続を検出した時には前記第2のプログラム格納手段
内の前記疑似プログラム格納領域の前記疑似プログラム
を対応する前記転送プログラム格納手段に転送すること
を特徴とする入出力制御システム。
A plurality of input / output devices, a plurality of input / output control devices provided corresponding to the input / output devices, and controlling the input / output devices, and the input / output device via the input / output control devices. A channel device for controlling an output device, wherein the input / output control device is provided with first program storage means for storing a control program for controlling the corresponding input / output device; Transfer program storage means for transferring and storing the control program stored in the first program storage means, and connection confirmation means for detecting presence or absence of connection between the channel device and the input / output control device And an input / output control system provided with a second program storage means for storing a control program for controlling the channel device. A storage area for a pseudo program for pseudo-controlling the input / output device is provided in the program storage means, and when the connection confirmation means detects connection of each of the input / output control devices, the control program from the first program storage means is provided. Transferring a program to the corresponding transfer program storage means, and transferring the pseudo program in the pseudo program storage area in the second program storage means to the corresponding transfer program storage means when disconnection is detected. Characteristic input / output control system.
【請求項2】 前記第1および第2のプログラム格納手
段がROMで構成され、前記転送プログラム格納手段が
RAMで構成された請求項1記載の入出力制御システ
ム。
2. The input / output control system according to claim 1, wherein said first and second program storage means are constituted by a ROM, and said transfer program storage means is constituted by a RAM.
JP31319791A 1991-11-01 1991-11-01 I / O control system Expired - Fee Related JP3227520B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31319791A JP3227520B2 (en) 1991-11-01 1991-11-01 I / O control system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31319791A JP3227520B2 (en) 1991-11-01 1991-11-01 I / O control system

Publications (2)

Publication Number Publication Date
JPH05128042A JPH05128042A (en) 1993-05-25
JP3227520B2 true JP3227520B2 (en) 2001-11-12

Family

ID=18038275

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31319791A Expired - Fee Related JP3227520B2 (en) 1991-11-01 1991-11-01 I / O control system

Country Status (1)

Country Link
JP (1) JP3227520B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4385306B2 (en) 2007-08-17 2009-12-16 ソニー株式会社 Information processing apparatus, information processing method, and information processing program
WO2015189877A1 (en) * 2014-06-13 2015-12-17 三菱電機株式会社 Vehicle-mounted control hub device

Also Published As

Publication number Publication date
JPH05128042A (en) 1993-05-25

Similar Documents

Publication Publication Date Title
US5642516A (en) Selective shadowing of registers for interrupt processing
JP2829091B2 (en) Data processing system
JPS61110256A (en) Processor having plural arithmetic
JPH01277928A (en) Printer
EP0844566B1 (en) Interface apparatus for adapting data width to system bus width
JP3227520B2 (en) I / O control system
US5483566A (en) Method and apparatus for modifying the contents of a register via a command bit
JPS61134863A (en) Data processor
JPH1011411A (en) Interruption control system
JP2536723B2 (en) Data reception control device
JPH05193203A (en) Image rectangular dma system
JPH0685164B2 (en) Inter-processor communication control method
JP2002096538A (en) Printer, printing system, and method for controlling printer
JPS63296156A (en) Input/output port control system
JPH09179745A (en) Composite computer system
JPS58101322A (en) Data transfer controlling circuit
JPH0713920A (en) Dma transferring method
JPH06139162A (en) Information processor
JPS5943773B2 (en) Channel logical address setting method
JPH03290750A (en) Dma transfer method
JP2002096537A (en) Printer, printing system, and method for controlling printer
JPH03246618A (en) Method for dumping printing data
JPH01209563A (en) Inter-processor communication system
US20030188048A1 (en) Image compensation method of image scanner
JPS61173351A (en) Printing device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees