JP3226409B2 - 振動波モータの駆動回路 - Google Patents
振動波モータの駆動回路Info
- Publication number
- JP3226409B2 JP3226409B2 JP03381894A JP3381894A JP3226409B2 JP 3226409 B2 JP3226409 B2 JP 3226409B2 JP 03381894 A JP03381894 A JP 03381894A JP 3381894 A JP3381894 A JP 3381894A JP 3226409 B2 JP3226409 B2 JP 3226409B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- signal
- circuit
- output
- vibration wave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- General Electrical Machinery Utilizing Piezoelectricity, Electrostriction Or Magnetostriction (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、振動波モータの駆動回
路、詳しくは、高周波クロックを分周してモータの駆動
周波数を決定する、振動波モータの駆動回路に関する。
路、詳しくは、高周波クロックを分周してモータの駆動
周波数を決定する、振動波モータの駆動回路に関する。
【０００２】
【従来の技術】従来、超音波モータの駆動制御方法は種
々提案されており、特開平３−２８９３７６号公報に
は、ＣＰＵ等でディジタルカウンタを制御し、超音波モ
ータの駆動周波数を決定する技術手段が開示されてい
る。
々提案されており、特開平３−２８９３７６号公報に
は、ＣＰＵ等でディジタルカウンタを制御し、超音波モ
ータの駆動周波数を決定する技術手段が開示されてい
る。
【０００３】この技術手段に代表される振動波モータの
駆動回路の一例を図１１を参照して説明する。
駆動回路の一例を図１１を参照して説明する。
【０００４】図１１は、従来の振動波モータの駆動回路
の一例を示す電気回路ブロック図である。以下、信号の
流れに沿って該駆動回路を説明する。
の一例を示す電気回路ブロック図である。以下、信号の
流れに沿って該駆動回路を説明する。
【０００５】図に示すように、演算制御を行う制御手段
のＣＰＵ１′内には、該ＣＰＵ１′の中核を成し、演算
処理等を行うＣＰＵコア１ａ′と、発振回路の一部を構
成するナンドゲートＮＡＮＤ１および帰還抵抗Ｒf0が備
えられている。該ナンドゲートＮＡＮＤ１および帰還抵
抗Ｒf0には、該ＣＰＵ１′外部に配設された発振子ＯＳ
Ｃ1 ，発振用コンデンサＣf11，Ｃf12が接続され、これ
らナンドゲートＮＡＮＤ１，帰還抵抗Ｒf0，発振子ＯＳ
Ｃ1，発振用コンデンサＣf11，Ｃf12で第１の発振回路
を構成する。そして、該第１の発振回路の出力は上記Ｃ
ＰＵ１′に供給されるようになっている。
のＣＰＵ１′内には、該ＣＰＵ１′の中核を成し、演算
処理等を行うＣＰＵコア１ａ′と、発振回路の一部を構
成するナンドゲートＮＡＮＤ１および帰還抵抗Ｒf0が備
えられている。該ナンドゲートＮＡＮＤ１および帰還抵
抗Ｒf0には、該ＣＰＵ１′外部に配設された発振子ＯＳ
Ｃ1 ，発振用コンデンサＣf11，Ｃf12が接続され、これ
らナンドゲートＮＡＮＤ１，帰還抵抗Ｒf0，発振子ＯＳ
Ｃ1，発振用コンデンサＣf11，Ｃf12で第１の発振回路
を構成する。そして、該第１の発振回路の出力は上記Ｃ
ＰＵ１′に供給されるようになっている。
【０００６】上記ＣＰＵコア１ａ′は、プルアップ抵抗
ＲP を介して電源Ｖccに接続されており、回転式のオン
・オフスイッチＳＷ0 によりオン・オフする信号が入力
されるようになっている。また、ＣＰＵコア１ａ′から
は、上記ナンドゲートＮＡＮＤ１に対して上記信号に基
づく制御信号が送出されるようになっている。
ＲP を介して電源Ｖccに接続されており、回転式のオン
・オフスイッチＳＷ0 によりオン・オフする信号が入力
されるようになっている。また、ＣＰＵコア１ａ′から
は、上記ナンドゲートＮＡＮＤ１に対して上記信号に基
づく制御信号が送出されるようになっている。
【０００７】一方、帰還抵抗Ｒf1，発振子ＯＳＣ2，発
振用コンデンサＣf21，Ｃf22，インバータＩＶ２で構成
される第２の発振回路からの出力がシュミットトリガＳ
Ｍ１を介して分周カウンタ３に入力されるようになって
いる。該分周カウンタ３には、上記第２の発振回路から
の信号が入力すると共に、上記ＣＰＵコア１ａ′からの
制御信号が入力するようになっている。該分周カウンタ
３は、該制御信号によりカウント数が決定され、該カウ
ント数に対応した出力信号φＵＳＲを出力する。なお、
該信号φＵＳＲは、超音波モータ（ＵＳＭ）７の駆動周
波数の約４倍の周波数をもつディジタル信号である。
振用コンデンサＣf21，Ｃf22，インバータＩＶ２で構成
される第２の発振回路からの出力がシュミットトリガＳ
Ｍ１を介して分周カウンタ３に入力されるようになって
いる。該分周カウンタ３には、上記第２の発振回路から
の信号が入力すると共に、上記ＣＰＵコア１ａ′からの
制御信号が入力するようになっている。該分周カウンタ
３は、該制御信号によりカウント数が決定され、該カウ
ント数に対応した出力信号φＵＳＲを出力する。なお、
該信号φＵＳＲは、超音波モータ（ＵＳＭ）７の駆動周
波数の約４倍の周波数をもつディジタル信号である。
【０００８】上記信号φＵＳＲはパルス変換回路４に入
力され、該パルス変換回路４でφＵＳＲは分周され４相
のパルス信号（φ１〜φ４）として出力される。該４相
のパルス信号（φ１〜φ４）は電力増幅回路５に入力さ
れ、同４相のパルス信号に基づく２相の交流信号φＡ，
φＢが発生、出力される。この２相の交流信号φＡ，φ
Ｂが、超音波モータ（ＵＳＭ）７に印加され、該超音波
モータ７は駆動状態になる。この超音波モータ７の回転
数は、該超音波モータ７の近傍に配設されたエンコーダ
６で検出され、該回転数に基づく信号が上記ＣＰＵコア
１ａ′に入力されるようになっている。
力され、該パルス変換回路４でφＵＳＲは分周され４相
のパルス信号（φ１〜φ４）として出力される。該４相
のパルス信号（φ１〜φ４）は電力増幅回路５に入力さ
れ、同４相のパルス信号に基づく２相の交流信号φＡ，
φＢが発生、出力される。この２相の交流信号φＡ，φ
Ｂが、超音波モータ（ＵＳＭ）７に印加され、該超音波
モータ７は駆動状態になる。この超音波モータ７の回転
数は、該超音波モータ７の近傍に配設されたエンコーダ
６で検出され、該回転数に基づく信号が上記ＣＰＵコア
１ａ′に入力されるようになっている。
【０００９】
【発明が解決しようとする課題】しかしながら、上記振
動波モータの駆動回路では、ＣＰＵ１′と分周カウンタ
３とへ供給する異なる２つの発振子が必要となるため、
コストの増大となり、また、これらの発振子を共用しよ
うとすると、ＣＰＵが高周波で動作するため消費電流が
大きくなり、場合によっては動作不能に陥ってしまう。
動波モータの駆動回路では、ＣＰＵ１′と分周カウンタ
３とへ供給する異なる２つの発振子が必要となるため、
コストの増大となり、また、これらの発振子を共用しよ
うとすると、ＣＰＵが高周波で動作するため消費電流が
大きくなり、場合によっては動作不能に陥ってしまう。
【００１０】本発明はかかる問題点に鑑みてなされたも
のであり、安価で確実に動作する振動波モータの駆動回
路を提供することを目的とする。
のであり、安価で確実に動作する振動波モータの駆動回
路を提供することを目的とする。
【００１１】
【課題を解決するための手段】上記の目的を達成するた
めに本発明による第１の振動波モータの駆動回路は、電
気ー機械エネルギー変換素子に所定の駆動周波数の交流
信号を印加することにより振動波を発生させ、被駆動部
材を駆動する振動波モータの駆動回路において、上記交
流信号の周波数よりも充分に高い周波数の周波信号を発
生する発振手段と、この発振手段の出力をバッファする
バッファ手段と、このバッファ手段の出力を所定数カウ
ントし、上記振動波モータの駆動制御に必要な時間信号
を発生させる時間設定カウンタ手段と、この時間設定カ
ウンタ手段を制御する演算制御手段と、上記発振手段の
出力周波数を上記演算制御手段が動作可能な周波数に分
周する分周手段とを具備することを特徴とし、また、上
記の目的を達成するために本発明による第２の振動波モ
ータの駆動回路は、電気ー機械エネルギー変換素子に所
定の駆動周波数の交流信号を印加することにより振動波
を発生させ、被駆動部材を駆動する振動波モータの駆動
回路において、上記交流信号の周波数よりも充分に高い
周波数の周波信号を発生する発振手段と、この発振手段
の出力を所定数カウントし、上記振動波モータの駆動制
御に必要な時間信号を発生させる時間設定カウンタ手段
と、この時間設定カウンタ手段を制御する演算制御手段
と、上記発振手段の出力周波数を上記演算制御手段が動
作可能な周波数に分周する分周手段と、を具備し、上記
演算制御手段は、上記発振手段の発振開始および発振停
止を制御することを特徴とする。
めに本発明による第１の振動波モータの駆動回路は、電
気ー機械エネルギー変換素子に所定の駆動周波数の交流
信号を印加することにより振動波を発生させ、被駆動部
材を駆動する振動波モータの駆動回路において、上記交
流信号の周波数よりも充分に高い周波数の周波信号を発
生する発振手段と、この発振手段の出力をバッファする
バッファ手段と、このバッファ手段の出力を所定数カウ
ントし、上記振動波モータの駆動制御に必要な時間信号
を発生させる時間設定カウンタ手段と、この時間設定カ
ウンタ手段を制御する演算制御手段と、上記発振手段の
出力周波数を上記演算制御手段が動作可能な周波数に分
周する分周手段とを具備することを特徴とし、また、上
記の目的を達成するために本発明による第２の振動波モ
ータの駆動回路は、電気ー機械エネルギー変換素子に所
定の駆動周波数の交流信号を印加することにより振動波
を発生させ、被駆動部材を駆動する振動波モータの駆動
回路において、上記交流信号の周波数よりも充分に高い
周波数の周波信号を発生する発振手段と、この発振手段
の出力を所定数カウントし、上記振動波モータの駆動制
御に必要な時間信号を発生させる時間設定カウンタ手段
と、この時間設定カウンタ手段を制御する演算制御手段
と、上記発振手段の出力周波数を上記演算制御手段が動
作可能な周波数に分周する分周手段と、を具備し、上記
演算制御手段は、上記発振手段の発振開始および発振停
止を制御することを特徴とする。
【００１２】更に、上記の目的を達成するために本発明
による第３の振動波モータの駆動回路は、電気ー機械エ
ネルギー変換素子に所定の駆動周波数の交流信号を印加
することにより振動波を発生させ、被駆動部材を駆動す
る振動波モータの駆動回路において、上記交流信号の周
波数よりも充分に高い周波数の周波信号を発生する発振
手段と、この発振手段の出力をバッファするバッファ手
段と、このバッファ手段の出力を所定数カウントし、上
記振動波モータの駆動制御に必要な時間信号を発生させ
る時間設定カウンタ手段と、この時間設定カウンタ手段
を制御する演算制御手段と、上記発振手段の出力周波数
を上記演算制御手段が動作可能な周波数に分周する分周
手段と、を具備し、上記演算制御手段は、上記発振手段
の発振開始および発振停止を制御することを特徴とし、
また、 上記の目的を達成するために本発明による第４の
振動波モータの駆動回路は、電気ー機械エネルギー変換
素子に所定の駆動周波数の交流信号を印加することによ
り振動波を発生させ、被駆動部材を駆動する振動波モー
タの駆動回路において、クロック発生回路を備え、自ら
クロックの発振許可・禁止を制御可能なワンチップマイ
クロコンピュータと、このワンチップマイクロコンピュ
ータ内に設けられ、上記クロック発生回路の出力を分周
してＣＰＵコアに入力する分周回路と、上記クロック発
生回路の出力を分周することなく取り込み、その出力ク
ロックをカウントして上記駆動周波数に相当する周波数
のディジタル信号を生じさせる周波数信号出力回路と、
を具備することを特徴とする。そして、上記周波数信号
出力回路は、上記クロック発生回路の出力をバッファ手
段を介して取り込むことを特徴とする。
による第３の振動波モータの駆動回路は、電気ー機械エ
ネルギー変換素子に所定の駆動周波数の交流信号を印加
することにより振動波を発生させ、被駆動部材を駆動す
る振動波モータの駆動回路において、上記交流信号の周
波数よりも充分に高い周波数の周波信号を発生する発振
手段と、この発振手段の出力をバッファするバッファ手
段と、このバッファ手段の出力を所定数カウントし、上
記振動波モータの駆動制御に必要な時間信号を発生させ
る時間設定カウンタ手段と、この時間設定カウンタ手段
を制御する演算制御手段と、上記発振手段の出力周波数
を上記演算制御手段が動作可能な周波数に分周する分周
手段と、を具備し、上記演算制御手段は、上記発振手段
の発振開始および発振停止を制御することを特徴とし、
また、 上記の目的を達成するために本発明による第４の
振動波モータの駆動回路は、電気ー機械エネルギー変換
素子に所定の駆動周波数の交流信号を印加することによ
り振動波を発生させ、被駆動部材を駆動する振動波モー
タの駆動回路において、クロック発生回路を備え、自ら
クロックの発振許可・禁止を制御可能なワンチップマイ
クロコンピュータと、このワンチップマイクロコンピュ
ータ内に設けられ、上記クロック発生回路の出力を分周
してＣＰＵコアに入力する分周回路と、上記クロック発
生回路の出力を分周することなく取り込み、その出力ク
ロックをカウントして上記駆動周波数に相当する周波数
のディジタル信号を生じさせる周波数信号出力回路と、
を具備することを特徴とする。そして、上記周波数信号
出力回路は、上記クロック発生回路の出力をバッファ手
段を介して取り込むことを特徴とする。
【００１３】
【作 用】本発明による第１の振動波モータの駆動回路
は、発振手段で振動波モータに印加する交流信号の周波
数よりも充分に高い周波数の周波信号を発生し、この発
振手段の出力をバッファ手段でバッファし、時間設定カ
ウンタ手段で上記バッファ手段の出力を所定数カウント
し、上記振動波モータの駆動制御に必要な時間信号を発
生させる。また、演算制御手段で上記時間設定カウンタ
手段を制御し、分周手段で上記発振手段の出力周波数を
上記演算制御手段が動作可能な周波数に分周する。ま
た、本発明による第２の振動波モータの駆動回路は、発
振手段で振動波モータに印加する交流信号の周波数より
も充分に高い周波数の周波信号を発生し、時間設定カウ
ンタ手段で該発振手段の出力を所定数カウントし、上記
振動波モータの駆動制御に必要な時間信号を発生させ
る。また、演算制御手段で上記時間設定カウンタ手段を
制御し、分周手段で上記発振手段の出力周波数を上記演
算制御手段が動作可能な周波数に分周する。また、上記
演算制御手段は、上記発振手段の発振開始および発振停
止を制御する。
は、発振手段で振動波モータに印加する交流信号の周波
数よりも充分に高い周波数の周波信号を発生し、この発
振手段の出力をバッファ手段でバッファし、時間設定カ
ウンタ手段で上記バッファ手段の出力を所定数カウント
し、上記振動波モータの駆動制御に必要な時間信号を発
生させる。また、演算制御手段で上記時間設定カウンタ
手段を制御し、分周手段で上記発振手段の出力周波数を
上記演算制御手段が動作可能な周波数に分周する。ま
た、本発明による第２の振動波モータの駆動回路は、発
振手段で振動波モータに印加する交流信号の周波数より
も充分に高い周波数の周波信号を発生し、時間設定カウ
ンタ手段で該発振手段の出力を所定数カウントし、上記
振動波モータの駆動制御に必要な時間信号を発生させ
る。また、演算制御手段で上記時間設定カウンタ手段を
制御し、分周手段で上記発振手段の出力周波数を上記演
算制御手段が動作可能な周波数に分周する。また、上記
演算制御手段は、上記発振手段の発振開始および発振停
止を制御する。
【００１４】本発明による第３の振動波モータの駆動回
路は、発振手段で振動波モータに印加する交流信号の周
波数よりも充分に高い周波数の周波信号を発生し、この
発振手段の出力をバッファ手段でバッファし、時間設定
カウンタ手段で上記バッファ手段の出力を所定数カウン
トし、上記振動波モータの駆動制御に必要な時間信号を
発生させる。また、演算制御手段で上記時間設定カウン
タ手段を制御し、分周手段で上記発振手段の出力周波数
を上記演算制御手段が動作可能な周波数に分周する。ま
た、上記演算制御手段は、上記発振手段の発振開始およ
び発振停止を制御する。 また、本発明による第４の振動
波モータの駆動回路は、クロック発生回路を備えたワン
チップマイクロコンピュータで自らクロックの発振許可
・禁止を制御し、このワンチップマイクロコンピュータ
内に設けられた分周回路で、上記クロック発生回路の出
力を分周してＣＰＵコアに入力する。また、周波数信号
出力回路で上記クロック発生回路の出力を分周すること
なく取り込み、その出力クロックをカウントして駆動周
波数に相当する周波数のディジタル信号を生じさせる。
そして、上記周波数信号出力回路は、上記クロック発生
回路の出力をバッファ手段を介して取り込む。
路は、発振手段で振動波モータに印加する交流信号の周
波数よりも充分に高い周波数の周波信号を発生し、この
発振手段の出力をバッファ手段でバッファし、時間設定
カウンタ手段で上記バッファ手段の出力を所定数カウン
トし、上記振動波モータの駆動制御に必要な時間信号を
発生させる。また、演算制御手段で上記時間設定カウン
タ手段を制御し、分周手段で上記発振手段の出力周波数
を上記演算制御手段が動作可能な周波数に分周する。ま
た、上記演算制御手段は、上記発振手段の発振開始およ
び発振停止を制御する。 また、本発明による第４の振動
波モータの駆動回路は、クロック発生回路を備えたワン
チップマイクロコンピュータで自らクロックの発振許可
・禁止を制御し、このワンチップマイクロコンピュータ
内に設けられた分周回路で、上記クロック発生回路の出
力を分周してＣＰＵコアに入力する。また、周波数信号
出力回路で上記クロック発生回路の出力を分周すること
なく取り込み、その出力クロックをカウントして駆動周
波数に相当する周波数のディジタル信号を生じさせる。
そして、上記周波数信号出力回路は、上記クロック発生
回路の出力をバッファ手段を介して取り込む。
【００１５】
【実施例】以下、図面を参照して本発明の実施例を説明
する。
する。
【００１６】図１は、本発明の第１実施例である振動波
モータの駆動回路の構成を示す電気回路ブロック図であ
る。以下、信号の流れに沿って該駆動回路を説明する。
モータの駆動回路の構成を示す電気回路ブロック図であ
る。以下、信号の流れに沿って該駆動回路を説明する。
【００１７】図に示すように、演算制御を行う制御手段
のＣＰＵ１内には、該ＣＰＵ１の中核を成し、演算処理
等を行うＣＰＵコア１ａと、該ＣＰＵコア１ａに対して
分周したクロックを供給するクロック分周回路２と、発
振回路の一部を構成するナンドゲートＮＡＮＤ１および
帰還抵抗Ｒf0が備えられている。該ナンドゲートＮＡＮ
Ｄ１および帰還抵抗Ｒf0には、該ＣＰＵ１外部に配設さ
れた発振子ＯＳＣ０，発振用コンデンサＣf1，Ｃf2が接
続され、これらナンドゲートＮＡＮＤ１，帰還抵抗Ｒf
0，発振子ＯＳＣ０，発振用コンデンサＣf1，Ｃf2で発
振回路を構成する。そして、該発振回路の出力は上記Ｃ
ＰＵ１および後述する分周カウンタ３に供給されるよう
になっている。
のＣＰＵ１内には、該ＣＰＵ１の中核を成し、演算処理
等を行うＣＰＵコア１ａと、該ＣＰＵコア１ａに対して
分周したクロックを供給するクロック分周回路２と、発
振回路の一部を構成するナンドゲートＮＡＮＤ１および
帰還抵抗Ｒf0が備えられている。該ナンドゲートＮＡＮ
Ｄ１および帰還抵抗Ｒf0には、該ＣＰＵ１外部に配設さ
れた発振子ＯＳＣ０，発振用コンデンサＣf1，Ｃf2が接
続され、これらナンドゲートＮＡＮＤ１，帰還抵抗Ｒf
0，発振子ＯＳＣ０，発振用コンデンサＣf1，Ｃf2で発
振回路を構成する。そして、該発振回路の出力は上記Ｃ
ＰＵ１および後述する分周カウンタ３に供給されるよう
になっている。
【００１８】上記ＣＰＵコア１ａは、プルアップ抵抗Ｒ
P を介して電源Ｖccに接続されており、回転式のオン・
オフスイッチＳＷ0 によりオン・オフする信号Ｓ0 が入
力されるようになっている。また、ＣＰＵコア１ａから
は、上記ナンドゲートＮＡＮＤ１に対して上記信号Ｓ0
に基づく制御信号が送出されるようになっている。
P を介して電源Ｖccに接続されており、回転式のオン・
オフスイッチＳＷ0 によりオン・オフする信号Ｓ0 が入
力されるようになっている。また、ＣＰＵコア１ａから
は、上記ナンドゲートＮＡＮＤ１に対して上記信号Ｓ0
に基づく制御信号が送出されるようになっている。
【００１９】なお、ここでいうＣＰＵコア１ａは、演算
制御機能を有する、ＣＰＵユニットの中枢であって、ロ
ジック回路からなり、ＲＯＭ等に書き込まれたプログラ
ムに従って動作し、演算制御を行う素子または素子の一
部分である。
制御機能を有する、ＣＰＵユニットの中枢であって、ロ
ジック回路からなり、ＲＯＭ等に書き込まれたプログラ
ムに従って動作し、演算制御を行う素子または素子の一
部分である。
【００２０】上記発振回路で発生した駆動周波数ｆｃの
信号（以下、信号ｆｃという）は、上記クロック分周回
路２に入力されると共に、該上記発振子ＯＳＣ0 の近傍
に配設されたインバータＩＶ１に入力される。上記クロ
ック分周回路２に入力された信号ｆｃは、分周されＣＰ
Ｕコア１ａに供給される。一方、インバータＩＶ１に入
力された信号ｆｃは、反転されインバース信号ｆｃ′と
して分周カウンタ３に入力される。なお、信号ｆｃは、
該インバータＩＶ１によってバッファされるため、該イ
ンバータＩＶ１と分周カウンタ３とが離間した位置に配
置され、インバース信号ｆｃ′のラインが長大となる場
合においても、動作が不安定になることはない。
信号（以下、信号ｆｃという）は、上記クロック分周回
路２に入力されると共に、該上記発振子ＯＳＣ0 の近傍
に配設されたインバータＩＶ１に入力される。上記クロ
ック分周回路２に入力された信号ｆｃは、分周されＣＰ
Ｕコア１ａに供給される。一方、インバータＩＶ１に入
力された信号ｆｃは、反転されインバース信号ｆｃ′と
して分周カウンタ３に入力される。なお、信号ｆｃは、
該インバータＩＶ１によってバッファされるため、該イ
ンバータＩＶ１と分周カウンタ３とが離間した位置に配
置され、インバース信号ｆｃ′のラインが長大となる場
合においても、動作が不安定になることはない。
【００２１】上記分周カウンタ３には、上記インバース
信号ｆｃ′が入力すると共に、上記ＣＰＵコア１ａから
の制御信号が入力するようになっている。分周カウンタ
３は、該制御信号によりカウント数が決定され、該カウ
ント数に対応した出力信号φＵＳＲを出力する。なお、
該信号φＵＳＲは、超音波モータ（ＵＳＭ）７の駆動周
波数の約４倍の周波数をもつディジタル信号である。
信号ｆｃ′が入力すると共に、上記ＣＰＵコア１ａから
の制御信号が入力するようになっている。分周カウンタ
３は、該制御信号によりカウント数が決定され、該カウ
ント数に対応した出力信号φＵＳＲを出力する。なお、
該信号φＵＳＲは、超音波モータ（ＵＳＭ）７の駆動周
波数の約４倍の周波数をもつディジタル信号である。
【００２２】上記信号φＵＳＲはパルス変換回路４に入
力され、該パルス変換回路４でφＵＳＲは分周され４相
のパルス信号（φ１〜φ４）として出力される。該４相
のパルス信号（φ１〜φ４）は電力増幅回路５に入力さ
れ、同４相のパルス信号に基づく２相の交流信号φＡ，
φＢが発生、出力される。この２相の交流信号φＡ，φ
Ｂが、たとえば進行波型の超音波モータで構成される超
音波モータ（ＵＳＭ）７に印加され、該超音波モータ７
は駆動状態になる。この超音波モータ７の回転数は、該
超音波モータ７の近傍に配設されたエンコーダ６で検出
され、該回転数に基づく信号が上記ＣＰＵコア１ａに入
力されるようになっている。
力され、該パルス変換回路４でφＵＳＲは分周され４相
のパルス信号（φ１〜φ４）として出力される。該４相
のパルス信号（φ１〜φ４）は電力増幅回路５に入力さ
れ、同４相のパルス信号に基づく２相の交流信号φＡ，
φＢが発生、出力される。この２相の交流信号φＡ，φ
Ｂが、たとえば進行波型の超音波モータで構成される超
音波モータ（ＵＳＭ）７に印加され、該超音波モータ７
は駆動状態になる。この超音波モータ７の回転数は、該
超音波モータ７の近傍に配設されたエンコーダ６で検出
され、該回転数に基づく信号が上記ＣＰＵコア１ａに入
力されるようになっている。
【００２３】次に、上記分周カウンタ３とパルス変換回
路４について詳しく説明する。
路４について詳しく説明する。
【００２４】図２は、上記第１実施例における分周カウ
ンタ３およびパルス変換回路４を詳しく示した電気回路
図である。以下、信号の流れに沿って該分周カウンタ３
およびパルス変換回路４を説明する。
ンタ３およびパルス変換回路４を詳しく示した電気回路
図である。以下、信号の流れに沿って該分周カウンタ３
およびパルス変換回路４を説明する。
【００２５】上記発振回路からの原振となる信号ｆｃの
インバース信号ｆｃ′がプリセッタブル同期ダウンカウ
ンタ（ＤＣＮ）１１に入力し、端子Ｄ0〜Ｄ7に入力され
る信号に相当する値だけカウントされ、所定周期の信号
φＵＳＲを出力する。このダウンカウンタ１１はＣＯ出
力（φＵＳＲ出力）に同期して上記端子Ｄ0〜Ｄ7に入力
する値をプリセットする。なお、上記端子Ｄ0〜Ｄ7はプ
リセッタブル同期アップカウンタ１２のＱ0〜Ｑ7に接続
される。
インバース信号ｆｃ′がプリセッタブル同期ダウンカウ
ンタ（ＤＣＮ）１１に入力し、端子Ｄ0〜Ｄ7に入力され
る信号に相当する値だけカウントされ、所定周期の信号
φＵＳＲを出力する。このダウンカウンタ１１はＣＯ出
力（φＵＳＲ出力）に同期して上記端子Ｄ0〜Ｄ7に入力
する値をプリセットする。なお、上記端子Ｄ0〜Ｄ7はプ
リセッタブル同期アップカウンタ１２のＱ0〜Ｑ7に接続
される。
【００２６】また、上記信号φＵＳＲはプリセッタブル
シフトレジスタ１３に入力し、位相のずれた４相のパル
ス信号φ１〜φ４に変換されて出力される。該信号φＵ
ＳＲは超音波モータ７の約４倍の周波数を有し、パルス
信号φ１〜φ４の周波数の設定分解能を上げるため、デ
ータセレクタ１４がＧＮＤまたは信号φ１〜φ３をプリ
セッタブル同期アップカウンタ１２のＣＥ（カウントイ
ネーブル端子）に、端子Ａ，Ｂの入力に基づき選択的に
出力し、信号φＵＳＲ４周期中０〜３周期がカウント数
を＋１できるようになっている。
シフトレジスタ１３に入力し、位相のずれた４相のパル
ス信号φ１〜φ４に変換されて出力される。該信号φＵ
ＳＲは超音波モータ７の約４倍の周波数を有し、パルス
信号φ１〜φ４の周波数の設定分解能を上げるため、デ
ータセレクタ１４がＧＮＤまたは信号φ１〜φ３をプリ
セッタブル同期アップカウンタ１２のＣＥ（カウントイ
ネーブル端子）に、端子Ａ，Ｂの入力に基づき選択的に
出力し、信号φＵＳＲ４周期中０〜３周期がカウント数
を＋１できるようになっている。
【００２７】図３ないし図６は、上記分周カウンタ３お
よびパルス変換回路４における各信号を示したタイムチ
ャートである。
よびパルス変換回路４における各信号を示したタイムチ
ャートである。
【００２８】信号ＤＴ０〜ＤＴ７の値がｎであるとき、
信号ＳＥＬＡ，ＳＥＬＢの出力により、図３ないし図６
に示す状態を選択でき、駆動周波数を４ｎ〜４ｎ＋３の
間で微調整できる。また回路の起動に際して信号ＳＦＬ
Ｄによりプリセッタブルシフトレジスタ１３の値が１０
００にセットされるので、図７に示すようにパルス信号
φ１〜φ４の周波数信号が発生する。なお、図７は、上
記分周カウンタ，パルス変換回路，電力増幅回路の出力
信号をそれぞれ示したタイミングチャートである。
信号ＳＥＬＡ，ＳＥＬＢの出力により、図３ないし図６
に示す状態を選択でき、駆動周波数を４ｎ〜４ｎ＋３の
間で微調整できる。また回路の起動に際して信号ＳＦＬ
Ｄによりプリセッタブルシフトレジスタ１３の値が１０
００にセットされるので、図７に示すようにパルス信号
φ１〜φ４の周波数信号が発生する。なお、図７は、上
記分周カウンタ，パルス変換回路，電力増幅回路の出力
信号をそれぞれ示したタイミングチャートである。
【００２９】図８は、本第１実施例における電力増幅回
路５の構成を詳しく示す電気回路図である。
路５の構成を詳しく示す電気回路図である。
【００３０】図に示すように、中間タップ付の５端子ト
ランスＴｒ１，Ｔｒ２を、スイッチングトランジスタＱ
11〜Ｑ14でスイッチングすることにより、２相の交流信
号φＡ，φＢを発生させるようになっている。すなわ
ち、上記パルス変換回路４からのパルス信号φ１〜φ４
がそれぞれスイッチングトランジスタＱ11〜Ｑ14に入力
し、該トランジスタＱ11〜Ｑ14でトランスＴｒ１，Ｔｒ
２を、スイッチングする。これにより、該トランスＴｒ
１，Ｔｒ２からは図７に示すような交流信号φＡ，φＢ
が発生し、超音波モータ７に印加される。
ランスＴｒ１，Ｔｒ２を、スイッチングトランジスタＱ
11〜Ｑ14でスイッチングすることにより、２相の交流信
号φＡ，φＢを発生させるようになっている。すなわ
ち、上記パルス変換回路４からのパルス信号φ１〜φ４
がそれぞれスイッチングトランジスタＱ11〜Ｑ14に入力
し、該トランジスタＱ11〜Ｑ14でトランスＴｒ１，Ｔｒ
２を、スイッチングする。これにより、該トランスＴｒ
１，Ｔｒ２からは図７に示すような交流信号φＡ，φＢ
が発生し、超音波モータ７に印加される。
【００３１】次に、本実施例の振動波モータの駆動回路
の動作について説明する。
の動作について説明する。
【００３２】図１に示すように、上記スイッチＳＷ0
は、超音波モータ７の停止時はオフ状態となっており、
これによりＣＰＵコア１ａの入力信号ＳO は“Ｈ”にな
っている。なお、このとき、電流低減のため上記ＮＡＮ
Ｄ１にはＣＰＵコア１ａから“Ｌ”信号が入力されてお
り、発振回路は発振状態でなく信号ｆｃは“Ｈ”の状態
で停止している。この状態のとき、上記スイッチＳＷO
がオンされるとＣＰＵコア１ａに“Ｌ”の信号Ｓ0 が入
力し、ＣＰＵコア１ａからＮＡＮＤ１への信号は“Ｈ”
となる。これにより発振回路が発振状態となり、上述し
たように該発振回路から駆動周波数ｆｃの信号がクロッ
ク分周回路２および分周カウンタ３に対して出力され
る。
は、超音波モータ７の停止時はオフ状態となっており、
これによりＣＰＵコア１ａの入力信号ＳO は“Ｈ”にな
っている。なお、このとき、電流低減のため上記ＮＡＮ
Ｄ１にはＣＰＵコア１ａから“Ｌ”信号が入力されてお
り、発振回路は発振状態でなく信号ｆｃは“Ｈ”の状態
で停止している。この状態のとき、上記スイッチＳＷO
がオンされるとＣＰＵコア１ａに“Ｌ”の信号Ｓ0 が入
力し、ＣＰＵコア１ａからＮＡＮＤ１への信号は“Ｈ”
となる。これにより発振回路が発振状態となり、上述し
たように該発振回路から駆動周波数ｆｃの信号がクロッ
ク分周回路２および分周カウンタ３に対して出力され
る。
【００３３】図９は、上記信号Ｓ0 と信号ｆｃの関係を
示した線図であり、上記スイッチＳＷO がオンされ、Ｃ
ＰＵコア１ａに“Ｌ”の信号Ｓ0 が入力すると、発振回
路が発振状態となり、信号ｆｃが出力される様子を示し
ている。
示した線図であり、上記スイッチＳＷO がオンされ、Ｃ
ＰＵコア１ａに“Ｌ”の信号Ｓ0 が入力すると、発振回
路が発振状態となり、信号ｆｃが出力される様子を示し
ている。
【００３４】この後、分周カウンタ３に対して、初期周
波数に相当するディジタルデータが信ＤＴ０〜７，ＳＥ
ＬＡ，ＳＥＬＢの形で印加され、ＯＥＮを“Ｈ”にして
ＱO〜Ｑ3 の出力を許可する。これにより、これら各信
号対応した周波数の信号φＵＳＲ，φ１〜φ４が発生
し、交流信号φＡ，φＢが生成されて超音波モータ７に
印加され、該超音波モータ７が駆動を開始する。該超音
波モータ７が回転すると、該回転数に相当するパルス信
号がエンコーダ６から発生し、ＣＰＵコア１ａに入力さ
れる。該ＣＰＵコア１ａは、回転速度を所定値に保つよ
うに上記ディジタルデータを制御する。
波数に相当するディジタルデータが信ＤＴ０〜７，ＳＥ
ＬＡ，ＳＥＬＢの形で印加され、ＯＥＮを“Ｈ”にして
ＱO〜Ｑ3 の出力を許可する。これにより、これら各信
号対応した周波数の信号φＵＳＲ，φ１〜φ４が発生
し、交流信号φＡ，φＢが生成されて超音波モータ７に
印加され、該超音波モータ７が駆動を開始する。該超音
波モータ７が回転すると、該回転数に相当するパルス信
号がエンコーダ６から発生し、ＣＰＵコア１ａに入力さ
れる。該ＣＰＵコア１ａは、回転速度を所定値に保つよ
うに上記ディジタルデータを制御する。
【００３５】上記スイッチＳＷO がオフされると信号Ｓ
O は“Ｈ”となり、ＣＰＵコア１ａはＯＥＮを“Ｌ”に
してＱ0〜Ｑ3を“Ｌ”とし、交流信号φＡ，φＢの発生
を止めると同時に、ＮＡＮＤ１に対して“Ｌ”を出力し
て発振回路の発振を停止させ、超音波モータ７の駆動を
停止させる。
O は“Ｈ”となり、ＣＰＵコア１ａはＯＥＮを“Ｌ”に
してＱ0〜Ｑ3を“Ｌ”とし、交流信号φＡ，φＢの発生
を止めると同時に、ＮＡＮＤ１に対して“Ｌ”を出力し
て発振回路の発振を停止させ、超音波モータ７の駆動を
停止させる。
【００３６】なお、上記発振子ＯＳＣ0 の発振周波数
は、40kHz の駆動周波数を0.1kHz程度の精度で制御する
ため、例えば16MHz の固有振動数である。しかし、ＣＰ
Ｕコア１ａのマシンサイクルは処理速度と消費電流、ハ
ードウェア的制約で例えば1MHzである。このため、クロ
ック分周回路２で１／１６以上に分周する。例えばＣＰ
Ｕ１は、１／４，１／８，１／１６，１／３２の４通り
の分周がプログラマブルに可能であり、ＣＰＵコア１ａ
はソフトウェアにて１／４，１／８分周を禁止し、１／
１６，１／３２のみの分周を許可している。
は、40kHz の駆動周波数を0.1kHz程度の精度で制御する
ため、例えば16MHz の固有振動数である。しかし、ＣＰ
Ｕコア１ａのマシンサイクルは処理速度と消費電流、ハ
ードウェア的制約で例えば1MHzである。このため、クロ
ック分周回路２で１／１６以上に分周する。例えばＣＰ
Ｕ１は、１／４，１／８，１／１６，１／３２の４通り
の分周がプログラマブルに可能であり、ＣＰＵコア１ａ
はソフトウェアにて１／４，１／８分周を禁止し、１／
１６，１／３２のみの分周を許可している。
【００３７】本実施例によれば、図１１に示す従来例の
ように、必要な周波数が異なるＣＰＵコア１ａ（または
１ａ′）用と、分周カウンタ３用とに、それぞれ専用の
クロック発生回路を設ける必要がなく、かつＣＰＵ１の
ＣＰＵコア１ａにより直接制御可能な、すなわち発振の
開始／停止が可能な発振回路を用いるので、電源が電池
等であっても駆動停止時に電流をカットし、電池寿命を
長くすることができる。また、ＣＰＵコアも、消費電流
をおさえた状態で使用できる。さらに、信号ｆｃをイン
バータＩＶ１でバッファした後に分周カウンタ３に出力
しているため、実装スペース等の制約で発振回路と分周
カウンタ３とが離れた位置に配置され、該信号ｆｃの配
線が長大となり容量が増えても、動作が不安定になるこ
とはない。
ように、必要な周波数が異なるＣＰＵコア１ａ（または
１ａ′）用と、分周カウンタ３用とに、それぞれ専用の
クロック発生回路を設ける必要がなく、かつＣＰＵ１の
ＣＰＵコア１ａにより直接制御可能な、すなわち発振の
開始／停止が可能な発振回路を用いるので、電源が電池
等であっても駆動停止時に電流をカットし、電池寿命を
長くすることができる。また、ＣＰＵコアも、消費電流
をおさえた状態で使用できる。さらに、信号ｆｃをイン
バータＩＶ１でバッファした後に分周カウンタ３に出力
しているため、実装スペース等の制約で発振回路と分周
カウンタ３とが離れた位置に配置され、該信号ｆｃの配
線が長大となり容量が増えても、動作が不安定になるこ
とはない。
【００３８】次に、本発明の第２実施例について説明す
る。
る。
【００３９】図１０は、上記第２実施例の振動波モータ
の駆動回路の構成を示す電気回路ブロック図である。
の駆動回路の構成を示す電気回路ブロック図である。
【００４０】この第２実施例の振動波モータの駆動回路
は、基本的には上記第１実施例とほぼ同一の構成をなす
が、分周カウンタ３，パルス変換回路４がＣＰＵコアを
含む１チップＩＣであるＣＰＵ２１として構成されてお
り、外部インバータＩＶ１のかわりに、内部インバータ
ＩＶ３が設けられている。その他の構成は上記第１実施
例と同等であるのでここでの説明は省略する。
は、基本的には上記第１実施例とほぼ同一の構成をなす
が、分周カウンタ３，パルス変換回路４がＣＰＵコアを
含む１チップＩＣであるＣＰＵ２１として構成されてお
り、外部インバータＩＶ１のかわりに、内部インバータ
ＩＶ３が設けられている。その他の構成は上記第１実施
例と同等であるのでここでの説明は省略する。
【００４１】本第２実施例によれば、高周波クロックで
ある信号ｆｃのラインを外部に引き回す必要がないた
め、ノイズの発生が少なくてすみ、回路スペースも少な
くてすむ。
ある信号ｆｃのラインを外部に引き回す必要がないた
め、ノイズの発生が少なくてすみ、回路スペースも少な
くてすむ。
【００４２】なお、上記第１および第２実施例におい
て、クロックとなる信号ｆｃを分周して超音波モータの
駆動周波数を設定する回路は、パルス信号φ１〜φ４を
直接別個のカウンタで発生させる等の他のディジタル分
周方式を採用してもよい。また、超音波モータも２相交
流信号を印加する進行波型に限らず、他の形式のもので
もよい。さらに、超音波モータの駆動周波数を制御する
ためのモニタはエンコーダ以外に、振動検出電極を用い
たり駆動電流をモニタする等他の方法でもよい。さま
た、ＣＰＵコアは超音波モータの制御に限らず、他の機
能を併せもたせてもよい。
て、クロックとなる信号ｆｃを分周して超音波モータの
駆動周波数を設定する回路は、パルス信号φ１〜φ４を
直接別個のカウンタで発生させる等の他のディジタル分
周方式を採用してもよい。また、超音波モータも２相交
流信号を印加する進行波型に限らず、他の形式のもので
もよい。さらに、超音波モータの駆動周波数を制御する
ためのモニタはエンコーダ以外に、振動検出電極を用い
たり駆動電流をモニタする等他の方法でもよい。さま
た、ＣＰＵコアは超音波モータの制御に限らず、他の機
能を併せもたせてもよい。
【００４３】以上のように、上記実施例の振動波モータ
の駆動回路は、分周カウンタを制御する演算制御手段が
低速クロックのものであっても発振手段が１つで済むた
め安価であり、また演算制御手段のコスト、消費電流を
抑えることができるという効果を奏する。
の駆動回路は、分周カウンタを制御する演算制御手段が
低速クロックのものであっても発振手段が１つで済むた
め安価であり、また演算制御手段のコスト、消費電流を
抑えることができるという効果を奏する。
【００４４】[付記]以上詳述した如き本発明の実施態様
によれば、以下の如き構成を得ることができる。即ち、 （１）電気−機械エネルギー変換素子に所定の駆動周波
数の交流信号を印加することにより振動波を発生させ、
被駆動部材を駆動する振動波モータの駆動回路におい
て、上記交流信号の周波数よりも充分に高い周波数の周
波信号を発生する発振手段と、この発振手段の出力を所
定数カウントし、上記振動波モータの駆動制御に必要な
時間信号を発生させる時間設定カウンタ手段と、このカ
ウンタ手段を制御する演算制御手段と、上記発振手段の
出力周波数を上記演算制御手段が動作可能な周波数に分
周する分周手段と、を具備する振動波モータの駆動回
路。
によれば、以下の如き構成を得ることができる。即ち、 （１）電気−機械エネルギー変換素子に所定の駆動周波
数の交流信号を印加することにより振動波を発生させ、
被駆動部材を駆動する振動波モータの駆動回路におい
て、上記交流信号の周波数よりも充分に高い周波数の周
波信号を発生する発振手段と、この発振手段の出力を所
定数カウントし、上記振動波モータの駆動制御に必要な
時間信号を発生させる時間設定カウンタ手段と、このカ
ウンタ手段を制御する演算制御手段と、上記発振手段の
出力周波数を上記演算制御手段が動作可能な周波数に分
周する分周手段と、を具備する振動波モータの駆動回
路。
【００４５】（２）電気−機械エネルギー変換素子に所
定の駆動周波数の交流信号を印加することにより振動波
を発生させ、被駆動部材を駆動する振動波モータの駆動
回路において、上記交流信号の周波数よりも充分に高い
周波数の周波信号を発生する発振手段と、この発振手段
の出力を所定数カウントし、上記交流信号の周波数を設
定する周波数カウンタ手段と、この周波数カウンタ手段
のカウント数を制御することにより、該周波数カウンタ
手段の出力周波数を制御する演算制御手段と、上記発振
手段の出力周波数を上記演算制御手段が動作可能な周波
数に分周する分周手段と、を具備する振動波モータの駆
動回路。
定の駆動周波数の交流信号を印加することにより振動波
を発生させ、被駆動部材を駆動する振動波モータの駆動
回路において、上記交流信号の周波数よりも充分に高い
周波数の周波信号を発生する発振手段と、この発振手段
の出力を所定数カウントし、上記交流信号の周波数を設
定する周波数カウンタ手段と、この周波数カウンタ手段
のカウント数を制御することにより、該周波数カウンタ
手段の出力周波数を制御する演算制御手段と、上記発振
手段の出力周波数を上記演算制御手段が動作可能な周波
数に分周する分周手段と、を具備する振動波モータの駆
動回路。
【００４６】（３）電気−機械エネルギー変換素子に所
定の駆動周波数の交流信号を印加することにより振動波
を発生させ、被駆動部材を駆動する振動波モータの駆動
回路において、上記交流信号の周波数よりも充分に高い
周波数の周波信号を発生する単一の発振手段と、この発
振手段の出力を所定数カウントし、上記振動波モータの
駆動周波数に相当する信号を生成するカウント手段と、
上記発振手段の出力に基づいて動作すると共に上記カウ
ンタ手段を制御する演算制御手段と、を具備する振動波
モータの駆動回路。
定の駆動周波数の交流信号を印加することにより振動波
を発生させ、被駆動部材を駆動する振動波モータの駆動
回路において、上記交流信号の周波数よりも充分に高い
周波数の周波信号を発生する単一の発振手段と、この発
振手段の出力を所定数カウントし、上記振動波モータの
駆動周波数に相当する信号を生成するカウント手段と、
上記発振手段の出力に基づいて動作すると共に上記カウ
ンタ手段を制御する演算制御手段と、を具備する振動波
モータの駆動回路。
【００４７】（４）上記（１）乃至（３）の少なくとも
一つにおいて、上記演算制御手段は、上記発振手段の発
振開始及び発振停止を制御する。
一つにおいて、上記演算制御手段は、上記発振手段の発
振開始及び発振停止を制御する。
【００４８】（５）上記（１）乃至（３）の少なくとも
一つにおいて、上記演算制御手段は、発振用のゲートを
内蔵したワンチップマイクロコンピュータである。
一つにおいて、上記演算制御手段は、発振用のゲートを
内蔵したワンチップマイクロコンピュータである。
【００４９】（６）上記（２）において、上記演算制御
手段は発振用のゲートを内蔵したワンチップマイクロコ
ンピュータであり、該マイクロコンピュータは発振の停
止・開始を制御可能であり、上記周波数カウンタ手段の
クロックは、上記発振用のゲートの外部端子より、発振
手段の近傍に置かれた他のゲートを用いて出力される。
手段は発振用のゲートを内蔵したワンチップマイクロコ
ンピュータであり、該マイクロコンピュータは発振の停
止・開始を制御可能であり、上記周波数カウンタ手段の
クロックは、上記発振用のゲートの外部端子より、発振
手段の近傍に置かれた他のゲートを用いて出力される。
【００５０】（７）上記（２）において、上記周波数カ
ウンタ手段、演算制御手段及び分周手段はワンチップ化
されている。
ウンタ手段、演算制御手段及び分周手段はワンチップ化
されている。
【００５１】（８）上記（１）において、時間設定カウ
ンタ手段、演算制御手段そして分周手段はワンチップ化
されている。
ンタ手段、演算制御手段そして分周手段はワンチップ化
されている。
【００５２】
【発明の効果】以上説明したように本発明によれば、安
価で確実に動作する振動波モータの駆動回路を提供でき
る。
価で確実に動作する振動波モータの駆動回路を提供でき
る。
【図１】本発明の第１実施例である振動波モータの駆動
回路の構成を示す電気回路ブロック図である。
回路の構成を示す電気回路ブロック図である。
【図２】上記第１実施例における分周カウンタおよびパ
ルス変換回路の構成を詳しく示した電気回路図である。
ルス変換回路の構成を詳しく示した電気回路図である。
【図３】上記第１実施例における、分周カウンタおよび
パルス変換回路の各信号を示したタイムチャートであ
る。
パルス変換回路の各信号を示したタイムチャートであ
る。
【図４】上記第１実施例における、分周カウンタおよび
パルス変換回路の各信号を示したタイムチャートであ
る。
パルス変換回路の各信号を示したタイムチャートであ
る。
【図５】上記第１実施例における、分周カウンタおよび
パルス変換回路の各信号を示したタイムチャートであ
る。
パルス変換回路の各信号を示したタイムチャートであ
る。
【図６】上記第１実施例における、分周カウンタおよび
パルス変換回路の各信号を示したタイムチャートであ
る。
パルス変換回路の各信号を示したタイムチャートであ
る。
【図７】上記第１実施例における、分周カウンタ，パル
ス変換回路，電力増幅回路の出力信号をそれぞれ示した
タイミングチャートである。
ス変換回路，電力増幅回路の出力信号をそれぞれ示した
タイミングチャートである。
【図８】上記第１実施例における電力増幅回路５の構成
を詳しく示す電気回路図である。
を詳しく示す電気回路図である。
【図９】上記第１実施例における、信号Ｓ0 と信号ｆｃ
の関係を示した線図である。
の関係を示した線図である。
【図１０】本発明の第２実施例である振動波モータの駆
動回路の構成を示す電気回路ブロック図である。
動回路の構成を示す電気回路ブロック図である。
【図１１】従来の振動波モータの駆動回路の一例を示す
電気回路ブロック図である。
電気回路ブロック図である。
１…ＣＰＵ １ａ…ＣＰＵコア ２…クロック分周回路 ３…分周カウンタ ４…パルス変換回路 ５…電力増幅回路 ６…エンコーダ ７…超音波モータ ＯＳＣ0 …発振子 ＩＶ１…インバータ
Claims (5)
- 【請求項１】 電気ー機械エネルギー変換素子に所定の
駆動周波数の交流信号を印加することにより振動波を発
生させ、被駆動部材を駆動する振動波モータの駆動回路
において、 上記交流信号の周波数よりも充分に高い周波数の周波信
号を発生する発振手段と、この発振手段の出力をバッファするバッファ手段と 、このバッファ手段 の出力を所定数カウントし、上記振動
波モータの駆動制御に必要な時間信号を発生させる時間
設定カウンタ手段と、 この時間設定カウンタ手段を制御する演算制御手段と、 上記発振手段の出力周波数を上記演算制御手段が動作可
能な周波数に分周する分周手段と、 を具備することを特徴とする振動波モータの駆動回路。 - 【請求項２】 電気ー機械エネルギー変換素子に所定の
駆動周波数の交流信号を印加することにより振動波を発
生させ、被駆動部材を駆動する振動波モータの駆動回路
において、上記交流信号の周波数よりも充分に高い周波数の周波信
号を発生する発振手段と 、この発振手段の出力を所定数カウントし、上記振動波モ
ータの駆動制御に必要な時間信号を発生させる時間設定
カウンタ手段と 、この時間設定カウンタ手段を制御する演算制御手段と 、上記発振手段の出力周波数を上記演算制御手段が動作可
能な周波数に分周する分周手段と、を具備し 、上記演算制御手段は、上記発振手段の発振開始および発
振停止を制御する ことを特徴とする振動波モータの駆動
回路。 - 【請求項３】 電気ー機械エネルギー変換素子に所定の
駆動周波数の交流信号を印加することにより振動波を発
生させ、被駆動部材を駆動する振動波モータの駆動回路
において、上記交流信号の周波数よりも充分に高い周波数の周波信
号を発生する発振手段 と 、この発振手段の出力をバッファするバッファ手段と 、このバッファ手段の出力を所定数カウントし、上記振動
波モータの駆動制御に必要な時間信号を発生させる時間
設定カウンタ手段と 、この時間設定カウンタ手段を制御する演算制御手段と 、上記発振手段の出力周波数を上記演算制御手段が動作可
能な周波数に分周する分周手段と、を具備し 、上記演算制御手段は、上記発振手段の発振開始および発
振停止を制御することを特徴とする振動波モータの駆動
回路 。 - 【請求項４】 電気ー機械エネルギー変換素子に所定の
駆動周波数の交流信号を印加することにより振動波を発
生させ、被駆動部材を駆動する振動波モータの駆動回路
において、クロック発生回路を備え、自らクロックの発振許可・禁
止を制御可能なワンチップマイクロコンピュータと 、このワンチップマイクロコンピュータ内に設けられ、上
記クロック発生回路の出力を分周してＣＰＵコアに入力
する分周回路と 、上記クロック発生回路の出力を分周することなく取り込
み、その出力クロックをカウントして上記駆動周波数に
相当する周波数のディジタル信号を生じさせる周波数信
号出力回路と 、を具備することを特徴とする振動波モータの駆動回路 。 - 【請求項５】 上記周波数信号出力回路は、上記クロッ
ク発生回路の出力をバッファ手段を介して取り込むこと
を特徴とする請求項４記載の振動波モータの駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03381894A JP3226409B2 (ja) | 1994-03-03 | 1994-03-03 | 振動波モータの駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03381894A JP3226409B2 (ja) | 1994-03-03 | 1994-03-03 | 振動波モータの駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07245971A JPH07245971A (ja) | 1995-09-19 |
| JP3226409B2 true JP3226409B2 (ja) | 2001-11-05 |
Family
ID=12397070
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03381894A Expired - Fee Related JP3226409B2 (ja) | 1994-03-03 | 1994-03-03 | 振動波モータの駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3226409B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010162487A (ja) | 2009-01-16 | 2010-07-29 | Sony Corp | 圧電振動機器システムおよび電子機器 |
-
1994
- 1994-03-03 JP JP03381894A patent/JP3226409B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07245971A (ja) | 1995-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6229402B1 (en) | Driving circuit for vibration type actuator apparatus | |
| US4926084A (en) | Driving apparatus for a vibration wave motor | |
| JP2872862B2 (ja) | 振動型モータの駆動装置 | |
| JP3789017B2 (ja) | 位置制御装置 | |
| JP3226409B2 (ja) | 振動波モータの駆動回路 | |
| EP0424141B1 (en) | Drive control circuit for an ultra-sonic stepping motor | |
| JP2946533B2 (ja) | 超音波モータの駆動装置 | |
| JP2890484B2 (ja) | 超音波モータの駆動装置 | |
| JP3140615B2 (ja) | 超音波モータの駆動方法及び駆動回路 | |
| JP2003061387A (ja) | ブラシレスモータ駆動回路およびこれを搭載した携帯端末 | |
| JPH1127965A (ja) | 容量性負荷の駆動装置 | |
| JP3140235B2 (ja) | 超音波モータ駆動回路 | |
| JPH0559749B2 (ja) | ||
| JP4072243B2 (ja) | 振動型アクチュエータの駆動回路 | |
| JPH09294384A (ja) | 振動波駆動装置の駆動制御装置 | |
| JP3044751B2 (ja) | 波動ステップモータの駆動制御装置 | |
| JP2001320888A (ja) | 振動波モータ駆動制御装置、駆動制御方法、及び記憶媒体 | |
| SU1361701A1 (ru) | Электропривод колебательного движени | |
| JP3140236B2 (ja) | 超音波モータ駆動回路 | |
| JPH06225557A (ja) | 小型モ−タの駆動回路 | |
| JPH1127966A (ja) | 容量性負荷の駆動装置 | |
| JPS63305771A (ja) | 超音波モ−タの駆動回路 | |
| JP2801229B2 (ja) | 振動型モーター装置 | |
| JPH1052073A (ja) | 超音波モータの駆動回路 | |
| JPH0793828B2 (ja) | 超音波モーターの駆動装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010808 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080831 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090831 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100831 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100831 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110831 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120831 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130831 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |