JP3226010B2 - Method of manufacturing film carrier for semiconductor device - Google Patents

Method of manufacturing film carrier for semiconductor device

Info

Publication number
JP3226010B2
JP3226010B2 JP29035595A JP29035595A JP3226010B2 JP 3226010 B2 JP3226010 B2 JP 3226010B2 JP 29035595 A JP29035595 A JP 29035595A JP 29035595 A JP29035595 A JP 29035595A JP 3226010 B2 JP3226010 B2 JP 3226010B2
Authority
JP
Japan
Prior art keywords
film
film carrier
forming
shaped
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP29035595A
Other languages
Japanese (ja)
Other versions
JPH09107006A (en
Inventor
高士 中島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui High Tech Inc
Original Assignee
Mitsui High Tech Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui High Tech Inc filed Critical Mitsui High Tech Inc
Priority to JP29035595A priority Critical patent/JP3226010B2/en
Publication of JPH09107006A publication Critical patent/JPH09107006A/en
Application granted granted Critical
Publication of JP3226010B2 publication Critical patent/JP3226010B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Manufacture Of Macromolecular Shaped Articles (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体装置用フイ
ルムキャリアの製造方法に係る、特に、2層のフィルム
テープから半導体回路素子にインナーリード・ボンディ
ングされるインナーリードの先部に樹脂コア・バンプを
形成した半導体装置用フイルムキャリアの製造方法に関
する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a film carrier for a semiconductor device, and more particularly to a method for manufacturing a film carrier for a semiconductor device, in which a resin core bump is provided at the tip of an inner lead which is bonded to a semiconductor circuit element from a two-layer film tape. The present invention relates to a method for manufacturing a film carrier for a semiconductor device on which is formed.

【0002】[0002]

【従来の技術】近来、半導体回路素子の複数の電極パッ
ドと導体リードパターンとの接合方式としては、ワイヤ
を用いるワイヤボンデング方式とワイヤを用いることな
く半導体回路素子を導体リードパターンに直接接続する
インナーリードボンディング(ワイヤレスボンディン
グ)方式とに大別される。
2. Description of the Related Art In recent years, a plurality of electrode pads of a semiconductor circuit element and a conductor lead pattern are bonded to each other by a wire bonding method using a wire or a semiconductor circuit element directly connected to a conductor lead pattern without using a wire. It is roughly divided into the inner lead bonding (wireless bonding) method.

【0003】これらの方式のうちインナーリードボンデ
ィングは、ワイヤボンデングのようにワイヤ1本づつを
半導体回路素子の複数の電極パッド接続するものと異な
り、前記電極パッドにバンプを介して導体リードパター
ンの複数の導体リードを一括ボンデング(ギャングボン
ディング)することができるため、ボンデング時間の大
幅な短縮を図ることができ、TAB技術としてLCDド
ライバー用アッセンブリーをはじめとして今後その応用
展開(例えば、TBGA、CSP等)が期待できる次世
代アッセンブリー技術として注目されている。
Among these methods, the inner lead bonding is different from the method of connecting one wire at a time to a plurality of electrode pads of a semiconductor circuit element as in the case of wire bonding. Since a plurality of conductor leads can be bonded together (gang bonding), the bonding time can be significantly reduced, and its application development (for example, TBGA, CSP, etc.) including an assembly for an LCD driver as a TAB technology can be achieved. ) Is attracting attention as a next-generation assembly technology that can be expected.

【0004】この半導体装置のインナーリード・ボンデ
ィング・アッセンブリーに用いるバンプ付きフイルムキ
ャリアは、導体リードを有するフイルムキャリアの製造
工程、バンプ形成工程から成るものが一般的である。フ
イルムキャリアの複数の導体リードのそれぞれに形成さ
れるバンプの形成方法としては、導体リードのそれぞれ
に転写法でバンプを一括形成する転写バンプ法、導体リ
ード先端をエッチング加工し、導体リード先端にリード
と一体にバンプを形成するメサバンプ法、Auめっき
法、ワイヤボンデングによるAuボールボンディング法
を用いて導体リードのそれぞれの先部に1個づつバンプ
を形成するAuボールバンプ法がある。
A film carrier with a bump used for the inner lead bonding assembly of this semiconductor device generally comprises a process of manufacturing a film carrier having conductor leads and a process of forming a bump. The method of forming the bumps formed on each of the plurality of conductor leads of the film carrier includes a transfer bump method in which bumps are collectively formed on each of the conductor leads by a transfer method; There is an Au ball bump method in which one bump is formed at each end of a conductor lead using a mesa bump method, an Au plating method, or an Au ball bonding method by wire bonding, in which a bump is integrally formed.

【0005】前記転写バンプ法を用いたバンプ付きの半
導体装置用フィルムキャリアの製造工程は、転写用のバ
ンプの形成・再生を行うためのめっき用マスクを有する
バンプ形成用基板上にバンプを形成する工程と、銅箔が
ラミネートされた樹脂フィルムに導体リードパターンを
形成する工程と前記導体リードの表面にめっき層を形成
する工程とから成る中間形状のフィルムキャリアを形成
する工程と、前記バンプ形成用基板上に形成されたバン
プと導体リードとを位置合わせし、加熱・加圧し、導体
リード側に転写させる接合工程とからなる構成とされた
ものである。
In the process of manufacturing a film carrier for a semiconductor device having bumps using the transfer bump method, the bumps are formed on a bump forming substrate having a plating mask for forming and reproducing transfer bumps. Forming a film carrier having an intermediate shape comprising: a step of forming a conductor lead pattern on a resin film on which a copper foil is laminated; and a step of forming a plating layer on the surface of the conductor lead. A bonding step of aligning the bumps formed on the substrate with the conductor leads, heating and pressing, and transferring the bumps to the conductor leads.

【0006】[0006]

【発明が解決しようとする課題】しかしながら、バンブ
の形成に複雑な工程を要し、その形成に時間が掛り、半
導体装置用フィルムキャリアの製造コストがかかりコス
トパフォマンスが低いという課題があった。さらに、転
写バンブ゜にしてもバンプ形成用基板やこれにバンプを
形成するめっき設備、露光設備などの新たな設備を必要
し、量産技術が確立されていないと言う課題があった。
However, there is a problem in that a complicated process is required for the formation of the bump, the formation takes a long time, the production cost of the film carrier for a semiconductor device is high, and the cost performance is low. In addition, transfer bumps require new equipment such as a bump forming substrate, plating equipment for forming bumps thereon, and exposure equipment, and there is a problem that mass production technology has not been established.

【0007】本発明の目的とするところは、従来技術の
もつ課題を解消し、インナーリードボンディング用バン
ブの形成が容易且つ信頼性の高い半導体装置用フィルム
キャリアを低コストで提供することにある。
An object of the present invention is to solve the problems of the prior art and to provide a highly reliable film carrier for a semiconductor device at a low cost in which a bump for inner lead bonding can be easily formed.

【0008】[0008]

【問題点を解決するための手段】前記課題の解決に沿う
請求項1記載の半導体装置用フィルムキャリアの製造方
法は、可撓性の樹脂フィルムテープの片面に銅箔層を有
する2層フィルムテープから、フィルム・エッチング加
工により、前記樹脂フイルムテープにアウターリードホ
ール、半導体素子の電極パッドに対応する位置に複数の
メサ状の樹脂コアを配列したデバイスホールを設けた第
1の中間形状のフィルムキャリアを形成する第1の形状
加工工程と、エッチング加工により、前記第1の中間形
状のフィルムキャリアの前記銅箔層の不要部分を除去す
る加工を行い半導体回路素子の複数の電極バッドにイン
ナーリード・ボンディングされ、電気的導通回路を形成
するための導体リードパターンとそのインナーリードの
先部に前記メサ状の樹脂コアを設けた第2の中間形状の
フィルムキャリアを形成する第2の形成加工工程と、前
記第2の中間形状のフィルムキャリアの導体リードパタ
ーンとそのインナーリードの先部に形成された前記メサ
状の樹脂コアの表面にメタラィジング層を形成する加工
を行い所要の形状のフィルムキャリアを形成する金属膜
形成加工工程とからなり、前記形成工程をこの順序で行
いインナーリードの先部に樹脂コア・バンプを設けた半
導体装置用フィルムキャリアが形成される構成とされて
いる。
According to a first aspect of the present invention, there is provided a method of manufacturing a film carrier for a semiconductor device, comprising: a flexible resin film tape having a copper foil layer on one surface. A first intermediate film carrier having an outer lead hole in the resin film tape and a device hole in which a plurality of mesa resin cores are arranged at positions corresponding to the electrode pads of the semiconductor element by film etching. A first shape processing step of forming the first intermediate shape film carrier, and an etching process to remove unnecessary portions of the copper foil layer of the first intermediate shape film carrier. The mesa-shaped conductor lead pattern for bonding and forming an electrically conductive circuit is formed at the tip of the inner lead. A second forming step of forming a second intermediate-shaped film carrier provided with a resin core; and a conductor lead pattern of the second intermediate-shaped film carrier and the mesa formed at the tip of the inner lead. A metal film forming process for forming a metal carrier layer on the surface of the resin core in the form of a metal film to form a film carrier of a required shape. A semiconductor device film carrier provided with bumps is formed.

【0009】[0009]

【作用】本発明は上記のように構成されているので、樹
脂フィルムテーフから微細なサイズのメサ状の樹脂コア
を核とするバンプ(例えば、25μm□ )の形成が可
能となると共に、ボンディングパッドピッチ(例えば、
60μm)のシュリンク化、樹脂フイルムテープの厚み
を選定することにより、バンプ高さやその均一化を容易
に実現することができる。その結果として、従来のワイ
ヤ・ボンディングに比べてファインボンドが可能とな
る。さらに、前記樹脂コアがインナーリードボンデング
を行う際の緩衝機能として作用し、半導体回路素子のダ
メージの発生を防止することができる。
Since the present invention is configured as described above, it is possible to form a bump (for example, 25 μm square) having a fine mesa resin core as a core from a resin film tape and to form a bonding pad. Pitch (for example,
The height of the bumps and the uniformity thereof can be easily achieved by selecting a shrink of 60 μm) and the thickness of the resin film tape. As a result, fine bonding is possible as compared with conventional wire bonding. Further, the resin core acts as a buffering function when performing inner lead bonding, thereby preventing the semiconductor circuit element from being damaged.

【0010】さらに、従来技術に比べて、樹脂フィルム
テーフからメサ状の樹脂コアを形成し、該樹脂コアをメ
タライズ化してメサ状の樹脂コア・バンプを形成するよ
うに構成されているので、一貫してエッチング加工によ
りフィルムキャリアを形成することができ、従来技術に
比べて、生産効率を著しく向上させることができる。さ
らに、バンプ形成のための厚めっき工程や新たな設備が
不用となり、貴金属の使用量の削減が可能となり、半導
体用フイルムキャリアの製造コストを低減させることが
できる。
Furthermore, as compared with the prior art, a mesa-shaped resin core is formed from a resin film tape and the resin core is metallized to form a mesa-shaped resin core / bump. Then, a film carrier can be formed by etching, and the production efficiency can be remarkably improved as compared with the conventional technology. Further, a thick plating step for bump formation and new equipment are not required, the amount of noble metal used can be reduced, and the manufacturing cost of the film carrier for semiconductor can be reduced.

【0011】[0011]

【発明の実施態様】続いて、添付した図面を参照しつ
つ、本発明を具体化した実施の形態につき説明し、本発
明の理解に供する。ここに、図1は本発明の実施の形態
に係る半導体装置用フィルムキャリアを説明する断面
図、図2は本発明の実施の形態に係る第1の中間形状の
フィルムキャリアのフイルムパターンを示す平面図、図
3は本発明の実施の形態に係る第2の中間形状のフィル
ムキャリアの導体回路パターンを示す平面図、図4は本
発明の実施の形態に係るポリイミドコア・バンプの形成
工程を説明する断面図である。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, embodiments of the present invention will be described with reference to the accompanying drawings to provide an understanding of the present invention. Here, FIG. 1 is a cross-sectional view illustrating a film carrier for a semiconductor device according to an embodiment of the present invention, and FIG. 2 is a plan view showing a film pattern of a first intermediate-shaped film carrier according to the embodiment of the present invention. FIG. 3 is a plan view showing a conductor circuit pattern of a film carrier having a second intermediate shape according to the embodiment of the present invention. FIG. 4 is a diagram illustrating a process of forming a polyimide core bump according to the embodiment of the present invention. FIG.

【0012】まず、可撓性の樹脂フィルムテープ11の
一例であるポリイミドフィルム(商品名:カプトン、厚
み30〜50μm)の片面に銅箔層12を熱圧接(第1
図参照)し、コイル状に巻かれた2層フィルムテープ1
3をフィルム・エッチング加工によって、図2に示すよ
うに、連結部14を残した状態の複数のアウタリード・
ホール15(本実施態様では4ケ 所に配置されてい
る)、半導体回路素子の複数の電極パッドに対応し、イ
ンナーリードの先部となる位置に複数のポリイミドのメ
サ状のコア16を残した状態のデバイスホール17を設
けたポリイミドフイルムのパターン18を形成する。
First, a copper foil layer 12 is heat-welded to one side of a polyimide film (trade name: Kapton, thickness 30 to 50 μm) which is an example of a flexible resin film tape 11 (first type).
See figure) and coiled two-layer film tape 1
3 is subjected to a film etching process, as shown in FIG.
Holes 15 (located at four locations in the present embodiment) correspond to a plurality of electrode pads of the semiconductor circuit element, and a plurality of polyimide mesa-shaped cores 16 are left at positions to be the leading ends of the inner leads. A polyimide film pattern 18 having a device hole 17 in a state is formed.

【0013】これらの加工は、前記2層フィルムテープ
13の両面にフォトレジストを塗布する手段、フォトマ
スクを用いて前記フォトレジストにレジストパターンを
形成するUV露光・現像の手段、前記露光パターンをフ
ィルム・エッチング液の一例であるヒドラジンを用いて
除去するフィルム・エッチング加工の手段、残存したフ
ォトレジストを除去する手段等を備えたフイルム・エッ
チング加工工程に前記2層フィルム・テープを通板しな
がら連続的にデバイスホール、アウタリードホールを設
けた所定のホリイミドフィルムパターン18の形成加工
が行われる。これによって、微細なサイズ(例えば、2
5μm□ )、高さのバラツキのない高精度なバンプの
コアの形成が可能となり、ボンディングパッド間のピッ
チ(例えば、60μm)のシュリンク化を容易に実現す
ることができる。さらに、図示していない千鳥状のバン
プの配列など半導体回路素子の電極パットの配列や位置
に容易に対応することができる。この場合、バンプの必
要な高さはバンプの核を形成する樹脂フィルムテープの
厚みを選定することによって達成できる。さらに、樹脂
コア形成後に350゜C程度で加熱キュアを行う方が好
ましい。
These processes include means for applying a photoresist on both sides of the two-layer film tape 13, means for UV exposure and development for forming a resist pattern on the photoresist using a photomask, and means for applying the exposed pattern to a film.・ Film with hydrazine which is an example of an etchant ・ Film provided with means for etching processing, means for removing residual photoresist, etc. Continuously while passing the two-layer film / tape through the film etching processing step The formation processing of a predetermined polyimide film pattern 18 provided with device holes and outer lead holes is performed. Thereby, a fine size (for example, 2
5 μm □), it is possible to form a bump core with high precision without variation in height, and it is possible to easily realize shrinking of the pitch between bonding pads (for example, 60 μm). Further, it is possible to easily cope with the arrangement and position of the electrode pads of the semiconductor circuit element such as the arrangement of staggered bumps (not shown). In this case, the necessary height of the bump can be achieved by selecting the thickness of the resin film tape forming the core of the bump. Further, it is preferable to perform heat curing at about 350 ° C. after forming the resin core.

【0014】そうして、前記ポリイミドフィルム11
に、デバイスホール17及びアウタリードホール15内
に銅箔層12が露出されると共に、デバイスホール17
領域内に半導体回路素子の複数の電極パットに対応する
位置に複数のポリイミドのメサ状のコア16が配列され
た第1の中間形状のフイルムキャリア19の所要の形状
が形成される(以上、第1の形状加工工程)。
Thus, the polyimide film 11
In addition, the copper foil layer 12 is exposed in the device hole 17 and the outer lead hole 15, and
A required shape of a first intermediate film carrier 19 in which a plurality of polyimide mesa-shaped cores 16 are arranged at positions corresponding to a plurality of electrode pads of the semiconductor circuit element in the region is formed (the above is referred to as a "first"). 1 shape processing step).

【0015】次に、このフイルム・エッチングされた第
1の中間形状のフイルムキャリア19をエッチング加工
によって、図3に示すように、デバイスホール17内に
一端部が突出状態で配列され、その先部にポリイミドの
メサ・コア16を設けた複数のインナーリード20、該
インナーリード20に接続し、それぞれの前記アウター
リードホール15をブリッジ状態で配列された複数のア
ウターリード21、前記アウターリード21に接続し、
半導体装置の導通回路の検査用パッド22、そうして、
これらを連接する枠体23とから成る導体リードパター
ン24を形成する。
Next, as shown in FIG. 3, one end of the film-etched first intermediate film carrier 19 is arranged in the device hole 17 in a protruding state by etching, and the leading end of the film carrier 19 is etched. A plurality of inner leads 20 provided with a polyimide mesa core 16 are connected to the inner leads 20, and the respective outer lead holes 15 are connected to a plurality of outer leads 21 arranged in a bridge state and the outer leads 21. And
Inspection pad 22 of the conduction circuit of the semiconductor device, and
A conductor lead pattern 24 composed of a frame 23 connecting them is formed.

【0016】これらの加工は、前記第1の中間形状のフ
イルムキャリア19の両面にフォトレジストを塗布する
手段、フォトマスクを用いて前記フォトレジストに導体
リードのレジストパターンを形成するUV露光・現像の
手段、前記露光パターンをフイルムエッチング液の一例
である塩化第2銅を用いて除去する導体リードパターン
24を形成するエッチング加工の手段、残存したフォト
レジストを除去する手段等を備えたエッチング加工工程
に前記第1の中間形状のフイルムキャリア19を通板し
ながら連続的に所定の導体リードパターン24の形成加
工が行われる。この場合、ポリイミドフィルムパターン
18面にレジスト膜層を形成しているので、均一な導体
リードパターン24が形成できる。
These processes include a means for applying a photoresist to both surfaces of the first intermediate-shaped film carrier 19, and a UV exposure / development for forming a resist pattern of a conductor lead on the photoresist using a photomask. Means, an etching process for forming a conductor lead pattern 24 for removing the exposure pattern using cupric chloride, which is an example of a film etching solution, and a process for removing a remaining photoresist. A predetermined conductor lead pattern 24 is continuously formed while the first intermediate film carrier 19 is passed through. In this case, since the resist film layer is formed on the surface of the polyimide film pattern 18, a uniform conductor lead pattern 24 can be formed.

【0017】そうして、複数のアウタリード21、テバ
イスホール17内に突出し、先部にポリイミドのメサ状
のコアが形成された複数のインナーリード20等から成
る第2の中間形状のフィルムキャリア25の所要の形状
が形成される(以上、第2の形状加工工程)。
Thus, a second intermediate-shaped film carrier 25 comprising a plurality of outer leads 21 and a plurality of inner leads 20 projecting into the tevis hole 17 and having a polyimide mesa-shaped core formed at the tip is required. Is formed (the above is the second shape processing step).

【0018】次に、このエッチング加工により形成され
た第2の中間形状のフイルムキャリア25を、金属膜形
成加工によって、図1に示すように、インナーリード2
0の先部に設けたポリイミドのメサ状のコア16の表面
をメタラィジングして導体リードパターン24のそれぞ
れのインナーリード20と電気的導通路が形成し、金属
膜層の一例であるAUめっき層を形成を行いメサ状のポ
リイミドコア・バンプを形成する。
Next, as shown in FIG. 1, the second intermediate film carrier 25 formed by this etching process is subjected to a metal film forming process as shown in FIG.
The metallization of the surface of the polyimide mesa core 16 provided at the front end of the metal lead layer forms an electrical conduction path with each of the inner leads 20 of the conductor lead pattern 24, and an AU plating layer, which is an example of a metal film layer, is formed. Then, a mesa-shaped polyimide core bump is formed.

【0019】これらの加工は、図4に示すように、
(a)、(b)、(c)、(d)、(e)に前記第2の
中間形状のフィルムキャリア25を通板して順次処理が
行われて半導体装置用フィルムキャリア10が完成す
る。まづ、図4(a)工程において、第2の中間形状の
フィルムキャリア25の全表面に、無電解めっき法によ
り、金属膜の一例であるAuのフラッシュめっきを行い
メタライジング層27の形成が行われる。つぎに、図4
(b)工程において、その両面にフォトレジストを塗布
してフォトレジスト層28の形成を行って後、UV露光
・現像を行って導体リードパターン24及びメサ状のポ
リイミドコア16のメタライジング層27を露出させ
る。次に、図4(c)工程において、電解めっき法によ
り、前記露出部分のメタライジング層27に金属めっき
層の一例であるAuめっき層29の形成が行われる。続
いて、図4(d)工程において、前記フォトレジスト層
28の除去が行われる。さらに、図4(e)工程おい
て、露出した前記メタライジング層27を除去する剥離
処理を行いメサ状のポリイミドコア・バンプ26が形成
される。この場合、無電解めっき法用いてメタライジン
グ層27を形成したがスパッタリング法を用いて形成す
ることも可能である(以上、金属膜層形成加工工程)。
These processes are performed as shown in FIG.
(A), (b), (c), (d), and (e) are passed through the second intermediate-shaped film carrier 25 and sequentially processed to complete the semiconductor device film carrier 10. . First, in the step of FIG. 4A, the entire surface of the second intermediate-shaped film carrier 25 is subjected to flash plating of Au, which is an example of a metal film, by electroless plating to form the metallizing layer 27. Done. Next, FIG.
In the step (b), a photoresist is applied to both surfaces thereof to form a photoresist layer 28, and then UV exposure and development are performed to form the conductor lead pattern 24 and the metallized layer 27 of the mesa-shaped polyimide core 16. Expose. Next, in the step of FIG. 4C, an Au plating layer 29, which is an example of a metal plating layer, is formed on the exposed portion of the metallizing layer 27 by electrolytic plating. Subsequently, in the step of FIG. 4D, the photoresist layer 28 is removed. Further, in the step shown in FIG. 4E, a peeling treatment for removing the exposed metallizing layer 27 is performed to form a mesa-shaped polyimide core bump 26. In this case, the metallizing layer 27 is formed using the electroless plating method, but it is also possible to form the metallizing layer 27 using the sputtering method (the above, the metal film layer forming step).

【0020】[0020]

【発明の効果】以上、説明したように、本発明の半導体
装置用フィルムキャリアの製造方法を用いると、一貫し
てエッチング加工でメサ状のポリイミドコア・バンプを
設けたフィルムキャリアの形成を行うことができるの
で、従来技術に比べ、バンブの形成に複雑な工程を必要
とせず、しかもその形成時間が短縮され、半導体装置用
フィルムキャリアの製造コストが削減されると共に、量
産技術を確立させることができる。
As described above, when the method of manufacturing a film carrier for a semiconductor device according to the present invention is used, a film carrier provided with a mesa-shaped polyimide core / bump is consistently formed by etching. Therefore, compared to the prior art, a complicated process is not required for forming the bump, the formation time is shortened, the manufacturing cost of the film carrier for the semiconductor device is reduced, and the mass production technology can be established. it can.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の形態に係る半導体装置用フィル
ムキャリアを説明する断面図である。
FIG. 1 is a cross-sectional view illustrating a film carrier for a semiconductor device according to an embodiment of the present invention.

【図2】本発明の実施の形態に係る第1の中間形状のフ
ィルムキャリアのフイルムパターンを示す平面図であ
る。
FIG. 2 is a plan view showing a film pattern of a first intermediate-shaped film carrier according to the embodiment of the present invention.

【図3】本発明の実施の形態に係る第2の中間形状のフ
ィルムキャリアの導体回路パターンを示す平面図であ
る。
FIG. 3 is a plan view showing a conductor circuit pattern of a second intermediate-shaped film carrier according to the embodiment of the present invention.

【図4】本発明の実施の形態に係る金属膜層の形成加工
工程示す断面図である
FIG. 4 is a cross-sectional view showing a forming process of the metal film layer according to the embodiment of the present invention.

【符号の説明】[Explanation of symbols]

10 半導体装置用フィルムキャリア 11 可撓性の樹脂(ポリイミド)フィルムテープ 12 銅箔層 13 2層フィルムテープ 14 連結部 15 アウタリード・ホール 16 メサ状のポリイミドコア 17 デバイスホール 18 ポリイミドフイルムパターン 19 第1の中間形状のフイルムキャリア 20 インナーリード 21 アウターリード 22 検査用パッド 23 枠体 24 導体リードパターン 25 第2の中間形状のフィルムキャリア 26 メサ状のポリイミドコア・バンプ 27 メタラィジング層 28 フォトレジスト膜 29 Auめっき層 30 スプロケットホール Reference Signs List 10 Film carrier for semiconductor device 11 Flexible resin (polyimide) film tape 12 Copper foil layer 13 Two-layer film tape 14 Connecting portion 15 Outer lead hole 16 Mesa-shaped polyimide core 17 Device hole 18 Polyimide film pattern 19 First Intermediate shape film carrier 20 Inner lead 21 Outer lead 22 Inspection pad 23 Frame 24 Conductor lead pattern 25 Second intermediate shape film carrier 26 Mesa-like polyimide core / bump 27 Metallizing layer 28 Photoresist film 29 Au plating layer 30 sprocket holes

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 21/60 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 7 , DB name) H01L 21/60

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 インナーリードの先部に樹脂コア・バン
プを有する半導体装置用フィルムキャリアの製造方法に
おいて、可撓性の樹脂フィルムテープの片面に銅箔層を
有する2層フィルムテープから、フィルム・エッチング
加工により、前記樹脂フイルムテープにアウターリード
ホール、半導体素子の電極パッドに対応する位置に複数
のメサ状の樹脂コアを配列したデバイスホールを設けた
第1の中間形状のフィルムキャリアを形成する第1の形
状加工工程と、エッチング加工により、前記第1の中間
形状のフィルムキャリアの前記銅箔層の不要部分を除去
する加工を行い半導体回路素子の複数の電極バッドにイ
ンナーリード・ボンディングされ、電気的導通回路を形
成するための導体リードパターンとそのインナーリード
の先部に前記メサ状の樹脂コアを設けた第2の中間形状
のフィルムキャリアを形成する第2の形成加工工程と、
前記第2の中間形状のフィルムキャリアの導体リードパ
ターンとそのインナーリードの先部に形成された前記メ
サ状の樹脂コアの表面にメタラィジング層を形成する加
工を行い所要の形状のフィルムキャリアを形成する金属
膜形成加工工程とから成る構成としたことを特徴とする
半導体装置用フィルムキャリアの製造方法。
1. A method of manufacturing a film carrier for a semiconductor device having a resin core / bump at the tip of an inner lead, comprising: a step of forming a film resin from a two-layer film tape having a copper foil layer on one side of a flexible resin film tape; Forming a first intermediate-shaped film carrier having an outer lead hole in the resin film tape and a device hole in which a plurality of mesa-shaped resin cores are arranged at positions corresponding to the electrode pads of the semiconductor element by etching; (1) by performing a shape processing step and etching processing to remove unnecessary portions of the copper foil layer of the first intermediate-shaped film carrier, and performing inner lead bonding to a plurality of electrode pads of the semiconductor circuit element; Lead pattern for forming a conductive circuit and the mesa-shaped A second forming processing step of forming a second intermediate-shaped film carrier provided with a resin core of
A metallizing layer is formed on the surface of the mesa-shaped resin core formed on the conductor lead pattern of the second intermediate shape film carrier and the tip of the inner lead to form a film carrier of a required shape. A method for manufacturing a film carrier for a semiconductor device, comprising: a metal film forming step.
JP29035595A 1995-10-11 1995-10-11 Method of manufacturing film carrier for semiconductor device Expired - Fee Related JP3226010B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29035595A JP3226010B2 (en) 1995-10-11 1995-10-11 Method of manufacturing film carrier for semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29035595A JP3226010B2 (en) 1995-10-11 1995-10-11 Method of manufacturing film carrier for semiconductor device

Publications (2)

Publication Number Publication Date
JPH09107006A JPH09107006A (en) 1997-04-22
JP3226010B2 true JP3226010B2 (en) 2001-11-05

Family

ID=17754973

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29035595A Expired - Fee Related JP3226010B2 (en) 1995-10-11 1995-10-11 Method of manufacturing film carrier for semiconductor device

Country Status (1)

Country Link
JP (1) JP3226010B2 (en)

Also Published As

Publication number Publication date
JPH09107006A (en) 1997-04-22

Similar Documents

Publication Publication Date Title
JP4052915B2 (en) Circuit device manufacturing method
US6239488B1 (en) Method for mounting a semiconductor chip on a substrate, and semiconductor device adapted for mounting on a substrate
JP4302944B2 (en) Method for manufacturing printed circuit board without plating lead-in wire
JP2009021620A (en) Method of mounting electronic component
JP2002184904A (en) Semiconductor device and method for manufacturing the same
JPH029198A (en) Method of bonding metal layer to board
US20020086514A1 (en) Fabrication method of wiring substrate for mounting semiconductor element and semiconductor device
JP2004119726A (en) Method of manufacturing circuit device
JP3538029B2 (en) Method for manufacturing semiconductor device
JP4282777B2 (en) Semiconductor device substrate and semiconductor device manufacturing method
JP2002118204A (en) Semiconductor device, substrate for mounting semiconductor and method for manufacturing the same
JP2009088461A (en) Method for manufacturing printed circuit board
JP2000100859A (en) Semiconductor device and manufacture thereof
JP3226010B2 (en) Method of manufacturing film carrier for semiconductor device
JP3915630B2 (en) TAB tape, manufacturing method thereof, and semiconductor device using the same
JP2002076166A (en) Resin sealing type semiconductor device and its manufacturing method
JP2001244366A (en) Semiconductor integrated circuit device and its manufacturing method
JP2004207267A (en) Semiconductor device and manufacturing method therefor
JP2003209342A (en) Circuit board and method for manufacturing the same
JP2740977B2 (en) Semiconductor device
JP3115807B2 (en) Semiconductor device
JP2001135662A (en) Semiconductor element and method for manufacturing semiconductor device
JP4663172B2 (en) Manufacturing method of semiconductor device
JP2735532B2 (en) Semiconductor device and manufacturing method thereof
JP3383597B2 (en) Method for manufacturing semiconductor device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees