JP3222788B2 - 半導体メモリのバックアップ回路 - Google Patents
半導体メモリのバックアップ回路Info
- Publication number
- JP3222788B2 JP3222788B2 JP31407196A JP31407196A JP3222788B2 JP 3222788 B2 JP3222788 B2 JP 3222788B2 JP 31407196 A JP31407196 A JP 31407196A JP 31407196 A JP31407196 A JP 31407196A JP 3222788 B2 JP3222788 B2 JP 3222788B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- backup
- diode
- voltage
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Power Sources (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体メモリのバ
ックアップ回路に関し、特に電源の短時間停電に対する
スーパーキャパシタによる半導体メモリのバックアップ
回路に関する。
ックアップ回路に関し、特に電源の短時間停電に対する
スーパーキャパシタによる半導体メモリのバックアップ
回路に関する。
【０００２】
【従来の技術】従来例のスーパーキャパシタによる半導
体メモリのバックアップ回路を図３に示し、これは特開
平７−２７１６８１号公報、発明の名称：半導体メモリ
のバックアップ回路、出願人：日本電気株式会社であ
る。
体メモリのバックアップ回路を図３に示し、これは特開
平７−２７１６８１号公報、発明の名称：半導体メモリ
のバックアップ回路、出願人：日本電気株式会社であ
る。
【０００３】スーパーキャパシタは、電気二重層を利用
した全く新しいタイプの小形で大容量コンデンサであ
り、電池とコンデンサの両方の性格を兼ね備えていると
ころから、主として電源遮断時のマイコンやＲＡＭのバ
ックアップ用電源として用いられている。相異なる物質
からなる２相（固体と液体）が接触すると、その界面に
正負の電荷が極めて短い距離を隔てて相対して分布し、
この界面近傍に分布した層を電気二重層と言う。スーパ
ーキャパシタは固体として活性炭、液体として希硫酸を
用い、上下に導電性集電極を配し、周辺を封止用合成ゴ
ムで覆っている。内部に多孔質有機フィルムからなるセ
パレータがあり、これを基本セルとし、電圧を高めるた
め、この基本セルを積層した構造となっている。
した全く新しいタイプの小形で大容量コンデンサであ
り、電池とコンデンサの両方の性格を兼ね備えていると
ころから、主として電源遮断時のマイコンやＲＡＭのバ
ックアップ用電源として用いられている。相異なる物質
からなる２相（固体と液体）が接触すると、その界面に
正負の電荷が極めて短い距離を隔てて相対して分布し、
この界面近傍に分布した層を電気二重層と言う。スーパ
ーキャパシタは固体として活性炭、液体として希硫酸を
用い、上下に導電性集電極を配し、周辺を封止用合成ゴ
ムで覆っている。内部に多孔質有機フィルムからなるセ
パレータがあり、これを基本セルとし、電圧を高めるた
め、この基本セルを積層した構造となっている。
【０００４】図３において、半導体メモリ３０、電源切
替器３１、電源投入時に電源電圧を受け切替器３１の片
方の入力端子３１ａに電圧を供給するダイオード３２、
切替器３１の入力端子３１ａの電圧を検知し、所定電圧
（リセット電圧Ｖｒｅｓ）以下になったとき切替器３１
を切替え制御する電圧検出回路３３、切替器３１の他方
の入力端子３１ｂに電圧を供給するための一次電池３
４、及び入力端子３１ａ側に接続された保護抵抗３５と
スーパーキャパシタ３６との直列回路とから構成されて
いる。即ち、電源入力＋Ｂをダイオード３２のアノード
に接続し、カソード側は保護抵抗３５を介してスーパー
キャパシタ３６に接続されている。カソード側はさらに
電源切替器３１の一方の入力３１ａに接続されている。
これにより、電源電圧入力が下がった場合、まず、ダイ
オード３２で電源回路とスーパーキャパシタ３６が分離
され、スーパーキャパシタ３６に蓄えられた電荷で電源
電圧が保持され、入力端子３１ａの電圧は保たれる。さ
らに、スーパーキャパシタ３６の電圧が所定電圧Ｖｒｅ
ｓ（通常は約２．２ボルト前後）より下がった場合は、
電圧検出回路３３が動作して、電源切替器３１の出力を
一次電池３４からの入力に切替えて、半導体メモリ３０
の電源電圧を保持する。Ｖｃｃは半導体メモリの電源電
圧である。
替器３１、電源投入時に電源電圧を受け切替器３１の片
方の入力端子３１ａに電圧を供給するダイオード３２、
切替器３１の入力端子３１ａの電圧を検知し、所定電圧
（リセット電圧Ｖｒｅｓ）以下になったとき切替器３１
を切替え制御する電圧検出回路３３、切替器３１の他方
の入力端子３１ｂに電圧を供給するための一次電池３
４、及び入力端子３１ａ側に接続された保護抵抗３５と
スーパーキャパシタ３６との直列回路とから構成されて
いる。即ち、電源入力＋Ｂをダイオード３２のアノード
に接続し、カソード側は保護抵抗３５を介してスーパー
キャパシタ３６に接続されている。カソード側はさらに
電源切替器３１の一方の入力３１ａに接続されている。
これにより、電源電圧入力が下がった場合、まず、ダイ
オード３２で電源回路とスーパーキャパシタ３６が分離
され、スーパーキャパシタ３６に蓄えられた電荷で電源
電圧が保持され、入力端子３１ａの電圧は保たれる。さ
らに、スーパーキャパシタ３６の電圧が所定電圧Ｖｒｅ
ｓ（通常は約２．２ボルト前後）より下がった場合は、
電圧検出回路３３が動作して、電源切替器３１の出力を
一次電池３４からの入力に切替えて、半導体メモリ３０
の電源電圧を保持する。Ｖｃｃは半導体メモリの電源電
圧である。
【０００５】
【発明が解決しようとする課題】しかしながら、従来例
では、第１に一次電池３４を用いているため、消耗があ
り、その確実なメンテナンスに問題があり、第２にスー
パーキャパシタの充電時間に問題がある。図３で述べた
スーパーキャパシタによる半導体メモリのバックアップ
回路回路において、入力端子３１ａ側に接続された保護
抵抗３５の値は通常３００〜４００Ω程度に選ばれ、ス
ーパーキャパシタ３６の容量を０．２２Ｆ（ファラッ
ド）程度とすると、電源電圧＋Ｂが５．７Ｖの時、スー
パーキャパシタの充電時間は５〜２０分程度となる。こ
のスーパーキャパシタの充電時間は、保護抵抗３５の値
とスーパーキャパシタ３６の容量との積によって決ま
り、保護抵抗３５の値を１Ωとすると、スーパーキャパ
シタの充電時間は約１０秒程度と計算されるが、保護抵
抗３５の値が１Ω程度では、電源電圧＋Ｂが５．７Ｖの
時、等価直列抵抗を７Ωと見積もれば、スーパーキャパ
シタに流れる電流は、０．７１Ａ（アンペア）となり、
いわゆる保護抵抗の役目を為さない。結局、実用的なｍ
Ａ程度以下の充電電流では、スーパーキャパシタの充電
時間は約１０分以上を要する。
では、第１に一次電池３４を用いているため、消耗があ
り、その確実なメンテナンスに問題があり、第２にスー
パーキャパシタの充電時間に問題がある。図３で述べた
スーパーキャパシタによる半導体メモリのバックアップ
回路回路において、入力端子３１ａ側に接続された保護
抵抗３５の値は通常３００〜４００Ω程度に選ばれ、ス
ーパーキャパシタ３６の容量を０．２２Ｆ（ファラッ
ド）程度とすると、電源電圧＋Ｂが５．７Ｖの時、スー
パーキャパシタの充電時間は５〜２０分程度となる。こ
のスーパーキャパシタの充電時間は、保護抵抗３５の値
とスーパーキャパシタ３６の容量との積によって決ま
り、保護抵抗３５の値を１Ωとすると、スーパーキャパ
シタの充電時間は約１０秒程度と計算されるが、保護抵
抗３５の値が１Ω程度では、電源電圧＋Ｂが５．７Ｖの
時、等価直列抵抗を７Ωと見積もれば、スーパーキャパ
シタに流れる電流は、０．７１Ａ（アンペア）となり、
いわゆる保護抵抗の役目を為さない。結局、実用的なｍ
Ａ程度以下の充電電流では、スーパーキャパシタの充電
時間は約１０分以上を要する。
【０００６】図４はスーパーキャパシタの充電電圧特性
であり、縦軸が電圧、横軸が時間を表す。縦軸の電圧
で、Ｖｒｅｓは電圧検出回路３３がリセット動作するリ
セット電圧（所定電圧）、＋Ｂ２は図３における電源電
源＋Ｂのダイオード３２の電圧降下分を差し引いた電圧
である。スーパーキャパシタ充電電圧＋Ｂｓは、スーパ
ーキャパシタ容量と保護抵抗３５とで決まる時定数で増
加し、＋Ｂ２までフル充電される。同電圧＋Ｂｓが、リ
セット電圧Ｖｒｅｓまで充電される時間をＴ０とする。
すなわち充電時間がＴ０以上経過すると、スーパーキャ
パシタは、リセット電圧Ｖｒｅｓ以上に充電されるた
め、主電源遮断しても、スーパーキャパシタは半導体メ
モリのバックアップが可能となる。逆に、充電時間がＴ
０未満であれば、＋Ｂｓはリセット電圧Ｖｒｅｓより低
いので、主電源を遮断するとリセットがかかるため、半
導体メモリのバックアップは出来なくなる。つまり、主
電源を投入し、充電時間がＴ０を経過しない内に一瞬で
も主電源が遮断されると、半導体メモリは一次電池３４
によりバックアップされ、折角装備したスーパーキャパ
シタ３６をバックアップ用電源として活用することはで
きない。本発明は主電源を投入後、スーパーキャパシタ
の充電電圧がＶｒｅｓ以下の状態で主電源の遮断があっ
た場合でも、スーパーキャパシタと電解コンデンサとを
併用することにより、一次電池を用いず、且つ確実に半
導体メモリがバックアップされる回路を提供するもので
ある。
であり、縦軸が電圧、横軸が時間を表す。縦軸の電圧
で、Ｖｒｅｓは電圧検出回路３３がリセット動作するリ
セット電圧（所定電圧）、＋Ｂ２は図３における電源電
源＋Ｂのダイオード３２の電圧降下分を差し引いた電圧
である。スーパーキャパシタ充電電圧＋Ｂｓは、スーパ
ーキャパシタ容量と保護抵抗３５とで決まる時定数で増
加し、＋Ｂ２までフル充電される。同電圧＋Ｂｓが、リ
セット電圧Ｖｒｅｓまで充電される時間をＴ０とする。
すなわち充電時間がＴ０以上経過すると、スーパーキャ
パシタは、リセット電圧Ｖｒｅｓ以上に充電されるた
め、主電源遮断しても、スーパーキャパシタは半導体メ
モリのバックアップが可能となる。逆に、充電時間がＴ
０未満であれば、＋Ｂｓはリセット電圧Ｖｒｅｓより低
いので、主電源を遮断するとリセットがかかるため、半
導体メモリのバックアップは出来なくなる。つまり、主
電源を投入し、充電時間がＴ０を経過しない内に一瞬で
も主電源が遮断されると、半導体メモリは一次電池３４
によりバックアップされ、折角装備したスーパーキャパ
シタ３６をバックアップ用電源として活用することはで
きない。本発明は主電源を投入後、スーパーキャパシタ
の充電電圧がＶｒｅｓ以下の状態で主電源の遮断があっ
た場合でも、スーパーキャパシタと電解コンデンサとを
併用することにより、一次電池を用いず、且つ確実に半
導体メモリがバックアップされる回路を提供するもので
ある。
【０００７】
【課題を解決するための手段】本発明の請求項１記載の
半導体メモリのバックアップ回路は、半導体メモリを内
蔵するとともに、主電源遮断時に低消費電流動作を行う
バックアップモードに切り替わるマイクロコンピュータ
と、該マイクロコンピュータの電源電圧がリセット電圧
以下になるとリセット信号をマイクロコンピュータに送
りマイクロコンピュータにリセットをかけるように動作
するリセット回路と、アノード側が前記主電源に接続さ
れた第１のダイオードと、アノード側が前記第１のダイ
オードのカソード側に接続されるとともに、カソード側
が前記マイクロコンピュータの電源端子に接続された第
２のダイオードと、一方の端子が前記第１のダイオード
と第２のダイオードとの接続点に接続されるとともに、
他方の端子が接地されたバックアップ用電解コンデンサ
と、アノード側が前記主電源に接続された第３のダイオ
ードと、一方の端子が前記第３のダイオードのカソード
側に接続された保護抵抗と、アノード側が前記保護抵抗
の他方の端子に接続されるとともに、カソード側が前記
マイクロコンピュータの電源端子に接続された第４のダ
イオードと、一方の端子が前記保護抵抗と第４のダイオ
ードとの接続点に接続されるとともに、他方の端子が接
地されたスーパーキャパシタとを備え、該スーパーキャ
パシタの電圧が前記リセット電圧以下の充電電圧状態
で、前記主電源が遮断した場合、前記バックアップ用電
解コンデンサを、前記バックアップモードに切り替わっ
たマイクロコンピュータのバックアップ用電源となすこ
とを特徴とするものである。
半導体メモリのバックアップ回路は、半導体メモリを内
蔵するとともに、主電源遮断時に低消費電流動作を行う
バックアップモードに切り替わるマイクロコンピュータ
と、該マイクロコンピュータの電源電圧がリセット電圧
以下になるとリセット信号をマイクロコンピュータに送
りマイクロコンピュータにリセットをかけるように動作
するリセット回路と、アノード側が前記主電源に接続さ
れた第１のダイオードと、アノード側が前記第１のダイ
オードのカソード側に接続されるとともに、カソード側
が前記マイクロコンピュータの電源端子に接続された第
２のダイオードと、一方の端子が前記第１のダイオード
と第２のダイオードとの接続点に接続されるとともに、
他方の端子が接地されたバックアップ用電解コンデンサ
と、アノード側が前記主電源に接続された第３のダイオ
ードと、一方の端子が前記第３のダイオードのカソード
側に接続された保護抵抗と、アノード側が前記保護抵抗
の他方の端子に接続されるとともに、カソード側が前記
マイクロコンピュータの電源端子に接続された第４のダ
イオードと、一方の端子が前記保護抵抗と第４のダイオ
ードとの接続点に接続されるとともに、他方の端子が接
地されたスーパーキャパシタとを備え、該スーパーキャ
パシタの電圧が前記リセット電圧以下の充電電圧状態
で、前記主電源が遮断した場合、前記バックアップ用電
解コンデンサを、前記バックアップモードに切り替わっ
たマイクロコンピュータのバックアップ用電源となすこ
とを特徴とするものである。
【０００８】また、本発明の請求項２記載の半導体メモ
リのバックアップ回路は、アノード側が前記主電源に接
続されるとともに、カソード側が前記マイクロコンピュ
ータの電源端子に接続された第５のダイオードと、一方
の端子が前記電源端子に接続されるとともに、他方の端
子が接地されたバイパス用電解コンデンサとを備えたこ
とを特徴とするものである。
リのバックアップ回路は、アノード側が前記主電源に接
続されるとともに、カソード側が前記マイクロコンピュ
ータの電源端子に接続された第５のダイオードと、一方
の端子が前記電源端子に接続されるとともに、他方の端
子が接地されたバイパス用電解コンデンサとを備えたこ
とを特徴とするものである。
【０００９】また、本発明の請求項３記載の半導体メモ
リのバックアップ回路は、前記スーパーキャパシタの容
量Ｃ１と前記バックアップ用電解コンデンサの容量Ｃ２
との関係が、Ｃ１＞Ｃ２×２０、即ち、Ｃ１の容量はＣ
２の容量の２０倍以上であることを特徴とするものであ
る。
リのバックアップ回路は、前記スーパーキャパシタの容
量Ｃ１と前記バックアップ用電解コンデンサの容量Ｃ２
との関係が、Ｃ１＞Ｃ２×２０、即ち、Ｃ１の容量はＣ
２の容量の２０倍以上であることを特徴とするものであ
る。
【００１０】
【００１１】
【００１２】
【発明の実施の形態】本発明の一実施の形態よりなる図
１及び図２及び表１を用いて説明する。図１は本発明の
一実施の形態よりなるスーパーキャパシタを用いた半導
体メモリのバックアップ回路であり、１０はリセット回
路、１１は半導体メモリ内蔵のマイクロコンピュータ、
１２はスーパーキャパシタ、１３は保護抵抗、１４は第
５のダーオード、１５は第１のダイオード、１６は第２
のダイオード、１７は第３のダイオード、１８は第４の
ダイオード、１９はバイパス用電解コンデンサ、２０は
バックアップ用電解コンデンサである。半導体メモリ内
蔵のマイクロコンピュータ１１において、Ｖｃｃは電
源、ＧＮＤはアースである。
１及び図２及び表１を用いて説明する。図１は本発明の
一実施の形態よりなるスーパーキャパシタを用いた半導
体メモリのバックアップ回路であり、１０はリセット回
路、１１は半導体メモリ内蔵のマイクロコンピュータ、
１２はスーパーキャパシタ、１３は保護抵抗、１４は第
５のダーオード、１５は第１のダイオード、１６は第２
のダイオード、１７は第３のダイオード、１８は第４の
ダイオード、１９はバイパス用電解コンデンサ、２０は
バックアップ用電解コンデンサである。半導体メモリ内
蔵のマイクロコンピュータ１１において、Ｖｃｃは電
源、ＧＮＤはアースである。
【００１３】リセット回路１０は半導体メモリー内蔵の
マイクロコンピュータ（以下マイクロコンピュータと略
称する）１１の電源Ｖｃｃの電源電圧を常時監視し、電
源Ｖｃｃの電圧がマイクロコンピュータ１１の動作電圧
以下になるとマイクロコンピュータ１１の誤動作を防止
するため、リセット信号をマイクロコンピュータ１１に
送り、マイクロコンピュータ１１にリセットをかけるよ
うに動作する。電解コンデンサ１９は電源＋Ｂ１のバイ
パスコンデンサであり、２０はバックアップ用電源とな
る電解コンデンサである。
マイクロコンピュータ（以下マイクロコンピュータと略
称する）１１の電源Ｖｃｃの電源電圧を常時監視し、電
源Ｖｃｃの電圧がマイクロコンピュータ１１の動作電圧
以下になるとマイクロコンピュータ１１の誤動作を防止
するため、リセット信号をマイクロコンピュータ１１に
送り、マイクロコンピュータ１１にリセットをかけるよ
うに動作する。電解コンデンサ１９は電源＋Ｂ１のバイ
パスコンデンサであり、２０はバックアップ用電源とな
る電解コンデンサである。
【００１４】主電源遮断時に半導体メモリのバックアッ
プ用電源となるスーパーキャパシタ１２及び電解コンデ
ンサ２０とを有し、スーパーキャパシタ１２の電圧がリ
セット電圧Ｖｒｅｓ以下の充電電圧状態で主電源が遮断
した場合、電解コンデンサ２０をバックアップ用電源と
なす半導体メモリのバックアップ回路について説明す
る。
プ用電源となるスーパーキャパシタ１２及び電解コンデ
ンサ２０とを有し、スーパーキャパシタ１２の電圧がリ
セット電圧Ｖｒｅｓ以下の充電電圧状態で主電源が遮断
した場合、電解コンデンサ２０をバックアップ用電源と
なす半導体メモリのバックアップ回路について説明す
る。
【００１５】（１）主電源投入時の動作 マイクロコンピュータ１１の電源ＶCCは、電源＋Ｂ（例
えば、５．７Ｖ）よりダイオード１４を経由し、電源＋
Ｂ１となって供給される。この時、マイクロコンピュー
タ１１は通常動作をしている。バックアップ用電源とな
るスーパーキャパシタ１２は、ダイオード１７と保護抵
抗１３とを通じて、電源＋Ｂで充電される。保護抵抗１
３は、主電源投入時に、電源＋Ｂから、スーパーキャパ
シタ１２に流れる突入電流により、電源＋Ｂが故障する
ことを防止するための保護抵抗である。同様に、バック
アップ用電源となる電解コンデンサ２０は、ダイオード
１５を通じて電源＋Ｂで充電される。ここで、スーパー
キャパシタ１２と、電解コンデンサ２０の充電時間が異
なる。即ち、スーパーキャパシタ１２は、スーパーキャ
パシタ容量（例えば、０．２２Ｆ（ファラッド））と保
護抵抗１３（例えば、３６０Ω）とで決まる時定数で増
加し、＋Ｂ１（約５Ｖ程度）までフル充電される。―
方、電解コンデンサ２０は、直列抵抗がないため、主電
源投入で直ぐさまフル充電される。電解コンデンサ２０
の容量は例えば、約１０００μＦである。
えば、５．７Ｖ）よりダイオード１４を経由し、電源＋
Ｂ１となって供給される。この時、マイクロコンピュー
タ１１は通常動作をしている。バックアップ用電源とな
るスーパーキャパシタ１２は、ダイオード１７と保護抵
抗１３とを通じて、電源＋Ｂで充電される。保護抵抗１
３は、主電源投入時に、電源＋Ｂから、スーパーキャパ
シタ１２に流れる突入電流により、電源＋Ｂが故障する
ことを防止するための保護抵抗である。同様に、バック
アップ用電源となる電解コンデンサ２０は、ダイオード
１５を通じて電源＋Ｂで充電される。ここで、スーパー
キャパシタ１２と、電解コンデンサ２０の充電時間が異
なる。即ち、スーパーキャパシタ１２は、スーパーキャ
パシタ容量（例えば、０．２２Ｆ（ファラッド））と保
護抵抗１３（例えば、３６０Ω）とで決まる時定数で増
加し、＋Ｂ１（約５Ｖ程度）までフル充電される。―
方、電解コンデンサ２０は、直列抵抗がないため、主電
源投入で直ぐさまフル充電される。電解コンデンサ２０
の容量は例えば、約１０００μＦである。
【００１６】（２）主電源遮断時の動作 電源＋Ｂは電圧が下がり、ほぼ０Ｖとなる。マイクロコ
ンピュータ１１の電源Ｖｃｃは、電解コンデンサ２０及
び、スーパーキャパシタ１２よりそれぞれ、前者はダイ
オード１６を経由し、後者はダイオード１８を経由し
て、供給されることにより、マイクロコンピュータ１１
は、電解コンデンサ２０及びスーパーキャパシタ１２に
より、下記、［１］、［２］、［３］のようにバックア
ップされる。この時、マイクロコンピュータ１１はバッ
クアップモードに切り替わり、低消費電流動作をしてい
る。
ンピュータ１１の電源Ｖｃｃは、電解コンデンサ２０及
び、スーパーキャパシタ１２よりそれぞれ、前者はダイ
オード１６を経由し、後者はダイオード１８を経由し
て、供給されることにより、マイクロコンピュータ１１
は、電解コンデンサ２０及びスーパーキャパシタ１２に
より、下記、［１］、［２］、［３］のようにバックア
ップされる。この時、マイクロコンピュータ１１はバッ
クアップモードに切り替わり、低消費電流動作をしてい
る。
【００１７】［１］スーパーキャパシタ１２の充電電圧
が、マイクロコンピュータ１１のリセット電圧Ｖｒｅｓ
より低い場合。
が、マイクロコンピュータ１１のリセット電圧Ｖｒｅｓ
より低い場合。
【００１８】マイクロコンピュータ１１は、電解コンデ
ンサ２０によってのみ、バックアップされる。リセット
電圧Ｖｒｅｓは約２．２Ｖ前後である。例えば、今、電
解コンデンサ２０の容量を約１０００μＦ、フル充電の
電圧を５．０Ｖ、バックアップ電流が２μＡとすると、
換算抵抗ｒ＝５Ｖ／２μＡ＝２．５×１０6Ω、とな
り、リセット電圧を２．２Ｖとすれば、バックアップで
きる時間は約３４分となる。
ンサ２０によってのみ、バックアップされる。リセット
電圧Ｖｒｅｓは約２．２Ｖ前後である。例えば、今、電
解コンデンサ２０の容量を約１０００μＦ、フル充電の
電圧を５．０Ｖ、バックアップ電流が２μＡとすると、
換算抵抗ｒ＝５Ｖ／２μＡ＝２．５×１０6Ω、とな
り、リセット電圧を２．２Ｖとすれば、バックアップで
きる時間は約３４分となる。
【００１９】［２］スーパーキャパシタ１２の充電電圧
が、マイクロコンピュータ１１のリセット電圧Ｖｒｅｓ
より高いが、フル充電されていない場合。
が、マイクロコンピュータ１１のリセット電圧Ｖｒｅｓ
より高いが、フル充電されていない場合。
【００２０】マイクロコンピュータ１１は、最初電解コ
ンデンサ２０によってのみ、バックアップされるが、電
解コンデンサ２０の電圧が下がり、スーパーキャパシタ
１２の電圧と、同じ電圧になると、電解コンデンサ２０
および、スーパーキャパシタ１２の両方により、バック
アップされる。
ンデンサ２０によってのみ、バックアップされるが、電
解コンデンサ２０の電圧が下がり、スーパーキャパシタ
１２の電圧と、同じ電圧になると、電解コンデンサ２０
および、スーパーキャパシタ１２の両方により、バック
アップされる。
【００２１】［３］スーパーキャパシタ１２が、フル充
電された場合。
電された場合。
【００２２】マイクロコンピュータ１１は、電解コンデ
ンサ２０および、スーパーキャパシタ１２の両方の充電
電荷により、バックアップされる。ダイオード１５は、
主電源が遮断され、電源電圧が下がった時、電解コンデ
ンサ２０の充電電荷が主電源側に放電することを阻止す
る働きをする。スーパーキャパシタ１２の充電電荷でバ
ックアップ動作時、ダイオード１６は、電解コンデンサ
２０の漏れ電流を阻止する働きをする。ダイオード１８
は、電解コンデンサ２０でメモリバックアップ時、同電
解コンデンサの充電電荷がダイオード１６を通して、ス
ーパーキャパシタ側に放電することを阻止する働きをす
る。
ンサ２０および、スーパーキャパシタ１２の両方の充電
電荷により、バックアップされる。ダイオード１５は、
主電源が遮断され、電源電圧が下がった時、電解コンデ
ンサ２０の充電電荷が主電源側に放電することを阻止す
る働きをする。スーパーキャパシタ１２の充電電荷でバ
ックアップ動作時、ダイオード１６は、電解コンデンサ
２０の漏れ電流を阻止する働きをする。ダイオード１８
は、電解コンデンサ２０でメモリバックアップ時、同電
解コンデンサの充電電荷がダイオード１６を通して、ス
ーパーキャパシタ側に放電することを阻止する働きをす
る。
【００２３】ダイオード１７は、主電源投入時、電源保
護抵抗１３を通して、スーパーキャパシタ１２を充電
し、主電源が遮断され、電源電圧が下がった時、スーパ
ーキャパシタ１２の充電電荷が主電源側に放電すること
を阻止する働きをする。
護抵抗１３を通して、スーパーキャパシタ１２を充電
し、主電源が遮断され、電源電圧が下がった時、スーパ
ーキャパシタ１２の充電電荷が主電源側に放電すること
を阻止する働きをする。
【００２４】図１で述べた、スーパーキャパシタによる
メモリーバックアップ回路において、主電源＋Ｂが投入
され、スーパーキャパシタ１２の充電電圧十Ｂｓがリセ
ット電圧ＶRESまで上昇しないうちに、主電源がある期
間遮断した場合のスーパーキャパシタ１２の充電電圧＋
ＢSの時間変化を示すのが図２（ａ）であり、主電源＋
Ｂが投入され、スーパーキャパシタ１２の充電電圧十Ｂ
Sがリセット電圧Ｖｒｅｓまで上昇しないうちに、主電
源がある期間遮断した場合の電解コンデンサ２０の充電
電圧＋Ｂｃの時間変化を示すのが図２（ｂ）である。
メモリーバックアップ回路において、主電源＋Ｂが投入
され、スーパーキャパシタ１２の充電電圧十Ｂｓがリセ
ット電圧ＶRESまで上昇しないうちに、主電源がある期
間遮断した場合のスーパーキャパシタ１２の充電電圧＋
ＢSの時間変化を示すのが図２（ａ）であり、主電源＋
Ｂが投入され、スーパーキャパシタ１２の充電電圧十Ｂ
Sがリセット電圧Ｖｒｅｓまで上昇しないうちに、主電
源がある期間遮断した場合の電解コンデンサ２０の充電
電圧＋Ｂｃの時間変化を示すのが図２（ｂ）である。
【００２５】図２（ａ）において、縦軸は電圧、横軸は
時間を表示する。縦軸の電圧で、Ｖｒｅｓはリセット回
路１０がリセット動作するリセット電圧である。横軸の
時間において、０で電源が投入され、Ｔ１で主電源が遮
断され、Ｔ２で再び主電源が再投入された場合の図であ
る。即ち、主電源＋Ｂが投入され、スーパーキャパシタ
１２の充電電圧＋Ｂｓがリセット電圧Ｖｒｅｓまで上昇
しないうちに、主電源がＴ１からＴ２までの期間遮断し
た場合について示している。
時間を表示する。縦軸の電圧で、Ｖｒｅｓはリセット回
路１０がリセット動作するリセット電圧である。横軸の
時間において、０で電源が投入され、Ｔ１で主電源が遮
断され、Ｔ２で再び主電源が再投入された場合の図であ
る。即ち、主電源＋Ｂが投入され、スーパーキャパシタ
１２の充電電圧＋Ｂｓがリセット電圧Ｖｒｅｓまで上昇
しないうちに、主電源がＴ１からＴ２までの期間遮断し
た場合について示している。
【００２６】（１）時間ゼロからＴ１までの期間の動作 主電源＋Ｂを投入する。スーパーキャパシタ１２の電圧
＋Ｂｓは、スーパーキャパシタ１２の容量（Ｃ１）と保
護抵抗１３（Ｒ１）とて決まる時定数でゆつくり増加し
始め、時間Ｔ１で＋Ｂｓ１まで充電される。一方、電解
コンデンサ２０は、抵抗がないため、主電源投入で即時
に＋Ｂ１までフル充電される。
＋Ｂｓは、スーパーキャパシタ１２の容量（Ｃ１）と保
護抵抗１３（Ｒ１）とて決まる時定数でゆつくり増加し
始め、時間Ｔ１で＋Ｂｓ１まで充電される。一方、電解
コンデンサ２０は、抵抗がないため、主電源投入で即時
に＋Ｂ１までフル充電される。
【００２７】（２）時間Ｔ１からＴ２までの期間の動作 主電源が＋ＢがＴ１で遮断し、Ｔ２で再投入される。時
間Ｔ１では、（スーパーキャパシタ１２の電圧＋Ｂｓ
１）＜（電解コンデンサ２０の電圧＋Ｂ１）であるの
で、ダイオード１６が導通し、ダイオード１８が非導通
となり、マイクロコンピュータ１１は、電解コンデンサ
２０によってのみ、バックアップされる。電解コンデン
サ２０の電圧＋Ｂｃは、時間Ｔ2で十Ｂｓ２まで下がる
（図２（ｂ））。スーパーキャバシタ１２の電圧＋Ｂｓ
は、ダイオード１８が非導通状態であるため、充電電荷
は放電されず、＋Ｂｓ１のまま保持される（図２
（ａ））。
間Ｔ１では、（スーパーキャパシタ１２の電圧＋Ｂｓ
１）＜（電解コンデンサ２０の電圧＋Ｂ１）であるの
で、ダイオード１６が導通し、ダイオード１８が非導通
となり、マイクロコンピュータ１１は、電解コンデンサ
２０によってのみ、バックアップされる。電解コンデン
サ２０の電圧＋Ｂｃは、時間Ｔ2で十Ｂｓ２まで下がる
（図２（ｂ））。スーパーキャバシタ１２の電圧＋Ｂｓ
は、ダイオード１８が非導通状態であるため、充電電荷
は放電されず、＋Ｂｓ１のまま保持される（図２
（ａ））。
【００２８】（３）時間Ｔ２以降の期間の動作 主電源＋Ｂが再度投入されると、スーパーキャパシタ１
２の電圧＋Ｂｓは、スーパーキャパシタ１２の容量（Ｃ
１）と保護抵抗１３（Ｒ１）とて決まる時定数でゆつく
り増加し始め、或る時間経過後、＋Ｂ１まで充電され
る。一方、電解コンデンサ２０は、直列抵抗が接続され
ていないため、主電源投入でほぼ即時に十Ｂ１までフル
充電される。
２の電圧＋Ｂｓは、スーパーキャパシタ１２の容量（Ｃ
１）と保護抵抗１３（Ｒ１）とて決まる時定数でゆつく
り増加し始め、或る時間経過後、＋Ｂ１まで充電され
る。一方、電解コンデンサ２０は、直列抵抗が接続され
ていないため、主電源投入でほぼ即時に十Ｂ１までフル
充電される。
【００２９】上記のようにして、図１で説明したスーパ
ーキャパシタ１２によるメモリーバックアップ回路にお
いて、主電源＋Ｂが投入され、スーパーキャパシタ１２
の充電電圧＋Ｂｓがリセット電圧ＶRESまで上昇しない
うちに、主電源がある時間Ｔ１からＴ２の期間に遮断し
た場合は、電解コンデンサ２０によって、マイクロコン
ピュータ１１は、メモリーバックアップされる。
ーキャパシタ１２によるメモリーバックアップ回路にお
いて、主電源＋Ｂが投入され、スーパーキャパシタ１２
の充電電圧＋Ｂｓがリセット電圧ＶRESまで上昇しない
うちに、主電源がある時間Ｔ１からＴ２の期間に遮断し
た場合は、電解コンデンサ２０によって、マイクロコン
ピュータ１１は、メモリーバックアップされる。
【００３０】図１において、電源＋Ｂを５．７Ｖ、スー
パーキャパシタ１２の容量（Ｃ１）を０．２２Ｆ（ファ
ラッド）、バックアップ用電源となる電解コンデンサ２
０の容量（Ｃ２）を約１０００μＦ、バイパス用の電解
コンデンサ１９の容量を１００μＦ、保護抵抗１３を３
６０オーム、＋Ｂ１の電圧を約５Ｖ、マイクロコンピュ
ータ１１のバックアップ電流を約２μＡ、とする時、ス
ーパーキャパシタ１２の充電時間は約５分〜１０分程度
であり、スーパーキャパシタ１２による半導体メモリの
バックアップ可能な時間は約５０時間以上である。
パーキャパシタ１２の容量（Ｃ１）を０．２２Ｆ（ファ
ラッド）、バックアップ用電源となる電解コンデンサ２
０の容量（Ｃ２）を約１０００μＦ、バイパス用の電解
コンデンサ１９の容量を１００μＦ、保護抵抗１３を３
６０オーム、＋Ｂ１の電圧を約５Ｖ、マイクロコンピュ
ータ１１のバックアップ電流を約２μＡ、とする時、ス
ーパーキャパシタ１２の充電時間は約５分〜１０分程度
であり、スーパーキャパシタ１２による半導体メモリの
バックアップ可能な時間は約５０時間以上である。
【００３１】バックアップ用電源となるスーパーキャパ
シタの容量Ｃ１及び電解コンデンサの容量Ｃ２は適宜選
択されるものであるが、スーパーキャパシタの容量Ｃ１
は一般に０．０１Ｆ〜３．０Ｆ程度が用いられ、電解コ
ンデンサの容量Ｃ２は２００μＦ〜３０００μＦ程度が
用いられる。従って、両者の容量の関係は、Ｃ１＞Ｃ２
×２０である。即ち、スーパーキャパシタの容量Ｃ１は
電解コンデンサの容量Ｃ２の２０倍より大きな値であ
る。また、スーパーキャパシタの外形サイズは小さく、
例えば、１３．０〜３０ｍｍφ×８〜１５ｍｍＨ程度で
ある。
シタの容量Ｃ１及び電解コンデンサの容量Ｃ２は適宜選
択されるものであるが、スーパーキャパシタの容量Ｃ１
は一般に０．０１Ｆ〜３．０Ｆ程度が用いられ、電解コ
ンデンサの容量Ｃ２は２００μＦ〜３０００μＦ程度が
用いられる。従って、両者の容量の関係は、Ｃ１＞Ｃ２
×２０である。即ち、スーパーキャパシタの容量Ｃ１は
電解コンデンサの容量Ｃ２の２０倍より大きな値であ
る。また、スーパーキャパシタの外形サイズは小さく、
例えば、１３．０〜３０ｍｍφ×８〜１５ｍｍＨ程度で
ある。
【００３２】また、図１では、バックアップ用電源とな
る電解コンデンサ２０はダイオード１５及び１６と抵抗
を介在せず直結されているが、低抵抗、例えば１〜１０
０Ω程度の抵抗を直列接続しても、電解コンデンサ２０
の充電特性をあまり損なうものではない（充電時間をあ
まり長くしない）。ここに言う低抵抗とは、保護抵抗１
３より小さい値であり、１００Ω以下の値である。
る電解コンデンサ２０はダイオード１５及び１６と抵抗
を介在せず直結されているが、低抵抗、例えば１〜１０
０Ω程度の抵抗を直列接続しても、電解コンデンサ２０
の充電特性をあまり損なうものではない（充電時間をあ
まり長くしない）。ここに言う低抵抗とは、保護抵抗１
３より小さい値であり、１００Ω以下の値である。
【００３３】
【表１】
【００３４】表１に、本発明に適用したスーパーキャパ
シタと電解コンデンサの特性、電気容量、等価直列抵抗
（ＥＳＲ）、充電時間、外形サイズの一例を示したもの
である。また、バイパス用の電解コンデンサ１９の容量
を大きくすることによって、バックアップ時間を延長す
ることは可能であるが、電解コンデンサの漏れ電流は電
解コンデンサの電圧と容量とに比例するため、バイパス
用の電解コンデンサ１９の容量をあまり大きくすること
はできない。即ち、主電源遮断で、スーパーキャパシタ
１２によるバックアップ時、電解コンデンサ１９の漏れ
電流により、バックアップ電流の増加となり、バックア
ップ時間が短くなるので、好ましくない。従って、バイ
パス用の電解コンデンサ１９の容量は５０〜２００μＦ
程度が選択される。
シタと電解コンデンサの特性、電気容量、等価直列抵抗
（ＥＳＲ）、充電時間、外形サイズの一例を示したもの
である。また、バイパス用の電解コンデンサ１９の容量
を大きくすることによって、バックアップ時間を延長す
ることは可能であるが、電解コンデンサの漏れ電流は電
解コンデンサの電圧と容量とに比例するため、バイパス
用の電解コンデンサ１９の容量をあまり大きくすること
はできない。即ち、主電源遮断で、スーパーキャパシタ
１２によるバックアップ時、電解コンデンサ１９の漏れ
電流により、バックアップ電流の増加となり、バックア
ップ時間が短くなるので、好ましくない。従って、バイ
パス用の電解コンデンサ１９の容量は５０〜２００μＦ
程度が選択される。
【００３５】
【発明の効果】以上のように、本発明の半導体メモリの
バックアップ回路によれば、一次電池を用いず、短時間
の電源の遮断に対して半導体メモリをバックアップする
と共に、長時間の半導体メモリのバックアップをおこな
うことができる。
バックアップ回路によれば、一次電池を用いず、短時間
の電源の遮断に対して半導体メモリをバックアップする
と共に、長時間の半導体メモリのバックアップをおこな
うことができる。
【００３６】
【００３７】また、前記スーパーキャパシタの容量Ｃ１
と前記バックアップ用電解コンデンサの容量Ｃ２との関
係が、Ｃ１＞Ｃ２×２０であれば、短時間の電源の遮断
に対して半導体メモリをバックアップすると共に、長時
間の半導体メモリのバックアップをおこなうことができ
る。
と前記バックアップ用電解コンデンサの容量Ｃ２との関
係が、Ｃ１＞Ｃ２×２０であれば、短時間の電源の遮断
に対して半導体メモリをバックアップすると共に、長時
間の半導体メモリのバックアップをおこなうことができ
る。
【００３８】
【００３９】
【図１】本発明の一実施の形態よりなるスーパーキャパ
シタを用いた半導体メモリのバックアップ回路を示す図
である。
シタを用いた半導体メモリのバックアップ回路を示す図
である。
【図２】本発明の一実施の形態よりなるスーパーキャパ
シタを用いた半導体メモリのバックアップ回路におい
て、主電源＋Ｂが投入され、スーパーキャパシタ１２の
充電電圧十Ｂｓがリセット電圧Ｖｒｅｓまで上昇しない
うちに、主電源がある期間遮断した場合のスーパーキャ
パシタの及び電解コンデンサそれぞれの充電電圧の時間
変化を示す図であり、（ａ）はスーパーキャパシタ１２
の充電電圧＋Ｂｓの時間変化を示す図であり、（ｂ）は
電解コンデンサ２０の充電電圧＋Ｂｃの時間変化を示す
のが図である。また、縦軸は電圧、横軸は時間を表示す
る。
シタを用いた半導体メモリのバックアップ回路におい
て、主電源＋Ｂが投入され、スーパーキャパシタ１２の
充電電圧十Ｂｓがリセット電圧Ｖｒｅｓまで上昇しない
うちに、主電源がある期間遮断した場合のスーパーキャ
パシタの及び電解コンデンサそれぞれの充電電圧の時間
変化を示す図であり、（ａ）はスーパーキャパシタ１２
の充電電圧＋Ｂｓの時間変化を示す図であり、（ｂ）は
電解コンデンサ２０の充電電圧＋Ｂｃの時間変化を示す
のが図である。また、縦軸は電圧、横軸は時間を表示す
る。
【図３】従来例のスーパーキャパシタによる半導体メモ
リのバックアップ回路を示す図である。
リのバックアップ回路を示す図である。
【図４】スーパーキャパシタの充電電圧特性を示す図で
ある。
ある。
１０ リセット回路 １１ 半導体メモリー内蔵のマイクロコンピュータ １２ スーパーキャパシタ １３ 保護抵抗 １４、１５、１６、１７、１８ ダイオード １９ バイパス用電解コンデンサ ２０ バックアップ用電源となる電解コンデンサ ＋Ｂ 主電源 ＋Ｂ１ 電源 ＋Ｂ２ 電源 ＋Ｂｃ バックアップ用電源となる電解コンデンサの
充電電圧 ＋Ｂｓ スーパーキャパシタ１２の充電電圧 ＋Ｂｓ１ スーパーキャパシタ１２の充電電圧（ｔ＝Ｔ
１の時の） Ｃ１ バックアップ用電源となるスーパーキャパシ
タの容量 Ｃ２ バックアップ用電源となる電解コンデンサの
容量 Ｒ１ 保護抵抗の大きさ Ｖｃｃ マイクロコンピュータの電源 ＧＮＤ マイクロコンピュータのアース Ｔ１ 主電源が遮断された時間 Ｔ２ 主電源が再投入された時間 Ｖｒｅｓ リセット電圧
充電電圧 ＋Ｂｓ スーパーキャパシタ１２の充電電圧 ＋Ｂｓ１ スーパーキャパシタ１２の充電電圧（ｔ＝Ｔ
１の時の） Ｃ１ バックアップ用電源となるスーパーキャパシ
タの容量 Ｃ２ バックアップ用電源となる電解コンデンサの
容量 Ｒ１ 保護抵抗の大きさ Ｖｃｃ マイクロコンピュータの電源 ＧＮＤ マイクロコンピュータのアース Ｔ１ 主電源が遮断された時間 Ｔ２ 主電源が再投入された時間 Ｖｒｅｓ リセット電圧
Claims (3)
- 【請求項１】 半導体メモリを内蔵するとともに、主電
源遮断時に低消費電流動作を行うバックアップモードに
切り替わるマイクロコンピュータと、 該マイクロコンピュータの電源電圧がリセット電圧以下
になるとリセット信号をマイクロコンピュータに送りマ
イクロコンピュータにリセットをかけるように動作する
リセット回路と、 アノード側が前記主電源に接続された第１のダイオード
と、 アノード側が前記第１のダイオードのカソード側に接続
されるとともに、カソード側が前記マイクロコンピュー
タの電源端子に接続された第２のダイオードと、 一方の端子が前記第１のダイオードと第２のダイオード
との接続点に接続されるとともに、他方の端子が接地さ
れたバックアップ用電解コンデンサと、 アノード側が前記主電源に接続された第３のダイオード
と、 一方の端子が前記第３のダイオードのカソード側に接続
された保護抵抗と、 アノード側が前記保護抵抗の他方の端子に接続されると
ともに、カソード側が前記マイクロコンピュータの電源
端子に接続された第４のダイオードと、 一方の端子が前記保護抵抗と第４のダイオードとの接続
点に接続されるとともに、他方の端子が接地されたスー
パーキャパシタとを備え、 該スーパーキャパシタの電圧が前記リセット電圧以下の
充電電圧状態で、前記主電源が遮断した場合、前記バッ
クアップ用電解コンデンサを、前記バックアップモード
に切り替わったマイクロコンピュータのバックアップ用
電源となすことを特徴とする半導体メモリのバックアッ
プ回路。 - 【請求項２】 請求項１記載の半導体メモリのバックア
ップ回路において、アノード側が前記主電源に接続され
るとともに、カソード側が前記マイクロコンピュータの
電源端子に接続された第５のダイオードと、一方の端子
が前記電源端子に接続されるとともに、他方の端子が接
地されたバイパス用電解コンデンサとを備えたことを特
徴とする半導体メモリのバックアップ回路。 - 【請求項３】 請求項１または２に記載の半導体メモリ
のバックアップ回路において、前記スーパーキャパシタ
の容量Ｃ１と前記バックアップ用電解コンデンサの容量
Ｃ２との関係が、Ｃ１＞Ｃ２×２０であることを特徴と
する半導体メモリのバックアップ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31407196A JP3222788B2 (ja) | 1996-11-26 | 1996-11-26 | 半導体メモリのバックアップ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31407196A JP3222788B2 (ja) | 1996-11-26 | 1996-11-26 | 半導体メモリのバックアップ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10154106A JPH10154106A (ja) | 1998-06-09 |
| JP3222788B2 true JP3222788B2 (ja) | 2001-10-29 |
Family
ID=18048884
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31407196A Expired - Fee Related JP3222788B2 (ja) | 1996-11-26 | 1996-11-26 | 半導体メモリのバックアップ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3222788B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE50114503D1 (de) | 2000-03-31 | 2009-01-02 | Inventio Ag | Einrichtung und verfahren zur reduzierung der netzanschlussleistung von aufzugsanlagen |
| JP5372684B2 (ja) * | 2009-09-29 | 2013-12-18 | セイコーインスツル株式会社 | データ保持回路 |
-
1996
- 1996-11-26 JP JP31407196A patent/JP3222788B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10154106A (ja) | 1998-06-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3214107B2 (ja) | 電池搭載集積回路装置 | |
| US5982050A (en) | Power supply unit for automotive vehicle | |
| JPH06343225A (ja) | 蓄電電源装置 | |
| US20160197496A1 (en) | Energy devices with ultra-capacitor structures and methods thereof | |
| EP2926434B1 (en) | Thin film microbattery charge and output control | |
| US11757297B2 (en) | Battery management architectures for flow batteries | |
| JP5664310B2 (ja) | 直流電源装置 | |
| US7755325B2 (en) | System for equilibrating an energy storage device | |
| JP2012095525A (ja) | エネルギー貯蔵体の電圧安定化装置及びその方法 | |
| TWI609393B (zh) | 以超電容器為基礎將能量以電池形狀因數儲存之技術 | |
| KR20140015004A (ko) | 배터리 관리 장치 및 방법 | |
| JP3222788B2 (ja) | 半導体メモリのバックアップ回路 | |
| JP3379432B2 (ja) | 電気二重層コンデンサ | |
| US8148953B2 (en) | Apparatus and method for recycling and reusing charge in an electronic circuit | |
| JP2008118828A (ja) | 電気二重層キャパシタ充電装置 | |
| JPH11258280A (ja) | 二次電池の電圧検出装置および二次電池装置 | |
| JP3421126B2 (ja) | 直列接続コンデンサの充電制御方式 | |
| JP3313598B2 (ja) | コンデンサによる電力貯蔵装置及び充電制御方法 | |
| CN109217655B (zh) | 可延长断电后维持时间的电源供应器 | |
| CN214124889U (zh) | 一种串联超级电容的充放电电路 | |
| JP3824223B2 (ja) | 充電装置 | |
| JP2001292529A (ja) | 充電装置 | |
| JP2001268816A (ja) | 充電装置 | |
| KR880002077Y1 (ko) | 휘발성 메모리용 전원자동전환장치 | |
| KR100950591B1 (ko) | 전기이중층캐패시터 모듈의 충전 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070817 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080817 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |