JP3218914B2

JP3218914B2 - 信号線の終端回路

Info

Publication number: JP3218914B2
Application number: JP10326695A
Authority: JP
Inventors: 浩文堂込
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1995-04-27
Filing date: 1995-04-27
Publication date: 2001-10-15
Anticipated expiration: 2016-10-15
Also published as: JPH08298526A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、例えばドライバ回路と
レシーバ回路とを結ぶ信号電送線における信号歪みや反
射雑音を防止するための終端回路に関する。近年、上記
ドライバ回路等を備える電子機器は、低消費電力化が進
んでおり、終端回路における消費電力についても無視で
きない状況となりつつある。

【０００２】

【従来の技術】図８は、従来の終端回路を説明するため
の図である。従来の終端回路は、ドライバ回路とレシー
バ回路を結ぶ信号電送線のレシーバ回路側に設ける所謂
テブナン型を構成するものであり、図８に示すように、
終端抵抗として信号線と所定レベルの電源Ｖccとの間、
及び信号線とグランドＧＮＤとの間にそれぞれ設けてい
る。

【０００３】

【発明が解決しようとする課題】従来の終端回路は、信
号線と電源Ｖccとの間、信号線とグランドＧＮＤとの間
にそれぞれ抵抗を設けているだけであり、この抵抗値に
よって電源電流が決まってしまい、消費電力を抑えるこ
とができない。ドライバ回路等ＬＳＩ単体について、低
消費電力化を実現する対策をとっていても、前述した如
く終端回路での消費電力が抑制できない構成であるた
め、システム全体で見た場合の消費電力が大きくなる。

【０００４】本発明は上記課題を解決して、終端回路に
おける消費電力を抑制して、システム全体としての低消
費電力化を実現することを目的としている。

【０００５】

【課題を解決するための手段】上記課題を解決するため
の本発明は、電源電圧Ｖccと信号線１との間、及びグラ
ンドＧＮＤと信号線１との間にそれぞれ抵抗４，５を接
続してなる終端回路であり、電源Ｖcc側の前記抵抗４に
直列接続されるもので、前記電源電圧Ｖccの電圧値か
ら、信号線１の出力がハイレベルの時の電圧値を差し引
いた値より低い電圧降下を有するダイオード６、或い
は、グランドＧＮＤ側の抵抗５に直列接続されるもの
で、前記信号線１の出力がローレベルの時の電圧値より
低い電圧降下を有するダイオード７の少なくとも一方を
備えてなることを特徴としている。

【０００６】

【作用】上記本発明の終端回路によれば、ダイオード６
がその電圧降下によって、電源電圧Ｖccを引下げたこと
と等価で、結果的に電源Ｖccから信号線１の出力部に流
れる電流を抑えることができる。従って、終端回路にお
ける消費電力を低減化することが可能となる。

【０００７】

【実施例】以下に本発明の実施例を図面を参照しながら
詳細に説明する。図１は、本発明の第１実施例の終端回
路を説明するための図である。本実施例の終端回路は、
ドライバ回路２とレシーバ回路３とを結ぶ信号線１のレ
シーバ側に設けるものであり、電源Ｖccと信号線１との
間に抵抗４及びダイオード６が直列接続されると共に、
信号線１とグランドＧＮＤとの間に抵抗５が接続されて
いる。

【０００８】上記終端回路における抵抗４，５は、回路
全体で信号線１の特性インピーダンスが同じになるよう
に設定されており、信号線１の信号歪みや反射雑音を防
止することができる。本実施例では、電源Ｖccと信号線
１との間に抵抗４と直列にダイオード６を接続している
が、これは消費電力を低減させるものである。このダイ
オード６は、通常のダイオードとショットキーダイオー
ドとからなるものであり、その電圧降下は、例えば約
０．８Ｖと約０．４Ｖで約１．２Ｖとなっている。

【０００９】ドライバ回路２からレシーバ回路３に入力
される信号、即ち信号線１によって取り扱われる信号の
レベルが、ハイレベルで１．７Ｖであり、電源Ｖccが３
Ｖである場合、前述したようにダイオード６の電圧降下
が１．２Ｖであれば、レシーバ回路３の動作を確保でき
る範囲で電源電流を低減して、消費電力を抑えることが
可能となる。

【００１０】図２（ａ）（ｂ）は、本発明の第２，第３
実施例を説明するための図であり、第１実施例に対して
ダイオードを接続する位置を、仕様に応じて変更したも
のである。尚、第１実施例と同一部分については、同一
符号を付している。図２（ａ）に示す第２実施例は、信
号線１と電源Ｖccとの間に抵抗４のみを、信号線１とグ
ランドＧＮＤとの間に抵抗５とダイオード７とを直列に
接続している。

【００１１】本実施例は、電源Ｖccとして３Ｖ、レシー
バ回路３に対して２．６Ｖ（ハイレベル）〜１．３Ｖ
（ローレベル）の信号を入力するような場合に使用する
ものであり、電源Ｖcc側には、ハイレベルにおけるレシ
ーバ回路３の動作を確保するためにダイオードを接続す
ることができないが、グランドＧＮＤ側には、ダイオー
ド及びショットキーダイオードを接続して、１．２Ｖの
電圧降下を起こさせることで、消費電力を抑制してい
る。

【００１２】また、図２（ｂ）に示す第３実施例では、
電源Ｖcc側、グランド側にそれぞれダイオード６，７を
接続している。信号線１によりレシーバ回路３に入力さ
れる信号レベルが所定の範囲を有する場合には、本実施
例が有効となる。即ち、電源Ｖccが３Ｖ、信号線１によ
るレシーバ回路３への入力信号が１．７Ｖ（ハイレベ
ル）〜１．３Ｖ（ローレベル）の場合、図２（ｂ）に示
すように、電源Ｖcc側及びグランドＧＮＤ側にそれぞれ
ダイオードとショットキーダイオードを接続すると、電
圧降下がそれぞれ１．２Ｖとなり、ハイレベル及びロー
レベルにおけるレシーバ回路３の動作を確保しながら、
消費電力を低減することが可能となる。

【００１３】例えば、電源Ｖcc＝３．３Ｖ、特性インピ
ーダンス＝５０Ω、出力電流＝８ｍＡである場合、本実
施例では、１ビット当たりの消費電力が３０ｍＷとな
り、図８に示す従来例で同一条件にした場合の６８ｍＷ
に比べて、半分以下の消費電力とすることができる。図
３は、本発明の第４実施例を説明するための図であり、
終端回路に接続するダイオードにそれぞれスイッチを設
けることにより、ダイオードによる電圧降下を調整可能
にしたものである。

【００１４】本実施例の終端回路は、第１〜第３実施例
同様、ドライバ回路２とレシーバ回路３とを結ぶ信号線
１のレシーバ側に設けるものであり、電源Ｖccと信号線
１との間に抵抗４及びショットキーダイオード６ａ，６
ｂ、ダイオード６ｃが直列接続されると共に、信号線１
とグランドＧＮＤとの間に抵抗５及びショットキーダイ
オード７ａ，７ｂ、ダイオード７ｃが接続されている。

【００１５】上記複数のダイオード６ａ〜６ｃ、７ａ〜
７ｃには、それぞれスイッチ８ａ〜８ｃ、９ａ〜９ｃを
設けており、このスイッチの開閉によって、信号線１に
て取り扱われる信号レベル或いは電源電圧に応じて、ダ
イオードにおける最適な電圧降下を設定できるようにし
ている。図４は、本発明の第５実施例を説明するための
図であり、第４実施例がダイオードにスイッチを設けた
のに対して、本実施例では複数の抵抗にそれぞれスイッ
チを設けることにより、終端回路の抵抗値を調整可能に
したものである。

【００１６】即ち、ドライバ回路２とレシーバ回路３と
を結ぶ信号線１のレシーバ側において、電源Ｖccと信号
線１との間に複数の抵抗４ａ〜４ｃ及びダイオード６を
直列接続すると共に、信号線１とグランドＧＮＤとの間
に複数の抵抗５ａ〜５ｃ及びダイオード７を直列接続し
ている。そして、上記複数の抵抗４ａ〜４ｃ、５ａ〜５
ｃには、それぞれスイッチ１０ａ〜１０ｃ、１１ａ〜１
１ｃを設けており、このスイッチの開閉によって、信号
線１の特性インピーダンスに応じた終端回路の抵抗値を
設定できるようにしている。

【００１７】図５は、本発明の第６実施例を説明するた
めの図であり、複数ビットの終端回路を有するものにお
いて、ビット毎にスイッチを設けることで、使用しない
ビットについては開放状態にできるものである。本実施
例は、終端回路をＩＣ化するような場合において、複数
ビットの終端回路を有するものであり、ドライバ回路２
とレシーバ回路３とを結ぶ信号線１のレシーバ側におい
て、１ビットの終端回路として、電源Ｖccと信号線１と
の間に抵抗４ｄ及びダイオード６ｄを直列接続すると共
に、信号線１とグランドＧＮＤとの間に抵抗５ｄ及びダ
イオード７ｄを直列接続し、その電源Ｖcc側とグランド
ＧＮＤ側にそれぞれスイッチ１２ａ，１３ａを設けてい
る。

【００１８】また、上記終端回路と並列状態で、電源Ｖ
ccと信号線１との間に抵抗４ｅ及びダイオード６ｅを直
列接続すると共に、信号線１とグランドＧＮＤとの間に
抵抗５ｅ及びダイオード７ｅを直列接続し、その電源Ｖ
cc側とグランドＧＮＤ側にそれぞれスイッチ１２ｂ，１
３ｂを設けている。図５に示すように、複数ビットの終
端回路にそれぞれスイッチを設けることにより、使用し
ないビットについては、スイッチを開放状態にして電源
電流を流さないようにすることができる。

【００１９】従って、使用しないビットでの消費電力を
０にすることが可能となる。以上第３〜第６実施例にお
いて、使用する抵抗、ダイオード或いはビットを選択す
るためのスイッチを設けているが、このスイッチの具体
例を図６により説明する。図６（ａ）は、論理回路とし
てスイッチを構成するものであり、抵抗４ｆに対してＮ
ＭＯＳトランジスタ１４を設けて、コントロール端子Ａ
に“Ｈ”（ハイ）レベル或いは“Ｌ”（ロー）レベルを
入力することで、抵抗４ｆのオンオフ制御を行う。

【００２０】図６（ａ）の場合は、ＮＭＯＳトランジス
タを使用しているため、使用時には“Ｌ”レベル、未使
用時には“Ｈ”レベルを入力する。勿論、ＰＭＯＳトラ
ンジスタを使用することもでき、この場合は入力信号を
逆転させる。また、図６（ｂ）は、機械的なスイッチを
示すものであり、抵抗４ｆの両側に設けられるスイッチ
用端子Ｂ，Ｃに機械スイッチ１５を接続している。この
場合、スイッチ１５をオンにすることで抵抗４ｆは未使
用状態、スイッチ１５をオフにすることで使用状態とな
る。

【００２１】図７は、本発明の第７実施例を説明するた
めの図であり、複数ビットの終端回路に対して、電源よ
りそれぞれ異なる配線を行うことで個別に電流を供給す
るようにしたものである。図７は、３ビットの終端回路
を有するものを示しており、信号線１，１’に対して、
電源Ｖcc側に抵抗４ｇ〜４ｉ及びダイオード６ｇ〜６ｉ
を接続して、グランド側に抵抗５ｇ〜５ｉ及びダイオー
ド７ｇ〜７ｉを接続している。

【００２２】ただし、抵抗４ｇを有する終端回路は信号
線１に、抵抗４ｈを有する終端回路は信号線１’接続さ
れ、抵抗４ｉを有する終端回路は、信号線には接続され
ていない。本実施例の終端回路は、ＩＣ１６として構成
されており、このＩＣ１６は終端回路のビット毎に電源
端子Ｖcc１〜Ｖcc３を備えている。これら電源端子Ｖcc
１〜Ｖcc３を配線する段階で、各ビットの使用状況に応
じて、電源ccに対して接続状態或いは開放状態とする。

【００２３】尚、図７では、電源端子Ｖcc１を開放状態
として、電源端子Ｖcc２，Ｖcc３を接続状態としてい
る。従って、電源端子Ｖcc１に接続される未使用状態の
終端回路には電源電流が流れないため、その分の消費電
力を低減することができる。

【００２４】

【効果】以上説明した本発明による信号線の終端回路で
は、ダイオードの電圧降下によって、信号線にて取り扱
われる信号レベルに影響を与えない範囲で、電源電圧を
引下げることができるため、電源から信号線の出力部に
流れる電流を抑えることができる。

【００２５】従って、終端回路における消費電力を低減
することでき、終端回路周辺部を含めるシステム全体と
しての低消費電力化を実現することが可能となる。

【図面の簡単な説明】

【図１】本発明の終端回路の第１実施例を説明するため
の図である。

【図２】本発明の終端回路の第２実施例，第３実施例を
を説明するための図である。

【図３】本発明の終端回路の第４実施例を説明するため
の図である。

【図４】本発明の終端回路の第５実施例を説明するため
の図である。

【図５】本発明の終端回路の第６実施例を説明するため
の図である。

【図６】本発明の第３〜第６実施例におけるスイッチの
具体例を説明するための図である。

【図７】本発明の終端回路の第７実施例を説明するため
の図である。

【図８】従来の終端回路を説明するための図である。

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04L 25/02 H03K 19/0175

Claims

(57)【特許請求の範囲】

【請求項１】電源電圧（Ｖcc）と信号線（１）との
間、及びグランド（ＧＮＤ）と信号線（１）との間にそ
れぞれ抵抗（４，５）を接続してなる終端回路であり、電源（Ｖcc）側の前記抵抗（４）に直列接続されるもの
で、前記電源電圧（Ｖcc）の電圧値から、信号線（１）
の出力がハイレベルの時の電圧値を差し引いた値より低
い電圧降下を有するダイオード（６）、或いは、グラン
ド（ＧＮＤ）側の抵抗（５）に直列接続されるもので、
前記信号線（１）の出力がローレベルの時の電圧値より
低い電圧降下を有するダイオード（７）の少なくとも一
方を備えてなることを特徴とする信号線の終端回路。
【請求項２】前記ダイオードは、複数のダイオード
（６ａ〜６ｃ）から構成されており、各ダイオード（６
ａ〜６ｃ）には、それぞれのダイオード（６ａ〜６ｃ）
のオンオフ制御を行うスイッチ（８ａ〜８ｃ）が設けら
れており、該スイッチ（８ａ〜８ｃ）を動作させること
により、ダイオードによる電圧降下を調整可能にしたこ
とを特徴とする請求項１記載の信号線の終端回路。
【請求項３】前記抵抗は、複数の抵抗（４ａ〜４ｃ）
から構成されており、各抵抗（４ａ〜４ｃ）には、それ
ぞれの抵抗（４ａ〜４ｃ）のオンオフ制御を行うスイッ
チ（１０ａ〜１０ｃ）が設けられており、該スイッチ
（１０ａ〜１０ｃ）を動作させることにより、特性イン
ピーダンスに応じた抵抗値となるよう調整可能にしたこ
とを特徴とする請求項１記載の信号線の終端回路。
【請求項４】電源電圧（Ｖcc）と信号線（１）との
間、及びグランド（ＧＮＤ）と信号線（１）との間にそ
れぞれ抵抗（４，５）及びダイオード（６，７）が直列
接続されてなる終端回路が複数ビットに対応する如く、
並列状態で複数設けられており、スイッチの開閉或いは
配線の有無によって、必要なビットのみを電源（Ｖcc）
に接続可能にしたことを特徴とする請求項１記載の信号
線の終端回路。