JP3217739B2 - デジタルフィルタ装置及びデジタルフィルタ方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、フィルタ特性を決
定するために与えるフィルタ係数を演算により生成する
ようにしたデジタルフィルタ装置に関する。

【０００２】

【従来の技術】近年、電子楽器等のデジタル信号処理装
置において、種々の音色の楽音を生成するために、デジ
タルフィルタ装置が用いられている。

【０００３】かかるデジタルフィルタ装置においては、
デジタルフィルタに外部から所定のフィルタ係数が与え
られることによりフィルタ特性が決定されるようになっ
ている。

【０００４】広く普及している電子楽器においては、か
かる構成のデジタルフィルタ装置を用いて楽音信号の音
色の制御がなされる。即ち、デジタルフィルタ装置に与
えるフィルタ係数を時間的に変化させることにより種々
の音色の楽音信号が生成される。

【０００５】ところで、デジタルフィルタ装置に与える
フィルタ係数を時間的に変化させるために、従来は、多
種類のフィルタ係数を予めメモリに記憶せしめておき、
時間の経過とともに所望のフィルタ係数を該メモリから
読み出してデジタルフィルタ装置に与えるようになって
いる。

【０００６】しかし、種々のフィルタ特性を有するデジ
タルフィルタ装置を実現しようとすると、それぞれの特
性を実現するためのフィルタ係数を各々メモリに記憶し
ておかなければならず、膨大なメモリ容量が必要である
という欠点があった。

【０００７】

【発明が解決しようとする課題】この発明は、上記事情
に鑑みてなされたもので、膨大なメモリ容量を必要とせ
ずに、種々のフィルタ係数を発生して連続的に与え、所
望のフィルタ特性を発揮することのできるデジタルフィ
ルタ装置を提供することを目的とする。

【０００８】

【課題を解決するための手段】本発明は、印加されるデ
ジタル入力信号に対して所定のフィルタ演算を施し、フ
ィルタリングされたデジタル出力信号を発生するための
デジタルフィルタ手段と、該デジタルフィルタ手段のフ
ィルタ特性を制御するための第１及び第２のパラメータ
を発生する制御信号発生手段と、三角関数値を記憶する
記憶手段であって前記第１のパラメータの整数部の値に
基づき三角関数値を発生するための三角関数記憶手段
と、該三角関数記憶手段から発生された前記三角関数値
を前記第１のパラメータの少数部の値に応じて補間する
三角関数補間手段と、該三角関数補間手段からの補間さ
れた三角関数値および前記第２のパラメータに基づきフ
ィルタ係数を演算するフィルタ係数演算手段と、を備
え、前記演算により前記フィルタ係数を時間的に変化さ
せることにより前記デジタルフィルタ手段のフィルタ特
性を変化させ、デジタル信号の特性を制御するデジタル
フィルタ装置を特徴とする。

【０００９】

【作用】本発明にかかるデジタルフィルタ装置は、アナ
ログフィルタの伝達関数に双一次変換を施すことにより
得られるデジタルフィルタの係数を求める算式に対して
所定の変形を施し、三角関数を主体にした算式に変換し
てデジタルフィルタ係数を発生し、これを連続的にデジ
タルフィルタ手段に供給することによりフィルタ特性を
時系列的に変化させて、フィルタ特性を制御するもので
ある。

【００１０】即ち、フィルタ係数発生手段の制御信号発
生手段は、例えば外部からの楽音情報に応じてフィルタ
特性を制御する第１、第２のパラメータを発生する。こ
の際、第１のパラメータはカットオフ周波数を反映した
三角関数の変数として用いることができる形式で発生す
る。

【００１１】そして、この第１のパラメータを三角関数
発生手段に与えることにより第１のパラメータに応じた
所定の三角関数値を発生する。そして、この三角関数発
生手段で発生された三角関数値と上記第２のパラメータ
とによりフィルタ係数を演算し、デジタルフィルタ手段
に与えることにより、所望のフィルタ特性を有するデジ
タルフィルタ装置が構築される。

【００１２】かかるフィルタ係数の演算、及びデジタル
フィルタ手段への供給を連続して行うことにより、デジ
タル波形発生手段から出力される第１のデジタル波形
を、時系列的にその特性が変化するデジタルフィルタ手
段でフィルタリングし、第２のデジタル波形として出力
する。これにより、種々の特性を有するデジタル出力波
形が得られる。

【００１３】このように、本発明によれば、デジタルフ
ィルタ手段に与えるフィルタ係数は演算により算出する
ので、フィルタ係数を記憶するための膨大なメモリを必
要としない。

【００１４】また、第１、第２のパラメータを変化させ
ることにより種々のフィルタ係数を発生することができ
るので、種々の音色の楽音信号を発生することのできる
ものとなっている。

【００１５】

【発明の実施の形態】デジタルフィルタ回路の基本的構
成の一例を図１に示す。図において、参照符号の１０₁
〜１０₃ は加算器、１１₁ 〜１１₄ は乗算器、１２₁ 及
び１２₂ は遅延素子であり、フィルタ回路における処理
信号として電子楽器等における楽音信号を適用する例に
ついて開示する。

【００１６】このデジタルフィルタ回路に与えられるフ
ィルタ係数は、図中に下線を付した符号のように「Ｓ_H
／Ｓ_L 」、「α」、「β」及び「±２」の４種である。

【００１７】ここで「Ｓ_H 」はハイパスフィルタ、「Ｓ
_L 」はローパスフィルタを形成する時に、それぞれ与え
られるフィルタ係数である。また、「±２」は、ローパ
スフィルタの時に「＋２」が、ハイパスフィルタの時に
「−２」が、それぞれ与えられる。

【００１８】一般に知られているように、デジタルフィ
ルタを設計する場合、アナログフィルタの伝達関数Ｈ
（ｓ）に双一次変換を行なう方法が採られている。

【００１９】この方法によりデジタルフィルタ回路に与
えるべきフィルタ係数は、以下に示す算式で求められ
る。

【００２０】 α＝２（π² Ｒ² −１）／ｙｙ…（１） β＝（１−πＲ／Ｑ＋π² Ｒ² ）／ｙｙ…（２） Ｓ_H ＝１／ｙｙ…（３） Ｓ_L ＝π² Ｒ² ／ｙｙ…（４） ここで、 ｔａｎθ Ｒ＝─────…（５） π ｙｙ＝π² Ｒ² ＋πＲ／Ｑ＋１…（６） ｆｃ θ＝π×─────…（７） ＦＳ である。

【００２１】なお、Ｑは共振特性（レゾナンス）の制御
パラメータであり共振周波数における利得を制御するも
の、ｆｃはカットオフ周波数、ＦＳはサンプリング周波
数である。

【００２２】このように、双一次変換によるフィルタ係
数は非常に複雑な形をしており、簡単なハードウエアで
は算出することができない。

【００２３】そこで、上記（１）〜（４）式に適切な変
形を加えることにより、下式が得られる。これらに対応
するデジタルフィルタ回路の構成を図２に示す。図２に
おいては、乗算器１３が追加されている点で図１の構成
と異なっている。

【００２４】 α＝−ｃｏｓ（２θ）…（８） ｓｉｎ（２θ） β＝２−κ＝１−────────…（９） ２Ｑ １＋ｃｏｓ（２θ） Ｓ_H ＝──────────…（１０） ２ １−ｃｏｓ（２θ） Ｓ_L ＝──────────…（１１） ２ ｓｉｎ（２θ） κ＝１＋────────…（１２） ２Ｑ ここで、 ｆｃ θ＝π×─────…（１３） ＦＳ である。

【００２５】かかる変形により、各フィルタ係数は三角
関数により非常に簡単な形で表すことができ、したがっ
て実現するハードウエアも簡易化することができる。

【００２６】次に、上記（８）ないし（１３）式により
フィルタ係数を算出してフィルタ特性を制御するデジタ
ルフィルタ装置の一実施例について説明する。図３は、
この発明にかかるデジタルフィルタ装置のブロック図で
ある。

【００２７】図において、２０は制御信号発生回路であ
る。この制御信号発生回路２０は、外部、例えば図示し
ていない中央処理装置（ＣＰＵ）から供給される音色情
報、音域情報、あるいはタッチ情報等の楽音情報に応じ
て、「θ」、「Ｑ」、および「Ｈ／Ｌ」を生成するもの
である。ここで、「θ」は、上記（１３）式により求め
られるカットオフ周波数を反映した値であり、小数部に
有効数字を含むものである。

【００２８】この制御信号発生回路２０で生成された
「θ」は、三角関数発生回路２１に与えられ、「Ｑ」お
よび「Ｈ／Ｌ」はフィルタ係数演算回路２２に与えられ
る。

【００２９】三角関数発生回路２１は、制御信号発生回
路２０から与えられた「θ」に基づいて、「ｃｏｓ（２
θ）」（以下、「ＣＤＡＴ」という。）および「ｓｉｎ
（２θ）」（以下、「ＳＤＡＴ」という。）を算出する
ものである。この三角関数発生回路２１の詳細について
は後述する。

【００３０】この三角関数発生回路２１で算出されたＣ
ＤＡＴ及びＳＤＡＴは、フィルタ係数演算回路２２に与
えられる。

【００３１】フィルタ係数演算回路２２は、制御信号発
生回路２０から与えられる「Ｑ」及び「Ｈ／Ｌ」、並び
に、三角関数発生回路２１から与えられるＣＤＡＴ及び
ＳＤＡＴに基づき、上記（８）〜（１３）に示す算式に
従って、α、β、Ｓ_H またはＳ_L 、及び１／κを算出す
るものである。

【００３２】このフィルタ係数演算回路２２において算
出されたフィルタ係数α、β、Ｓ_H 又はＳ_L 、及び１／
κがデジタルフィルタ回路２３に供給される。

【００３３】デジタルフィルタ回路２３は、図２に示し
たように構成されるものであり、フィルタ係数演算回路
２２により算出されたフィルタ係数α、β、Ｓ_H 又はＳ
_L 、及び１／κにより、所定の特性を有するフィルタ装
置が構築される。そして、入力信号、例えば楽音信号に
対して所望のフィルタリング処理が行われて出力される
ものである。

【００３４】以上のフィルタ係数の演算は、後述するデ
ジタルコントロールオシレータ６４のデジタル信号波形
発生のタイミングに同期して行なわれる。つまり、上述
した楽音情報がデジタルコントロールオシレータ６４に
与えられることによりデジタル楽音波形が生成されるの
に同期して、α、β、Ｓ_H 又はＳ_L 、及び１／κが算出
され、デジタルフィルタ回路２３に与えられることによ
り、フィルタ特性が時系列的に変化する。

【００３５】なお、上記フィルタ係数α、β、Ｓ_H 又は
Ｓ_L 、及び１／κが与えられることにより実現されるフ
ィルタ特性としては、ハイパス、ローパス、バンドパス
特性等がある。

【００３６】図４は、上記デジタルフィルタ装置の三角
関数発生回路２１の構成を示すブロック図である。制御
信号発生回路２０は、小数部を含むパラメータθを三角
関数発生回路２１に供給する。

【００３７】三角関数発生回路２１は、関数テーブル記
憶部３０と、関数テーブル補間部３１とにより構成され
ている。そして、制御信号発生回路２０が発生するパラ
メータθの整数部は関数テーブル記憶部３０に与えら
れ、小数部は関数テーブル補間部３１に与えられるよう
になっている。

【００３８】関数テーブル記憶部３０は、与えられた整
数部の値によりテーブルを索引し、所定値を関数テーブ
ル補間部３１に供給する。関数テーブル補間部３１は、
関数テーブル記憶部３０から与えられた所定値を、パラ
メータθの小数部の値に応じて按分し、正確なＣＤＡＴ
及びＳＤＡＴの値を算出するものである。

【００３９】この場合、関数テーブル記憶部３０に対数
表現した周波数をアドレスとして関数値を記憶しておく
ことにより、人間の聴感にマッチしたカットオフ周波数
の制御が容易に行なえるようになる。

【００４０】図５に、正弦波を記憶した関数テーブルの
一構成例を示す。同図（Ａ）は、三角関数の角度をリニ
ア目盛りで記憶した場合の例を示したものである。図示
するように、１オクターブ（１２００セント）の間隔
は、三角関数の角度によって異なる。

【００４１】したがって、かかる関数テーブルに基づい
て対数関数に従って変化する人間の聴感にマッチした制
御、例えばセントによる制御を行なおうとした場合、角
度が大きくなるに連れて大きな範囲にわたって制御をし
なければならない。

【００４２】そこで、本実施例では、三角関数の角度を
対数目盛りで表して関数値を記憶するようにしている。
同図（Ｂ）は、三角関数の角度を対数スケールで記憶し
た場合の例を示したものである。図示するように、１オ
クターブ（１２００セント）の間隔は、三角関数の角度
に拘わらず一定である。

【００４３】したがって、この関数テーブルを用いる
と、角度の大きさに拘わらず、同一範囲を操作すること
によりセントによる制御が可能になり、人間の聴感にマ
ッチした制御が行なえる。

【００４４】また、三角関数の発生方法としては、べき
級数を演算する方法が考えられるが、その場合、ｓｉｎ
θ、ｃｏｓθは、次式のようにして求めることができ
る。

【００４５】 ここで、 ｆｃ θ＝π×─────…（１６） ＦＳ である。

【００４６】この三角関数発生回路２１の出力ＣＤＡＴ
及びＳＤＡＴが、フィルタ係数演算回路２２に供給され
る。

【００４７】図６は、上記フィルタ係数演算回路２２の
詳細な構成を示す回路図である。図において、参照符号
４０は加算器である。この加算器４０は、Ａ入力及びＢ
入力を加算して出力するものである。

【００４８】この加算器４０のＢ入力端子には、セレク
タ４１、シフタ４２及び排他的論理和ゲート（以下、
「ＥＯＲゲート」という。）４３が、順次接続されてい
る。

【００４９】セレクタ４１は、制御回路４７からの制御
信号に応じて、三角関数発生回路２１が出力するＳＤＡ
Ｔ又はＣＤＡＴの何れかを選択して出力するものであ
る。このセレクタ４１の出力はシフタ４２に供給され
る。

【００５０】シフタ４２は、セレクタ４１で選択された
ＳＤＡＴ又はＣＤＡＴを、制御回路４７が出力するＳＦ
Ｔビットだけシフトするものである。このシフタ４２の
出力はＥＯＲゲート４３に供給される。

【００５１】ＥＯＲゲート４３は、制御回路４７が出力
するキャリ信号ＣＩＮに応じて、シフタ４２の出力をそ
のまま、又は反転して出力するものである。このＥＯＲ
ゲート４３による反転機能と、加算器４０に対するキャ
リ入力とにより、減算（２の補数加算）機能が実現され
ている。このＥＯＲゲート４３の出力が加算器４０のＢ
入力に供給される。

【００５２】一方、上記加算器４０のＡ入力端子には、
セレクタ４４が接続されるようになっている。そして、
このセレクタ４４の入力には、定数「０」、「０．
５」、及び「１」が供給されるようになっている。そし
て、制御回路４７からの制御信号に応じて上記定数の何
れかを選択し、加算器４０のＡ入力端子に供給するよう
になっている。

【００５３】また、上記加算器４０の出力は、逆数発生
器４５及びセレクタ４６に供給されるようになってい
る。

【００５４】逆数発生器４５は、加算器４０の出力の逆
数を算出するものである。この逆数発生器４５は、詳細
は後述するが、加算器４０から出力される係数「κ」の
逆数「１／κ」を求めるために使用される。

【００５５】セレクタ４６は、制御回路４７からの制御
信号に応じて、加算器４０の出力、又は逆数発生器４５
の出力の何れかを選択して出力するものである。このセ
レクタ４６の出力がデジタルフィルタ回路２３に供給さ
れることになる。

【００５６】また、制御回路４７は、制御信号発生回路
２０からの「Ｑ」、「Ｈ／Ｌ」等を入力し、このフィル
タ係数演算回路２２の全体を制御する制御信号を生成す
るものである。

【００５７】次に、上記デジタルフィルタ装置の動作に
ついて、図７に示したフローチャートを参照しながら説
明する。なお、Ｑについては、説明を簡略にするため
に、Ｑ＝２^n-1 （ｎ＝１，２，３，４，…）の条件を満
たすものに限定する。

【００５８】先ず、図３において外部から制御信号発生
回路２０に音色情報、音域情報、或いはタッチ情報等の
楽音情報が与えられると、カットオフ周波数情報に応じ
たパラメータθが生成され、三角関数発生回路２１に与
えられる。これにより、三角関数発生回路２１は、ＳＤ
ＡＴ、及びＣＤＡＴを生成する（ステップＳ１）。

【００５９】即ち、θの整数部が関数テーブル記憶部３
０に与えられ、該関数テーブル記憶部３０が索引されて
所定値が読み出される。この所定値は、関数テーブル補
間部３１において、θの小数部の値に応じた補間処理が
施される。これによりＳＤＡＴ、つまりｓｉｎ（２
θ）、およびＣＤＡＴ、つまりｃｏｓ（２θ）が算出さ
れる。

【００６０】次いで、制御信号発生回路２０は、パラメ
ータＱ及びＨ／Ｌをフィルタ係数演算回路２２に出力す
る（ステップＳ２）。これにより、パラメータＱ及びＨ
／Ｌは、フィルタ係数演算回路２２の制御回路４７に設
定され、フィルタ係数を演算するための種々の制御信号
を生成して出力する。

【００６１】次いで、フィルタ係数α、β、１／κを求
める演算が行なわれる（ステップＳ３）。

【００６２】先ず、フィルタ係数αは、上記式（８）で
示したように、「α＝−ＣＤＡＴ」で求められる。即
ち、制御回路４７は、セレクタ４１を制御することによ
り、ＣＤＡＴを選択し、シフタ４２を制御してノンシフ
トでそのまま通過させる。また、キャリ信号ＣＩＮをア
クティブにする。これにより、データＣＤＡＴはＥＯＲ
ゲート４３で反転されて加算器４０のＢ入力に供給され
る。

【００６３】一方、図６において制御回路４７は、セレ
クタ４４を制御して「０」を選択する。これにより、加
算器４０のＡ入力には「０」が供給されることになる。

【００６４】したがって、加算器４０では、「０＋ＣＤ
ＡＴの反転＋１」、つまり「０−ＣＤＡＴ」が実行さ
れ、その出力には「−ＣＤＡＴ」が得られる。この際、
制御回路４７は、セレクタ４６を制御して加算器４０の
出力を通過させるので、フィルタ係数αとして「−ＣＤ
ＡＴ」が算出される。

【００６５】フィルタ係数βは、上記式（９）で示した
ように「β＝１−ＳＤＡＴ／２Ｑ」で求められる。即
ち、制御回路４７は、セレクタ４１を制御することによ
り、ＳＤＡＴを選択して通過させる。また、シフタ４２
のためのシフト信号ＳＦＴとして「Ｑ」を与えることに
より、Ｑビットだけダウンシフトし、「２Ｑ」で除算す
るという機能を実現している。また、キャリ信号ＣＩＮ
をアクティブにする。これにより、データＳＤＡＴはＥ
ＯＲゲート４３で反転されて加算器４０のＢ入力に供給
される。

【００６６】一方、制御回路４７は、セレクタ４４を制
御して「１」を選択する。これにより、加算器４０のＡ
入力には「１」が供給されることになる。

【００６７】したがって、加算器４０では、「１＋ＳＤ
ＡＴ／２Ｑの反転＋１」、つまり「１−ＳＤＡＴ／２
Ｑ」が実行され、出力される。この際、制御回路４７
は、セレクタ４６を制御して加算器４０の出力を通過さ
せるので、フィルタ係数βとして「１−ＳＤＡＴ／２
Ｑ」が算出される。

【００６８】フィルタ係数１／κは、先ずκを求めるこ
とにより行なわれる。κは、上記式（１２）で示したよ
うに、「κ＝１＋ＳＤＡＴ／２Ｑ」で求められる。即
ち、制御回路４７は、セレクタ４１を制御することによ
り、ＳＤＡＴを選択して通過させる。また、シフタ４２
のシフト信号ＳＦＴとして「Ｑ」を与えることにより、
Ｑビットだけダウンシフトし、「２Ｑ」で除算するとい
う機能を実現している。また、キャリ信号ＣＩＮをノン
アクティブにする。これにより、データＳＤＡＴはＥＯ
Ｒゲート４３をそのまま通過して加算器４０のＢ入力に
供給される。

【００６９】一方、制御回路４７は、セレクタ４４を制
御して「１」を選択する。これにより、加算器４０のＡ
入力には「１」が供給されることになる。

【００７０】したがって、加算器４０では、「１＋ＳＤ
ＡＴ／２Ｑ」が実行され、出力される。この際、制御回
路４７は、セレクタ４６を制御して逆数発生器４５の出
力を通過させるので、フィルタ係数１／κとして「１／
κ＝１／（１＋ＳＤＡＴ／２Ｑ）」が算出される。

【００７１】次いで、図４の制御信号発生回路２０から
出力されるパラメータ「Ｈ／Ｌ」が「Ｈ」つまりハイパ
スフィルタ指定であるか、「Ｌ」つまりローパスフィル
タ指定であるかが調べられる（ステップＳ４）。

【００７２】そして、「Ｈ」であることが判断される
と、フィルタ係数Ｓ_H が求められる（ステップＳ５）。
即ち、フィルタ係数Ｓ_H は、上記式（１０）で示したよ
うに、「Ｓ_H ＝（１＋ＣＤＡＴ）／２」で求められる。
即ち、制御回路４７は、セレクタ４１を制御することに
より、ＣＤＡＴを選択して通過させる。また、シフタ４
２のシフト信号ＳＦＴとして「１」を与えることによ
り、１ビットだけダウンシフトし、「２」で除算すると
いう機能を実現している。

【００７３】また、キャリ信号ＣＩＮをノンアクティブ
にする。これにより、データＣＤＡＴはＥＯＲゲート４
３をそのまま通過して加算器４０のＢ入力に供給され
る。

【００７４】一方、図６の制御回路４７は、セレクタ４
４を制御して「０．５」を選択する。これにより、加算
器４０のＡ入力には「０．５」が供給されることにな
る。

【００７５】したがって、加算器４０では、「０．５＋
ＣＤＡＴ／２」が実行され、出力される。この際、制御
回路４７は、セレクタ４６を制御して加算器４０の出力
を通過させるので、フィルタ係数Ｓ_H として「Ｓ_H ＝
（１＋ＣＤＡＴ）／２」が算出される。

【００７６】一方、上記ステップＳ４で、「Ｌ」である
ことが判断されると、フィルタ係数Ｓ_L が求められる
（ステップＳ６）。フィルタ係数Ｓ_L は、上記式（１
１）で示したように、「Ｓ_L ＝（１−ＣＤＡＴ）／２」
で求められる。即ち、制御回路４７は、セレクタ４１を
制御することにより、ＣＤＡＴを選択して通過させる。
また、シフタ４２へのシフト信号ＳＦＴとして「１」を
与えることにより、１ビットだけダウンシフトし、
「２」で除算するという機能を実現している。また、キ
ャリ信号ＣＩＮをアクティブにする。これにより、デー
タＣＤＡＴはＥＯＲゲート４３で反転されて加算器４０
のＢ入力に供給される。

【００７７】一方、制御回路４７は、セレクタ４４を制
御して「０．５」を選択する。これにより、加算器４０
のＡ入力には「０．５」が供給されることになる。

【００７８】したがって、加算器４０では、「０．５＋
ＣＤＡＴ／２の反転＋１」、つまり「０．５−ＣＤＡＴ
／２」が実行され、出力される。この際、制御回路４７
は、セレクタ４６を制御して加算器４０の出力を通過さ
せるので、フィルタ係数Ｓ_L として「（１−ＣＤＡＴ）
／２」が算出される。

【００７９】以上のようにして算出されたフィルタ係数
α、β、１／κ、Ｓ_H 又はＳ_L は、該フィルタ係数演算
回路２２から、デジタルフィルタ回路２３に送出される
（ステップＳ７）。

【００８０】これにより、図４のデジタルフィルタ回路
２３は、所定のフィルタ特性を有するデジタルフィルタ
装置として機能し、所定の音色を有する楽音信号を発生
することになる。

【００８１】なお、上記実施例では、１／κの演算を行
なうために逆数発生器４５を使用しているが、カットオ
フ周波数の充分低い部分では、１／κはβで近似するこ
とができる。

【００８２】 即ち、上記（１２）式において、 ｓｉｎ（２θ）Ｘ＝───────── ２Ｑ とすると、 κ＝１−Ｘ となる。

【００８３】さらに、 １−Ｘⁿ ＝（１−Ｘ）（１＋Ｘ＋Ｘ² ＋…＋Ｘ^n-1 ） であるから、Ｘが充分に小さい部分では、 ──────≒１＋Ｘ＋Ｘ² ＋… １−Ｘ と近似することができる。この近似をＸの一次の項まで
で打ち切れば──────≒１＋Ｘ＝β １−Ｘ となり、１／κをβで近似できることになる。

【００８４】このように、１／κをβで近似する場合
は、逆数発生器４５を使用することなく、フィルタ係数
演算回路を構成できる。このような構成によれば、フィ
ルタ係数演算回路が非常に簡単な構成となるという効果
がある。また、上記実施例では、１／Ｑをダウンシフト
によって実現しているが、これを演算（除算）によって
求めることでＱの連続的な制御が可能となる。

【００８５】次に、上記の本発明にかかるデジタルフィ
ルタ装置を適用した電子楽器の一実施例について説明す
る。図８は、本発明に係るデジタルフィルタ装置を適用
した電子楽器の全体的な構成を概略的に示すブロック図
である。

【００８６】図において、５０はキースイッチであり、
演奏者の押鍵・離鍵動作に連動して開閉するものであ
る。このキースイッチ５０の出力は、タッチセンサ５１
に供給されるようになっている。

【００８７】タッチセンサ５１は、押鍵の強さ（速さ）
を検出する周知のものである。このタッチセンサ５１の
出力が、タッチデータとしてＣＰＵ５３を介してトーン
ジェネレータ５５に供給される。

【００８８】５２はパネルスイッチであって、該電子楽
器を制御する各種スイッチ、例えばリズム選択スイッ
チ、音色選択スイッチ、音量選択スイッチや表示器等が
設けられている。

【００８９】５３は中央処理装置（ＣＰＵ）であり、メ
モリ５４に記憶されている制御プログラムに従って当該
電子楽器の各部を制御するものである。

【００９０】上記メモリ５４は、例えばリードオンリメ
モリ（ＲＯＭ）と、ランダムアクセスメモリ（ＲＡＭ）
とにより構成される。ＲＯＭには、上記制御プログラム
の他、演奏データ、音色データ、その他の種々の固定デ
ータが記憶される。ＲＡＭは、ＣＰＵ５３が使用するレ
ジスタ、フラグ等が定義されるとともに、ＣＰＵ５３の
ワーク領域として使用されるものである。

【００９１】５５はトーンジェネレータであり、波形メ
モリ６０、フィルタ係数発生装置６１、デジタルコント
ロールフィルタ（ＤＣＦ）２３、デジタルコントロール
アンプ（ＤＣＡ）６３、デジタルコントロールオシレー
タ（ＤＣＯ）６４、デジタルエンベロープジェネレータ
（ＤＥＧ）６５及びデジタルエンベロープジェネレータ
（ＤＥＧ）６６により構成される。

【００９２】波形メモリ６０には、各音色に対応した楽
音波形データが記憶される。この波形メモリ６０に記憶
された楽音波形データがデジタルコントロールフィルタ
２３でフィルタリングされて出力される。

【００９３】フィルタ係数発生装置６１は、ＣＰＵ５３
及びデジタルエンベロープジェネレータ６６により制御
されるもので、上述したデジタルフィルタ装置の制御信
号発生回路２０、三角関数発生回路２１及びフィルタ係
数演算回路２２に対応するものである。

【００９４】上記デジタルエンベロープジェネレータ６
６は、カットオフ周波数を制御するために、音色、音
域、タッチに応じたエンベロープ信号を生成してフィル
タ係数発生装置６１に供給するものである。

【００９５】このフィルタ係数発生装置の構成及び動作
は、図３を参照して既に説明したので、ここでは説明を
省略する。このフィルタ係数発生回路６１が出力するフ
ィルタ係数α、β、１／κ、Ｓ_H 又はＳ_L がデジタルコ
ントロールフィルタ２３に供給される。

【００９６】デジタルコントロールフィルタ２３（図３
のデジタルフィルタ回路２３に対応するものである）
は、上述したように、例えば図２に示したように構成さ
れる。このデジタルコントロールフィルタ２３は、フィ
ルタ係数発生装置６１からのフィルタ係数に応じて、波
形メモリ６０から読み出された楽音波形データをフィル
タリングし、デジタルコントロールアンプ６３に出力す
るものである。このデジタルコントロールフィルタ２３
の構成及び動作も既に説明したので、ここでは説明を省
略する。

【００９７】デジタルコントロールアンプ６３は、デジ
タルコントロールフィルタ２３からの出力波形とデジタ
ルエンベロープジェネレータ６５の出力とを乗算するこ
とにより、振幅の制御を行なうものである。

【００９８】デジタルエンベロープジェネレータ６５
は、ＣＰＵ５３からの制御により、デジタルコントロー
ルフィルタ２３が出力するデジタル楽音波形の振幅を制
御するエンベロープ信号を生成するものである。

【００９９】このデジタルコントロールアンプ６３が出
力するデジタル楽音信号が、トーンジェネレータ５５の
出力としてＤ／Ａ変換器５６に供給される。

【０１００】Ｄ／Ａ変換器５６は、入力されたデジタル
楽音信号をアナログ楽音信号に変換するものである。こ
のＤ／Ａ変換器５６の出力は、サウンドシステム５７に
供給される。

【０１０１】サウンドシステム５７は、例えばスピーカ
により構成されるものである。サウンドシステム５７
は、電気信号を音響信号に変換する周知のものである。

【０１０２】なお、上記タッチセンサ５１、パネルスイ
ッチ５２、ＣＰＵ５３、メモリ５４及びトーンジェネレ
ータ５５は、システムバス５８により相互に接続されて
いる。

【０１０３】次に、上記のような構成において、本電子
楽器の動作を説明する。

【０１０４】キースイッチ５０がオンにされると、該キ
ースイッチ５０からの信号がタッチセンサ５１に伝えら
れ、タッチデータが生成される。このタッチデータは、
オンにされたキースイッチ５０のキーナンバとともにＣ
ＰＵ５３に送出される。

【０１０５】ＣＰＵ５３は、パネルスイッチ５２で指定
された音色、音量情報とともに、上記キーナンバ、タッ
チデータ等をトーンジェネレータ５５に送出する。

【０１０６】トーンジェネレータ５５は、指定された音
色に応じた楽音波形データを、デジタルコントロールオ
シレータ６４より出力されるアドレスに従って、波形メ
モリ６０から読み出し、デジタルコントロールフィルタ
２３に与える。

【０１０７】一方、指定された音色及びデジタルエンベ
ロープジェネレータ６６の出力に応じたフィルタ係数が
フィルタ係数発生装置６１により発生され、デジタルコ
ントロールフィルタ２３に与えられる。これにより、デ
ジタルコントロールフィルタ２３は所定のフィルタ特性
で楽音波形データをフィルタリングし、デジタルコント
ロールアンプ６３に送出する。そして、デジタルコント
ロールアンプ６３でデジタルエンベロープジネレータ６
５の出力に応じた増幅が行なわれ、Ｄ／Ａ変換器５６に
送出される。

【０１０８】そして、Ｄ／Ａ変換器５６によりアナログ
信号に変換され、サウンドシステム５７から放音される
ことになる。

【０１０９】なお、上記実施例では、トーンジェネレー
タ５５の発音チャネル数には言及していないが、単一チ
ャネルであっても複数チャネルであっても適用できる。
複数チャネルの場合は、同一ハードウエアをチャネル数
分だけ備える構成であっても良いが、ハードウエアの節
減という観点から、時分割で動作する複数チャネルを構
成することが望ましい。

【０１１０】複数チャンネルで構成される場合は、上記
フィルタ係数に応じたフィルタ特性は、各チャンネル単
位で制御される。本件明細書の出願当初の特許請求の範
囲は以下の通りである。 ［Ａ］ 印加されるデジタル
入力信号に対して所定のフィルタ演算を施し、フィルタ
リングされたデジタル出力信号を発生するためのデジタ
ルフィルタ手段と、 該デジタルフィルタ手段のフィル
タ特性を制御するための第１及び第２のパラメータを発
生する制御信号発生手段と、 三角関数値を記憶する記
憶手段であって前記第１のパラメータの整数部の値に基
づき三角関数値を発生するための三角関数記憶手段と、
該三角関数記憶手段から発生された前記三角関数値を
前記第１のパラメータの少数部の値に応じて補間する三
角関数補間手段と、 該三角関数補間手段からの補間さ
れた三角関数値および前記第２のパラメータに基づきフ
ィルタ係数を演算するフィルタ係数演算手段と、を備
え、 前記演算により前記フィルタ係数を時間的に変化
させることにより前記デジタルフィルタ手段のフィルタ
特性を変化させデジタル信号の振幅−周波数特性を制御
する、ことを特徴とするデジタルフィルタ装置。 ［Ｂ］ 前記第１のパラメータは、前記デジタルフィル
タ手段のカットオフ周波数に対応するパラメータである
ことを特徴とする請求項Ａ記載のデジタルフィルタ装
置。 ［Ｃ］ 前記第２のパラメータは、前記デジタル
フィルタ手段のフィルタ特性をハイパス、ローパス、バ
ンドパス特性とするためのパラメータであることを特徴
とする請求項Ａ記識のデジタルフィルタ装置。 ［Ｄ］ 前記第２のパラメータは、前記デジタルフィル
タ手段のフィルタ特性のうちの共振特性を制御するため
のパラメータであることを特徴とする請求項Ａ記載のデ
ジタルフィルタ装置。 ［Ｅ］ 前記三角関数記憶手段
は、正弦関数からなる三角関数値を記憶する記憶手段で
あることを特徴とする請求項Ａ記載のデジタルフィルタ
装置。 ［Ｆ］ 前記三角関数記憶手段のアドレスは対数で表し
たカットオフ周被数に対応し、該対数で表したカットオ
フ周波数に対応する三角関数値を各アドレスに記憶する
ことを特徴とする請求項Ａ記載のデジタルフィルタ装
置。 ［Ｇ］ 前記フィルタ係数はα、β、ＳH、ＳL、
κであって、それぞれ α＝−ｃｏｓ（２θ） β＝２
−κ＝１−ｓｉｎ（２θ）／２Ｑ ＳH＝〔１＋ｃｏｓ
（２θ）〕／２ ＳL＝〔１−ｃｏｓ（２θ）〕／２
κ＝１＋ｓｉｎ（２θ）／２Ｑ であり、ここで、θ＝
π×ｆｃ／Ｆｓで表され、ｆｃはカットオフ周波数、Ｆ
ｓはサンプリング周波数、Ｑは共振特性の制御パラメー
タ、であることを特徴とする請求項Ａ記載のデジタルフ
ィルタ装置。

【０１１１】

【発明の効果】以上詳述したように、この発明によれ
ば、フィルタ係数を記憶するための膨大なメモリを必要
としないにも拘わらず、種々のフィルタ係数を発生して
連続的に与えることにより多彩なフィルタ特性を発揮す
るデジタルフィルタ装置を提供することができる。

【図面の簡単な説明】

【図１】本発明にかかるデジタルフィルタ装置の基本的
構成を示す図である。

【図２】本発明にかかるデジタルフィルタ装置の実施例
の構成を示す図である。

【図３】本発明にかかるデジタルフィルタ装置の一実施
例の構成を示すブロック図である。

【図４】図３における三角関数発生回路の構成を示すブ
ロック図である。

【図５】図３における三角関数発生回路の関数テーブル
の構成を示す図である。

【図６】図３におけるフィルタ係数演算回路の構成を示
す回路図である。

【図７】本発明にかかるデジタルフィルタ装置の実施例
の動作を示すフローチャートである。

【図８】本発明にかかるデジタルフィルタ装置を利用し
た電子楽器の全体的な構成を概略的に示すブロック図で
ある。

【符号の説明】

２０ 制御信号発生回路（制御信号発生手段） ２１ 三角関数発生回路（三角関数発生手段） ２２ フィルタ係数演算回路（フィルタ係数演算手段） ２３ デジタルコントロールフィルタ（デジタルフィル
タ手段） ３０ 関数テーブル記憶部（記憶手段） ６０ 波形メモリ（デジタル波形発生手段） ６１ フィルタ係数発生装置（フィルタ係数発生手段） ６３ デジタルコントロールアンプ（振幅制御手段） ６４ デジタルコントロールオシレータ（デジタル波形
発生手段） ６５ デジタルエンベロープジェネレータ（振幅制御手
段） ６６ デジタルエンベロープジェネレータ（フィルタ係
数発生手段） θ 第１のパラメータ Ｑ，Ｈ／Ｌ 第２のパラメータ

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭60−144798（ＪＰ，Ａ) 特開 昭63−239494（ＪＰ，Ａ) 特開 昭63−266914（ＪＰ，Ａ) 特開 平３−151709（ＪＰ，Ａ)

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】入力される楽音信号に対して所定のデジタ
   ルフィルタ演算を施し、フィルタリングされた楽音信号
   を発生する手段（２３）と、 このフィルタリングにおけるカットオフ周波数値を設定
   し、しかもこの設定されるカットオフ周波数値を変化さ
   せる手段（２０）と、 この設定されるカットオフ周波数値に基づいて三角関数
   値を発生し、しかも当該カットオフ周波数値の変化によ
   って、当該発生される三角関数値を時間的に変化させる
   手段（２１）、（３０）と、 この時間的に変化される三角関数値を、上記カットオフ
   周波数値の時間的変化に基づいてさらに細かく補間する
   手段（３１）と、 この変化しかつ補間された三角関数値に基づいてフィル
   タ係数を発生し、この発生されたフィルタ係数を上記デ
   ジタルフィルタ演算に使用させる手段（２２）と、この使用させる手段（２２）は、上記フィルタリングの
   特性を切り換えるためのフィルタ係数を発生させるため
   の手段（４７）をさらに 備えたことを特徴とするデジタ
   ルフィルタ装置。
2. 【請求項２】入力される楽音信号に対して所定のデジタ
   ルフィルタ演算を施させ、フィルタリングされた楽音信
   号を発生させ（２３）、 このフィルタリングにおけるカットオフ周波数値を設定
   させ、しかもこの設定されるカットオフ周波数値を変化
   させ（２０）、 この設定されるカットオフ周波数値に基づいて三角関数
   値を発生させ、しかも当該カットオフ周波数値の変化に
   よって、当該発生される三角関数値を時間的に変化させ
   （２１）、（３０）、 この時間的に変化される三角関数値を、上記カットオフ
   周波数値の時間的変化に基づいてさらに細かく補間させ
   （３１）、 この変化しかつ補間された三角関数値に基づいてフィル
   タ係数を発生させ、この発生されたフィルタ係数を上記
   デジタルフィルタ演算に使用させ（２２）、この使用させること（２２）において、上記フィルタリ
   ングの特性を切り換えるためのフィルタ係数を発生させ
   ることをさらに行わせる ことを特徴とするデジタルフィ
   ルタ方法。
3. 【請求項３】入力される楽音信号に対して所定のデジタ
   ルフィルタ演算を施し、フィルタリングされた楽音信号
   を発生する手段（２３）と、 このフィルタリングにおけるパラメータを設定し、しか
   もこの設定されるパラメータ値を変化させる手段（２
   ０）と、 この設定されるパラメータ値に基づいて三角関数値を発
   生し、しかも当該パラメータ値の変化によって、当該発
   生される三角関数値を時間的に変化させる手段（２１）
   と、この時間的に変化された三角関数値に基づいて、上記デ
   ジタルフィルタ演算に必要なデータを演算し、この演算
   結果を上記デジタルフィルタ演算に使用させる手段（２
   ２）と、 上記時間的変化は、上記パラメータ値を対数的に変化さ
   せるものであり、 しかもこのパラメータ値が大きくなる
   ほど、当該パラメータ値の変化に対して当該三角関数値
   をより大きく変化させる手段（２１）、（３０）とを備
   えたことを特徴とするデジタルフィルタ装置。
4. 【請求項４】入力される楽音信号に対して所定のデジタ
   ルフィルタ演算を施させ、フィルタリングされた楽音信
   号を発生させ（２３）、 このフィルタリングにおけるパラメータを設定させ、し
   かもこの設定されるパラメータ値を変化させ（２０）、 この設定されるパラメータ値に基づいて三角関数値を発
   生させ、しかも当該パラメータ値の変化によって、当該
   発生される三角関数値を時間的に変化させ（２１）、この時間的に変化された三角関数値に基づいて、上記デ
   ジタルフィルタ演算に必要なデータを演算させ、この演
   算結果を上記デジタルフィルタ演算に使用させ（２
   ２）、 上記時間的変化は、上記パラメータ値を対数的に変化さ
   せるものであり、 しかもこのパラメータ値が大きくなる
   ほど、当該パラメータ値の変化に対して当該三角関数値
   をより大きく変化させることを特徴とするデジタルフィ
   ルタ方法。