JP3216603B2 - 同期システム - Google Patents
同期システムInfo
- Publication number
- JP3216603B2 JP3216603B2 JP17318798A JP17318798A JP3216603B2 JP 3216603 B2 JP3216603 B2 JP 3216603B2 JP 17318798 A JP17318798 A JP 17318798A JP 17318798 A JP17318798 A JP 17318798A JP 3216603 B2 JP3216603 B2 JP 3216603B2
- Authority
- JP
- Japan
- Prior art keywords
- oscillation
- inductance
- systems
- synchronization
- component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、同期システムに関
し、特に、複数の発振システムが同期して振動するシス
テムに関する。
し、特に、複数の発振システムが同期して振動するシス
テムに関する。
【０００２】
【従来の技術】現在、多くの人工システムにおいて、情
報処理やその動作は、いわゆるクロック信号に同調した
時間的ステップに従って行われている。システムが大規
模化、分散化、ネットワーク化するに従い、全体システ
ムが複数のサブシステムの集合によって構成され、これ
らサブシステム間の同期技術の重要性が増している。
報処理やその動作は、いわゆるクロック信号に同調した
時間的ステップに従って行われている。システムが大規
模化、分散化、ネットワーク化するに従い、全体システ
ムが複数のサブシステムの集合によって構成され、これ
らサブシステム間の同期技術の重要性が増している。
【０００３】同期技術が重要な分野として、集積回路
（システムオンチップ）、通信系（インターネットも含
む）、電力系、並列処理系、マイクロ波発振系など、実
用化分野は多岐にわたるが、原理的には、サブシステム
間の同期技術として共通な技術と捉える事ができる。
（システムオンチップ）、通信系（インターネットも含
む）、電力系、並列処理系、マイクロ波発振系など、実
用化分野は多岐にわたるが、原理的には、サブシステム
間の同期技術として共通な技術と捉える事ができる。
【０００４】例えば、大規模集積回路では、文献（1996
IEEE ISSCC Proc.(IEEE 1996)p.130）に記載される
ように、チップ内に位相同期回路（Phase Locked Loo
p；ＰＬＬ）や遅延同期回路（Delay Locked Loop；Ｄ
ＬＬ）を組み込んで、外部クロックにサブ回路群の同期
がとれるようにクロックを分配している。
IEEE ISSCC Proc.(IEEE 1996)p.130）に記載される
ように、チップ内に位相同期回路（Phase Locked Loo
p；ＰＬＬ）や遅延同期回路（Delay Locked Loop；Ｄ
ＬＬ）を組み込んで、外部クロックにサブ回路群の同期
がとれるようにクロックを分配している。
【０００５】
【発明が解決しようとする課題】ところで、集積回路が
大規模化し、処理速度すなわちクロック周波数が高速化
するにつれて、クロック分配と位相同期設計技術は益々
困難性を増している。すなわち、広領域で微細高密度構
造に高品質の高速のパルス信号を配信する際に、消費エ
ネルギーの増大、信頼性の低下（例えば、信号値、タイ
ミング、周波数マージンなどの低下）、同期回路の複雑
化によるオーバーヘッド、及び大規模化による設計の困
難化などが大きな課題となっている。これらは上述した
様々な分野で共通な課題である。
大規模化し、処理速度すなわちクロック周波数が高速化
するにつれて、クロック分配と位相同期設計技術は益々
困難性を増している。すなわち、広領域で微細高密度構
造に高品質の高速のパルス信号を配信する際に、消費エ
ネルギーの増大、信頼性の低下（例えば、信号値、タイ
ミング、周波数マージンなどの低下）、同期回路の複雑
化によるオーバーヘッド、及び大規模化による設計の困
難化などが大きな課題となっている。これらは上述した
様々な分野で共通な課題である。
【０００６】したがって、本発明は、上記技術的課題の
認識に基づき創案されたものであって、その目的は、サ
ブシステム間の同期を形成する場合において、各発振シ
ステムの同期現象を自動的に実現でき、全体システムを
自発的に同調させることを可能とした同期システムを提
供することにある。
認識に基づき創案されたものであって、その目的は、サ
ブシステム間の同期を形成する場合において、各発振シ
ステムの同期現象を自動的に実現でき、全体システムを
自発的に同調させることを可能とした同期システムを提
供することにある。
【０００７】
【課題を解決するための手段】前記目的を達成するた
め、本発明は、van der Pol（ファンデルポール）方程
式 （但しｘは変量、ｔは時間、εはパラメータである）で
システムの動作が規定される発振システムを複数備えた
構成とし、前記各発振システムが自システム以外の少な
くとも一つの他の発振システムと互いに結合因子で結合
し、複数の発振システム全体が、 又は、 （但し、ｇjiは発振システムｊと発振システムｉの結合
因子）で規定される。
め、本発明は、van der Pol（ファンデルポール）方程
式 （但しｘは変量、ｔは時間、εはパラメータである）で
システムの動作が規定される発振システムを複数備えた
構成とし、前記各発振システムが自システム以外の少な
くとも一つの他の発振システムと互いに結合因子で結合
し、複数の発振システム全体が、 又は、 （但し、ｇjiは発振システムｊと発振システムｉの結合
因子）で規定される。
【０００８】本発明は、前記発振システムが電気回路よ
りなり、実質的に、負性抵抗成分、キャパシタンス成
分、およびインダクタンス成分を含んで構成される。
りなり、実質的に、負性抵抗成分、キャパシタンス成
分、およびインダクタンス成分を含んで構成される。
【０００９】
【発明の実施の形態】本発明の実施の形態について以下
に説明する。本発明は、van der Pol方程式 でシステムの動作がそれぞれ記述できる複数の発振シス
テムにおいて、各発振システムが自分自身以外の少なく
とも一つの発振システムと互いに結合因子（ｇ）で結合
し、複数の発振システム全体が、 又は、 で記述される。発振システムは電気回路よりなり、電気
回路は、実質的に負性抵抗成分、キャパシタンス成分、
およびインダクタンス成分を有する。
に説明する。本発明は、van der Pol方程式 でシステムの動作がそれぞれ記述できる複数の発振シス
テムにおいて、各発振システムが自分自身以外の少なく
とも一つの発振システムと互いに結合因子（ｇ）で結合
し、複数の発振システム全体が、 又は、 で記述される。発振システムは電気回路よりなり、電気
回路は、実質的に負性抵抗成分、キャパシタンス成分、
およびインダクタンス成分を有する。
【００１０】結合因子（ｇ）は、 １＞ｇii≧ｇij（ｉ≠ｊ） を満たし、パラメータεがを満たし、負性抵抗成分−ｒ
０ 、キャパシタンス成分Ｃ ０ 、インダクタンス成分Ｌ 0
をそれぞれ含む発振システム二個で構成され、それらが
自己インダクタンス成分ｌ、負の相互インダクタンス−
ｍの相互誘導コイルによって結合し、前記結合因子
（ｇ）、およびパラメータ（ε）がそれぞれの条件、 を満たす。
０ 、キャパシタンス成分Ｃ ０ 、インダクタンス成分Ｌ 0
をそれぞれ含む発振システム二個で構成され、それらが
自己インダクタンス成分ｌ、負の相互インダクタンス−
ｍの相互誘導コイルによって結合し、前記結合因子
（ｇ）、およびパラメータ（ε）がそれぞれの条件、 を満たす。
【００１１】また、本発明の実施の形態においては、三
個以上複数の発振システムをアレイ状に配置し、互いに
隣接する発振システムが負の相互インダクタンスによっ
て結合し、アレイ周辺で一側に隣接発振システムがない
場合には各行、および各列をループ状に結合するように
構成してもよい。
個以上複数の発振システムをアレイ状に配置し、互いに
隣接する発振システムが負の相互インダクタンスによっ
て結合し、アレイ周辺で一側に隣接発振システムがない
場合には各行、および各列をループ状に結合するように
構成してもよい。
【００１２】あるいは、三個以上複数の発振システムを
アレイ状に配置し、互いに隣接する発振システムが負の
相互インダクタンスによって結合し、アレイ周辺で片側
に隣接発振システムがない発振システムではそれぞれの
自己インダクタンスを調整し、全て、個々の発振システ
ム内の電流値が等しくなるように調整する。
アレイ状に配置し、互いに隣接する発振システムが負の
相互インダクタンスによって結合し、アレイ周辺で片側
に隣接発振システムがない発振システムではそれぞれの
自己インダクタンスを調整し、全て、個々の発振システ
ム内の電流値が等しくなるように調整する。
【００１３】例えば、負性抵抗成分−ｒ ０ 、キャパシタ
ンス成分Ｃ ０ 、インダクタンス成分Ｌ 0 をそれぞれ含む
発振システム三個で構成され、それらが自己インダクタ
ンス成分ｌ、負の相互インダクタンス−ｍの相互誘導コ
イルによって結合し、その結合因子（ｇ）、およびパラ
メータがそれぞれの条件、 を満たす。
ンス成分Ｃ ０ 、インダクタンス成分Ｌ 0 をそれぞれ含む
発振システム三個で構成され、それらが自己インダクタ
ンス成分ｌ、負の相互インダクタンス−ｍの相互誘導コ
イルによって結合し、その結合因子（ｇ）、およびパラ
メータがそれぞれの条件、 を満たす。
【００１４】本発明の実施の形態においては、発振シス
テム三個で構成され、これらのシステムは、自己インダ
クタンス成分ｌ、負の相互インダクタンス−ｍの相互誘
導コイルによってループ状に結合し、その結合因子
（ｇ）、およびパラメータがそれぞれの条件、 を満たす。
テム三個で構成され、これらのシステムは、自己インダ
クタンス成分ｌ、負の相互インダクタンス−ｍの相互誘
導コイルによってループ状に結合し、その結合因子
（ｇ）、およびパラメータがそれぞれの条件、 を満たす。
【００１５】本発明による同期システムでは、自発的に
全体システムがその固有振動数で振動するので、各発振
システム間の同期現象を自動的に実現することができ、
従来の強制的同期調整方法から解放される。すなわち、
例えば集積回路の例で示せば、オンチップでのクロック
信号発生、回路要素パラメータの不均一性、回路要素の
部分的損傷等に対して、高ロバスト性（Robustness）を
有する自発的クロック信号による同期システムが実現で
きる。
全体システムがその固有振動数で振動するので、各発振
システム間の同期現象を自動的に実現することができ、
従来の強制的同期調整方法から解放される。すなわち、
例えば集積回路の例で示せば、オンチップでのクロック
信号発生、回路要素パラメータの不均一性、回路要素の
部分的損傷等に対して、高ロバスト性（Robustness）を
有する自発的クロック信号による同期システムが実現で
きる。
【００１６】本発明の実施の形態について図面を参照し
て説明する。回路jは、図８に示すように負性抵抗Ｒ
（Ｉj）１とコンデンサ（キャパシタンスＣ0）３とコイ
ル（インダクタンスＬ0）２１からなる発振回路を構成
するものとする。ここでＩjは、回路jを流れる電流であ
る。すると、キルヒホフ（Kirchhoff）のループ方程式
は、コンデンサ３の電荷Ｑjを用いて次式（１１）とな
る。
て説明する。回路jは、図８に示すように負性抵抗Ｒ
（Ｉj）１とコンデンサ（キャパシタンスＣ0）３とコイ
ル（インダクタンスＬ0）２１からなる発振回路を構成
するものとする。ここでＩjは、回路jを流れる電流であ
る。すると、キルヒホフ（Kirchhoff）のループ方程式
は、コンデンサ３の電荷Ｑjを用いて次式（１１）とな
る。
【００１７】
【００１８】更に時間ｔで微分すると次式（１２）とな
る。
る。
【００１９】
【００２０】ここで負性抵抗Ｒ（Ｉj）として次式（１
３）
３）
【００２１】
【００２２】を採用し、次のような変数変換
【００２３】
【００２４】を行なうと、次式（１５）に示す著名なva
n der Pol方程式となる。
n der Pol方程式となる。
【００２５】
【００２６】そしてこの振動回路の基準振動数ω0は次
式（１６）である。
式（１６）である。
【００２７】我々は鋭意研究した結果、
【００２８】
【００２９】又は、
【００３０】
【００３１】が連結したvan der Pol方程式に対する同
期化方程式となる、ということを発見した。ここでgjｉ
は回路ｊと回路ｉの結合因子である。そして同期を実現
するための十分条件は、 （条件１）１＞ｇii≧ｇij（ｉ≠ｊ） （条件２）ε＞０．１ である。
期化方程式となる、ということを発見した。ここでgjｉ
は回路ｊと回路ｉの結合因子である。そして同期を実現
するための十分条件は、 （条件１）１＞ｇii≧ｇij（ｉ≠ｊ） （条件２）ε＞０．１ である。
【００３２】同期化方程式では全ての回路をｇijで連結
するとしている。
するとしている。
【００３３】この条件を緩めて隣り合う回路だけの連結
に変更してもよい。しかし、以下の実施例に示すよう
に、同期が実現したものと想定した状態では、各回路を
流れる電流値が同じになるような補正が必要となる。
に変更してもよい。しかし、以下の実施例に示すよう
に、同期が実現したものと想定した状態では、各回路を
流れる電流値が同じになるような補正が必要となる。
【００３４】上式（１３）の負性抵抗では、電流の一次
の項を除いてあるが、これは必ずしも必要ではない。こ
こで必要な条件は、電流値が小さい場合には負の抵抗値
を、電流値が大きい場合には正の抵抗値を持ち、リミッ
トサイクルが形成されている、ということだけである。
これに伴ない、上式（１７）−（１８）で負性抵抗の項
が自動的に変更される。
の項を除いてあるが、これは必ずしも必要ではない。こ
こで必要な条件は、電流値が小さい場合には負の抵抗値
を、電流値が大きい場合には正の抵抗値を持ち、リミッ
トサイクルが形成されている、ということだけである。
これに伴ない、上式（１７）−（１８）で負性抵抗の項
が自動的に変更される。
【００３５】
【実施例】本発明の実施例について図面を参照して以下
に説明する。
に説明する。
【００３６】［実施例１］図１に示すように、２個の発
振回路を相互インダクタンスが負となる相互誘導コイル
２３−１、２３−２で連結させると、回路方程式は、上
式（１７）をみたす同期化回路となる。
振回路を相互インダクタンスが負となる相互誘導コイル
２３−１、２３−２で連結させると、回路方程式は、上
式（１７）をみたす同期化回路となる。
【００３７】パラメータとして、インダクタンス２１、
２３の値をＬ0、ｌ0、キャパシタンス３の容量をＣ0、
負のインダクタンス４の値を−ｍ、抵抗１のｒ0＋ｒ2Ｉ
2について、Ｌ0＝7×10-2Ｈ，ｌ＝7×10-2Ｈ，ｍ＝6×1
0-2Ｈ，Ｃ0＝200μＦ、ｒ0＝10オーム、ｒ2＝3.333×10
2オーム／Ａ2を採用すると、基準振動数はω0＝500ｒａ
ｄ／ｓｅｃで、ｇ11＝ｇ22＝ｇ12＝ｇ21＝０．３、ε＝
１となる。
２３の値をＬ0、ｌ0、キャパシタンス３の容量をＣ0、
負のインダクタンス４の値を−ｍ、抵抗１のｒ0＋ｒ2Ｉ
2について、Ｌ0＝7×10-2Ｈ，ｌ＝7×10-2Ｈ，ｍ＝6×1
0-2Ｈ，Ｃ0＝200μＦ、ｒ0＝10オーム、ｒ2＝3.333×10
2オーム／Ａ2を採用すると、基準振動数はω0＝500ｒａ
ｄ／ｓｅｃで、ｇ11＝ｇ22＝ｇ12＝ｇ21＝０．３、ε＝
１となる。
【００３８】この場合の同期化の例を、図２に示す。そ
の結果、任意の異なる始状態でスタート（ｔ＝０）した
二つの発振回路の電流振動が、ｔ〜１５（単位0.002se
c）で同期していることが確認できた。
の結果、任意の異なる始状態でスタート（ｔ＝０）した
二つの発振回路の電流振動が、ｔ〜１５（単位0.002se
c）で同期していることが確認できた。
【００３９】［実施例２］図３に示すように、３個の発
振回路を相互インダクタンスが負となる相互誘導コイル
で連結させると、式（１７）を満たす同期化回路にな
る。
振回路を相互インダクタンスが負となる相互誘導コイル
で連結させると、式（１７）を満たす同期化回路にな
る。
【００４０】パラメータとして、Ｌ0＝2×10-2Ｈ，ｌ＝
6×10-2Ｈ，ｍ＝6×10-2Ｈ，Ｌ1＝8×10-2Ｈ、Ｃ0＝200
μＦ、ｒ0＝10オーム、ｒ2＝3.333×102オーム／Ａ2を
用いると基準振動数は、ω0＝500rad/secで、ｇ11＝ｇ
22＝ｇ33＝ｇ12＝ｇ23＝０．３、ｇ31＝０、ε＝１とな
る。但し、Ｌ1は図３の両端の発振回路のインダクタン
ス２２−１、２２−２の値である。
6×10-2Ｈ，ｍ＝6×10-2Ｈ，Ｌ1＝8×10-2Ｈ、Ｃ0＝200
μＦ、ｒ0＝10オーム、ｒ2＝3.333×102オーム／Ａ2を
用いると基準振動数は、ω0＝500rad/secで、ｇ11＝ｇ
22＝ｇ33＝ｇ12＝ｇ23＝０．３、ｇ31＝０、ε＝１とな
る。但し、Ｌ1は図３の両端の発振回路のインダクタン
ス２２−１、２２−２の値である。
【００４１】ここで、両端の回路が中央の回路とは異な
る点を補正するためとする。この場合の同期化の例を図
４に示す。その結果、任意の異なる始状態でスタート
（ｔ＝０）した三つの発振回路の電流振動が、ほぼ時間
２０（単位0.002sec）で同期していることが確認でき
た。
る点を補正するためとする。この場合の同期化の例を図
４に示す。その結果、任意の異なる始状態でスタート
（ｔ＝０）した三つの発振回路の電流振動が、ほぼ時間
２０（単位0.002sec）で同期していることが確認でき
た。
【００４２】［実施例３］図５に示すように、３個の発
振回路を相互インダクタンスが負となる相互誘導コイル
で連結させると、式（１７）を満たす同期化回路とな
る。図５を参照すると、アレイ周辺の一端の発振回路
は、他端の発振回路と負の相互インダクタンスの相互誘
導コイル２３−１、２３−２で連結されている。
振回路を相互インダクタンスが負となる相互誘導コイル
で連結させると、式（１７）を満たす同期化回路とな
る。図５を参照すると、アレイ周辺の一端の発振回路
は、他端の発振回路と負の相互インダクタンスの相互誘
導コイル２３−１、２３−２で連結されている。
【００４３】パラメータとしてＬ0＝2×10-2Ｈ，ｌ＝6
×10-2Ｈ，ｍ＝6×10-2Ｈ，Ｃ0＝200μＦ、ｒ0＝10オー
ム、ｒ2＝3.333×102オーム／Ａ2を用いると基準振動数
は、ω0＝500rad/secで、ｇ11＝ｇ22＝ｇ33＝ｇ12＝ｇ
23＝ｇ31＝０．３，ε＝１となる。
×10-2Ｈ，ｍ＝6×10-2Ｈ，Ｃ0＝200μＦ、ｒ0＝10オー
ム、ｒ2＝3.333×102オーム／Ａ2を用いると基準振動数
は、ω0＝500rad/secで、ｇ11＝ｇ22＝ｇ33＝ｇ12＝ｇ
23＝ｇ31＝０．３，ε＝１となる。
【００４４】この場合、全ての回路が対等となり、前記
実施例２で行なったような両端の補正は必要ない。本実
施例の同期化の例を、図６に示す。その結果、任意の異
なる始状態でスタート（ｔ＝０）した三つの発振回路の
電流振動が、ｔ〜１５（単位0.002sec）で同期している
ことが確認できた。
実施例２で行なったような両端の補正は必要ない。本実
施例の同期化の例を、図６に示す。その結果、任意の異
なる始状態でスタート（ｔ＝０）した三つの発振回路の
電流振動が、ｔ〜１５（単位0.002sec）で同期している
ことが確認できた。
【００４５】[実施例４]本発明のさらに別の実施例とし
て、発振回路を９個、相互インダクタンスが負となる相
互誘導コイルで連結した回路を図７に示す。
て、発振回路を９個、相互インダクタンスが負となる相
互誘導コイルで連結した回路を図７に示す。
【００４６】この回路が、式（１７）を満たす同期化回
路となるには、両端の発振回路を、前記実施例３のよう
に連結するか、もしくは前記実施例２のように、両端の
補正が必要となる。この場合補正として、同期した際に
は個々の回路内の電流値を同じにする自己インダクタン
スの値を選ぶ。
路となるには、両端の発振回路を、前記実施例３のよう
に連結するか、もしくは前記実施例２のように、両端の
補正が必要となる。この場合補正として、同期した際に
は個々の回路内の電流値を同じにする自己インダクタン
スの値を選ぶ。
【００４７】なお、上記実施例では、結合因子としてイ
ンダクタンス効果を用いたが、場合によってはキャパシ
タンス効果を用いることができる。
ンダクタンス効果を用いたが、場合によってはキャパシ
タンス効果を用いることができる。
【００４８】
【発明の効果】以上説明したように、本発明によれば、
全体システムが複数のサブシステムの集合によって構成
され、サブシステム間の同期を形成する場合において、
各発振システムの同期現象を自動的に実現でき、全体シ
ステムを自発的に同調させることができるので、従来の
強制的同期調整方法から解放することができる。例えば
集積回路の例について本発明を適用した場合、オンチッ
プでのクロック信号発生、回路要素パラメータの不均一
性、部分的損傷などに対する、自発的クロック信号の高
ロバスト性を実現することができる。
全体システムが複数のサブシステムの集合によって構成
され、サブシステム間の同期を形成する場合において、
各発振システムの同期現象を自動的に実現でき、全体シ
ステムを自発的に同調させることができるので、従来の
強制的同期調整方法から解放することができる。例えば
集積回路の例について本発明を適用した場合、オンチッ
プでのクロック信号発生、回路要素パラメータの不均一
性、部分的損傷などに対する、自発的クロック信号の高
ロバスト性を実現することができる。
【図１】本発明の第１の実施例の回路構成を示す図であ
る
る
【図２】本発明の第１の実施例の同期結果を示す信号波
形図である。
形図である。
【図３】本発明の第２の実施例の回路構成を示す図であ
る
る
【図４】本発明の第２の実施例の同期結果を示す信号波
形図である。
形図である。
【図５】本発明の第３の実施例の回路構成を示す図であ
る
る
【図６】本発明の第３の実施例の同期結果を示す信号波
形図である。
形図である。
【図７】本発明の第４の実施例の回路構成を示す図であ
る。
る。
【図８】van der Pol方程式で記述できる基本発振回
路の構成を示す図である。
路の構成を示す図である。
１ Ｒ（Ｉ）：負性抵抗 ２１ 自己誘導インダクタンス ２２ 自己誘導インダクタンス ２３ 自己誘導インダクタンス ３ キャパシタンス ４ 負相互誘導インダクタンス
フロントページの続き (56)参考文献 特開 昭56−166642（ＪＰ，Ａ) 特公 昭46−17809（ＪＰ，Ｂ２) 特公 昭43−27452（ＪＰ，Ｂ２) ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ Ｃｉｒｃｕｉｔｓ ａｎｄ Ｓ ｙｓｔｅｍｓ 36〔６〕（1989−６) ｐ．897−901 ＩＥＥＥ Ｉｎｔｅｒｎａｔｉｏｎａ ｌ Ｓｙｍｐｏｓｉｕｍ ｏｎ Ｃｉｒ ｃｕｉｔｓ ａｎｄ Ｓｙｓｔｅｍｓ, 1998．ＩＳＣＡＳ’〔Ｖｏｌ．３〕 （1998−６−３）ｐ．314−317 (58)調査した分野(Int.Cl.7，ＤＢ名) H03L 7/00 ＪＩＣＳＴファイル（ＪＯＩＳ) 実用ファイル（ＰＡＴＯＬＩＳ) 特許ファイル（ＰＡＴＯＬＩＳ)
Claims (8)
- 【請求項１】負性抵抗成分、キャパシタンス成分、およ
びインダクタンス成分を含む発振システムであって、 ファンデルポール（van der Pol）方程式 （但し、ｘは変量、ｔは時間、εはパラメータである）
でシステムの動作が規定される発振システムを複数備え
た構成とし、 前記各発振システムが自システム以外の少なくとも一つ
の他の発振システムと互いに結合因子で結合し、複数の
発振システム全体が、 又は、 （但し、ｇjｉはと発振システムｊと発振システムｉの
結合因子）で規定され、負性抵抗成分−ｒ０、キャパシ
タンス成分Ｃ0、インダクタンス成分Ｌ0を有する発振シ
ステム二個で構成した場合、これらの発振システムを、
自己インダクタンス成分ｌ、負の相互インダクタンス−
ｍの相互誘導コイルによって結合し、前記結合因子
（ｇ）、およびパラメータ（ε）がそれぞれの条件、 を満たすことを特徴とする同期システム。 - 【請求項２】前記結合因子ｇが、１＞ｇii≧ｇij（ｉ≠
ｊ）なる条件を満たす、ことを特徴とする請求項１に記
載の同期システム。 - 【請求項３】前記パラメータεが、ε＞０．１を満たす
ことを特徴とする請求項１又は２に記載の同期システ
ム。 - 【請求項４】前記発振システムを三個以上アレイ状に配
置し、互いに隣接する発振システムが負の相互インダク
タンスによって結合され、 アレイ周辺で一側に隣接発振システムが存在しない発振
システムでは、それぞれの自己インダクタンスが調整さ
れ、前記複数の発振システム内の電流値モードが等しく
される、ことを特徴とする請求項１乃至３のいずれか一
に記載の同期システム。 - 【請求項５】負性抵抗成分、キャパシタンス成分、およ
びインダクタンス成分を含む発振システムであって、 ファンデルポール（van der Pol）方程式 （但し、ｘは変量、ｔは時間、εはパラメータである）
でシステムの動作が規定される発振システムを複数備え
た構成とし、 前記各発振システムが自システム以外の少なくとも一つ
の他の発振システムと互いに結合因子で結合し、複数の
発振システム全体が、 又は、 （但し、ｇjｉはと発振システムｊと発振システムｉの
結合因子）で規定され、前記発振システムを三個アレイ
状に配置し、互いに隣接する発振システムが負の相互イ
ンダクタンスによって結合され、 負性抵抗成分−ｒ０、キャパシタンス成分Ｃ0、インダ
クタンス成分Ｌ0を有する発振システム三個が、自己イ
ンダクタンス成分ｌ、負の相互インダクタンス−ｍの相
互誘導コイルによって結合し、その結合因子（ｇ）、お
よびパラメータ（ε）がそれぞれの条件、 を満たすことを特徴とする同期システム。 - 【請求項６】アレイ周辺で一側の発振システムは反対側
の周辺の発振システムと負の相互インダクタンスの相互
誘導コイルによってループ状に結合し、その結合因子
（ｇ）、およびパラメータ（ε）がそれぞれの条件、 を満たすことを特徴とする請求項５記載の同期システ
ム。 - 【請求項７】前記結合因子ｇが、１＞ｇii≧ｇij（ｉ≠
ｊ）なる条件を満たす、ことを特徴とする請求項５又は
６に記載の同期システム。 - 【請求項８】前記パラメータεが、ε＞０．１を満たす
ことを特徴とする請求項５又は６に記載の同期システ
ム。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17318798A JP3216603B2 (ja) | 1998-06-19 | 1998-06-19 | 同期システム |
| US09/328,716 US6133798A (en) | 1998-06-19 | 1999-06-09 | Oscillation system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17318798A JP3216603B2 (ja) | 1998-06-19 | 1998-06-19 | 同期システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000013217A JP2000013217A (ja) | 2000-01-14 |
| JP3216603B2 true JP3216603B2 (ja) | 2001-10-09 |
Family
ID=15955714
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17318798A Expired - Fee Related JP3216603B2 (ja) | 1998-06-19 | 1998-06-19 | 同期システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3216603B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SE0102420D0 (sv) * | 2001-07-05 | 2001-07-05 | Ericsson Telefon Ab L M | Oscillator |
| JP4055202B2 (ja) * | 2002-05-17 | 2008-03-05 | 日本電気株式会社 | 基準振動発生装置、その相互同期化系およびその相互同期化方法 |
-
1998
- 1998-06-19 JP JP17318798A patent/JP3216603B2/ja not_active Expired - Fee Related
Non-Patent Citations (2)
| Title |
|---|
| ＩＥＥＥ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｓｙｍｐｏｓｉｕｍ ｏｎ Ｃｉｒｃｕｉｔｓ ａｎｄ Ｓｙｓｔｅｍｓ，１９９８．ＩＳＣＡＳ’〔Ｖｏｌ．３〕（１９９８−６−３）ｐ．３１４−３１７ |
| ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ Ｃｉｒｃｕｉｔｓ ａｎｄ Ｓｙｓｔｅｍｓ ３６〔６〕（１９８９−６）ｐ．８９７−９０１ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000013217A (ja) | 2000-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4238199B2 (ja) | 集積回路 | |
| US9209965B2 (en) | Network interface with clock recovery module on line card | |
| KR100811766B1 (ko) | 주파수-체배 지연 동기 루프 및 그를 이용하여 출력 클록 신호를 생성하는 방법 | |
| US7015765B2 (en) | Resonant clock distribution for very large scale integrated circuits | |
| JPH0537364A (ja) | 位相同期ループ | |
| US20060139112A1 (en) | Resonant clock distribution for very large scale integrated circuits | |
| JP2007082158A (ja) | クロック信号の生成及び分配装置 | |
| US10754371B1 (en) | Capacitive clock distribution system | |
| TWI241763B (en) | Multiphase voltage controlled oscillator | |
| JP2710537B2 (ja) | クロック発生器、クロック発生方法、および標本化データ・システム | |
| JP3194314B2 (ja) | 同期型回路 | |
| US7188131B2 (en) | Random number generator | |
| US6133798A (en) | Oscillation system | |
| JP3216603B2 (ja) | 同期システム | |
| JP4083884B2 (ja) | Ｐｌｌ回路及びｐｌｌ回路を内蔵した半導体集積回路 | |
| Matsuzaka et al. | Analog CMOS circuit implementation of a pulse-coupled phase oscillator system and observation of synchronization phenomena | |
| JP3196844B2 (ja) | 位相調整回路 | |
| WO1997029543A1 (en) | Electronic digital clock distribution system | |
| TW515142B (en) | Frequency divider | |
| Uhm et al. | General coupling matrix synthesis method for microwave resonator filters of arbitrary topology | |
| US20040017240A1 (en) | Apparatus and method for delay matching of full and divided clock signals | |
| US6741108B1 (en) | Method and circuit to reduce jitter generation in a PLL using a reference quadrupler and an equalizer | |
| JP3401969B2 (ja) | クロック信号生成装置 | |
| JPH06112785A (ja) | ジッタ発生装置 | |
| JP3772668B2 (ja) | 位相同期ループを用いた発振回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010703 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070803 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080803 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080803 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090803 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090803 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100803 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110803 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110803 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120803 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130803 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |