JP3216514U - 電力増幅回路ならびに当該電力増幅回路および電源を有する回路 - Google Patents

Abstract

【課題】高インピーダンスの負荷に出力を供給する電力増幅回路ならびに当該電力増幅回路および電源を有する回路において、消費電力を最適化する。【解決手段】電源から供給される電圧を昇圧する昇圧回路４０と、昇圧された電圧を分圧し、基準電位電圧を生成する分圧回路５０と、昇圧された電圧および基準電位電圧が供給される電力増幅器１０と、を有する電力増幅回路１００’を提供する。さらに、当該電力増幅回路と、昇圧回路に電圧を供給する電源２００’と、を有する回路を提供する。【選択図】図２

Description

本考案は、高インピーダンスの負荷に出力を供給する電力増幅回路ならびに当該電力増幅回路および電源を有する回路に関するものである。

オーディオ信号のような電子信号を増幅する電力増幅器として、例えば特許文献１には、必要なときに増大された電力出力を提供する技術が開示されている。

他の例として、図１を用いて従来の電力増幅回路を説明する。
電力増幅回路１００は、電力増幅器１０および降圧回路３０を有し、高電圧低電流電源２００に接続されている。
高電圧低電流電源２００では、例えば、電圧は±６０Ｖであり、電流は０．１Ａである。高電圧低電流電源２００は、＋端子（＋Ｂ）、ＧＮＤ端子および−端子（−Ｂ）を有し、±Ｂ（Ｖ）の電圧を供給する。
降圧回路３０は、高電圧低電流電源２００の＋端子から供給された電圧＋ＢをＶＣＣに降圧する。降圧回路３０のスケールファクタは、１／Ｓ＝ＶＣＣ／２Ｂとして表される。
電力増幅器１０は、ブートストラップハイサイド電源回路およびハーフブリッジ出力段を有するスイッチング方式の電力増幅器であり、例えば、ＰＷＭ電力増幅器である。ブートストラップハイサイド電源回路は、高電圧ゲートドライバ１１、ダイオード１２およびコンデンサ１３を有し、ハーフブリッジ出力段は、２つのトランジスタ１４ａ、１４ｂを有する。
電力増幅器１０の＋電源入力端子１０ａには、高電圧低電流電源２００の＋電圧（＋Ｂ）が印加され、電力増幅器１０の−電源入力端子１０ｃには、高電圧低電流電源２００の−電圧（−Ｂ）が印加され、電力増幅器１０の入力端子１０ｄには、降圧回路３０によって降圧された電圧（ＶＣＣ）が印加される。
電力増幅器１０は、＋電源入力端子１０ａから入力される正電源と−電源入力端子１０ｃから入力される負電源とによって、入力端子１０ｆから入力される入力信号Ｖｉｎを増幅して、出力端子１０ｂから出力信号Ｖｏｕｔを出力する。出力信号Ｖｏｕｔは、ローパスフィルタＬＰＦ（図示せず）を介して負荷Ｌに供給される。
また、電力増幅器１０の基準端子１０ｅは、高電圧低電流電源２００のＧＮＤ端子に接続されている。

特開２００９−１３５９０３号公報

以下、図１の電力増幅回路１００における消費電力を検討する。
高電圧低電流電源２００は、電流（ＩＢ＋ＩｃｃＩ）を供給し、降圧回路３０は、電流Ｉｃｃを供給する。
電力増幅回路１００全体での消費電力Ｐｔｏｔａｌは、式（１）（２）のとおりである。
Ｐｔｏｔａｌ＝Ｓ×ＶＣＣ×（ＩＢ＋ＩｃｃＩ） （１）
Ｐｔｏｔａｌ＝Ｐｃｏｎｖ＋Ｐｌｏａｄ＋Ｐａｍｐ （２）
ただし、Ｓは降圧回路３０のスケールファクタ（１／Ｓ＝ＶＣＣ／２Ｂ）であり、Ｐｃｏｎｖは降圧回路３０での消費電力であり、Ｐｌｏａｄは負荷Ｌでの消費電力であり、Ｐａｍｐは電力増幅器１０での消費電力である。
負荷Ｌがダイナミックスピーカー等である場合、負荷Ｌのインピーダンスは低い（例えば数Ω程度）ので、
Ｐｌｏａｄ＞＞Ｐｃｏｎｖ、Ｐａｍｐ
が成立する。これは、大部分の電力が負荷Ｌで消費されることを意味する。しかしながら、負荷Ｌがピエゾ素子（ピエゾスピーカ）等である場合、負荷Ｌのインピーダンスは高い（例えば１ｋＨｚで１ｋΩ程度）ので、
Ｐｌｏａｄ＜＜Ｐｃｏｎｖ（ＩＢ＜＜ＩｃｃＩ）
が成立する。すなわち、負荷Ｌでの消費電力Ｐｌｏａｄより、降圧回路３０の消費電力Ｐｃｏｎｖがはるかに大きくなる。これは、高電圧低電流電源２００から供給される電力の大部分が、負荷Ｌ以外の部分で消費されることを意味するため、消費電力の最適化という観点で問題である。

本考案は、上述した問題点を解消し、高インピーダンスの負荷に出力を供給する電力増幅回路ならびに当該電力増幅回路および電源を有する回路において、消費電力を最適化することを目的とする。

本考案の電力増幅回路は、
電源から供給される電圧を昇圧する昇圧回路と、
昇圧された電圧を分圧し、基準電位電圧を生成する分圧回路と、
前記昇圧された電圧および前記基準電位電圧が供給される電力増幅器と、
を有する。

本考案の電力増幅回路は、
昇圧比制御回路をさらに有し、
前記昇圧比制御回路は、前記電力増幅器への入力信号または前記電力増幅器からの出力信号に応じて、前記昇圧回路の昇圧比を制御する、
ことが好ましい。

本考案の回路は、
上述した電力増幅回路と、
前記昇圧回路に電圧を供給する電源と、
を有する。

従来の電力増幅回路のブロック図である。 本考案の第１実施形態に係る電力増幅回路のブロック図である。 （ａ）は、図１に示す電力増幅回路の電位状態を示し、（ｂ）は、図２に示す電力増幅回路の電位状態を示す。 （ａ）は、図１に示す高電圧低電流電源の電力効率を示し、（ｂ）は、図２に示す低電圧高電流電源の電力効率を示す。 本考案の第２実施形態に係る電力増幅回路のブロック図である。 昇圧回路により昇圧される電圧を示す図である。

図２は、本考案の第１実施形態に係る電力増幅回路のブロック図である。
図２において、図１と同一の構成には同一の参照符号を付してその説明を省略する。
電力増幅回路１００’は、電力増幅器１０、第１のＤＣ／ＤＣコンバータとしての昇圧回路４０および第２のＤＣ／ＤＣコンバータとしての分圧回路５０を有し、電源２００’に接続されている。
電源２００’では、例えば、電圧は１２Ｖであり、電流は１Ａである。以下、電源２００’を図１の高電圧低電流電源２００と区別するために、低電圧高電流電源２００’と称する。低電圧高電流電源２００’は、ＶＣＣ端子および０Ｖ端子を有する。
昇圧回路４０は、低電圧高電流電源２００’のＶＣＣ端子から供給された電圧ＶＣＣを＋Ｂに昇圧する。昇圧回路４０のスケールファクタは、Ｓ＝２Ｂ／ＶＣＣとして表される。
分圧回路５０は、昇圧された電圧＋Ｂを分圧し、基準電位電圧ＶＧを生成する。基準電位電圧ＶＧは、±Ｂの中点電位に限定されるものではなく、分圧回路５０は、任意の比率で分圧することができる。分圧回路５０は、２つのトランジスタ、４つの抵抗および１つのダイオードから構成されてもよいし、演算増幅回路から構成されてもよい。
低電圧高電流電源２００’からの電圧を、昇圧回路４０を用いて昇圧し、分圧回路５０を用いて分圧することにより、電力増幅器１０の各入力端子には、図１の場合と同一の電圧が入力される。すなわち、＋電源入力端子１０ａには、＋Ｂが印加され、−電源入力端子１０ｃには、−Ｂが印加され、入力端子１０ｄには、ＶＣＣが印加される。
なお、コンデンサＣ１、Ｃ２は、出力電圧を平滑化することができるので、図示例のように設けることが好ましいが、省略することもできる。

図３を用いて、（ａ）図１に示す従来の電力増幅回路１００および（ｂ）図２に示す本考案の第１実施形態に係る電力増幅回路１００’の電位状態について説明する。
図１に示す従来の電力増幅回路１００では、Ｉｃｃは＋Ｂと−Ｂとの間を還流するので、その間に存在する降圧回路３０ではＩｃｃによる電力損失が発生する。
図２に示す本考案の第１実施形態に係る電力増幅回路１００’では、Ｉｃｃは低電圧高電流電源２００’から供給されるため、ＶＣＣより高電位のＶＧや＋Ｂ側からは電力が供給されない。それゆえ、Ｉｃｃによる電力損失が少ない。

表１は、図１に示す従来の電力増幅回路１００および図２に示す本考案の第１実施形態に係る電力増幅回路１００’の消費電力Ｐｔｏｔａｌの比較を示す。
Ｓは降圧回路３０および昇圧回路４０のスケールファクタであり、ηは降圧回路３０および昇圧回路４０の効率である。
降圧回路３０では、スケールファクタおよび効率は、式（３）（４）のとおりであるため、式（３）（４）を変形すると式（５）のとおりになる。
１／Ｓ＝ＶＣＣ／２Ｂ （３）
η＝（ＶＣＣ×Ｉｃｃ）／（２Ｂ×ＩｃｃＩ） （４）
ＩｃｃＩ＝Ｉｃｃ／（Ｓ×η） （５）
ここで、Ｉｃｃ＝１００ｍＡ、Ｓ＝１０、η＝８０％であるので、ＩｃｃＩ＝１２．５ｍＡである。
図１に示す従来の電力増幅回路１００の消費電力Ｐｔｏｔａｌは、上述した式（１）のとおりである。
昇圧回路４０では、スケールファクタおよび効率は、式（６）（７）のとおりであるため、式（６）（７）を変形すると式（８）のとおりになる。
Ｓ＝２Ｂ／ＶＣＣ （６）
η＝（２Ｂ×ＩＢ）／（ＶＣＣ×ＩＢＩ） （７）
ＩＢＩ＝（Ｓ／η）×ＩＢ （８）
ここで、Ｓ＝１０、η＝８０％であるので、ＩＢＩ＝１２．５×ＩＢ（ｍＡ）である。
図２に示す本考案の第１実施形態に係る電力増幅回路１００’の消費電力Ｐｔｏｔａｌは、式（９）のとおりである。
Ｐｔｏｔａｌ＝ＶＣＣ×（ＩＢＩ＋Ｉｃｃ） （９）

表１より、負荷Ｌが高インピーダンスであるとき（すなわち、１ｍＡ≦ＩＢ＜１０ｍＡのとき）、本考案の第１実施形態に係る電力増幅回路１００’は、従来の電力増幅回路１００と比較して消費電力Ｐｔｏｔａｌが低減していることが分かる。特に、ＩＢ＝１ｍＡのとき、電力効率が１６．７％改善していることが分かる。
このように、本実施形態では、高インピーダンスの負荷に出力を供給する電力増幅回路において、消費電力を最適化することができる。

次に、電力増幅回路および電源を有する回路について検討する。
電力増幅回路および電源を有する回路では、全体の電力は、電力増幅回路の消費電力Ｐｔｏｔａｌと電源の損失Ｐｌｏｓｓとを足し合わせたものである。
図１に示す高電圧低電流電源２００および図２に示す低電圧高電流電源２００’は、汎用品であり、大部分の高電圧低電流電源２００が、図４（ａ）に示す電力効率を有し、大部分の低電圧高電流電源２００’が図４（ｂ）に示す電力効率を有する。

図１に示す高電圧低電流電源２００では、その損失Ｐｌｏｓｓは、式（１０）のとおりである。
Ｐｌｏｓｓ＝（１−η）×（ＩＢ＋ＩｃｃＩ） （１０）
図４（ａ）から、ＩＢが、１ｍＡ、１０ｍＡ、１００ｍＡのときの効率ηを求め、式（１０）に代入してＰｌｏｓｓを求めると、表２のとおりになる（ただし、ＩｃｃＩ＝１２．５ｍＡ）。なお、ＩＢおよびＰｔｏｔａｌは、表１の値と同一である。

図２に示す低電圧高電流電源２００’では、その損失Ｐｌｏｓｓは、式（１１）のとおりである。
Ｐｌｏｓｓ＝（１−η）×（ＩＢＩ＋Ｉｃｃ） （１１）
図４（ｂ）から、ＩＢが、１ｍＡ、１０ｍＡ、１００ｍＡのときの効率ηを求め、式（１１）に代入してＰｌｏｓｓを求めると、表３のとおりになる（ただし、ＩＢＩ＝１２．５×ＩＢ、Ｉｃｃ＝１００ｍＡ）。なお、ＩＢおよびＰｔｏｔａｌは、表１の値と同一である。

表２および表３より、ＩＢ＝１ｍＡの際、図１の回路の全体の電力は３．０５Ｗであり、図２の回路の全体の電力は１．５８Ｗであるので、本考案の回路では、効率が４８％改善されていることが分かる。すなわち、負荷Ｌが高インピーダンスであるとき、電力増幅回路の消費電力Ｐｔｏｔａｌが低減するだけでなく、電源の損失Ｐｌｏｓｓも改善されていることから、本考案の回路（電力増幅回路および電源を含む）としても効率が改善されることが分かる。

図５は、本考案の第２実施形態に係る電力増幅回路のブロック図である。
図５においては、図２との相違点のみを説明する。
電力増幅回路１００”は、昇圧比制御回路６０をさらに有する。昇圧比制御回路６０は、電力増幅器１０への入力信号Ｖｉｎを受信し、この入力信号Ｖｉｎに応じて、昇圧回路４０の昇圧比を制御する。
図６を用いて説明すると、図２の第１実施形態に係る電力増幅回路１００’の場合、昇圧回路４０は、ＶＣＣを一定電圧＋Ｂに昇圧する。一方、図５の第２実施形態に係る電力増幅回路１００”の場合、昇圧回路４０は、入力信号Ｖｉｎの振幅が変化した場合、入力信号Ｖｉｎのエンベロープに追従するようにＶＣＣを＋Ｂｅに昇圧するように、昇圧比制御回路６０によって制御される。
本実施形態では、入力信号Ｖｉｎの振幅が小さいときに、電力増幅器１０の電源電力を減少することにより、トランジスタ１４ａ、１４ｂの無効電力を減少し、ＥＭＩの発生を抑制することができる。
なお、図６では、昇圧比制御回路６０には、電力増幅器１０への入力信号Ｖｉｎが入力されていたが、電力増幅器１０からの出力信号Ｖｏｕｔが入力されてもよい。この場合、昇圧比制御回路６０は、入力される出力信号Ｖｏｕｔに応じて、昇圧回路４０の昇圧比を制御する。

本考案は、上述した実施形態に限定されず、さまざまな変形が可能である。
例えば、低電圧高電流電源２００’は、ＡＣアダプターのようなフローティング電源でもよいし、電池でもよい。

Claims (3)

1. 電源から供給される電圧を昇圧する昇圧回路（４０）と、
   昇圧された電圧を分圧し、基準電位電圧を生成する分圧回路（５０）と、
   前記昇圧された電圧および前記基準電位電圧が供給される電力増幅器（１０）と、
   を有する電力増幅回路（１００’、１００”）。
2. 昇圧比制御回路（６０）をさらに有し、
   前記昇圧比制御回路（６０）は、前記電力増幅器（１０）への入力信号（Ｖｉｎ）または前記電力増幅器（１０）からの出力信号（Ｖｏｕｔ）に応じて、前記昇圧回路（４０）の昇圧比を制御する、
   請求項１に記載の電力増幅回路（１００’、１００”）。
3. 請求項１または２に記載の電力増幅回路（１００’、１００”）と、
   前記昇圧回路（４０）に電圧を供給する電源（２００’）と、
   を有する回路。

Images