JP3215504B2 - Method for manufacturing semiconductor light emitting device and semiconductor light emitting device - Google Patents

Method for manufacturing semiconductor light emitting device and semiconductor light emitting device

Info

Publication number
JP3215504B2
JP3215504B2 JP16239492A JP16239492A JP3215504B2 JP 3215504 B2 JP3215504 B2 JP 3215504B2 JP 16239492 A JP16239492 A JP 16239492A JP 16239492 A JP16239492 A JP 16239492A JP 3215504 B2 JP3215504 B2 JP 3215504B2
Authority
JP
Japan
Prior art keywords
semiconductor crystal
crystal
semiconductor
emitting device
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP16239492A
Other languages
Japanese (ja)
Other versions
JPH065581A (en
Inventor
茂稔 伊藤
裕章 工藤
治久 瀧口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP16239492A priority Critical patent/JP3215504B2/en
Publication of JPH065581A publication Critical patent/JPH065581A/en
Application granted granted Critical
Publication of JP3215504B2 publication Critical patent/JP3215504B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Weting (AREA)
  • Semiconductor Lasers (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は化合物半導体の湿式エッ
チング方法に係る。
The present invention relates to a wet etching method for compound semiconductors.

【0002】[0002]

【従来の技術】半導体結晶の加工技術として、結晶を腐
食性の液体(エッチング液)に浸すことによりエッチン
グを行う湿式エッチングがある。この方法においては、
エッチング液に耐性のあるレジストを半導体表面に塗布
し、該レジストをフォトリソグラフィーあるいは電子線
リソグラフィーの方法により、部分的に除去することに
よってレジストパターンを形成し、半導体結晶をエッチ
ング液に浸すことによって、半導体結晶の必要な部分の
みを残してエッチングをする方法が半導体素子構造の形
成に応用されている。
2. Description of the Related Art As a processing technique of a semiconductor crystal, there is wet etching in which a crystal is immersed in a corrosive liquid (etching liquid) to perform etching. In this method,
By applying a resist resistant to an etchant on the semiconductor surface, forming a resist pattern by partially removing the resist by a method of photolithography or electron beam lithography, and immersing the semiconductor crystal in the etchant, A method of performing etching while leaving only a necessary portion of a semiconductor crystal has been applied to formation of a semiconductor element structure.

【0003】湿式エッチング技術は他のエッチング技術
と比べて、装置設備が簡便で半導体結晶に与える損傷が
小さいといった特徴を有するので、特に半導体発光素子
のように結晶中の欠陥が素子特性に大きい影響を与える
場合に多用されている。
[0003] Compared with other etching techniques, the wet etching technique has features that the equipment is simpler and damage to a semiconductor crystal is small, so that defects in the crystal greatly affect the element characteristics, especially in a semiconductor light emitting element. Is often used to give.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、湿式エ
ッチングには以下の問題がある。すなわち、マスクとし
て用いるレジストと下地結晶間の密着性が悪いために、
エッチング液は両層間に入り込み、サイドエッチングが
入る。しかも前記の密着性を厳密に制御することが困難
であるために、サイドエッチング量の制御性が悪く、加
工寸法のばらつきが大きくなる。したがって、湿式エッ
チング法で作成される半導体デバイスの特性が一定せ
ず、製造歩留まりが悪いという問題があった。
However, wet etching has the following problems. That is, because the adhesion between the resist used as the mask and the underlying crystal is poor,
The etchant penetrates between the two layers, causing side etching. In addition, since it is difficult to strictly control the adhesion, the controllability of the amount of side etching is poor, and the variation in processing dimensions is large. Therefore, there has been a problem that the characteristics of the semiconductor device formed by the wet etching method are not constant, and the production yield is poor.

【0005】そのため、SiNx等の誘電体をCVD法
等によって薄膜形成し、下地結晶との密着性を改善した
マスクとして用いる方法も行われているが、この方法は
デバイス製造工程が複雑になるうえに、下地結晶に好ま
しくない歪みや損傷を与えてしまうといった問題があ
る。
For this reason, a method of forming a thin film of a dielectric material such as SiNx by a CVD method or the like and using it as a mask with improved adhesion to the underlying crystal has been performed, but this method requires a complicated device manufacturing process. In addition, there is a problem that undesired distortion or damage is given to the underlying crystal.

【0006】そこで、従来の密着性の問題を解消するた
めに、AlGaAs結晶のような半導体結晶において
は、混晶組成比によってエッチング速度が異なることを
利用して、エピタキシャル成長薄膜をマスク層とする方
法が用いられている。例えば、図4に従来例の断面図を
示す。図4(a)に示すごとくGaAs基板1表面にエ
ピタキシャル成長形成したAl0.1Ga0.9Asll表面
上に、マスク層として、Al0.6Ga0.4As薄膜結晶1
2をエピタキシャル成長形成し、レジストパターン形成
後、図4(b)に示すごとくフッ酸によってAl0.6
0.4Asマスク層12結晶の一部を除去する。
In order to solve the conventional problem of adhesion, a method of using an epitaxially grown thin film as a mask layer in a semiconductor crystal such as an AlGaAs crystal utilizing the fact that the etching rate varies depending on the mixed crystal composition ratio. Is used. For example, FIG. 4 shows a sectional view of a conventional example. Figure 4 Al epitaxially grown and formed on the GaAs substrate 1 as shown in (a) 0. 1 Ga 0 to. 9 Asll surface, as a mask layer, Al 0. 6 Ga 0. 4 As the thin-film crystal 1
2 was epitaxially grown and formed, after the resist pattern formation, Al 0 by hydrofluoric acid as shown in FIG. 4 (b). 6 G
a 0. 4 As removing a portion of the mask layer 12 crystals.

【0007】続いて、図4(c)に示すごとく、Al0.
6Ga0.4Asマスク層12をAl0.1Ga0.9As結晶の
エッチングマスクとして用いて、Al0.6Ga0.4Asを
腐食しない配合としたアンモニア、過酸化水素水、水の混
合溶液でAl0.1Ga0・9As結晶12のみを選択的にエ
ッチングする。エッチングマスクとして用いたAl0・6
Ga0・4As結晶は、下地であるAl0.1Ga0.9As結
晶にエピタキシャル成長形成されたものであるため、下
地との密着性は極めて良好である。
[0007] Subsequently, as shown in FIG. 4 (c), Al 0.
6 Ga 0. 4, As the mask layer 12 is used as Al 0. 1 Ga 0. 9 As the etching mask of the crystal, Al 0. 6 Ga 0. 4 Ammonia use of the formulations does not corrode the As, hydrogen peroxide, water Al 0 with a mixed solution of. only 1 Ga 0 · 9 as crystal 12 is selectively etched. Al 0 · 6 used as the etching mask
Ga 0 · 4 As crystal, Al 0. 1 Ga 0. Because it was epitaxially grown and formed on the 9 As crystal as a base, adhesion between the base is very good.

【0008】しかしながら、この場合、マスク層として
用いたAl0,6Ga0.4As結晶の混晶比が0.6と大き
いために表面が酸化されやすく、レジストとの密着が不
良で、レジストパターンどおりのエッチングはできな
い。このように、混晶比の差によるエッチング速度の違
いを利用してエピタキシャル成長薄膜をマスクとして用
いようとすると、エッチングしたい下地結晶とエッチン
グマスクとして用いる結晶の混晶比の差を大きく取る必
要があり、特に下地結晶を多層構造としたい場合の構造
上の自由度が制限される。
However, in this case, Al 0, 6 Ga 0 used as the mask layer. 4 mole fraction of As crystal tends surface is oxidized for large as 0.6, the adhesion of the resist is poor, the resist Etching cannot be performed according to pattern. As described above, when the epitaxial growth thin film is used as a mask by utilizing the difference in the etching rate due to the difference in the mixed crystal ratio, it is necessary to increase the difference in the mixed crystal ratio between the base crystal to be etched and the crystal used as the etching mask. In particular, the degree of structural freedom is limited when the underlying crystal is desired to have a multilayer structure.

【0009】また、上記のように結晶表面の酸化の問題
もあるので、実素子構造の作製には不適当である。
In addition, since there is a problem of oxidation of the crystal surface as described above, it is not suitable for fabricating an actual element structure.

【0010】本発明は上記問題を解決するためになされ
たものでレジストパターンどおりにAlGaAs半導体
結晶をエッチングすることを目的とする。
The present invention has been made to solve the above problems, and has as its object to etch an AlGaAs semiconductor crystal according to a resist pattern.

【0011】[0011]

【課題を解決するための手段】発明の半導体発光装置
の製造方法は、AlxGa1-xAs(0≦x≦1)からなる第1
の半導体結晶表面に、該第1の半導体結晶に格子整合す
る組成のGaInAsPからなる第2の半導体結晶を直接エピタ
キシャル成長する工程と、該第2の半導体結晶をマスク
として前記第1の半導体結晶を選択的にエッチングする
工程と、を含んでなることを特徴とするものである。こ
のとき、前記第2の半導体結晶は、その層厚が100nm以
下であることが好ましい。本発明の半導体発光装置の製
造方法は、AlxGa1-xAs(0≦x≦1)からなる第1の半
導体結晶表面に、該第1の半導体結晶に格子整合する組
成のGaInAsPからなる第2の半導体結晶を直接エピタキシ
ャル成長する工程と、該第2の半導体結晶をマスクとし
て前記第1の半導体結晶を選択的にエッチングする工程
と、該第2の半導体結晶を除去した後、第3の半導体結晶
を成長させる工程と、を含んでなることを特徴とするも
のである。このとき、前記第2の半導体結晶は、その層
厚が100nm以下であることが好ましい。本発明の半導
体発光装置の製造方法は、AlxGa1-xAs(0≦x≦1)か
らなる第1の半導体結晶表面に、該第1の半導体結晶に格
子整合する組成のGaInAsPからなる第2の半導体結晶を直
接エピタキシャル成長する工程と、該第2の半導体結晶
をマスクとして前記第1の半導体結晶を選択的にエッチ
ングする工程と、引き続いて、第3の半導体結晶を成長
させる工程と、を含んでなることを特徴とするものであ
る。このとき、前記第2の半導体結晶は、その層厚が100
nm以下であることが好ましい。本発明の半導体発光装
置は、AlxGa1-xAs(0≦x≦1)からなる第1の半導体
結晶と、該第1の半導体結晶表面にエピタキシャル成長
され、第1の半導体結晶に格子整合する組成のGaInAsPか
らなり、選択的に除去された第2の半導体結晶と、該第2
の半導体結晶上に成長された第3の半導体結晶と、を備
え、前記第1の半導体結晶が、前記第2の半導体結晶のパ
ターンを転写され選択的に除去された領域を有し、この
選択的に除去された領域にも前記第3の半導体結晶が成
長されてなることを特徴とするものである。また、この
とき、前記第2の半導体結晶は、その層厚が100nm以下で
あることが好ましい。
According to the present invention, there is provided a method for manufacturing a semiconductor light emitting device, comprising the steps of:
Directly epitaxially growing a second semiconductor crystal made of GaInAsP having a composition lattice-matched to the first semiconductor crystal on the surface of the semiconductor crystal, and selecting the first semiconductor crystal using the second semiconductor crystal as a mask And a step of selectively etching. At this time, the second semiconductor crystal preferably has a layer thickness of 100 nm or less. The method for manufacturing a semiconductor light emitting device according to the present invention is a method of manufacturing a semiconductor light emitting device comprising: A step of directly epitaxially growing a crystal, a step of selectively etching the first semiconductor crystal using the second semiconductor crystal as a mask, and a step of growing a third semiconductor crystal after removing the second semiconductor crystal And a step of causing At this time, the second semiconductor crystal preferably has a layer thickness of 100 nm or less. The method for manufacturing a semiconductor light emitting device according to the present invention is a method of manufacturing a semiconductor light emitting device comprising: A step of directly epitaxially growing a crystal, a step of selectively etching the first semiconductor crystal using the second semiconductor crystal as a mask, and a step of subsequently growing a third semiconductor crystal. It is characterized by the following. At this time, the second semiconductor crystal has a layer thickness of 100
nm or less. A semiconductor light emitting device according to the present invention includes a first semiconductor crystal made of AlxGa1-xAs (0 ≦ x ≦ 1) and a GaInAsP having a composition epitaxially grown on the surface of the first semiconductor crystal and lattice-matched to the first semiconductor crystal. A second semiconductor crystal, selectively removed, comprising:
A third semiconductor crystal grown on the first semiconductor crystal, wherein the first semiconductor crystal has a region in which the pattern of the second semiconductor crystal is transferred and selectively removed, Characterized in that the third semiconductor crystal is grown also in the region which has been removed. At this time, the second semiconductor crystal preferably has a layer thickness of 100 nm or less.

【0012】[0012]

【作用】本発明におけるGaInAsP薄膜結晶マスク
は、下地のAlGaAs半導体結晶に格子整合するよう
にエピタキシャル成長法により作製したので、素子の特
性に悪影響を及ぼす無用の歪みや損傷を与えることなく
密着性を改善する。
The GaInAsP thin film crystal mask of the present invention is manufactured by an epitaxial growth method so as to be lattice-matched to the underlying AlGaAs semiconductor crystal, so that the adhesion is improved without causing unnecessary distortion or damage which adversely affects the characteristics of the device. I do.

【0013】また、下地結晶と異なる材料からなるので
エッチングの選択比が大きく、素子構造の自由度が高
く、加工の制御性に優れた湿式エッチングを可能にす
る。
Further, since it is made of a material different from that of the base crystal, the etching selectivity is large, the degree of freedom of the element structure is high, and wet etching excellent in controllability of processing is enabled.

【0014】[0014]

【実施例】以下、本発明による湿式エッチング方法を実
施例に基づいて詳細に説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a wet etching method according to the present invention will be described in detail with reference to embodiments.

【0015】図1は、本発明の第1の実施例のエッチン
グ方法を示す断面図である。まず、図1(a)に示すご
とく、GaAs基板1表面にエピタキシャル結晶成長形
成したAlGaAs層2上に、該AlGaAs結晶に格
子整合する組成のGaInAsP薄膜結晶をマスク層3
としてエピタキシャル成長形成する。ここで、GaIn
AsP薄膜結晶3の厚さはサイドエッチングを抑制する
ために100nm以下であることが望ましい。GaIn
AsP結晶はAlGaAs結晶に格子整合しているの
で、AlGaAs層2内部に無用の歪みを生じせしめる
ことなくGaInAsPマスク層3を形成することがで
きる。続いて、GaInAsPマスク層3表面に、フォ
トリソグラフィー法もしくは電子線リソグラフィー法に
よってパターン形成したレジスト4を作製する。
FIG. 1 is a sectional view showing an etching method according to a first embodiment of the present invention. First, as shown in FIG. 1A, a GaInAsP thin film crystal having a composition lattice-matched to the AlGaAs crystal is formed on an AlGaAs layer 2 formed by epitaxial crystal growth on the surface of a GaAs substrate 1.
As epitaxial growth. Here, GaIn
It is desirable that the thickness of the AsP thin film crystal 3 be 100 nm or less in order to suppress side etching. GaIn
Since the AsP crystal is lattice-matched to the AlGaAs crystal, the GaInAsP mask layer 3 can be formed without causing unnecessary distortion inside the AlGaAs layer 2. Subsequently, a resist 4 having a pattern formed on the surface of the GaInAsP mask layer 3 by a photolithography method or an electron beam lithography method is manufactured.

【0016】次に、図1(b)に示すごとく、GaIn
AsP結晶を腐食する溶液、例えば飽和臭素酸:リン
酸:水=2:1:15の混合液を用い、レジストパター
ンにしたがってGaInAsPマスク層3を除去する。
この際、GaInAsPマスク層3は充分薄いために、
横方向のエッチングを無視できる。よってレジストパタ
ーンを忠実にGaInAsPマスク層3に転写すること
ができる。
Next, as shown in FIG.
The GaInAsP mask layer 3 is removed according to the resist pattern using a solution that corrodes AsP crystals, for example, a mixed solution of saturated bromic acid: phosphoric acid: water = 2: 1: 15.
At this time, since the GaInAsP mask layer 3 is sufficiently thin,
Lateral etching can be neglected. Therefore, the resist pattern can be faithfully transferred to the GaInAsP mask layer 3.

【0017】しかる後に、図1(c)に示すごとく、A
lGaAs結晶のみを腐食する溶液、例えば、硫酸:過
酸化水素水:水=1:2:20の混合液を用いて湿式エ
ッチングの方法により、AlGaAs層2内部に溝を形
成する。GaInAsPマスク層3は下地であるAlG
aAs層2上に格子整合するようにエピタキシャル成長
形成されたものであるため、下地との密着性が極めて良
好で、マスク層下部へのエッチング液の回り込みはな
い。また、GaInAsP結晶を腐食しないエッチング
液を用いているために、サイドエッチングなくAlGa
As層2内部に溝を形成することが可能である。したが
って、レジストパターンと同一幅をもった溝をAlGa
As層2内部に形成することができる。
Thereafter, as shown in FIG.
A groove is formed inside the AlGaAs layer 2 by a wet etching method using a solution that corrodes only the lGaAs crystal, for example, a mixed solution of sulfuric acid: hydrogen peroxide: water = 1: 2: 20. The GaInAsP mask layer 3 is made of AlG
Since it is formed by epitaxial growth on the aAs layer 2 so as to be lattice-matched, the adhesion to the base is extremely good, and the etchant does not flow under the mask layer. Further, since an etching solution that does not corrode the GaInAsP crystal is used, AlGa is used without side etching.
A groove can be formed inside the As layer 2. Therefore, a groove having the same width as the resist pattern is formed in AlGa.
It can be formed inside the As layer 2.

【0018】図2は本発明の第2の実施例に係わる内部
ストライプ型半導体レーザの断面図である。図2で示す
半導体レーザは、第1の導電型を持つGaAs基板1表
面への、それぞれAlGaAs結晶からなっている、第
1の導電型を持つ第1クラッド層5(X5)、活性層6
(X6)、第2の導電型を持つ第2クラッド層7(X
7)、第1の導電型を持つ電流阻止層8(X8)、第2
の導電型を持つ第3クラッド層9(X9)、および第2
の導電型を持つコンタクト層10の積層構造からなる。
ここで、()内はAlGaAs結晶のAlAsモル分率
を示す0以上1以下の数値であり、X6<X5、X6<
X7、X8≦X6、X6<X9の関係式を満たす。
FIG. 2 is a sectional view of an internal stripe type semiconductor laser according to a second embodiment of the present invention. The semiconductor laser shown in FIG. 2 has a first cladding layer 5 (X5) having a first conductivity type and an active layer 6 each made of AlGaAs crystal on a surface of a GaAs substrate 1 having a first conductivity type.
(X6), the second cladding layer 7 (X
7), a current blocking layer 8 (X8) having the first conductivity type,
A third cladding layer 9 (X9) having a conductivity type of
Of the contact layer 10 having the above-mentioned conductivity type.
Here, the values in parentheses are numerical values from 0 to 1 indicating the AlAs mole fraction of the AlGaAs crystal, and X6 <X5, X6 <
The relational expressions of X7, X8 ≦ X6 and X6 <X9 are satisfied.

【0019】次に図2で示す半導体レーザ構造の作成方
法を示す。GaAs基板1表面上に第1クラッド層5か
ら電流阻止層8までをエピタキシャル成長形成し、続い
て図には示さないGaInAsPマスク層をエピタキシ
ャル成長形成する。次に、電流阻止層8内部にストライ
プ溝を第1の実施例と同様の方法で形成し、GaInA
sPマスク層を取り除いた後に、第3クラッド層および
コンタクト層10を成長形成する。
Next, a method of forming the semiconductor laser structure shown in FIG. 2 will be described. The first cladding layer 5 to the current blocking layer 8 are formed on the surface of the GaAs substrate 1 by epitaxial growth, and then a GaInAsP mask layer (not shown) is formed by epitaxial growth. Next, a stripe groove is formed inside the current blocking layer 8 in the same manner as in the first embodiment, and GaInA is formed.
After removing the sP mask layer, a third cladding layer and a contact layer 10 are formed by growth.

【0020】本実施例では内部ストライプ構造を形成す
るのに下地AlGaAs結晶に格子整合するGaInA
sP薄膜結晶をエッチングマスクとして用いているの
で、レーザ内部に無用の歪みや損傷を生じさせることな
く、ストライプ幅の均一性のよい半導体レーザを容易に
作製できる。本実施例では、GaInAsPマスク層を
ストライプ溝を形成した後に取り除いたが、取り除かず
に半導体レーザ内部に埋め込んでもよい。
In this embodiment, GaInA lattice-matched to the underlying AlGaAs crystal is used to form the internal stripe structure.
Since the sP thin film crystal is used as an etching mask, a semiconductor laser having a uniform stripe width can be easily manufactured without causing unnecessary distortion or damage inside the laser. In this embodiment, the GaInAsP mask layer is removed after forming the stripe groove, but may be buried inside the semiconductor laser without removing it.

【0021】図3は本発明の第3の実施例に係わる内部
ストライプ型半導体レーザの断面図である。図3で示す
レーザは、第1の導電型を持つGaAs基板1表面上へ
の、それぞれAlGaAs結晶からなっている、第2の
導電型を持つ電流阻止層8(X8)、第1の導電型を持
つ第1クラッド層5(X5)、活性層6(X6)、第2
の導電型を持つ第2クラッド層7(X7)、および第2
の導電型を持つコンタクト層10の積層構造からなり、
X6<X5、X6<X7、X8≦X6の関係式を満た
す。本構造の作成方法は第2の実施例と同様とする。
尚、第2,3の実施例ではエッチングマスクであるGa
InAsPマスクを除去したが残したままでも良い。
FIG. 3 is a sectional view of an internal stripe type semiconductor laser according to a third embodiment of the present invention. The laser shown in FIG. 3 includes a current blocking layer 8 (X8) having a second conductivity type, each of which is made of an AlGaAs crystal, on a surface of a GaAs substrate 1 having a first conductivity type. The first clad layer 5 (X5), the active layer 6 (X6), and the second
A second cladding layer 7 (X7) having a conductivity type of
A contact layer 10 having a conductivity type of
The relational expressions of X6 <X5, X6 <X7, X8 ≦ X6 are satisfied. The method of creating this structure is the same as in the second embodiment.
In the second and third embodiments, Ga as an etching mask is used.
The InAsP mask may be removed but left as it is.

【0022】[0022]

【発明の効果】本発明によれば、AlGaAs半導体結
晶の表面に成長形成した該AlGaAs結晶に格子整合
する組成のGaInAsP結晶薄膜をマスクとして湿式
エッチングを行うことにより、該AlGaAs結晶内部
に無用の歪みや損傷を与える事なく、良好な精度で、容
易にAlGaAs結晶を加工することができる。
According to the present invention, use of a GaInAsP crystal thin film having a composition lattice-matched to the AlGaAs crystal grown on the surface of the AlGaAs semiconductor crystal as a mask performs wet etching, thereby causing unnecessary strain inside the AlGaAs crystal. The AlGaAs crystal can be easily processed with good accuracy without causing any damage.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施例を説明するためのエッチ
ング工程を示す断面図である。
FIG. 1 is a cross-sectional view showing an etching step for explaining a first embodiment of the present invention.

【図2】本発明の第2の実施例を説明するための内部ス
トライプ型半導体レーザの断面図である。
FIG. 2 is a cross-sectional view of an internal stripe type semiconductor laser for explaining a second embodiment of the present invention.

【図3】本発明の第3の実施例を説明するための内部ス
トライプ型半導体レーザの断面図である。
FIG. 3 is a cross-sectional view of an internal stripe type semiconductor laser for explaining a third embodiment of the present invention.

【図4】従来例を説明するためのエッチング工程を示す
断面図である。
FIG. 4 is a cross-sectional view showing an etching step for explaining a conventional example.

【符号の説明】[Explanation of symbols]

1 GaAs基板 2 AlGaAs結晶 3 GaInAsPマスク層 4 レジスト 5 第1クラッド層 6 活性層 7 第2クラッド層 8 電流阻止層 9 第3クラッド層 10 コンタクト層 11 Al0・1Ga0.9As層 12 Al0・6Ga0.4Asマスク層1 GaAs substrate 2 AlGaAs crystal 3 GaInAsP mask layer 4 a resist 5 first cladding layer 6 active layer 7 second cladding layer 8 current blocking layer 9 third clad layer 10 contact layer 11 Al 0 · 1 Ga 0. 9 As layers 12 Al 0 · 6 Ga 0. 4 As mask layer

フロントページの続き (56)参考文献 特開 平3−252029(JP,A) 特開 昭61−59736(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/306,21/308 H01S 5/00 - 5/30 Continuation of the front page (56) References JP-A-3-252029 (JP, A) JP-A-61-59736 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) H01L 21 / 306,21 / 308 H01S 5/00-5/30

Claims (6)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 AlxGa1-xAs(0≦x≦1)からなる第1
の半導体結晶表面に、該第1の半導体結晶に格子整合す
る組成のGaInAsPからなる第2の半導体結晶を直接エピタ
キシャル成長する工程と、 該第2の半導体結晶をマスクとして前記第1の半導体結晶
を選択的にエッチングする工程と、を含んでなることを
特徴とする半導体発光装置の製造方法。
1. A first method comprising AlxGa1-xAs (0 ≦ x ≦ 1).
Directly epitaxially growing a second semiconductor crystal made of GaInAsP having a composition lattice-matched to the first semiconductor crystal on the surface of the semiconductor crystal, and selecting the first semiconductor crystal using the second semiconductor crystal as a mask A method of manufacturing a semiconductor light emitting device, comprising: a step of selectively etching.
【請求項2】 AlxGa1-xAs(0≦x≦1)からなる第1
の半導体結晶表面に、該第1の半導体結晶に格子整合す
る組成のGaInAsPからなる第2の半導体結晶を直接エピタ
キシャル成長する工程と、 該第2の半導体結晶をマスクとして前記第1の半導体結晶
を選択的にエッチングする工程と、 該第2の半導体結晶を除去した後、第3の半導体結晶を成
長させる工程と、を含んでなることを特徴とする半導体
発光装置の製造方法。
2. A first method comprising AlxGa1-xAs (0 ≦ x ≦ 1).
Directly epitaxially growing a second semiconductor crystal made of GaInAsP having a composition lattice-matched to the first semiconductor crystal on the surface of the semiconductor crystal, and selecting the first semiconductor crystal using the second semiconductor crystal as a mask A method of manufacturing a semiconductor light-emitting device, comprising: a step of selectively etching; and a step of growing a third semiconductor crystal after removing the second semiconductor crystal.
【請求項3】 AlxGa1-xAs(0≦x≦1)からなる第1
の半導体結晶表面に、該第1の半導体結晶に格子整合す
る組成のGaInAsPからなる第2の半導体結晶を直接エピタ
キシャル成長する工程と、 該第2の半導体結晶をマスクとして前記第1の半導体結晶
を選択的にエッチングする工程と、 引き続いて、第3の半導体結晶を成長させる工程と、を
含んでなることを特徴とする半導体発光装置の製造方
法。
3. A first layer made of AlxGa1-xAs (0 ≦ x ≦ 1).
Directly epitaxially growing a second semiconductor crystal made of GaInAsP having a composition lattice-matched to the first semiconductor crystal on the surface of the semiconductor crystal, and selecting the first semiconductor crystal using the second semiconductor crystal as a mask A method of manufacturing a semiconductor light emitting device, comprising: a step of selectively etching; and a step of subsequently growing a third semiconductor crystal.
【請求項4】 前記第2の半導体結晶は、その層厚が100
nm以下であることを特徴とする請求項乃至のいず
れかに記載の半導体発光装置の製造方法。
4. The second semiconductor crystal has a layer thickness of 100
The method of manufacturing a semiconductor light emitting device according to any one of claims 1 to 3, characterized in that nm or less.
【請求項5】 AlxGa1-xAs(0≦x≦1)からなる第1
の半導体結晶と、該第1の半導体結晶表面にエピタキシ
ャル成長され、第1の半導体結晶に格子整合する組成のG
aInAsPからなり、選択的に除去された第2の半導体結晶
と、該第2の半導体結晶上に成長された第3の半導体結晶
と、を備え、 前記第1の半導体結晶は、前記第2の半導体結晶のパター
ンを転写され選択的に除去された領域を有し、この選択
的に除去された領域にも前記第3の半導体結晶が成長さ
れてなることを特徴とする半導体発光装置。
5. A first layer made of AlxGa1-xAs (0 ≦ x ≦ 1).
And a G having a composition that is epitaxially grown on the surface of the first semiconductor crystal and lattice-matched to the first semiconductor crystal.
aInAsP, comprising a second semiconductor crystal selectively removed, and a third semiconductor crystal grown on the second semiconductor crystal, wherein the first semiconductor crystal, the second semiconductor crystal A semiconductor light emitting device having a region in which a pattern of a semiconductor crystal is transferred and selectively removed, and wherein the third semiconductor crystal is also grown in the selectively removed region.
【請求項6】 前記第2の半導体結晶は、その層厚が100
nm以下であることを特徴とする請求項に記載の半導体
発光装置。
6. The second semiconductor crystal has a layer thickness of 100
6. The semiconductor light emitting device according to claim 5 , wherein the diameter is equal to or less than nm.
JP16239492A 1992-06-22 1992-06-22 Method for manufacturing semiconductor light emitting device and semiconductor light emitting device Expired - Fee Related JP3215504B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16239492A JP3215504B2 (en) 1992-06-22 1992-06-22 Method for manufacturing semiconductor light emitting device and semiconductor light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16239492A JP3215504B2 (en) 1992-06-22 1992-06-22 Method for manufacturing semiconductor light emitting device and semiconductor light emitting device

Publications (2)

Publication Number Publication Date
JPH065581A JPH065581A (en) 1994-01-14
JP3215504B2 true JP3215504B2 (en) 2001-10-09

Family

ID=15753758

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16239492A Expired - Fee Related JP3215504B2 (en) 1992-06-22 1992-06-22 Method for manufacturing semiconductor light emitting device and semiconductor light emitting device

Country Status (1)

Country Link
JP (1) JP3215504B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007180304A (en) * 2005-12-28 2007-07-12 Seiko Epson Corp Forming method of pattern, and droplet-discharging head

Also Published As

Publication number Publication date
JPH065581A (en) 1994-01-14

Similar Documents

Publication Publication Date Title
JP2958084B2 (en) Method for manufacturing mesa-type semiconductor substrate
JPH0677205A (en) Microscopic structure forming method for compound semiconductor
JP2001189523A (en) Semiconductor device and manufacturing method thereof
JP3215504B2 (en) Method for manufacturing semiconductor light emitting device and semiconductor light emitting device
JP2863677B2 (en) Semiconductor laser and method of manufacturing the same
JP2002057142A (en) Method of manufacturing compound semiconductor device
JPS5946113B2 (en) Semiconductor laser device and its manufacturing method
JP2932968B2 (en) Method for manufacturing semiconductor device
JPS6338279A (en) Manufacture of semiconductor device
JP2000216495A (en) Manufacture of semiconductor optical element
JPS6223191A (en) Manufacture of ridge type semiconductor laser device
JP3089732B2 (en) Method for epitaxial growth of compound semiconductor
TW200305212A (en) A chemistry for etching quaternary interface layers on InGaAsP mostly formed between GaAs and InxGa(1-x)P layers
JPH05234982A (en) Etching method for compound semiconductor substrate
JPH05275797A (en) Manufacture of semiconductor laser
JP2525776B2 (en) Method for manufacturing semiconductor device
JPH04340284A (en) Semiconductor laser and manufacture thereof
JPH0521905A (en) Manufacture of semiconductor quantum fine line
JP2567066B2 (en) Method for manufacturing semiconductor light emitting device
JPS5947480B2 (en) Manufacturing method of semiconductor device
JPH05167178A (en) Manufacture of semiconductor device
JP3026389B2 (en) Semiconductor device and manufacturing method thereof
EP0306225A2 (en) Method of producing a semiconductor laser
JPH05275356A (en) Mask for selective growth of group iii-v compound semiconductor film and group iii-v compound semiconductor film selective growth method using this
JPH098398A (en) Fabrication of semiconductor laser

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070727

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080727

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080727

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090727

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100727

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees