JPH05275797A - Manufacture of semiconductor laser - Google Patents

Manufacture of semiconductor laser

Info

Publication number
JPH05275797A
JPH05275797A JP6732692A JP6732692A JPH05275797A JP H05275797 A JPH05275797 A JP H05275797A JP 6732692 A JP6732692 A JP 6732692A JP 6732692 A JP6732692 A JP 6732692A JP H05275797 A JPH05275797 A JP H05275797A
Authority
JP
Japan
Prior art keywords
layer
forming
etching
semiconductor
active layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6732692A
Other languages
Japanese (ja)
Other versions
JP2804197B2 (en
Inventor
Hideaki Horikawa
英明 堀川
Yasuhiro Matsui
康浩 松井
Takeshi Kamijo
健 上條
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP6732692A priority Critical patent/JP2804197B2/en
Publication of JPH05275797A publication Critical patent/JPH05275797A/en
Application granted granted Critical
Publication of JP2804197B2 publication Critical patent/JP2804197B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

PURPOSE:To improve controllability of a width of an active layer when a buried semiconductor laser using an InP substrate is manufactured and to satisfactorily form a current blocking layer. CONSTITUTION:A grating 33 is formed on an n-type InP substrate 31, and an n-type GaInAsP layer 35, a GaInAsP layer 37, a p-type InP layer 39 are formed thereon. An SiO2 mask 41 having a stripe direction of <011> and a width W of about 2mum is formed on the layer 39. The layer 39 is selectively etched with hydrochloric acid to form a first upper clad layer 39a, and hangs 41a are formed at the mask 41. The layers 37, 35 are etched by RIE with mixture gas of argon and chlorine to obtain an active layer 37a, an optical guide layer 35a. These layers 35a, 37a are etched by a sulfuric acid. Current blocking layers are formed at both sides of a stripelike mesa 43 by an MOVPE method.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は、InP基板を用いた
埋め込み型半導体レーザ(光ガイド層を有するものも含
む)の製造方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing an embedded semiconductor laser (including one having an optical guide layer) using an InP substrate.

【0002】[0002]

【従来の技術】埋め込み型半導体レーザは単一横モード
発振が可能でかつ発振閾値電流が低いため、実用的な半
導体レーザとして知られている。さらに、埋め込み型半
導体レーザであって分布帰還構造を具えたものは単一軸
モードでの発振がさらに可能なため、より好適な半導体
レーザとして知られている。
2. Description of the Related Art A buried semiconductor laser is known as a practical semiconductor laser because it can oscillate in a single transverse mode and has a low oscillation threshold current. Further, an embedded semiconductor laser having a distributed feedback structure can further oscillate in a single axis mode, and is therefore known as a more suitable semiconductor laser.

【0003】このような埋め込み型の半導体レーザのう
ちの前者の型のものであってInP基板を用いたものの
製造方法の一例が、この出願の出願人に係る例えば文献
(アプライド フィジックスレターズ(Applied Physic
s Letters ),Vol.44.No.10,p975−
977(1984))に開示されている。以下、図4
(A)〜(C)及び図5(A)及び(B)を参照してこ
の従来の製造方法について説明する。なお、これらの図
はいずれも製造工程中の主な工程での試料の様子を断面
図により示してある。
An example of a method of manufacturing the former type of such embedded semiconductor lasers using an InP substrate is described in, for example, the document (Applied Physic Letters) relating to the applicant of the present application.
s Letters), Vol. 44. No. 10, p975-
977 (1984)). Below, FIG.
This conventional manufacturing method will be described with reference to (A) to (C) and FIGS. 5 (A) and (B). It should be noted that each of these figures shows a cross-sectional view of the state of the sample in the main steps of the manufacturing process.

【0004】先ず、p型InP基板11上に、バッファ
層形成用半導体層としてのp型InP層13、活性層形
成用半導体層としてのGaInAsP層15及び上側ク
ラッド層形成用半導体層としてのn型InP上側クラッ
ド層17が液相エピタキシャル法によりそれぞれ形成さ
れる。次に、n型InP層17上にSiO2 膜から成る
ストライプ状のエッチングマスク19であつて、ストラ
イプ方向が[011]でストライプ幅W0 が約20μm
のエッチングマスクが、公知のフォトリソグラフィ技術
及びエッチング技術により形成される(図4(A))。
First, on the p-type InP substrate 11, a p-type InP layer 13 as a semiconductor layer for forming a buffer layer, a GaInAsP layer 15 as a semiconductor layer for forming an active layer, and an n-type as a semiconductor layer for forming an upper clad layer are formed. The InP upper clad layer 17 is formed by the liquid phase epitaxial method. Next, a stripe-shaped etching mask 19 made of a SiO 2 film on the n-type InP layer 17 has a stripe direction of [011] and a stripe width W 0 of about 20 μm.
The etching mask of 1 is formed by known photolithography technology and etching technology (FIG. 4A).

【0005】次に、塩酸と水とを混合したエッチャント
により、n型InP層17のエッチングマスク19で覆
われていない部分がエッチングされる(図4(B))。
このエッチャントは、InPとGaInAsPとの間に
おいてエッチング選択性があるので、GaInAsP層
15に達すると、深さ方向のエッチングは自動的に停止
する。
Next, a portion of the n-type InP layer 17 which is not covered with the etching mask 19 is etched by an etchant containing a mixture of hydrochloric acid and water (FIG. 4B).
Since this etchant has etching selectivity between InP and GaInAsP, when it reaches the GaInAsP layer 15, the etching in the depth direction automatically stops.

【0006】次に、GaInAsPのみを選択的にエッ
チングするエッチャントとしての、フェリシアン化カリ
ウム(K3 Fe(CN)6 )と水酸化カリウム(KO
H)と水とを混合したエッチャントにより、GaInA
sP層15が、その幅W1 が2μm程度になるまでエッ
チングされる。これによりGaInAsP活性層15a
が形成される(図4(C))。なお、活性層15aの幅
W1 を2μm程度にするにもかかわらず、エッチングマ
スク19の幅W0 を約20μmと10倍もの寸法にして
いるのは、主にフォトリソグラフィ工程が容易だからで
ある。
Next, potassium ferricyanide (K 3 Fe (CN) 6 ) and potassium hydroxide (KO) are used as etchants for selectively etching only GaInAsP.
H) and water are mixed together to form GaInA
The sP layer 15 is etched until its width W1 becomes about 2 .mu.m. Thereby, the GaInAsP active layer 15a
Are formed (FIG. 4 (C)). Although the width W1 of the active layer 15a is set to about 2 .mu.m, the width W0 of the etching mask 19 is set to about 20 .mu.m, which is ten times as large as the photolithography process.

【0007】次に、再び、塩酸と水とを混合したエッチ
ャントにより、p型InP層13及びn型InP層17
がエッチングされる。なお、このエッチングは、エッチ
ングマスク19の裏面の一部が露出されるまで行なわれ
る。このエッチングが終了するとストライプ状のダブル
ヘテロ接合構造部21が得られる(図5(A))。
Next, the p-type InP layer 13 and the n-type InP layer 17 are again formed by using an etchant in which hydrochloric acid and water are mixed.
Are etched. Note that this etching is performed until a part of the back surface of the etching mask 19 is exposed. When this etching is completed, a stripe-shaped double heterojunction structure portion 21 is obtained (FIG. 5A).

【0008】次に、この試料上に液相エピタキシャル法
によりn型InP電流ブロック層23及びp型InP電
流ブロック層25が形成される(図5(B))。
Next, the n-type InP current blocking layer 23 and the p-type InP current blocking layer 25 are formed on this sample by the liquid phase epitaxial method (FIG. 5 (B)).

【0009】その後、エッチングマスク19が除去され
る。そして、図示せずも、基板11裏面にp型電極が、
またn型InP上側クラッド層17a側にn型電極がそ
れぞれ形成されて、埋め込み型の半導体レーザが得られ
る。
After that, the etching mask 19 is removed. And, although not shown, a p-type electrode is formed on the back surface of the substrate 11.
Further, an n-type electrode is formed on the n-type InP upper cladding layer 17a side, and a buried type semiconductor laser is obtained.

【0010】この半導体レーザでは、p型電極及びn型
電極間に適正な電圧をかけて素子に電流を流した場合、
電流ブロック層23、25部分は逆バイアスになるので
電流は順バイアスになつている活性層15aに集中的に
注入される。このため、この半導体レーザは低い閾値で
発効効率よく発振する。さらに、活性層15aの幅W1
を適正化してあるので単一横モードで発振する。
In this semiconductor laser, when an appropriate voltage is applied between the p-type electrode and the n-type electrode to pass a current through the element,
Since the current blocking layers 23 and 25 are reverse biased, current is intensively injected into the active layer 15a which is forward biased. Therefore, this semiconductor laser oscillates efficiently with a low threshold. Further, the width W1 of the active layer 15a
Since it has been optimized, it oscillates in a single transverse mode.

【0011】[0011]

【発明が解決しようとする課題】しかしながら、上述し
た半導体レーザの製造方法では、活性層15aの幅W1
を約2μm程度にする際に幅が約20μmのエッチング
マスク19を用いているため、活性層15aの幅の制御
性が悪かった。さらに、活性層15aを形成するための
エッチング手段はウエットエッチングであるので、ウエ
ハ内に多数作製される各半導体レーザ毎の活性層幅にバ
ラツキが生じ易いため、特性の揃った半導体レーザを得
ることが困難であった。
However, in the above-described method for manufacturing a semiconductor laser, the width W1 of the active layer 15a is reduced.
Since the etching mask 19 having a width of about 20 μm is used when the thickness is about 2 μm, the controllability of the width of the active layer 15a is poor. Further, since the etching means for forming the active layer 15a is wet etching, the active layer width is likely to vary among the semiconductor lasers manufactured in large numbers in the wafer, so that semiconductor lasers having uniform characteristics can be obtained. Was difficult.

【0012】また、単一縦モードをも制御し得る半導体
レーザを製造する場合を考えるとこのような半導体レー
ザでは活性層の上または下に活性層よりバンドギャップ
の大きいGaAsInP光ガイド層が形成される。この
光ガイド層は活性層と同じGaAsInP層といえどバ
ンドギャップが異なる分その組成比が活性層のそれとは
異なるので、両者のエッチング速度は異なる。このた
め、上述の従来の製造方法においてK3 Fe(CN)6
とKOHとH2 Oとを混合したエッチャントで活性層及
び光ガイド層の幅の調整を行なうと、両者の幅は同じに
ならないという問題点が生じる。
Considering the case of manufacturing a semiconductor laser capable of controlling a single longitudinal mode as well, in such a semiconductor laser, a GaAsInP optical guide layer having a band gap larger than that of the active layer is formed above or below the active layer. It Even though this optical guide layer is the same GaAsInP layer as the active layer, its composition ratio is different from that of the active layer because the band gap is different, so the etching rates of both are different. Therefore, in the conventional manufacturing method described above, K 3 Fe (CN) 6
If the widths of the active layer and the light guide layer are adjusted with an etchant that is a mixture of KOH and H 2 O, the widths of the two do not become the same.

【0013】また、InP系の半導体レーザでは、レー
ザストライプ方向を<011>としかつダブルヘテロ接
合構造部を作製した際に用いたエッチングマスク(例え
ば上述のエッチングマスク19)に所定量のひさし部を
形成した状態で、ダブルヘテロ接合構造部両側へのIn
P電流ブロック層の成長を有機金属気相成長法(MOV
PE(Metal Organic Vapor Phase Epitaxy )法)で行
なうと、厚さの制御性良くかつ異常成長が少ない状態で
当該電流ブロック層を形成できることが知られている。
この場合、エッチングマスクのひさし部の寸法制御が重
要になる。しかしながら、上述した従来の製造方法で
は、エッチングマスク19の幅W0 と活性層15aの幅
とが大きく異なるため、エッチングマスクのひさし部の
寸法を所望の寸法に制御することが困難であった。
In addition, in the InP-based semiconductor laser, the laser stripe direction is set to <011>, and a predetermined amount of eaves is provided on the etching mask (for example, the above-mentioned etching mask 19) used when the double heterojunction structure is formed. In the formed state, In on both sides of the double heterojunction structure
The growth of the P current blocking layer is performed by the metal organic vapor phase epitaxy (MOV
It is known that when the PE (Metal Organic Vapor Phase Epitaxy) method is used, the current block layer can be formed in a state where the thickness is well controlled and abnormal growth is small.
In this case, it is important to control the size of the eaves portion of the etching mask. However, in the above-described conventional manufacturing method, since the width W0 of the etching mask 19 and the width of the active layer 15a are greatly different, it is difficult to control the dimension of the eaves portion of the etching mask to a desired dimension.

【0014】この発明はこのような点に鑑みなされたも
のであり、従ってこの発明の目的は、InP基板を用い
た埋め込み型の半導体レーザの製造方法であって、所望
の幅の活性層を得ることができ、かつ、電流ブロック層
の形成をMOVPE法により良好に行なうことができる
方法を提供することにある。
The present invention has been made in view of the above circumstances. Therefore, an object of the present invention is a method of manufacturing a buried type semiconductor laser using an InP substrate and obtaining an active layer having a desired width. It is to provide a method capable of forming a current blocking layer by a MOVPE method.

【0015】[0015]

【課題を解決するための手段】この目的の達成を図るた
め、この発明によれば、InP基板を用いた埋め込み型
の半導体レーザを製造するに当たり、InP基板上に少
なくとも活性層形成用半導体層及び第1上側クラッド層
形成用半導体層、必要に応じ光ガイド層形成用半導体層
を形成する工程と、前述の第1上側クラッド層形成用半
導体層上に、ストライプ状のエッチングマスクであっ
て、ストライプ方向が<011>方向でストライプ幅が
当該半導体レーザを単一横モード発振させ得る活性層幅
と実質的に同じ、エッチングマスクを形成する工程と、
前述の第1上側クラッド層形成用半導体層を選択的にエ
ッチングして当該第1上側クラッド層を形成しかつ前述
のエッチングマスクにひさし部を形成する工程と、前述
の活性層形成用半導体層を、また光ガイド層形成用半導
体層を形成した場合は前述の活性層形成用半導体層及び
光ガイド層形成用半導体層各々を、反応性イオンエッチ
ング法によりエッチングする工程と、前述の反応性イオ
ンエッチングで得られた活性層を、また光ガイド層形成
用半導体層を形成した場合は前述の反応性イオンエッチ
ングで得られた活性層及び光ガイド層を、当該層はエッ
チングしかつ前述のエッチングマスク、第1上側クラッ
ド層及びInP基板はエッチングしないエッチャントに
より所定量エッチングする工程と、該エッチャントによ
るエッチング済みの試料のストライプ状のメサ部両側
に、有機金属気相成長法により電流ブロック層を形成す
る工程と、該電流ブロック層形成済みの試料から前記エ
ッチングマスクを除去する工程と、該エッチングマスク
除去済みの試料に第2上側クラッド層を形成する工程と
を含むことを特徴とする。
To achieve this object, according to the present invention, at the time of manufacturing a buried type semiconductor laser using an InP substrate, at least a semiconductor layer for forming an active layer and an active layer forming semiconductor layer are formed on the InP substrate. A step of forming a first upper clad layer forming semiconductor layer and, if necessary, a light guide layer forming semiconductor layer, and a stripe-shaped etching mask on the first upper clad layer forming semiconductor layer Forming an etching mask having a <011> direction and a stripe width substantially the same as an active layer width capable of oscillating the semiconductor laser in a single transverse mode;
A step of selectively etching the first upper clad layer forming semiconductor layer to form the first upper clad layer and forming an eaves portion on the etching mask; and a step of forming the active layer forming semiconductor layer. When a semiconductor layer for forming a light guide layer is formed, a step of etching each of the semiconductor layer for forming an active layer and the semiconductor layer for forming a light guide layer by the reactive ion etching method, and the above-mentioned reactive ion etching. In the active layer obtained in, also when forming a semiconductor layer for forming a light guide layer, the active layer and the light guide layer obtained by the reactive ion etching described above, the layer is etched and the etching mask described above, The step of etching the first upper clad layer and the InP substrate by a predetermined amount with an etchant that does not etch, and etching with the etchant The step of forming a current block layer on both sides of the striped mesa portion of the sample by a metal organic chemical vapor deposition method, the step of removing the etching mask from the sample on which the current block layer has been formed, and the step of removing the etching mask Forming a second upper cladding layer on the sample.

【0016】なお、光ガイド層を設ける場合は、当該半
導体レーザの設計次第で、光ガイド層形成用半導体層を
形成後素の上に活性層形成用半導体層を形成しても良い
しその逆でも良い。また、InP基板上には特性向上を
図るためバッファ層を設けても良い。
When the optical guide layer is provided, the semiconductor layer for forming the active layer may be formed on the element after forming the semiconductor layer for forming the optical guide layer, or vice versa, depending on the design of the semiconductor laser. But good. Further, a buffer layer may be provided on the InP substrate to improve the characteristics.

【0017】[0017]

【作用】この発明の構成によれば、反応性イオンエッチ
ング法により活性層形成用半導体層(光ガイド層を設け
る場合は活性層形成用及び光ガイド層形成用の各半導体
層)の不要部分を除去して活性層を得るので、活性層の
幅(活性層及び光ガイド層それぞれの幅)の制御性は、
ウエットエッチング法を用いていた従来方法に比べ向上
する。
According to the structure of the present invention, unnecessary portions of the semiconductor layer for forming an active layer (the semiconductor layers for forming the active layer and for forming the light guide layer when the light guide layer is provided) are removed by the reactive ion etching method. Since the active layer is obtained by removing, the controllability of the width of the active layer (width of each of the active layer and the light guide layer) is
It is improved as compared with the conventional method using the wet etching method.

【0018】また、反応性イオンエッチング後に活性層
(活性層及び光ガイド層)を所定量ウエットエッチング
する工程を設けているので反応性イオンエッチングの際
に活性層(活性層及び光ガイド層)にダメージが生じて
もこれを解消できる。
Further, since a step of wet-etching the active layer (active layer and light guide layer) by a predetermined amount is provided after the reactive ion etching, the active layer (active layer and light guide layer) is formed during the reactive ion etching. Even if damage occurs, this can be resolved.

【0019】また、活性層形成前に第1上側クラッド層
形成用半導体層のみを選択的に加工し第1上側クラッド
層を形成すると共にこの工程においてエッチングマスク
のひさし部の形成を行なっている。このため、活性層の
幅にとらわれることなくエッチングマスクのひさし部を
形成できるから、ひさし部の寸法制御が容易になる。ま
た、第1上側クラッド層と第2上側クラッド層とを分け
てあるので、第1上側クラッド層の厚さはそれほど厚く
せずに済み(活性層を保護できる程度で良く)エッチン
グマスクのひさし部形成に好適な程度の薄い厚さにでき
るから、この点においても、ひさし部の寸法制御が容易
になる。したがって、ダブルヘテロ接合構造部両側にM
OVPE法により所望のInP電流ブロック層が形成で
きる。
Before the active layer is formed, only the first upper clad layer forming semiconductor layer is selectively processed to form the first upper clad layer, and the eaves portion of the etching mask is formed in this step. Therefore, the eaves portion of the etching mask can be formed without being restricted by the width of the active layer, which facilitates the dimensional control of the eaves portion. Further, since the first upper clad layer and the second upper clad layer are separated, the first upper clad layer need not be so thick (it is enough to protect the active layer). Since the thickness can be made thin enough to be formed, the dimensional control of the eaves is facilitated also in this respect. Therefore, M on both sides of the double heterojunction structure
A desired InP current blocking layer can be formed by the OVPE method.

【0020】また、第1上側クラッド層の厚さは上述の
如くそれほど厚くせずにすむから電流ブロック層で埋め
込まれるメサ部の高さを低くできる。このため、メサ部
の電流ブロック層による埋め込みを良好に行なえる。
Further, since the thickness of the first upper clad layer does not have to be so large as described above, the height of the mesa portion filled with the current blocking layer can be lowered. Therefore, it is possible to satisfactorily embed the current blocking layer in the mesa portion.

【0021】[0021]

【実施例】以下、図面を参照してこの発明の半導体レー
ザの製造方法の実施例について説明する。しかしなが
ら、説明で用いる各図はこの発明が理解できる程度に各
構成成分の寸法、形状及び配置関係を概略的に示してあ
るにすぎない。また、以下の説明中の寸法やエッチャン
トの組成比などの数値的条件はこの発明の範囲内の好適
例にすぎない。したがって、この発明がこれら数値的条
件に限定されるものではない。なお、以下の実施例を、
分布帰還構造を有する埋め込み型半導体レーザを製造す
る例により行なう。
Embodiments of the method for manufacturing a semiconductor laser according to the present invention will be described below with reference to the drawings. However, the drawings used in the description merely schematically show the dimensions, shapes, and arrangement relationships of the respective constituents to the extent that the present invention can be understood. Numerical conditions such as dimensions and composition ratio of the etchant in the following description are only suitable examples within the scope of the present invention. Therefore, the present invention is not limited to these numerical conditions. In addition, the following examples,
This is performed by an example of manufacturing an embedded semiconductor laser having a distributed feedback structure.

【0022】図1(A)及び(B)、図2(A)〜
(C)並びに図3(A)〜(C)は、実施例の製造方法
の説明に供する工程図である。いずれの図も、製造工程
中の主な工程での素子の様子を、図1(A)にあっては
斜視図で、他の図にあってはレーザストライプに直交す
る方向に沿って切った素子断面図により示したものであ
る。
FIGS. 1A and 1B and FIGS.
3 (C) and FIGS. 3 (A) to 3 (C) are process drawings for explaining the manufacturing method of the example. In each of the drawings, the state of the element in the main process of the manufacturing process is cut along the direction orthogonal to the laser stripe in the perspective view in FIG. 1A and in the other drawings. It is shown by an element cross-sectional view.

【0023】先ず、InP基板としてのこの場合n型I
nP基板31に通常の干渉露光法により波型のグレーテ
ィング33を形成する(図1(A))。
First, in this case, an n-type I as an InP substrate
A corrugated grating 33 is formed on the nP substrate 31 by a normal interference exposure method (FIG. 1A).

【0024】次に、このグレーティング形成済みの基板
31上に光ガイド層形成用半導体層としてのn型GaI
nAsP層35、活性層形成用半導体層としてのGaI
nAsP層37、第1上側クラッド層形成用半導体層と
してのp型InP層39をこの順に例えばMOVPE法
により形成する(図1(B))。ただし、各層の膜厚は
設計に応じた適切な膜厚とする。また、層35、37は
互いの組成を所定通り違えてある。
Next, on the substrate 31 on which the grating has been formed, an n-type GaI as a semiconductor layer for forming a light guide layer is formed.
nAsP layer 35, GaI as active layer forming semiconductor layer
The nAsP layer 37 and the p-type InP layer 39 as the first upper clad layer forming semiconductor layer are formed in this order by, for example, the MOVPE method (FIG. 1B). However, the film thickness of each layer should be an appropriate film thickness according to the design. Also, the layers 35, 37 differ from each other in composition as desired.

【0025】次に、p型InP層39上にエッチングマ
スク形成用薄膜としてこの場合シリコン酸化膜(SiO
2 膜)の薄膜を例えば化学気相成長法(CVD(Chemic
al Vapor Deposition )法)により形成する。次に、こ
のシリコン酸化膜を公知のフォトリソグラフィ技術及び
エッチング技術により加工し、p型InP層39上に、
ストライプ方向が<011>方向でストライプ幅Wが当
該半導体レーザを単一横モード発振させ得る活性層幅と
実質的に同じ幅(同じ場合も勿論含む。例えば、1.5
〜2μm)のストライプ状のエッチングマスク41を形
成する(図2(A))。なお、エッチングマスク41は
他の好適な誘電体膜例えばシリコン窒化膜で構成しても
良い。
Next, a silicon oxide film (SiO 2 in this case) is formed on the p-type InP layer 39 as an etching mask forming thin film.
The two thin films are formed by, for example, chemical vapor deposition (CVD (Chemic
al Vapor Deposition) method). Next, this silicon oxide film is processed by known photolithography technology and etching technology to form on the p-type InP layer 39,
The stripe direction is the <011> direction, and the stripe width W is substantially the same as the width of the active layer capable of oscillating the semiconductor laser in the single transverse mode (including, of course, the same case. For example, 1.5
A striped etching mask 41 having a thickness of 2 μm) is formed (FIG. 2A). The etching mask 41 may be made of another suitable dielectric film such as a silicon nitride film.

【0026】次に、第1上側クラッド層形成用半導体層
であるp型InP層39を選択的にエッチングして第1
上側クラッド層39aを形成しかつエッチングマスク4
1にひさし部41aを形成する(図2(B))。この選
択的なエッチングを、この実施例では、塩酸系エッチャ
ント(この場合は塩酸と水とを4:1(容積比)で混合
したもの)を用いエッチング温度を5℃以下にした条件
で行なう。このエッチング条件であると、エッチングは
等方的に進むが活性層形成用半導体層であるGaInA
sP層37と第1上側クラッド層形成用半導体層である
InP層39との選択比が大きいので、このエッチャン
トがGaInAsP層39に達すると深さ方向のエッチ
ングが自動的に停止される。したがって深さ方向のエッ
チングが停止された時にはエッチングマスク41にはこ
のInP層39の厚さと同程度のオーバーハング(ひさ
し部)41aが形成できる。
Next, the p-type InP layer 39, which is the semiconductor layer for forming the first upper cladding layer, is selectively etched to form the first
Etching mask 4 for forming upper clad layer 39a
The eaves portion 41a is formed on the substrate 1 (FIG. 2 (B)). In this embodiment, this selective etching is performed using a hydrochloric acid-based etchant (in this case, a mixture of hydrochloric acid and water at a volume ratio of 4: 1) and an etching temperature of 5 ° C. or less. Under these etching conditions, the etching proceeds isotropically, but GaInA which is the active layer forming semiconductor layer is formed.
Since the selection ratio between the sP layer 37 and the InP layer 39 that is the first upper cladding layer forming semiconductor layer is large, when the etchant reaches the GaInAsP layer 39, the etching in the depth direction is automatically stopped. Therefore, when the etching in the depth direction is stopped, an overhang (overhanging portion) 41a having the same thickness as the InP layer 39 can be formed on the etching mask 41.

【0027】次に、活性層形成用半導体層であるGaI
nAsP層37及び光ガイド層形成用半導体層であるn
型GaInAsP層35を反応性イオンエッチングによ
りエッチングして、所望の幅の活性層37a及び光ガイ
ド層35aをそれぞれ得る。これによりストライプ状の
メサ部43が得られる(図2(C))。このエッチング
の際、ストライプ状のメサ部43の高さが後に電流ブロ
ック層によりこのメサ部を埋め込むとき良好に埋め込め
る高さになるように、エッチング時間を制御する。この
実施例では約2μm程度の高さのメサ部が得られるよう
にエッチング時間を制御する。なお、上述のようなエッ
チングは、例えばこの出願の出願人に係る文献(198
5年春,応用物理学会学術講演会予稿集,p.173,
講演番号29a−T−4)に開示のような、反応性ガス
としてアルゴン及び塩素の混合ガスを用いた反応性イオ
ンエッチング法により行なうことができる。この方法で
は、GaInAsP層37、n型GaInAsP層35
及びInP基板31に対し選択性なく厚さ方向にエッチ
ングを行なうことができるので、GaInAsP層37
及びn型GaInAsP層35各々をエッチングマスク
41の幅Wと同じ幅に加工できる。
Next, GaI which is a semiconductor layer for forming an active layer is formed.
nAsP layer 37 and n which is a semiconductor layer for forming a light guide layer
The type GaInAsP layer 35 is etched by reactive ion etching to obtain an active layer 37a and a light guide layer 35a having desired widths, respectively. As a result, the stripe-shaped mesa portion 43 is obtained (FIG. 2C). At the time of this etching, the etching time is controlled so that the height of the stripe-shaped mesa portion 43 becomes a height that can be favorably embedded when the mesa portion is buried later by the current blocking layer. In this embodiment, the etching time is controlled so that a mesa portion having a height of about 2 μm can be obtained. The etching as described above is performed, for example, in the document (198) relating to the applicant of this application.
Spring 5th, Proceedings of JSAP Academic Lecture, p. 173
This can be performed by the reactive ion etching method using a mixed gas of argon and chlorine as the reactive gas as disclosed in Lecture No. 29a-T-4). In this method, the GaInAsP layer 37 and the n-type GaInAsP layer 35 are used.
Since the InP substrate 31 and the InP substrate 31 can be etched in the thickness direction without selectivity, the GaInAsP layer 37 is formed.
The n-type GaInAsP layer 35 can be processed to have the same width as the width W of the etching mask 41.

【0028】次に、上述の反応性イオンエッチングで得
られた活性層37a及び光ガイド層35aの反応性イオ
ンエッチング時のダメージを除去するため、これらの層
35a,37aはエッチングしかつエッチングマスク4
1、上側第1クラッド層39a及びInP基板31はエ
ッチングしないエッチャントこの実施例では硫酸系エッ
チャント(硫酸:過酸化水素水:水=4:1:1(容積
比)により、これらの層37a,35a各々の側面を所
定量エッチングする(図3(A))。このエッチングで
は活性層37aと光ガイド層35aとでエッチング速度
が異なり活性層37aの方がエッチング速度が速い。こ
の実施例では活性層37aの側面が約0.2μmエッチ
ングされるようにこのエッチングを行なう。なお、硫酸
系エッチャントの代わりに、フェリシアン化カリウム系
エッチャント(例えば、K3 Fe(CN)6 :KOH:
2 O=1:10:100(重量比))を用いても同様
な効果が得られる。
Next, in order to remove the damage of the active layer 37a and the light guide layer 35a obtained by the above reactive ion etching during the reactive ion etching, these layers 35a and 37a are etched and the etching mask 4 is used.
1, etchant that does not etch the upper first cladding layer 39a and the InP substrate 31. In this embodiment, these layers 37a and 35a are formed by using a sulfuric acid-based etchant (sulfuric acid: hydrogen peroxide: water = 4: 1: 1 (volume ratio)). Each side surface is etched by a predetermined amount (FIG. 3 (A)) In this etching, the active layer 37a and the light guide layer 35a have different etching rates, and the active layer 37a has a higher etching rate. This etching is performed so that the side surface of 37a is etched by about 0.2 μm, instead of the sulfuric acid type etchant, potassium ferricyanide type etchant (for example, K 3 Fe (CN) 6 : KOH:
The same effect can be obtained by using H 2 O = 1: 10: 100 (weight ratio)).

【0029】次に、この試料(図3(A))のもの)の
ストライプ状のメサ部43両側に、MOVPE法により
p型InP層45a及びn型InP層45bをこの順に
形成して電流ブロック層45を得る(図3(B))。こ
の結晶成長においてエッチングマスク41の幅が約2μ
mであるのでエッチングマスク41にはこれらInP層
45a,45bの成長は起こらずメサ部43両側にのみ
起こる。また、エッチングマスク41にひさし部41a
があるためInP層45a,45bの成長において異常
成長は起こらないので、ストライプ状のメサ部43を比
較的平坦なInP層45a,45bで埋め込むことがで
きる。なお、p型InP電流ブロック層45a及びn型
InP電流ブロック層45b各々の厚さは、この半導体
レーザにその動作に必要な電圧を印加したとき充分な耐
圧が得られる厚さである必要があるが、反面、埋め込み
成長においては電流ブロック層の厚さは薄い方が成長の
制御性は良いので、これらの点を考慮して決定する。こ
の実施例においては、各層45a,45bのキャリア濃
度が5×1017/cm3 程度の場合にp型InP層45
aの膜厚を1.5μmとし、n型InP層45bの膜厚
を0.5μmとしている。
Next, a p-type InP layer 45a and an n-type InP layer 45b are formed in this order on both sides of the stripe-shaped mesa portion 43 of this sample (FIG. 3A) by the MOVPE method to form a current block. A layer 45 is obtained (FIG. 3 (B)). In this crystal growth, the width of the etching mask 41 is about 2 μm.
Since the thickness is m, the growth of these InP layers 45a and 45b does not occur on the etching mask 41, but occurs only on both sides of the mesa portion 43. In addition, the eaves portion 41a is formed on the etching mask 41.
Since abnormal growth does not occur in the growth of the InP layers 45a and 45b, the stripe-shaped mesa portion 43 can be filled with the relatively flat InP layers 45a and 45b. The thickness of each of the p-type InP current blocking layer 45a and the n-type InP current blocking layer 45b must be such that a sufficient breakdown voltage can be obtained when a voltage required for its operation is applied to this semiconductor laser. However, on the other hand, in buried growth, the controllability of the growth is better when the thickness of the current block layer is thinner, so these points are taken into consideration when making the decision. In this embodiment, when the carrier concentration of each of the layers 45a and 45b is about 5 × 10 17 / cm 3 , the p-type InP layer 45 is formed.
The film thickness of a is 1.5 μm, and the film thickness of the n-type InP layer 45b is 0.5 μm.

【0030】次に、エッチングマスク41をフッ酸によ
り除去する。次に、この試料上に例えばMOVPE法に
より第2上側クラッド層47としてのp型InP層と、
コンタクト層49としてのp型InGaAs層49とを
順に形成する(図3(C))。
Next, the etching mask 41 is removed with hydrofluoric acid. Next, a p-type InP layer as the second upper clad layer 47 is formed on this sample by, for example, the MOVPE method,
A p-type InGaAs layer 49 as the contact layer 49 is sequentially formed (FIG. 3C).

【0031】その後、図示は省略するが、基板31裏面
にn型電極を、またコンタクト層49上にp型電極をそ
れぞれ公知の方法により形成し分布帰還構造を有する埋
め込み型半導体レーザを得る。
After that, although not shown, an n-type electrode is formed on the back surface of the substrate 31 and a p-type electrode is formed on the contact layer 49 by known methods to obtain an embedded semiconductor laser having a distributed feedback structure.

【0032】上述においてはこの発明の半導体レーザの
製造方法の実施例について説明したがこの発明は上述の
実施例に限られない。
Although the embodiment of the method for manufacturing a semiconductor laser according to the present invention has been described above, the present invention is not limited to the above embodiment.

【0033】例えば、上述の実施例はInP基板を用い
た埋め込み型の半導体レーザであってグレーテイングを
有する分布帰還型のものを製造する例であった。しか
し、この発明の製造方法は通常のファブリペロー型の半
導体レーザの製造にももちろん適用できる。また、もち
ろん、基板をp型InP基板とし各層の導電型を反対導
電型とした半導体レーザを製造する場合にも適用でき
る。
For example, the above-described embodiment is an example of manufacturing a buried feedback type semiconductor laser using an InP substrate and a distributed feedback type having a grating. However, the manufacturing method of the present invention can also be applied to manufacture of a normal Fabry-Perot type semiconductor laser. Further, of course, it can be applied to the case of manufacturing a semiconductor laser in which the substrate is a p-type InP substrate and the conductivity type of each layer is the opposite conductivity type.

【0034】[0034]

【発明の効果】上述した説明からも明らかなように、こ
の発明の半導体レーザの製造方法によれば、反応性イオ
ンエッチング法により活性層形成用半導体層や光ガイド
層形成用半導体層の不要部分を除去して活性層や光ガイ
ド層を得るので、活性層や光ガイド層の幅の制御性は、
ウエットエッチング法を用いていた従来方法に比べ向上
する。また所定のウエットエッチングを実施するので、
反応性イオンエッチングによるダメージはこれにより解
消できる。
As is apparent from the above description, according to the method of manufacturing a semiconductor laser of the present invention, unnecessary portions of the semiconductor layer for forming the active layer and the semiconductor layer for forming the optical guide layer are formed by the reactive ion etching method. Is removed to obtain the active layer and the light guide layer, the controllability of the width of the active layer and the light guide layer is
It is improved as compared with the conventional method using the wet etching method. In addition, because a predetermined wet etching is performed,
Damage caused by reactive ion etching can be eliminated by this.

【0035】また、活性層形成前に第1上側クラッド層
形成用半導体層のみを選択的に加工し第1上側クラッド
層を形成すると共にこの工程においてエッチングマスク
のひさし部の形成を行なっている。このため、活性層の
幅にとらわれることなくエッチングマスクのひさし部を
形成できる。さらに、第1上側クラッド層と第2上側ク
ラッド層とを分けてあるので、第1上側クラッド層の厚
さは薄くできる。これらの点から、エッチングマスクの
ひさし部の寸法を所望の寸法にできる。このため、ダブ
ルヘテロ接合構造部両側にMOVPE法により所望の電
流ブロック層が形成できる。
Before forming the active layer, only the first upper clad layer forming semiconductor layer is selectively processed to form the first upper clad layer, and in this step, the eaves portion of the etching mask is formed. Therefore, the eaves portion of the etching mask can be formed without being restricted by the width of the active layer. Furthermore, since the first upper clad layer and the second upper clad layer are separated, the thickness of the first upper clad layer can be reduced. From these points, the size of the eaves portion of the etching mask can be set to a desired size. Therefore, a desired current blocking layer can be formed on both sides of the double heterojunction structure by the MOVPE method.

【0036】また、第1上側クラッド層の厚さは上述の
如くそれほど厚くせずにすむから電流ブロック層で埋め
込まれるメサ部の高さを低くできるため、メサ部の電流
ブロック層による埋め込みを良好に行なえる。
Further, since the thickness of the first upper clad layer does not have to be so large as described above, the height of the mesa portion filled with the current blocking layer can be lowered, so that the filling of the mesa portion with the current blocking layer is favorable. Can be done.

【図面の簡単な説明】[Brief description of drawings]

【図1】(A)及び(B)は、実施例の説明に供する工
程図である。
FIG. 1A and FIG. 1B are process drawings for explaining an example.

【図2】(A)〜(C)は、実施例の説明に供する図1
に続く工程図である。
2A to 2C are diagrams for explaining an embodiment. FIG.
FIG.

【図3】(A)〜(C)は、実施例の説明に供する図2
に続く工程図である。
3A to 3C are diagrams for explaining the embodiment.
FIG.

【図4】(A)〜(C)は、従来技術の説明に供する工
程図である。
FIG. 4A to FIG. 4C are process diagrams for explaining the conventional technique.

【図5】(A)及び(B)は、従来技術の説明に供する
図4に続く工程図である。
5A and 5B are process diagrams following FIG. 4 for explaining the conventional technique.

【符号の説明】[Explanation of symbols]

31:n型InP基板 33:グレーティング 35:光ガイド層形成用半導体層(n型GaInAsP
層) 35a:光ガイド層 37:活性層形成用半導体層(GaInAsP層) 37a:活性層 39:第1上側クラッド層形成用半導体層(p型InP
層) 39a:第1上側クラッド層 41:エッチングマスク(SiO2 膜) 43:ストライプ状のメサ部 45:電流ブロック層 45a:p型InP層 45b:n型InP層 47:第2上側クラッド層(p型InP層) 49:コンタクト層(p型InGaAs層)
31: n-type InP substrate 33: grating 35: optical guide layer forming semiconductor layer (n-type GaInAsP
Layer) 35a: optical guide layer 37: active layer forming semiconductor layer (GaInAsP layer) 37a: active layer 39: first upper cladding layer forming semiconductor layer (p-type InP)
Layer) 39a: first upper clad layer 41: etching mask (SiO 2 film) 43: stripe mesa portion 45: current blocking layer 45a: p-type InP layer 45b: n-type InP layer 47: second upper clad layer ( p-type InP layer) 49: contact layer (p-type InGaAs layer)

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 InP基板を用いた埋め込み型の半導体
レーザを製造するに当たり、 InP基板上に少なくとも活性層形成用半導体層及び第
1上側クラッド層形成用半導体層、必要に応じ光ガイド
層形成用半導体層を形成する工程と、 前記第1上側クラッド層形成用半導体層上に、ストライ
プ状のエッチングマスクであって、ストライプ方向が<
011>方向でストライプの幅が当該半導体レーザを単
一横モード発振させ得る活性層幅と実質的に同じ、エッ
チングマスクを形成する工程と、 前記第1上側クラッド層形成用半導体層を選択的にエッ
チングして当該第1上側クラッド層を形成しかつ前記エ
ッチングマスクにひさし部を形成する工程と、 前記活性層形成用半導体層を、また光ガイド層形成用半
導体層を形成した場合は前記活性層形成用半導体層及び
光ガイド層形成用半導体層各々を、反応性イオンエッチ
ング法によりエッチングする工程と、 前記反応性イオンエッチングで得られた活性層を、また
光ガイド層形成用半導体層を形成した場合は前記反応性
イオンエッチングで得られた活性層及び光ガイド層を、
当該層はエッチングしかつ前記エッチングマスク、第1
上側クラッド層及びInP基板はエッチングしないエッ
チャントにより所定量エッチングする工程と、 該エッチャントによるエッチング済みの試料のストライ
プ状のメサ部の両側に、有機金属気相成長法により電流
ブロック層を形成する工程と、 該電流ブロック層形成済みの試料から前記エッチングマ
スクを除去する工程と、 該エッチングマスク除去済みの試料に第2上側クラッド
層を形成する工程とを含むことを特徴とする半導体レー
ザの製造方法。
1. When manufacturing a buried type semiconductor laser using an InP substrate, at least a semiconductor layer for forming an active layer and a semiconductor layer for forming a first upper clad layer and, if necessary, for forming an optical guide layer on the InP substrate. Forming a semiconductor layer, and forming a stripe-shaped etching mask on the first upper clad layer forming semiconductor layer, wherein the stripe direction is <
Forming an etching mask in which the width of the stripe in the 011> direction is substantially the same as the width of an active layer capable of oscillating the semiconductor laser in a single transverse mode; and selectively forming the first upper clad layer forming semiconductor layer. Etching to form the first upper clad layer and form an eaves portion on the etching mask; the active layer forming semiconductor layer; and the optical guide layer forming semiconductor layer when the active layer is formed. Forming a semiconductor layer for forming a light guide layer and a semiconductor layer for forming a light guide layer, a step of etching each of the semiconductor layers for forming a light guide layer, and an active layer obtained by the reactive ion etching. If the active layer and the light guide layer obtained by the reactive ion etching,
Said layer is etched and said etching mask, first
The upper clad layer and the InP substrate are etched by a predetermined amount with an etchant that is not etched, and a step of forming a current block layer by metalorganic vapor phase epitaxy on both sides of the stripe-shaped mesa portion of the sample etched by the etchant. A method of manufacturing a semiconductor laser, comprising: a step of removing the etching mask from the sample on which the current block layer has been formed; and a step of forming a second upper cladding layer on the sample on which the etching mask has been removed.
【請求項2】 請求項1に記載の半導体レーザの製造方
法において、 前記第1クラッド層形成用半導体層の前記選択的なエッ
チングを塩酸系エッチャントにより行ない、 反応性イオンエッチング後に使用される前記エッチャン
トを、硫酸系エッチャントまたはフェリシアン化カリウ
ム系エッチャントとしたことを特徴とする半導体レーザ
の製造方法。
2. The method for manufacturing a semiconductor laser according to claim 1, wherein the selective etching of the semiconductor layer for forming the first cladding layer is performed with a hydrochloric acid-based etchant, and the etchant is used after reactive ion etching. Is a sulfuric acid-based etchant or potassium ferricyanide-based etchant.
JP6732692A 1992-03-25 1992-03-25 Manufacturing method of semiconductor laser Expired - Lifetime JP2804197B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6732692A JP2804197B2 (en) 1992-03-25 1992-03-25 Manufacturing method of semiconductor laser

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6732692A JP2804197B2 (en) 1992-03-25 1992-03-25 Manufacturing method of semiconductor laser

Publications (2)

Publication Number Publication Date
JPH05275797A true JPH05275797A (en) 1993-10-22
JP2804197B2 JP2804197B2 (en) 1998-09-24

Family

ID=13341792

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6732692A Expired - Lifetime JP2804197B2 (en) 1992-03-25 1992-03-25 Manufacturing method of semiconductor laser

Country Status (1)

Country Link
JP (1) JP2804197B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0851255A (en) * 1993-11-01 1996-02-20 Matsushita Electric Ind Co Ltd Semiconductor laser and its manufacturing method
JPH09153657A (en) * 1995-11-30 1997-06-10 Nec Corp Method for manufacturing semiconductor laser
US5755878A (en) * 1994-10-25 1998-05-26 Shin-Etsu Handotai Co., Ltd. Method for vapor phase growth
US5856207A (en) * 1993-11-01 1999-01-05 Matsushita Electric Industrial Co., Ltd. Method for producing a semiconductor laser

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0851255A (en) * 1993-11-01 1996-02-20 Matsushita Electric Ind Co Ltd Semiconductor laser and its manufacturing method
US5856207A (en) * 1993-11-01 1999-01-05 Matsushita Electric Industrial Co., Ltd. Method for producing a semiconductor laser
US6110756A (en) * 1993-11-01 2000-08-29 Matsushita Electric Industrial Co., Ltd. Method for producing semiconductor laser
US5755878A (en) * 1994-10-25 1998-05-26 Shin-Etsu Handotai Co., Ltd. Method for vapor phase growth
JPH09153657A (en) * 1995-11-30 1997-06-10 Nec Corp Method for manufacturing semiconductor laser

Also Published As

Publication number Publication date
JP2804197B2 (en) 1998-09-24

Similar Documents

Publication Publication Date Title
JP2823476B2 (en) Semiconductor laser and method of manufacturing the same
US5665612A (en) Method for fabricating a planar buried heterostructure laser diode
JP4751124B2 (en) Method for fabricating a semiconductor light emitting device
JPH08148752A (en) Manufacture of semiconductor laser device and semiconductor laser device
JP2804197B2 (en) Manufacturing method of semiconductor laser
JPH0851250A (en) Semiconductor laser
JP2525788B2 (en) Method for manufacturing semiconductor laser device
JP4226515B2 (en) Manufacturing method of semiconductor device
JP3850944B2 (en) Etching method of compound semiconductor
JP2947164B2 (en) Semiconductor laser device
JP2629678B2 (en) Semiconductor laser device and method of manufacturing the same
JP3047049B2 (en) Method of manufacturing buried semiconductor laser
US5445993A (en) Semiconductor laser diode and method for manufacturing the same
JP2003069158A (en) Formation method of nitride-based semiconductor laser element
JP5025898B2 (en) Manufacturing method of semiconductor laser device
JPH07283482A (en) Semiconductor laser and manufacture thereof
JPH07131110A (en) Manufacture of semiconductor laser device
JP2008028093A (en) Semiconductor laser device and its manufacturing method
JP2525776B2 (en) Method for manufacturing semiconductor device
JPH06283816A (en) Semiconductor laser of embedded structure and fabrication thereof
JP2945565B2 (en) Semiconductor laser device
JP2996221B2 (en) Semiconductor laser and method of manufacturing the same
JP2860207B2 (en) Semiconductor laser device and method of manufacturing the same
JPH04369886A (en) Manufacture of semiconductor laser
JPH09153657A (en) Method for manufacturing semiconductor laser

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980707